WO2012139559A1 - Verfahren zum speichern einer sicherheitsrelevanten dateneinheit - Google Patents

Verfahren zum speichern einer sicherheitsrelevanten dateneinheit Download PDF

Info

Publication number
WO2012139559A1
WO2012139559A1 PCT/DE2012/100082 DE2012100082W WO2012139559A1 WO 2012139559 A1 WO2012139559 A1 WO 2012139559A1 DE 2012100082 W DE2012100082 W DE 2012100082W WO 2012139559 A1 WO2012139559 A1 WO 2012139559A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
memory area
data unit
var
const
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2012/100082
Other languages
English (en)
French (fr)
Inventor
Jan ALTHAUS
Dieter Brasin
Daniel GÖPELT
Gerald Schicker
Helmut Steurer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aumovio Germany GmbH
Original Assignee
Continental Automotive Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Technologies GmbH filed Critical Continental Automotive Technologies GmbH
Priority to DE112012001265T priority Critical patent/DE112012001265A5/de
Publication of WO2012139559A1 publication Critical patent/WO2012139559A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Definitions

  • the invention relates to a method for storing a security-relevant data unit according to the preamble of claim 1 and to a corresponding memory unit.
  • a memory unit in particular for security-relevant data, is designed such that the stored data content is maintained during the operation of the memory unit, ie it is neither lost randomly nor overwritten by uncontrolled write accesses.
  • a failure of individual cells of the memory unit can never be completely ruled out and take also microcontroller, for example, due to external disturbances, such as temperature influences, electromagnetic interference or overvoltages, uncontrolled operating conditions, which can lead to unintentional write accesses.
  • memory protection units ie memory monitoring units
  • memory monitoring units can be done in terms of hardware such monitoring, but this is correspondingly expensive and expensive.
  • a method for storing data units, in particular security-relevant data units should be designed so that such errors are at least recognized and avoided as far as possible.
  • DE 10 2006 055 964 A1 describes a method and a device for data backup in which the identical data are stored in two different memory systems and hash values are formed and compared.
  • the object of the present invention is therefore to provide a suitable method and a corresponding memory unit.
  • An essential idea of the invention is that a memory area with a memory content which is not variable at least in normal memory operation is provided in the memory area for the security-relevant data before and / or after the memory area of the data unit.
  • a data unit always forms a contiguous set of at least 1 bit, preferably also 1 byte or several bytes of the security-relevant data to be stored, whereby the length of the data unit and the number of data units are irrelevant for the invention.
  • the memory area with a memory content which is not variable in normal memory operation is described with a predetermined constant value, this memory area preferably consisting of at least 2 bits with diverging bit values.
  • this memory content is immutable, for example by a write access to this memory area is excluded by appropriate addressing in an address register of the microcontroller. If it is a volatile memory (RAM) is in a separate memory operation normal configuration operation, for example, when commissioning the microcontroller exceptionally this memory area with the predetermined constant value described, but is ensured by the program flow that this configuration process of the normal Storage operation is carried out separately.
  • RAM volatile memory
  • Fig.2-4 various embodiments of the method according to the invention
  • FIG. 1 shows a memory unit 1 with a memory area 1 .2 bordered by a dashed line, in which the security-critical data units are stored.
  • the memory unit can also have non-protected memory areas 1 .1 or unused memory areas 1 .3, i. the method can only be applied to those memory areas in which particularly safety-critical data units are stored.
  • FIGS. 2A to 2C now show the different variants of the embodiments.
  • a memory area (const) having a memory content which is not variable in normal memory operation hereinafter referred to as constant memory content.
  • FIG. 2B after the data unit to be protected (var n ), a memory area (const) having a constant memory content is described.
  • FIG. 3 now shows a particularly preferred development in which a data unit is stored in a first memory area (var n ) and additionally at least in a second memory area (copy var n ) and at least one intermediate area with at least one of the first and second memory areas normal memory operation is not variable memory content (const) is provided.
  • var n first memory area
  • copy var n second memory area
  • at least one intermediate area with at least one of the first and second memory areas normal memory operation is not variable memory content (const) is provided.
  • the first memory area this therefore corresponds to the variant according to FIG. 2B, for the second memory area with the copy (copy var n ) of the data unit of the variant according to FIG. 2A.
  • Such a designed memory area can, of course, be surrounded on the outside again by memory areas with a constant memory content, although this would considerably increase the required memory requirement.
  • the storage of the binary inverse value of this data unit is also included here as a copy of the data unit in the first storage area and is to be understood as a possible embodiment of this method, since a comparison of the two storage areas and a recognition of a deviation is also directly possible in this case.
  • FIG. 2C Another particular embodiment is outlined in FIG.
  • the memory area (const A) in front of the data unit (var n ) and the memory area (const B) after the memory area with data unit (var n ) are each described with a non-variable storage capacity at least in normal memory operation, the two immutable memory contents (const A + const B) differ from each other.
  • This thus represents a modification of the embodiment according to FIG. 2C, but can certainly also be combined with the embodiment according to FIG.
  • both the memory area of the data unit (var n ) and the surrounding memory area with non-variable memory content (const) are checked for changes and the data unit (var n ) is accepted as unchanged only if the surrounding memory area is unchanged with non-variable memory contents.
  • checksums are formed and, in addition to the data unit (var n ), at least one surrounding memory area is also included in the checksum.
  • the switch state (which is a 100 ohm or 400 ohm resistor, which is to be measured depending on the switch position) is measured via the AD converter of the microcontroller and on the other hand via a measuring unit in the ASIC.
  • Both measurement and Ausnceroutinen are implemented in the microcontroller, wherein in the routine, in which the switch resistance is measured with the A / D converter of the microcontroller, the mechanisms described are implemented.
  • the switch resistance value is here kept in two identical variables, both of which are described after measurement with the same value.
  • the double held reading is used to enable or disable an external logic signal on the ZündASIC.
  • the identity of the double-held measured value is checked, but also the integrity of the constants surrounding it. If a discrepancy is detected before switching the logic signal whose state is not changed and if a discrepancy at check after the switching of the logic signal turns out, then the switching is withdrawn and brought to the previous state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

Es wird ein Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit in einer Speichereinheit sowie eine entsprechende Speichereinheit vorgestellt, bei dem vor oder/und nach dem Speicherbereich der Dateneinheit ein Speicherbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt vorgesehen ist. Sowohl der Speicherbereich der Dateneinheit als auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt wird auf Veränderungen hin geprüft und die Dateneinheit nur dann als unverändert angenommen, wenn auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt unverändert ist.

Description

Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit
Die Erfindung betrifft ein Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit gemäß dem Oberbegriff von Anspruch 1 sowie eine entsprechende Speichereinheit.
Grundsätzlich ist eine Speichereinheit, insbesondere für sicherheitsrelevante Daten, so ausgebildet, dass der gespeicherte Dateninhalt während des Betriebs der Speichereinheit erhalten bleibt, also weder zufällig verloren geht noch durch unkontrollierte Schreibzugriffe überschrieben wird. Leider kann ein Ausfall einzelner Zellen der Speichereinheit nie gänzlich ausgeschlossen werden und nehmen auch Mikrocontroller beispielsweise aufgrund äußerer Störungen, wie Temperatureinflüsse, elektromagnetischer Störimpulse oder Überspannungen, unkontrollierte Betriebszustände ein, die zu unbeabsichtigten Schreibzugriffen führen können. Durch sogenannte Memory Protection Units (also Speicherüberwachungseinheiten) kann hardwaremäßig eine solche Überwachung erfolgen, ist dies jedoch entsprechend teuer und aufwändig.
Gerade im Bereich der Automobilelektronik müssen aufgrund des Kostendrucks kostengünstige elektronische Komponenten eingesetzt werden, andererseits dennoch hohe Sicherheitsstandards für die oft sicherheitskritischen Anwendungen, wie beispielsweise Insassenschutzsysteme gewährleistet werden.
Verfahren zum Speichern von Dateneinheiten, insbesondere sicherheitsrelevanten Dateneinheiten sollen so ausgestaltet werden, dass solche Fehler zumindest erkannt und möglichst vermieden werden. So wird beispielsweise in der DE 10 2006 055 964 A1 ein Verfahren und eine Vorrichtung zur Datensicherung beschrieben, bei dem in 2 unterschiedlichen Speicher Systemen die identischen Daten abgespeichert und Hashwerte gebildet und verglichen werden. Die Aufgabe der vorliegenden Erfindung ist es daher, ein geeignetes Verfahren sowie eine entsprechende Speichereinheit anzugeben. Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sind aus den Unteransprüchen, wobei auch Kombinationen und Weiterbildungen einzelner Merkmale miteinander denkbar sind.
Ein wesentlicher Gedanke der Erfindung besteht darin, dass im Speicherbereich für die sicherheitsrelevanten Daten vor oder/und nach dem Speicherbereich der Dateneinheit ein Speicherbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt vorgesehen ist.
Eine Dateneinheit bildet dabei immer eine zusammenhängende Menge von zumindest 1 Bit, vorzugsweise auch 1 Byte oder mehreren Bytes der zu speichernden sicherheitsrelevanten Daten, wobei für die Erfindung die Länge der Dateneinheit und die Anzahl von Dateneinheiten unerheblich ist.
Der Speicherbereich mit einem im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt ist mit einem vorgegebenen konstanten Wert beschrieben, wobei dieser Speicherbereich aus vorzugsweise zumindest 2 Bit mit voneinander abweichenden Bit- Werten besteht. Im normalen Speicherbetrieb ist dieser Speicherinhalt unveränderlich, indem beispielsweise durch entsprechende Adressierung in einem Adressregister des Mikrocontrollers ein Schreibzugriff auf diesen Speicherbereich ausgeschlossen wird. Sofern es sich um einen flüchtigen Speicher (RAM) handelt ist, in einem vom normalen Speicherbetrieb getrennten Konfigurationsvorgang, beispielsweise bei Inbetriebnahme des Mikrocontroller, ausnahmsweise dieser Speicherbereich mit den vorgegebenen konstanten Wert beschreibbar, wird jedoch durch den Programmablauf sichergestellt, dass diese Konfigurationsvorgang von dem normalen Speicherbetrieb getrennt erfolgt.
Da es extrem unwahrscheinlich ist, dass sich Störungen der Speichereinheit ausschließlich im Speicherbereich der sicherheitskritischen Daten, nicht jedoch in den dazu benachbarten Bereichen mit konstanten Werten ergeben, können durch entsprechende Vergleiche und Kontrollmechanismen solche Fehler anhand der Speicherbereiche mit konstanten Werten hinreichend sicher erkannt werden.
Die Erfindung wird nun nachfolgend anhand von Ausführungsbeispielen unter Zuhilfenahme der Figuren näher erläutert. Im Folgenden können funktional gleiche und/oder gleiche Elemente mit den gleichen Bezugsziffern bezeichnet sein. Es zeigen Figur 1 : Speichereinheit mit einem Speicherbereich, in dem sicherheitskritische Dateneinheiten gespeichert werden
Fig.2-4: verschiedene Ausgestaltungen des erfindungsgemäßen Verfahrens
Figur 1 zeigt eine Speichereinheit 1 mit einem gestrichelt umrandeten Speicherbereich 1 .2, in welchem die sicherheitskritischen Dateneinheiten gespeichert werden. Neben diesen gemäß dem erfindungsgemäßen Verfahren geschützten Speicherbereich 1.2 kann die Speichereinheit auch nicht weiter geschützte Speicherbereiche 1 .1 oder ungenutzte Speicherbereiche 1 .3 aufweisen, d.h. das Verfahren nur auf denjenigen Speicherbereich angewendet werden, in denen besonders sicherheitskritischen Dateneinheiten gespeichert werden.
Die Figuren 2A bis 2C zeigen nun die unterschiedlichen Varianten der Ausgestaltungen. In Figur 2A ist vor der zu schützenden Dateneinheit (varn) ein Speicherbereich (const) mit einem im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt, nachfolgend als konstanten Speicherinhalt benannt, beschrieben. In Figur 2B ist nach der zu schützenden Dateneinheit (varn) ein Speicherbereich (const) mit einem konstanten Speicherinhalt beschrieben.
Es ist für die Erfindung grundsätzlich unerheblich, welche dieser beiden Varianten gewählt oder aber besonders bevorzugt die Kombination beider Varianten verwendet, also eine zu schützende Dateneinheit wie in Figur 2c gezeigt beidseitig von konstanten Speicherbereichen umschlossen ist. Verdeutlicht man sich, dass in der Regel eine Vielzahl von zu schützenden Dateneinheiten nacheinander gespeichert werden, so ist die konkrete Position der Speicherbereiche mit konstantem Speicherinhalt nicht entscheidend.
Figur 3 zeigt nun noch eine besonders bevorzugte Weiterbildung, bei der eine Dateneinheit in einem ersten Speicherbereich (varn) und zusätzlich zumindest in einem zweiten Speicherbereich (copy varn) gespeichert wird und zwischen dem ersten und zweiten Speicherbereich zumindest ein Zwischenbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt (const) vorgesehen ist. Für den 1. Speicherbereich entspricht dies also der Variante nach Figur 2B, für den 2. Speicherbereich mit der Kopie (copy varn) der Dateneinheit der Variante nach Figur 2A. Ein so gestalteter Speicherbereich kann natürlich außen nochmals von Speicherbereichen mit konstantem Speicherinhalt umschlossen werden, wobei sich dadurch der erforderliche Speicherbedarf jedoch deutlich erhöhen würde. Als Kopie der Dateneinheit im 1. Speicherbereich ist dabei auch die Speicherung des binären inversen Wertes dieser Dateneinheit mit umfasst und als eine mögliche Ausgestaltung dieses Verfahrens zu verstehen, da auch in diesem Falle ein Vergleich der beiden Speicherbereiche und eine Erkennung eine Abweichung unmittelbar möglich ist.
Eine weitere besondere Ausgestaltung wird in Figur 4 skizziert. Der Speicherbereich (const A) vor der Dateneinheit (varn) und der Speicherbereich (const B) nach dem Speicherbereich mit Dateneinheit (varn) sind jeweils mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt beschrieben, wobei die zwei unveränderlichen Speicherinhalte (const A + const B) voneinander abweichen. Dies stellt somit eine Abwandlung der Ausgestaltung gemäß Figur 2C dar, kann jedoch durchaus auch mit der Ausgestaltung gemäß Fig. 3 kombiniert werden.
Weitere Kombinationen sind in Figur 5a und 5b zu sehen. Hier ist der identisch doppelt gespeicherte Wert varn von zwei unterschiedlichen Konstanten Const A und Const B umgeben. Schließlich können diese Varianten auch noch so gestaltet werden, dass die beiden Var-Werte und die beiden Const-Werte bit-invers identisch gehalten werden. Diese Varianten bilden einen sehr hohen Schutz gegen einfache Bitmanipulation aber auch großräumige (über mehrere Bytes) Bereichsveränderungen.
Zur Erkennung von Fehlern ist vorzugsweise vorgesehen, dass sowohl der Speicherbereich der Dateneinheit (varn) als auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt (const) auf Veränderungen hin geprüft und die Dateneinheit (varn) nur dann als unverändert angenommen wird, wenn auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt unverändert ist. So werden zur Überprüfung des Speicherbereichs auf Veränderungen beispielsweise Prüfsummen gebildet und neben der Dateneinheit (varn) auch zumindest ein umgebender Speicherbereich in die Prüfsumme einbezogen.
Das Verfahren ist im Rahmen von Functional Safety Betrachtungen für ein Insassenschutzsystem entstanden. Hier wird der sogenannte Passenger Inhibition Switch (ISW) und die Auswertung seines Schaltzustandes mit der Gefährdungsstufe ASIL D bewertet, da die unberechtigte Auslösung des Beifahrerairbags im Crashfall und bei klarer Abschaltung (Inhibit Stellung) als größtes Risiko eingestuft wurde, denn man muss davon ausgehen, dass ein Kindersitz auf dem Beifahrersitz angebracht ist. Und dann könnte eine irrtümliche Auslösung fatale Folgen haben. Im Projekt wurde die Messung des Passenger Inhibition Switch wegen des hohen Sicherheitsniveaus auf zwei Wegen realisiert. Zum einen wird der Schalterzustand (es handelt sich um einen 100 Ohm bzw.400 Ohm Widerstand, den es je nach Schalterstellung zu messen gilt) über den AD Konverter des Mikrocontrollers und zum anderen über eine Messeinheit im ASIC gemessen. Beide Mess- und Auswerteroutinen sind im Mikrocontroller implementiert, wobei in der Routine, in der der Schalterwiderstand mit dem A/D-Konverter des Mikrocontrollers gemessen wird, die beschriebenen Mechanismen umgesetzt sind.
Der Schalterwiderstandswert wird hier in zwei identischen Variablen gehalten, die beide nach der Messung mit dem gleichen Wert beschrieben werden. Der doppelt gehaltene Messwert wird verwendet, um ein externes Logiksignal am ZündASIC zu aktivieren oder zu deaktivieren. Dabei wird vor und nach dem Aktivieren bzw. Deaktivieren des Logiksignals die Identität des doppelt gehaltenen Messwerts geprüft aber auch die Unversehrtheit der sie umgebenden Konstanten. Sollte eine Unstimmigkeit vor dem Schalten des Logiksignals erkannt werden wird dessen Zustand nicht verändert und wenn sich eine Unstimmigkeit beim Check nach dem Schalten des Logiksignals herausstellt, dann wird das Schalten zurückgenommen und auf den Vorzustand gebracht.

Claims

Patentansprüche
Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit (varn, varn+i ) in einer Speichereinheit (1 ), dadurch gekennzeichnet, dass vor oder/und nach dem Speicherbereich der Dateneinheit ein Speicherbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt (const) vorgesehen ist.
Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Dateneinheit in einem ersten Speicherbereich (varn) und zusätzlich zumindest in einem zweiten Speicherbereich (copy varn) gespeichert wird und zwischen dem ersten und zweiten Speicherbereich zumindest ein Zwischenbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt (const) vorgesehen ist (Fig.3).
Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sowohl der Speicherbereich der Dateneinheit als auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt auf Veränderungen hin geprüft und die Dateneinheit nur dann als unverändert angenommen wird, wenn auch der umgebende Speicherbereich mit nicht veränderlichem Speicherinhalt unverändert ist.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass zur Überprüfung des Speicherbereichs auf Veränderungen Prüfsummen gebildet werden und neben der Dateneinheit auch zumindest ein umgebender Speicherbereich in die Prüfsumme einbezogen wird.
Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbereich (const A) vor der Dateneinheit und der Speicherbereich (const B) nach dem Speicherbereich mit Dateneinheit (varn) jeweils mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt beschrieben sind, wobei die zwei unveränderlichen Speicherinhalte (const A + const B) voneinander abweichen (Fig.4). Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dateneinheit in einem ersten Speicherbereich (varn) und zusätzlich zumindest in einem zweiten Speicherbereich (copy varn) gespeichert wird und dass der Speicherbereich (const A) vor der Dateneinheit und der Speicherbereich (const B) zwischen den Speicherbereichen mit Dateneinheit (varn) und dem zweiten Speicherbereich (copy varn) (Fig. 5a) oder dass der Speicherbereich (const A) zwischen den Speicherbereichen mit Dateneinheit (varn) und dem zweiten Speicherbereich (copy varn) und der Speicherbereich (const B) hinter dem zweiten Speicherbereich (copy varn) (Fig. 5b) jeweils mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt beschrieben sind, wobei die zwei unveränderlichen Speicherinhalte (const A + const B) voneinander abweichen.
Speichereinheit zum Speichern einer sicherheitsrelevanten Dateneinheit gemäß einem der vorangehenden Ansprüche, bei dem vor oder/und nach dem Speicherbereich der Dateneinheit ein Speicherbereich mit einem zumindest im normalen Speicherbetrieb nicht veränderlichen Speicherinhalt vorgesehen ist.
Insassenschutzsystem mit einer Speichereinheit nach Anspruch 7.
PCT/DE2012/100082 2011-04-13 2012-03-30 Verfahren zum speichern einer sicherheitsrelevanten dateneinheit Ceased WO2012139559A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112012001265T DE112012001265A5 (de) 2011-04-13 2012-03-30 Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201110016974 DE102011016974A1 (de) 2011-04-13 2011-04-13 Verfahren zum Speichern einer sicherheitsrelevanten Dateneinheit
DE102011016974.1 2011-04-13

Publications (1)

Publication Number Publication Date
WO2012139559A1 true WO2012139559A1 (de) 2012-10-18

Family

ID=46025288

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2012/100082 Ceased WO2012139559A1 (de) 2011-04-13 2012-03-30 Verfahren zum speichern einer sicherheitsrelevanten dateneinheit

Country Status (2)

Country Link
DE (2) DE102011016974A1 (de)
WO (1) WO2012139559A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040158775A1 (en) * 2003-01-28 2004-08-12 Renesas Technology Corp. Nonvolatile memory
EP1505504A2 (de) * 2003-08-04 2005-02-09 Hitachi, Ltd. Fernkopiersystem
DE102006055964A1 (de) 2006-11-24 2008-05-29 Bdt-Solutions Gmbh Verfahren und Vorrichtung zur Datensicherung
US20080276065A1 (en) * 2007-05-03 2008-11-06 Samsung Electronics Co., Ltd. Method of partitioning storage area of recording medium and recording medium using the method, and method of accessing recording medium and recording device using the method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143314B2 (en) * 2003-10-01 2006-11-28 General Motors Corporation Method and apparatus for ensuring integrity of critical RAM variables
DE102006010820A1 (de) * 2006-03-07 2007-09-13 Micronas Gmbh Fehlerkorrektur- und Fehlererfassungs-Verfahren zum Auslesen von gespeicherten Informationsdaten und Speichersteuereinrichtung dafür
DE102007043083A1 (de) * 2007-09-10 2009-03-12 Continental Automotive Gmbh Verfahren und Vorrichtung zum Codieren von Datenworten
US8645792B2 (en) * 2008-12-16 2014-02-04 Micron Technology, Inc. Memory with guard value dependent error correction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040158775A1 (en) * 2003-01-28 2004-08-12 Renesas Technology Corp. Nonvolatile memory
EP1505504A2 (de) * 2003-08-04 2005-02-09 Hitachi, Ltd. Fernkopiersystem
DE102006055964A1 (de) 2006-11-24 2008-05-29 Bdt-Solutions Gmbh Verfahren und Vorrichtung zur Datensicherung
US20080276065A1 (en) * 2007-05-03 2008-11-06 Samsung Electronics Co., Ltd. Method of partitioning storage area of recording medium and recording medium using the method, and method of accessing recording medium and recording device using the method

Also Published As

Publication number Publication date
DE112012001265A5 (de) 2013-12-19
DE102011016974A1 (de) 2012-11-15

Similar Documents

Publication Publication Date Title
DE102007045398A1 (de) Integriertes Mikroprozessorsystem für sicherheitskritische Regelungen
EP1286865B2 (de) Vorrichtung zum ansteuern eines aktiven elements eines insassenrückhaltesystems eines fahrzeugs
CH671837A5 (de)
EP1524803A1 (de) Verfahren und Vorrichtung zur Umstellung eines ersten Modus einer Steuereinrichtung in einen zweiten Modus über einen Daten-Bus
EP1588380B1 (de) Verfahren zur erkennung und/oder korrektur von speicherzugriffsfehlern und elektronische schaltungsanordnung zur durchführung des verfahrens
DE102015222248A1 (de) Verfahren und Steuergerät zum Inbetriebnehmen einer in einer Daisy-Chain-Topologie gestalteten Sensorserienschaltung, Sensorserienschaltung in Daisy-Chain-Topologie und Rückhaltemittel
DE102005016050A1 (de) Speicherfehlererkennungsvorrichtung und Verfahren zum Erkennen eines Speicherfehlers
DE10007422A1 (de) Verfahren und Vorrichtung zum Überprüfen einer Sensoreneinrichtung, insbesondere einer in einem Fahrzeuginsassen-Schutzsystem enthaltenen Beschleunigungssensoreinrichtung
WO2012139559A1 (de) Verfahren zum speichern einer sicherheitsrelevanten dateneinheit
DE102004033263B4 (de) Steuer-und Regeleinheit
DE102005034161B3 (de) Elektronische Vorrichtung
DE10252990B3 (de) Steuereinheit zur Auslösung eines Insassenschutzmittels in einem Kraftfahrzeug und Verfahren zur Überwachung der ordnungsgemäßen Funktion einer vorzugsweise solchen Steuereinheit
DE10029141A1 (de) Verfahren zur Fehlerüberwachung eines Speicherinhalts mittels Prüfsummen sowie Mikrocontroller mit einem prüfsummengesicherten Speicherbereich
DE102006036386A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen
DE102014219286A1 (de) Steuergerät und Verfahren zur Absicherung von Daten
DE102019108504A1 (de) System zur Datenübertragung für ein Nutzfahrzeug sowie Verfahren hierzu
DE102014218742B4 (de) Steuergerät für ein Fahrzeug und Verfahren zum Speichern von Daten
WO2006108849A1 (de) Verfahren und rechnereinheit zur fehlererkennung und fehlerprotokollierung in einem speicher
DE102006036384A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen
WO2002085676A1 (de) Datenbussystem für sensoren eines insassenschutzsystems
WO2023020807A1 (de) Automatisches erkennen und korrigieren von speicherfehlern in einem sicheren mehrkanaligen rechner
DE102018110932B4 (de) Verfahren zur betriebssicheren Aktivierung von Produktionstestmodi in sicherheitsrelevanten elektronischen Schaltungen für ein Fahrzeuginsassenrückhaltesystem
DE102005060901A1 (de) Verfahren zur Erkennung einer Versorgungsunterbrechung in einem Datenspeicher und zur Wiederherstellung des Datenspeichers
DE102018110934B4 (de) Verfahren zur betriebssicheren vereinfachten Aktivierung von Produktionstestmodi in sicherheitsrelevanten elektronischen Schaltungen für ein Fahrzeuginsassenrückhaltesystem
DE102007022516A1 (de) Elektronisches Steuergerät für ein Kraftfahrzeug sowie Kraftfahrzeug mit elektronischen Steuergeräten

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12718046

Country of ref document: EP

Kind code of ref document: A1

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1120120012658

Country of ref document: DE

Ref document number: 112012001265

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112012001265

Country of ref document: DE

Effective date: 20131219

122 Ep: pct application non-entry in european phase

Ref document number: 12718046

Country of ref document: EP

Kind code of ref document: A1