WO2008056610A1 - Reflow method, pattern-forming method, and method for manufacturing tft - Google Patents

Reflow method, pattern-forming method, and method for manufacturing tft Download PDF

Info

Publication number
WO2008056610A1
WO2008056610A1 PCT/JP2007/071402 JP2007071402W WO2008056610A1 WO 2008056610 A1 WO2008056610 A1 WO 2008056610A1 JP 2007071402 W JP2007071402 W JP 2007071402W WO 2008056610 A1 WO2008056610 A1 WO 2008056610A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
resist
light
reflow
exposed
Prior art date
Application number
PCT/JP2007/071402
Other languages
French (fr)
Japanese (ja)
Inventor
Yutaka Asou
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006-300494 priority Critical
Priority to JP2006300494A priority patent/JP2008117965A/en
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Publication of WO2008056610A1 publication Critical patent/WO2008056610A1/en

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Abstract

There is prepared an object to be processed which has a foundation layer film and a resist film pattern-formed above the foundation layer film so as to have an exposed region where the foundation layer film is exposed and a covered region where the foundation layer film is covered. Next, the object to be processed is locally irradiated with light, and then the resist film is softened and flowed to partially or entirely cover the exposed region. After that, etching is performed by using the flowed resist as a mask, thereby forming a certain pattern.

Description

明 細 書  Specification
リフロー方法、パターン形成方法および TFTの製造方法  Reflow method, pattern forming method, and TFT manufacturing method
技術分野  Technical field
[0001] 本発明は、例えば薄膜トランジスタ (TFT)などの製造過程で適用可能なレジストの リフロー方法、ならびにそれを用いたパターン形成方法および TFTの製造方法に関 する。  The present invention relates to a resist reflow method that can be applied in the manufacturing process of, for example, a thin film transistor (TFT), a pattern forming method using the resist, and a TFT manufacturing method.
背景技術  Background art
[0002] アクティブ ·マトリックス型液晶表示装置は、薄膜トランジスタ (TFT)を形成した TFT 基板と、カラーフィルタを形成した対向基板との間に液晶を挟み込んで担持し、画素 毎に選択的に電圧を印加できるように構成されている。ここで用いられる TFT基板の 作製過程では、フォトリソグラフィー工程によるフォトレジスト等の感光性材料のパター ユングが繰り返し行なわれるため、フォトリソグラフィー工程毎に、マスクパターンが必 要である。  [0002] An active matrix liquid crystal display device holds a liquid crystal sandwiched between a TFT substrate on which a thin film transistor (TFT) is formed and a counter substrate on which a color filter is formed, and applies a voltage selectively to each pixel. It is configured to be able to. In the process of manufacturing the TFT substrate used here, a pattern of a photosensitive material such as a photoresist is repeatedly performed by a photolithography process, and thus a mask pattern is required for each photolithography process.
[0003] しかし、近年では液晶表示装置の高集積化と微細化の進展に伴い、その製造工程 が複雑化しており、製造コストが増加する傾向にある。そこで、製造コストを低減すベ ぐフォトリソグラフィ一のためのマスクパターンの形成工程を統合させて全体の工程 数を削減することが検討されている。そのための一つの方法として、フォトリソグラフィ 一技術でパターン形成したレジストに溶剤を作用させて再び軟化させ、レジストを変 形させることによって別のパターンに変化させるリフロー技術が知られている(例えば 、特開 2002— 334830号公報)。  [0003] However, in recent years, with the progress of high integration and miniaturization of liquid crystal display devices, the manufacturing process has become complicated, and the manufacturing cost tends to increase. Therefore, it has been studied to reduce the total number of processes by integrating the mask pattern formation process for photolithography, which should reduce the manufacturing cost. As one of the methods, a reflow technique is known in which a resist is patterned by a photolithography technique and softened again by a solvent, and the resist is deformed to change to another pattern (for example, a special pattern). Kai 2002-334830).
[0004] 前記リフロー技術には、フォトリソグラフィー工程の回数を削減できるとともに、レジス トの消費量も節減できるというメリットがある。しかし、リフロー工程では、すでに乾燥し 、固化したレジストを再度軟化させる必要があることから、比較的長い工程時間を要し 、 TFT製造のスループットを低下させてしまう。  [0004] The reflow technique has an advantage that the number of photolithography processes can be reduced and the consumption of the resist can be reduced. However, in the reflow process, it is necessary to soften the already dried and solidified resist, so that a relatively long process time is required and the throughput of TFT manufacturing is reduced.
[0005] また、リフロー工程では、基板表面のパターン形成されたレジストの全体に溶剤を 作用させることから、レジストの軟化と流動化が基板全体で進むことになる。したがつ て、レジストを変形させたい領域と、変形を望まない領域と、で別々にリフローの進行 速度を制御することはできず、一律にリフローが進行してしまう。 [0005] In addition, in the reflow process, the solvent is allowed to act on the entire patterned resist on the substrate surface, so that the resist is softened and fluidized throughout the substrate. Therefore, reflow progresses separately for areas where the resist is desired to be deformed and areas where deformation is not desired. The speed cannot be controlled, and reflow proceeds uniformly.
発明の開示  Disclosure of the invention
[0006] 本発明の目的は、リフロー処理において、レジストの流動化を早め、スループットを 向上させるとともに、被処理体の面内でリフローの進行速度を調節することが可能なリ フロー方法、マスクパターンの形成方法および TFTの製造方法を提供することにある  [0006] An object of the present invention is to provide a reflow method and a mask pattern capable of speeding up resist fluidization and improving throughput in reflow processing and adjusting the reflow progress speed in the surface of the object to be processed. It is in providing the formation method of TFT and the manufacturing method of TFT
[0007] 本発明の第 1の観点によれば、下層膜と、該下層膜よりも上層に前記下層膜が露 出した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン 形成されたレジスト膜とを有する被処理体を準備することと、前記被処理体に対して 局部的に光を照射することと、その後、前記レジスト膜を軟化させて流動させることに より前記露出領域の一部または全部を被覆することと、を含むリフロー方法が提供さ れる。 [0007] According to the first aspect of the present invention, a lower layer film, an exposed region in which the lower layer film is exposed above the lower layer film, and a covered region in which the lower layer film is coated are formed. By preparing an object to be processed having a resist film patterned thereon, irradiating the object with light locally, and then softening and flowing the resist film. Covering a part or all of the exposed area.
[0008] 本発明の第 2の観点によれば、被処理体の被エッチング膜より上層にレジスト膜を 形成することと、前記レジスト膜を露光処理することと、前記露光処理されたレジスト 膜を現像処理してレジストパターンを形成することと、被処理体に対して局部的に光 を照射することと、光を照射した後、前記レジスト膜のレジストを軟化させてリフローさ せ、それによつて変形したレジストにより前記被エッチング膜のターゲット領域を被覆 するリフロー処理を行うことと、変形後の前記レジストをマスクとして前記被エッチング 膜の露出領域に対して第 1のエッチングを行うことと、変形後の前記レジストを除去す ることと、変形後の前記レジストが除去されることにより再露出した前記被エッチング 膜のターゲット領域に対して第 2のエッチングを行なうことと、を含む、パターン形成方 法が提供される。  [0008] According to a second aspect of the present invention, a resist film is formed in an upper layer than an etching target film of an object to be processed, the resist film is exposed, and the exposed resist film is formed. Developing a resist pattern by developing, locally irradiating the object to be processed, and after irradiating light, the resist of the resist film is softened and reflowed. Performing a reflow process for covering the target region of the film to be etched with the deformed resist, performing a first etching on the exposed region of the film to be etched using the deformed resist as a mask, The second resist is removed from the target region of the film to be etched, which is re-exposed by removing the resist and removing the deformed resist. It includes performing the ring, a patterning how is provided.
[0009] 本発明の第 3の観点によれば、基板上にゲート電極を形成することと、 前記ゲート 電極を覆うゲート絶縁膜を形成することと、前記ゲート絶縁膜上に、下から順に a— Si 膜、ォーミックコンタクト用 Si膜およびソース'ドレイン用金属膜を堆積させることと、前 記ソース'ドレイン用金属膜上にレジスト膜を形成することと、前記レジスト膜を所定の 露光マスクを用いて露光処理することと、露光処理された前記レジスト膜を現像処理 してパターン形成し、ソース電極用レジストマスクおよびドレイン電極用レジストマスク を形成することと、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジスト マスクをマスクとして前記ソース'ドレイン用金属膜をエッチングし、ソース電極用金属 膜とドレイン電極用金属膜とを形成することと、少なくとも、前記ソース電極用金属膜 および前記ドレイン電極用金属膜の上方位置を含む部位の前記レジスト膜の表面並 びに該ソース電極用金属膜と該ドレイン電極用金属膜との間のチャンネル領域用凹 部内に露出する前記ォーミックコンタクト用 Si膜の表面に対して光を選択的に照射す ることと、前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに 有機溶媒を作用させ、レジストを軟化させ、リフローさせることにより、少なくとも前記ソ ース電極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部 内の前記ォーミックコンタクト用 Si膜をリフローにより変形したレジストにより覆うリフロ 一処理を施すことと、変形後の前記レジスト並びに前記ソース電極用金属膜および 前記ドレイン電極用金属膜をマスクとして、下層の前記ォーミックコンタクト用 Si膜お よび前記 a— Si膜をエッチングすることと、変形後の前記レジストを除去して、前記ソ ース電極用金属膜と前記ドレイン電極用金属膜との間のチャンネル領域用凹部内に 前記ォーミックコンタクト用 Si膜を再び露出させることと、前記ソース電極用金属膜と 前記ドレイン電極用金属膜とをマスクとして、これらの間の前記チャンネル領域用凹 部に露出した前記ォーミックコンタクト用 Si膜をエッチングすることと、を含む、 TFTの 製造方法が提供される。 [0009] According to a third aspect of the present invention, a gate electrode is formed on a substrate, a gate insulating film covering the gate electrode is formed, and on the gate insulating film, a — Deposit Si film, Si film for ohmic contact and source / drain metal film, form a resist film on the source / drain metal film, and apply the resist film to a predetermined exposure mask. A resist mask for a source electrode and a resist mask for a drain electrode. And etching the source 'drain metal film using the source electrode resist mask and the drain electrode resist mask as a mask to form a source electrode metal film and a drain electrode metal film, And at least a surface region of the resist film including a position above the metal film for the source electrode and the metal film for the drain electrode, and a channel region between the metal film for the source electrode and the metal film for the drain electrode. By selectively irradiating the surface of the Si film for ohmic contact exposed in the recess with light, an organic solvent is allowed to act on the resist mask for source electrode and the resist mask for drain electrode. By softening and reflowing, at least the metal film for the source electrode and the gold for the drain electrode. Reflow treatment for covering the Si film for ohmic contact in the recess for the channel region between the film with a resist deformed by reflow, the resist after deformation, the metal film for source electrode, and the Etching the lower layer of the ohmic contact Si film and the a-Si film using the metal film for the drain electrode as a mask, and removing the resist after the deformation, the metal film for the source electrode And exposing the ohmic contact Si film again in the recess for the channel region between the drain electrode metal film and the drain electrode metal film, and using the source electrode metal film and the drain electrode metal film as a mask, Etching the Si film for ohmic contact exposed in the recess for the channel region between them, There is provided.
[0010] 本発明の第 4の観点によれば、コンピュータ上で動作し、リフロー処理システムを制 御するプログラムが記憶された記憶媒体であって、前記プログラムは、下層膜と、該 下層膜よりも上層に前記下層膜が露出した露出領域と前記下層膜が被覆された被 覆領域とが形成されるようにパターン形成されたレジスト膜とを有する被処理体を準 備することと、前記被処理体に対して局部的に光を照射することと、その後、前記レジ スト膜を軟化させて流動させることにより前記露出領域の一部または全部を被覆する ことと、を含むリフロー方法が行なわれるように前記リフロー処理システムを制御する、 記憶媒体が提供される。  [0010] According to a fourth aspect of the present invention, there is provided a storage medium that operates on a computer and stores a program for controlling a reflow processing system, the program comprising: a lower layer film; and the lower layer film Preparing an object to be processed having a resist film patterned to form an exposed region where the lower layer film is exposed on the upper layer and a covered region covered with the lower layer film; A reflow method is performed that includes locally irradiating the processing body with light, and then covering part or all of the exposed region by softening and flowing the resist film. A storage medium for controlling the reflow processing system is provided.
[0011] 本発明の第 5の観点によれば、被処理体を載置する載置台と光源との間に、光の 通過を制限する遮光板を備え、被処理体に対して局部的に光照射処理を行なう光 照射ユニットと、被処理体上に形成されたレジストを溶剤雰囲気中で軟化させて流動 化させるリフロー処理ユニットと、下層膜と、該下層膜よりも上層に前記下層膜が露出 した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形 成されたレジスト膜とを有する被処理体に対して局部的に光を照射し、その後、前記 レジスト膜を軟化させて流動させることにより前記露出領域の一部または全部を被覆 するように制御する制御部と、を備えた、リフロー処理システムが提供される。 [0011] According to the fifth aspect of the present invention, a light-shielding plate that restricts the passage of light is provided between the mounting table on which the object to be processed is mounted and the light source, and locally with respect to the object to be processed. Light for light irradiation treatment An irradiation unit; a reflow processing unit for softening and fluidizing a resist formed on the object to be processed in a solvent atmosphere; a lower layer film; an exposed region in which the lower layer film is exposed above the lower layer film; The object to be processed having a resist film patterned so as to form a coating region coated with an underlayer film is irradiated with light locally, and then the resist film is softened and flowed Thus, there is provided a reflow processing system including a control unit that controls to cover a part or all of the exposed region.
[0012] 本発明によれば、リフロー処理に先立ち、被処理体に対して光、例えば紫外線を照 射して下層膜の露出領域を改質することにより、レジストの流動を早め、リフロー処理 の際のリフロー時間を短縮することができる。また、局部的に光照射を行うことにより、 被処理体の面内でリフローの進行速度を部位毎に制御することができる。  [0012] According to the present invention, prior to the reflow process, the object to be processed is irradiated with light, for example, ultraviolet rays, to modify the exposed region of the lower layer film, thereby speeding up the resist flow and performing the reflow process. The reflow time can be shortened. In addition, by locally irradiating light, the reflow speed can be controlled for each part within the surface of the object to be processed.
[0013] したがって、本発明のリフロー方法を、例えばレジストをマスクにしたエッチング工程 が繰り返し行なわれる TFT素子などの半導体装置の製造に適用することにより、省マ スク化と工程数の削減に加え、総工程時間の短縮を図ることが可能になる。また、リフ ローの進行速度およびレジストの変形量を光照射によって部位毎に調節することによ り、リフロー処理により変形したレジストをマスクとして用いるエッチングの精度を向上 させること力 Sできるので、半導体装置の高集積化や微細化への対応も可能になる。 図面の簡単な説明  [0013] Therefore, by applying the reflow method of the present invention to the manufacture of a semiconductor device such as a TFT element in which an etching process using a resist as a mask is repeated, for example, in addition to saving masks and reducing the number of processes, It becomes possible to shorten the total process time. In addition, by adjusting the reflow speed and the amount of deformation of the resist for each part by light irradiation, it is possible to improve the etching accuracy using the resist deformed by the reflow process as a mask. It is possible to cope with high integration and miniaturization. Brief Description of Drawings
[0014] [図 1]本発明のリフロー方法が実施されるリフロー処理システムを示す概略図。  FIG. 1 is a schematic diagram showing a reflow processing system in which a reflow method of the present invention is implemented.
[図 2]図 1のリフローシステムに搭載された UV照射ユニット(UV)の概略構成を示す 模式図。  FIG. 2 is a schematic diagram showing a schematic configuration of a UV irradiation unit (UV) mounted on the reflow system of FIG.
[図 3]図 1のリフローシステムに搭載された UV照射ユニット(UV)の概略構成を示す 平面図。  FIG. 3 is a plan view showing a schematic configuration of a UV irradiation unit (UV) mounted on the reflow system of FIG.
[図 4]図 1のリフロー処理システムに搭載されたリフロー処理ユニット(REFLW)の概 略構成を示す断面図。  4 is a cross-sectional view showing a schematic configuration of a reflow processing unit (REFLW) mounted on the reflow processing system of FIG.
[図 5A]UV照射を行う際の原理を説明する斜視図。  FIG. 5A is a perspective view illustrating the principle when performing UV irradiation.
[図 5B]図 5Aに示す基板の符号 Aの部分を拡大して示す平面図。  FIG. 5B is an enlarged plan view showing a portion indicated by reference sign A of the substrate shown in FIG. 5A.
[図 6]本発明のリフロー方法を適用した液晶表示装置用 TFT素子の製造方法の一例 を示すフローチャート。 [図 7A]図 6の TFT素子の製造方法を説明するための工程断面図。 FIG. 6 is a flowchart showing an example of a manufacturing method of a TFT element for a liquid crystal display device to which the reflow method of the present invention is applied. FIG. 7A is a process cross-sectional view for explaining a manufacturing method of the TFT element of FIG.
[図 7B]図 6の TFT素子の製造方法を説明するための工程断面図。  7B is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG. 6. FIG.
[図 7C]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7C is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
[図 7D]図 6の TFT素子の製造方法を説明するための工程断面図。  7D is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG. 6. FIG.
[図 7E]図 6の TFT素子の製造方法を説明するための工程断面図。  7E is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG. 6. FIG.
[図 7F]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7F is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
[図 7G]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7G is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
[図 7H]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7H is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
[図 71]図 6の TFT素子の製造方法を説明するための工程断面図。  71 is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG. 6. FIG.
[図 7J]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7J is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
[図 7K]図 6の TFT素子の製造方法を説明するための工程断面図。  FIG. 7K is a process cross-sectional view for explaining the manufacturing method of the TFT element of FIG.
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0015] 以下、図面を参照しながら、本発明の好ましい形態について説明する。  Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
図 1は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を 示す概略平面図である。ここでは、 LCD用ガラス基板(以下、単に「基板」と記す) G の表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、下層膜をエツ チングする際のエッチングマスクとして再利用するためのリフロー処理を行なうリフロ 一処理ユニットと、このリフロー処理に先だって紫外線照射を行なう UV照射ユニット を備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理シ ステム 100は、図示しない基板搬送ラインを介して、外部のレジスト塗布'現像処理シ ステムや露光装置、エッチング装置、アツシング装置などとの間で基板 Gの受け渡し を行なえるように構成されてレ、る。  FIG. 1 is a schematic plan view showing an entire reflow processing system that can be suitably used in the reflow method of the present invention. Here, the resist film formed on the surface of the LCD glass substrate (hereinafter simply referred to as “substrate”) G is softened and deformed after development, and reused as an etching mask for etching the underlying film For example, a reflow processing unit including a reflow processing unit for performing reflow processing and a UV irradiation unit for performing ultraviolet irradiation prior to the reflow processing will be described. The reflow processing system 100 is configured so that the substrate G can be transferred to / from an external resist coating / development processing system, exposure device, etching device, ashing device, etc. via a substrate transfer line (not shown). It has been done.
[0016] リフロー処理システム 100は、複数の基板 Gを収容するカセット Cを載置するカセット ステーション (搬入出部) 1と、基板 Gにリフロー処理およびこれに先行して行なわれる 紫外線照射処理を含む一連の処理を施すための複数の処理ユニットを備えた処理 ステーション(処理部) 2と、リフロー処理システム 100の各構成部を制御する制御部 3 と、を備えている。なお、図 1において、リフロー処理システム 100の長手方向を X方 向、水平面上において X方向と直交する方向を Y方向とする。 [0017] カセットステーション 1は、処理ステーション 2の一方の端部に隣接して配置されてい る。このカセットステーション 1は、カセット Cと処理ステーション 2との間で基板 Gの搬 入出を行うための搬送装置 11を備えており、このカセットステーション 1にお!/、て外部 に対するカセット Cの搬入出が行われる。また、搬送装置 11は、カセット Cの配列方 向である Y方向に沿って設けられた搬送路 10上を移動可能な搬送アーム 11aを有し ている。この搬送アーム 11aは、 X方向への進出 '退避および回転可能に設けられて おり、カセット Cと処理ステーション 2との間で基板 Gの受渡しを行なえるように構成さ れている。 [0016] The reflow processing system 100 includes a cassette station (loading / unloading unit) 1 on which a cassette C that accommodates a plurality of substrates G is placed, a reflow processing on the substrates G, and an ultraviolet irradiation process that is performed prior to the reflow processing. A processing station (processing unit) 2 including a plurality of processing units for performing a series of processing, and a control unit 3 that controls each component of the reflow processing system 100 are provided. In FIG. 1, the longitudinal direction of the reflow treatment system 100 is the X direction, and the direction orthogonal to the X direction on the horizontal plane is the Y direction. The cassette station 1 is disposed adjacent to one end of the processing station 2. This cassette station 1 is provided with a transfer device 11 for loading and unloading the substrate G between the cassette C and the processing station 2, and the cassette station 1 is loaded into and out of the cassette C from the outside. Is done. In addition, the transport device 11 has a transport arm 11a that can move on a transport path 10 provided along the Y direction that is the arrangement direction of the cassettes C. The transfer arm 11a is provided so as to be able to advance and retract and rotate in the X direction, and is configured to transfer the substrate G between the cassette C and the processing station 2.
[0018] 処理ステーション 2は、基板 Gに対してレジストのリフロー処理、その前処理として紫 外線照射処理等を行うための複数の処理ユニットを備えて!/、る。これら各処理ュニッ トにおいて基板 Gは 1枚ずつ処理される。また、処理ステーション 2は、基本的に X方 向に延在する基板 G搬送用の中央搬送路 20を有しており、この中央搬送路 20を挟 んでその両側に各処理ユニットが、中央搬送路 20に臨むように配置されている。  The processing station 2 includes a plurality of processing units for performing a resist reflow process on the substrate G and an ultraviolet ray irradiation process as a pre-process. In each of these processing units, one substrate G is processed. In addition, the processing station 2 has a central transport path 20 for transporting the substrate G that basically extends in the X direction. Each processing unit is centrally transported on both sides of the central transport path 20. It is arranged to face the road 20.
[0019] また、中央搬送路 20には、各処理ユニットとの間で基板 Gの搬入出を行うための搬 送装置 21が備えられており、処理ユニットの配列方向である X方向に移動可能な搬 送アーム 21aを有している。さらに、この搬送アーム 21aは、 Y方向への進出'退避、 上下方向への昇降および回転可能に設けられており、各処理ユニットとの間で基板 Gの搬入出を行なえるように構成されている。  In addition, the central transport path 20 is provided with a transport device 21 for loading / unloading the substrate G to / from each processing unit, and is movable in the X direction, which is the array direction of the processing units. It has a transport arm 21a. Furthermore, the transfer arm 21a is provided so as to be advanced and retracted in the Y direction, reciprocated in the vertical direction, and rotated, and is configured so that the substrate G can be transferred into and out of each processing unit. Yes.
[0020] 処理ステーション 2の中央搬送路 20に沿って一方側には、カセットステーション 1の 側から、 UV照射ユニット (UV) 30およびリフロー処理ユニット(REFLW) 60がこの順 に配列され、中央搬送路 20に沿って他方側には、三つの加熱 ·冷却処理ユニット(H P/COL) 80a, 80b, 80cがー列に配列されている。各加熱.冷却処理ユニット(HP /COL) 80a, 80b, 80cは、鉛直方向に多段に積層配置されている(図示省略)。  [0020] A UV irradiation unit (UV) 30 and a reflow processing unit (REFLW) 60 are arranged in this order from the cassette station 1 side on one side along the central transfer path 20 of the processing station 2, and the central transfer On the other side along the path 20, three heating / cooling processing units (HP / COL) 80a, 80b, 80c are arranged in a row. Each heating / cooling processing unit (HP / COL) 80a, 80b, 80c is stacked in multiple layers in the vertical direction (not shown).
[0021] UV照射ユニット (UV) 30は、リフロー処理に先だって、基板 G上に形成されたレジ ストに対して、例えば所定波長の UV光を照射し、レジストで被覆されていない下層 膜表面の改質を行なう。この改質の目的は、露出した下層膜表面における純水の接 触角を小さくし、次のリフロー工程においてシンナー等の溶剤雰囲気でレジストを軟 化させた場合に、その流動速度を大きくすることにある。 [0022] ここで、 UV照射ユニット(UV) 30について図 2および図 3を参照しながら説明する 。図 2は UV照射ユニット(UV) 30の模式図であり、また、図 3は UV照射ユニット(UV ) 30の構成を概略的に示した平面図である。 UV照射ユニット(UV) 30はハウジング 31を備えており、ハウジング 31内には矩形のステージ 32と光照射装置 33とが収容さ れている。ステージ 32は、基板 Gが載置される載置面を有しており、中央搬送路 20と 略平行な X方向に移動可能である。 [0021] Prior to the reflow process, the UV irradiation unit (UV) 30 irradiates the resist formed on the substrate G with, for example, UV light having a predetermined wavelength, and the surface of the lower layer film that is not coated with the resist. Perform reforming. The purpose of this modification is to reduce the contact angle of pure water on the exposed underlayer film surface and increase the flow rate when the resist is softened in a solvent atmosphere such as thinner in the next reflow process. is there. Here, the UV irradiation unit (UV) 30 will be described with reference to FIG. 2 and FIG. FIG. 2 is a schematic view of the UV irradiation unit (UV) 30, and FIG. 3 is a plan view schematically showing the configuration of the UV irradiation unit (UV) 30. The UV irradiation unit (UV) 30 includes a housing 31, and a rectangular stage 32 and a light irradiation device 33 are accommodated in the housing 31. The stage 32 has a placement surface on which the substrate G is placed, and is movable in the X direction substantially parallel to the central transport path 20.
[0023] また、光照射装置 33は、ステージ 32の移動経路の途中に配置されており、ステー ジ 32の上側からステージ 32上に載置された基板 Gに UV光を照射する。ステージ 32 は、中央搬送路 20と略平行に延びるガイドレール 34に連結装置 35を介して連結さ れるとともに、ステージ駆動部 50によって駆動されてガイドレール 34に沿って往復動 できる。具体的には、ステージ 32は、例えばステージ駆動部 50からの駆動信号によ つて駆動されるエアシリンダ機構やボールネジ機構等の駆動機構(図示せず)により 、搬送装置 21の搬送アーム 21aから基板 Gを受け取るホームポジション(図 3に実線 で示す位置)と、光照射装置 33を略完全に通り過ぎた折り返しポジション(図 3に二 点鎖線で示す位置)との間を往復動する。  The light irradiation device 33 is arranged in the middle of the movement path of the stage 32, and irradiates the substrate G placed on the stage 32 with UV light from the upper side of the stage 32. The stage 32 is connected to a guide rail 34 that extends substantially parallel to the central conveyance path 20 via a connecting device 35, and can be reciprocated along the guide rail 34 by being driven by a stage driving unit 50. Specifically, the stage 32 is moved from the transfer arm 21a of the transfer device 21 to the substrate by a drive mechanism (not shown) such as an air cylinder mechanism or a ball screw mechanism driven by a drive signal from the stage drive unit 50, for example. It reciprocates between the home position for receiving G (the position indicated by the solid line in FIG. 3) and the folding position (the position indicated by the two-dot chain line in FIG. 3) that has passed almost completely through the light irradiation device 33.
[0024] 光照射装置 33は、 UV光を発する光源としての UVランプ 35a, 35b, 35cと、これら の光源からの UV光を透過して基板 Gに向けて照射する照射面 36とを有している。 U Vランプ 35a, 35b, 35cは、ステージ 32の移動方向(X方向)に沿って並んで配列さ れている。また、各 UVランプ 35a, 35b, 35cは、基板 Gの幅全体にわたってむらなく UV光を照射できるように、ステージ 32の移動方向に対して略直交する方向(Y方向 )に所定の長さで延びている。  [0024] The light irradiation device 33 includes UV lamps 35a, 35b, and 35c as light sources that emit UV light, and an irradiation surface 36 that transmits UV light from these light sources and irradiates the substrate G toward the substrate G. ing. The UV lamps 35a, 35b, 35c are arranged side by side along the moving direction (X direction) of the stage 32. In addition, each UV lamp 35a, 35b, 35c has a predetermined length in a direction substantially perpendicular to the moving direction of the stage 32 (Y direction) so that the entire width of the substrate G can be irradiated with UV light. It extends.
[0025] また、照射面 36の下方には、図示しない支持部材により支持された遮光板 37が設 けられている。この遮光板 37には、 UV光照射時の基板 Gの移動方向と同方向にそ の長辺方向が一致するような細長いスリット [図 5A参照]が設けられており、基板 G表 面に所定の線幅で局部的に紫外線を照射できるようになつている。  A light shielding plate 37 supported by a support member (not shown) is provided below the irradiation surface 36. The light-shielding plate 37 is provided with an elongated slit [see FIG. 5A] whose long side direction coincides with the moving direction of the substrate G during UV light irradiation. With this line width, it is possible to irradiate ultraviolet rays locally.
[0026] 光源である各 UVランプ 35a, 35b, 35cは、照射駆動部 52に接続されており、この 照射駆動部 52からの駆動信号によって ON/OFFされる。また、ステージ 32の移動 経路の上方には、照射面 36と基板 Gの表面との間の距離を検出するセンサ部 38が 、光照射装置 33よりもホームポジション側に設けられている。センサ部 38は、 Y方向( 基板 Gの幅方向)に並ぶ基板 G上の複数の点で照射面 36と基板 Gの表面との間の 距離を計測すベぐ Y方向に配列された複数のセンサ(例えば光センサ) 39を有して いる。なお、センサ部 38によって得られた検出信号は、ステージ駆動部 50と照射駆 動部 52と後述する昇降駆動部 51を制御するコントローラ 90に入力されるようになつ ている。 Each of the UV lamps 35 a, 35 b, 35 c as a light source is connected to an irradiation drive unit 52 and is turned on / off by a drive signal from the irradiation drive unit 52. In addition, a sensor unit 38 that detects the distance between the irradiation surface 36 and the surface of the substrate G is located above the movement path of the stage 32. The light irradiation device 33 is provided on the home position side. The sensor unit 38 should measure the distance between the irradiation surface 36 and the surface of the substrate G at a plurality of points on the substrate G aligned in the Y direction (width direction of the substrate G). A sensor (for example, an optical sensor) 39 is provided. The detection signal obtained by the sensor unit 38 is input to a controller 90 that controls the stage driving unit 50, the irradiation driving unit 52, and an elevating driving unit 51 described later.
[0027] また、照射面 36と基板 Gの表面との間の距離を変化させることができるように、ステ ージ 32には昇降機構 40が設けられている。この昇降機構 40は、ステージ 32の底面 に連結された例えば 3つの昇降軸 41A, 41B, 41Cと、これらの昇降軸 41A, 41B, 41Cを昇降させるモータ 42A, 42B, 42Cとから構成される。各モータ 42A, 42B, 4 2Cは、昇降駆動部 51に接続されており、昇降駆動部 51からの駆動信号によって個 別に駆動される。そして、対応する昇降軸 41A, 41B, 41Cが個別に昇降され、ステ ージ 32の高さ(つまり、照射面 36と基板 Gの表面との間の距離)を調節できるようにな つている。  In addition, the stage 32 is provided with an elevating mechanism 40 so that the distance between the irradiation surface 36 and the surface of the substrate G can be changed. The elevating mechanism 40 includes, for example, three elevating shafts 41A, 41B, and 41C connected to the bottom surface of the stage 32, and motors 42A, 42B, and 42C that elevate and lower these elevating shafts 41A, 41B, and 41C. Each of the motors 42A, 42B, 42C is connected to the lift drive unit 51 and is individually driven by a drive signal from the lift drive unit 51. The corresponding lifting shafts 41A, 41B, 41C are individually lifted and lowered so that the height of the stage 32 (that is, the distance between the irradiation surface 36 and the surface of the substrate G) can be adjusted.
[0028] 次に、上記構成の UV照射ユニット(UV) 30における UV照射処理の動作について 説明する。まず、中央搬送路 20を移動する搬送装置 21の搬送アーム 21aから基板 Gが UV照射ユニット(UV) 30のステージ 32に受け渡される。この際、昇降ピン 44を ステージ 32の表面から所定の高さまで突出した状態で、ステージ 32がホームポジシ ヨンに待機する。そして、このホームポジションで基板 Gが搬送装置 21の搬送アーム 21aから昇降ピン 44に受け渡される。  Next, the operation of the UV irradiation process in the UV irradiation unit (UV) 30 having the above configuration will be described. First, the substrate G is transferred to the stage 32 of the UV irradiation unit (UV) 30 from the transfer arm 21 a of the transfer device 21 that moves on the central transfer path 20. At this time, the stage 32 stands by at the home position with the lifting pins 44 protruding from the surface of the stage 32 to a predetermined height. Then, at this home position, the substrate G is transferred from the transfer arm 21a of the transfer device 21 to the lift pins 44.
[0029] 基板 Gが昇降ピン 44に受け渡されたら、昇降駆動部 51によって昇降ピン 44を下降 させることにより、基板 Gがステージ 32の載置面上に載置される。そして、光照射装 置 33の照射面 36と基板 Gの表面との間の距離が、予め決められた距離 (照射距離) となるように、昇降駆動部 51によって昇降軸 41A, 41B, 41Cを上昇させる。  When the substrate G is transferred to the lift pins 44, the lift pins 44 are lowered by the lift drive unit 51, so that the substrate G is placed on the placement surface of the stage 32. The lift shaft 41A, 41B, 41C is then moved by the lift drive unit 51 so that the distance between the irradiation surface 36 of the light irradiation device 33 and the surface of the substrate G becomes a predetermined distance (irradiation distance). Raise.
[0030] 続いて、ステージ駆動部 50によってステージ 32がホームポジションから光照射装 置 33に向かって X方向に移動され、基板 Gの表面に向けて順次 UV照射が行なわれ る。この際の UV光の波長としては、 300〜400nm力 S好ましい。  Subsequently, the stage 32 is moved in the X direction from the home position toward the light irradiation device 33 by the stage driving unit 50, and UV irradiation is sequentially performed toward the surface of the substrate G. In this case, the wavelength of UV light is preferably 300 to 400 nm.
また、 UV照射に際しては、基板 Gが照射面 36と対向する位置に到達する前に、移 動する基板 Gと照射面 36との間の距離をセンサ部 38によって検出し、その検出値に 基づいてステージ 32の移動中にその高さを昇降軸 41A, 41B, 41Cの昇降によって 逐次補正する。従って、照射面 36と基板 Gの表面との間の距離を基板 Gの表面全体 にわたつて均等(距離 Uになるようにしている。 When UV irradiation is performed, the substrate G is moved before reaching the position facing the irradiation surface 36. The distance between the moving substrate G and the irradiation surface 36 is detected by the sensor unit 38, and the height is sequentially corrected by moving the lifting shafts 41A, 41B, 41C during the movement of the stage 32 based on the detected value. . Therefore, the distance between the irradiation surface 36 and the surface of the substrate G is made uniform (distance U) over the entire surface of the substrate G.
[0031] また、基板 G (ステージ 32)と光照射装置 33の照射面 36との間には、図示しないス リットが形成された遮光板 37が介在配備されていることから、紫外線は、基板 Gの移 動方向(X方向)に細長い線状に局部的に照射される。  [0031] Further, since a light shielding plate 37 in which slits (not shown) are formed is interposed between the substrate G (stage 32) and the irradiation surface 36 of the light irradiation device 33, ultraviolet rays are emitted from the substrate. Irradiated locally in the shape of an elongated line in the direction of G movement (X direction).
[0032] 以上のようにして、基板 Gに対して局所的に光照射が行われ、基板 Gが折り返しポ ジシヨン(図 3に二点鎖線で示される位置)に達したら、今度は、ステージ 32をホーム ポジションに向けて逆方向に移動する。この復路においても、必要に応じて光照射装 置 33から基板 Gに向けて UV光を照射することができる。  [0032] As described above, when the substrate G is irradiated with light locally and the substrate G reaches the folded position (position indicated by the two-dot chain line in FIG. 3), this time, the stage 32 Move in the opposite direction toward the home position. Also on this return path, UV light can be irradiated from the light irradiation device 33 toward the substrate G as necessary.
[0033] 以上のように UV照射を行うことにより、 UV光が照射された部位の下層膜の表面が 改質され、レジストの流動が促進される。光照射による改質の程度は、下層膜の材質 によって異なり、例えば下層膜がシリコンである場合には、光照射によってシリコン表 面の接触角が 10度以下例えば 1〜; 10度となるように改質することが好ましい。これに より、リフロー工程でレジストの流動が促進される。  [0033] By performing UV irradiation as described above, the surface of the lower layer film at the site irradiated with UV light is modified, and the flow of the resist is promoted. The degree of modification by light irradiation varies depending on the material of the lower layer film. For example, when the lower layer film is silicon, the contact angle of the silicon surface by light irradiation is 10 degrees or less, for example, 1 to 10 degrees. It is preferable to modify. This promotes resist flow in the reflow process.
[0034] UV照射処理後の基板 Gは、ホームポジションに戻った段階で、 UV照射ユニット ( UV) 30のステージ 32上から搬送装置 21の搬送アーム 21aに受け渡される。次に、 搬送アーム 21aによって処理ステーション 2のリフロー処理ユニット(REFLW) 60に 搬入され、基板 G上に形成されたレジストを有機溶媒例えばシンナー雰囲気で軟化 させてレジストマスク形状を変化させるリフロー処理が行なわれる。  The substrate G after the UV irradiation process is transferred from the stage 32 of the UV irradiation unit (UV) 30 to the transfer arm 21a of the transfer device 21 when returning to the home position. Next, a reflow process is performed in which the resist arm is carried into the reflow processing unit (REFLW) 60 of the processing station 2 by the transfer arm 21a, and the resist formed on the substrate G is softened in an organic solvent such as a thinner atmosphere to change the resist mask shape. It is.
[0035] ここで、リフロー処理ユニット(REFLW) 60の構成について、さらに詳細に説明する 。図 4は、リフロー処理ユニット(REFLW) 60の概略断面図である。リフロー処理ュニ ッ HREFLW) 60は、チャンバ 61を有しており、このチャンバ 61は、下部チャンバ 61 aと、この下部チャンバ 61aの上部に当接される上部チャンバ 61bと力、ら構成されてい る。上部チャンバ 61bと下部チャンバ 61aとは、図示しない開閉機構により開閉可能 に構成されており、開状態のときに、搬送装置 21により基板 Gの搬入出が行なわれる [0036] このチャンバ 61内には、基板 Gを水平に支持する支持テーブル 62が設けられてい る。支持テーブル 62は熱伝導率に優れた材質例えばアルミニウムで構成されて!/、る[0035] Here, the configuration of the reflow processing unit (REFLW) 60 will be described in more detail. FIG. 4 is a schematic cross-sectional view of the reflow processing unit (REFLW) 60. The reflow processing unit (HREFLW) 60 has a chamber 61, and this chamber 61 is composed of a lower chamber 61a and an upper chamber 61b abutting on the upper portion of the lower chamber 61a. The The upper chamber 61b and the lower chamber 61a are configured to be opened and closed by an opening / closing mechanism (not shown), and the substrate G is loaded and unloaded by the transfer device 21 when the chamber is open. In the chamber 61, a support table 62 for horizontally supporting the substrate G is provided. The support table 62 is made of a material having excellent thermal conductivity such as aluminum!
Yes
[0037] 支持テーブル 62には、図示しない昇降機構によって駆動され、基板 Gを昇降させ る 3本の昇降ピン 63 (図 4では 2本のみを図示する) 1S 支持テーブル 62を貫通する ように設けられている。この昇降ピン 63は、昇降ピン 63と搬送装置 21との間で基板 G を受け渡しする際には、基板 Gを支持テーブル 62から持ち上げて所定の高さ位置で 基板 Gを支持し、基板 Gのリフロー処理中は、例えば、その先端が支持テーブル 62 の上面と同じ高さとなるようにして保持される。  [0037] The support table 62 is driven by a lift mechanism (not shown) to lift and lower the substrate G. Three lift pins 63 (only two are shown in FIG. 4) 1S Provided to penetrate the support table 62 It has been. When transferring the substrate G between the lifting pins 63 and the transfer device 21, the lift pins 63 lift the substrate G from the support table 62 and support the substrate G at a predetermined height position. During the reflow process, for example, the tip of the support table 62 is held at the same height as the upper surface.
[0038] 下部チャンバ 61aの底部には、排気口 64a, 64bが形成されており、この排気口 64 a, 64bには排気系 64が接続されている。そして、この排気系 64を通ってチャンバ 61 内の雰囲気ガスが排気される。  [0038] Exhaust ports 64a and 64b are formed at the bottom of the lower chamber 61a, and an exhaust system 64 is connected to the exhaust ports 64a and 64b. Then, the atmospheric gas in the chamber 61 is exhausted through the exhaust system 64.
[0039] 支持テーブル 62の内部には、温度調節媒体流路 65が設けられており、この温度 調節媒体流路 65には、例えば温調冷却水などの温度調節媒体が温度調節媒体導 入管 65aを介して導入され、温度調節媒体排出管 65bから排出されて循環し、その 熱(例えば冷熱)が支持テーブル 62を介して基板 Gに対して伝熱され、これにより基 板 Gの処理面が所望の温度に制御される。  [0039] A temperature adjusting medium flow path 65 is provided inside the support table 62. In the temperature adjusting medium flow path 65, for example, a temperature adjusting medium such as temperature-controlled cooling water is provided as a temperature adjusting medium introduction pipe 65a. And is discharged from the temperature control medium discharge pipe 65b and circulated, and its heat (for example, cold heat) is transferred to the substrate G through the support table 62, whereby the processing surface of the substrate G is changed. The desired temperature is controlled.
[0040] チャンバ 61の天壁部分には、シャワーヘッド 66力 支持テーブル 62に対向するよ うに設けられている。このシャワーヘッド 66の下面 66aには、多数のガス吐出孔 66b が設けられている。  [0040] The top wall portion of the chamber 61 is provided so as to face the shower head 66 force support table 62. A large number of gas discharge holes 66b are provided on the lower surface 66a of the shower head 66.
[0041] また、シャワーヘッド 66の上部中央には、ガス導入部 67が設けられており、このガ ス導入部 67はシャワーヘッド 66の内部に形成された空間 68に連通している。ガス導 入部 67には配管 69が接続されている。配管 69には、有機溶媒例えばシンナーを気 化して供給するバブラ一タンク 70が接続され、その途中には開閉バルブ 71が設けら れている。バブラ一タンク 70の底部には、シンナーを気化させるための気泡発生手 段として、図示しない Nガス供給源に接続された Nガス供給配管 74が配備されてい  In addition, a gas introduction part 67 is provided at the upper center of the shower head 66, and the gas introduction part 67 communicates with a space 68 formed in the shower head 66. A pipe 69 is connected to the gas inlet 67. The pipe 69 is connected to a bubbler tank 70 that vaporizes and supplies an organic solvent such as thinner, and an open / close valve 71 is provided in the middle thereof. An N gas supply pipe 74 connected to an N gas supply source (not shown) is provided at the bottom of the bubbler tank 70 as a bubble generating means for vaporizing the thinner.
2 2  twenty two
る。この Nガス供給配管 74には、マスフローコントローラ 72および開閉バルブ 73が  The The N gas supply pipe 74 has a mass flow controller 72 and an opening / closing valve 73.
2  2
設けられている。また、バブラ一タンク 70は、内部に貯留されるシンナーの温度を所 定温度に調節するための図示しない温度調節機構を備えている。そして、図示しな い Nガス供給源から Nガスをマスフローコントローラ 72によって流量制御しながらバIs provided. The bubbler tank 70 controls the temperature of the thinner stored inside. A temperature adjusting mechanism (not shown) for adjusting to a constant temperature is provided. Then, N gas is supplied from an N gas supply source (not shown) while the flow rate is controlled by the mass flow controller 72.
2 2 twenty two
ブラータンク 70の底部に導入することにより、所定温度に温度調節されたバブラータ ンク 70内のシンナーを気化させ、配管 69、ガス導入部 67を介してチャンバ 61内に 導入できるように構成されて!/、る。  By introducing it into the bottom of the blur tank 70, the thinner in the bubbler tank 70, the temperature of which has been adjusted to a predetermined temperature, can be vaporized and introduced into the chamber 61 via the pipe 69 and the gas inlet 67! /
[0042] また、シャワーヘッド 66の上部の周縁部には、複数のパージガス導入部 75が設け られており、各パージガス導入部 75には、例えばパージガスとしての Nガスをチャン [0042] Further, a plurality of purge gas introduction portions 75 are provided at the upper peripheral portion of the shower head 66, and each purge gas introduction portion 75 is filled with, for example, N gas as purge gas.
2  2
ノ 61内に供給するパージガス供給配管 76が接続されている。パージガス供給配管 76は、図示しないパージガス供給源に接続されており、その途中には開閉バルブ 77 が設けられている。  A purge gas supply pipe 76 for supplying the gas to the inside 61 is connected. The purge gas supply pipe 76 is connected to a purge gas supply source (not shown), and an opening / closing valve 77 is provided in the middle thereof.
[0043] このような構成のリフロー処理ユニット(REFLW) 60においては、まず、上部チャン ノ 61bを下部チャンバ 61aから開放し、その状態で、搬送装置 21の搬送アーム 21a により、既にパターン形成され紫外線照射処理がなされたレジストを有する基板 Gを 搬入し、支持テーブル 62に載置する。そして、上部チャンバ 61bと下部チャンバ 61a を当接させ、チャンバ 61を閉じる。  [0043] In the reflow processing unit (REFLW) 60 having such a configuration, first, the upper channel 61b is opened from the lower chamber 61a, and in this state, the pattern is already formed by the transfer arm 21a of the transfer device 21 in the ultraviolet ray. The substrate G having the resist subjected to the irradiation treatment is carried in and placed on the support table 62. Then, the upper chamber 61b and the lower chamber 61a are brought into contact with each other, and the chamber 61 is closed.
[0044] 次に配管 69の開閉バルブ 71および Nガス供給配管 74の開閉バルブ 73を開放し  Next, open the open / close valve 71 of the pipe 69 and the open / close valve 73 of the N gas supply pipe 74.
2  2
、マスフローコントローラ 72によって Nガスの流量を調節してシンナーの気化量を制  The flow rate of N gas is controlled by the mass flow controller 72 to control the vaporization amount of thinner.
2  2
御しつつ、バブラ一タンク 70から、気化されたシンナーを配管 69、ガス導入部 67を 介してシャワーヘッド 66の空間 68に導入し、ガス吐出孔 66bから吐出させる。これに より、チャンバ 61内が所定濃度のシンナー雰囲気とされる。  In the meantime, the vaporized thinner is introduced into the space 68 of the shower head 66 from the bubbler tank 70 via the pipe 69 and the gas introduction part 67 and discharged from the gas discharge hole 66b. As a result, the inside of the chamber 61 has a thinner atmosphere with a predetermined concentration.
[0045] チャンバ 61内の支持テーブル 62に載置された基板 G上には、既にパターン形成さ れたレジストが設けられているので、このレジストがシンナー雰囲気に曝されることに より、シンナーがレジストに浸透する。これにより、レジストが軟化してその流動性が高 まり、変形して基板 G表面の所定の領域 (ターゲット領域)が変形レジストで被覆され る。この際、支持テーブル 62の内部に設けられた温度調節媒体流路 65に、温度調 節媒体を導入することによって、その熱が支持テーブル 62を介して基板 Gに対して 伝熱され、これにより基板 Gの処理面が所望の温度例えば 20°Cに制御される。シャヮ 一ヘッド 66から基板 Gの表面に向けて吐出されたシンナーを含むガスは、基板 Gの 表面に接触した後、排気口 64a, 64bへ向けて流れ、チャンバ 61内から排気系 64へ 排気される。 [0045] Since a patterned resist is already provided on the substrate G placed on the support table 62 in the chamber 61, the resist is exposed to a thinner atmosphere, so that the thinner is removed. Penetrates the resist. As a result, the resist is softened and its fluidity is increased, and the resist is deformed and a predetermined region (target region) on the surface of the substrate G is covered with the deformed resist. At this time, by introducing the temperature adjustment medium into the temperature adjustment medium flow path 65 provided inside the support table 62, the heat is transferred to the substrate G via the support table 62, thereby The processing surface of the substrate G is controlled to a desired temperature, for example, 20 ° C. Gas containing thinner discharged from the head 66 toward the surface of the substrate G After contacting the surface, the air flows toward the exhaust ports 64a and 64b, and is exhausted from the chamber 61 to the exhaust system 64.
[0046] 以上のようにして、リフロー処理ユニット(REFLW) 60におけるリフロー処理が終了 した後は、排気を継続しながらパージガス供給配管 76上の開閉バルブ 77を開放し、 パージガス導入部 75を介してチャンバ 61内にパージガスとしての Nガスを導入し、  [0046] After the reflow processing in the reflow processing unit (REFLW) 60 is completed as described above, the opening / closing valve 77 on the purge gas supply pipe 76 is opened while continuing the exhaust, and the purge gas introduction unit 75 is connected. N gas as a purge gas is introduced into the chamber 61,
2  2
チャンバ内雰囲気を置換する。その後、上部チャンバ 61bを下部チャンバ 61aから開 放し、前記と逆の手順でリフロー処理後の基板 Gを搬送アーム 21aによってリフロー 処理ユニット (REFLW) 60から搬出する。  Replace the atmosphere in the chamber. Thereafter, the upper chamber 61b is opened from the lower chamber 61a, and the substrate G after the reflow process is carried out from the reflow process unit (REFLW) 60 by the transfer arm 21a in the reverse procedure.
[0047] 三つの加熱.冷却処理ユニット(HP/COU 80a, 80b, 80cには、それぞれ基板 Gに対して加熱処理を行うホットプレートユニット(HP)、基板 Gに対して冷却処理を 行うクーリングプレートユニット(COL)力 多段例えば 2段ずつ合計 4段に重ねられて 構成されている(図示省略)。この加熱'冷却処理ユニット(HP/COU 80a, 80b, 8 0cでは、 UV照射後およびリフロー処理後の基板 Gに対して、必要に応じて加熱処 理ゃ冷却処理が行なわれる。  [0047] Three heating and cooling processing units (HP / COU 80a, 80b, and 80c have a hot plate unit (HP) that heats the substrate G and a cooling plate that cools the substrate G, respectively. Unit (COL) force Multi-stage, for example, two stages are stacked in a total of four stages (not shown) .This heating / cooling processing unit (HP / COU 80a, 80b, 80c) is used after UV irradiation and reflow treatment. The subsequent substrate G is heated or cooled as necessary.
[0048] 図 1に示すように、リフロー処理システム 100の各構成部は、制御部 3の CPUを備 えたコントローラ 90に接続されて制御される構成となっている。コントローラ 90には、 オペレータがリフロー処理システム 100を管理するためにコマンドの入力操作等を行 うキーボードや、リフロー処理システム 100の稼働状況を可視化して表示するデイス プレイ等からなるユーザーインターフェース 91が接続されている。  As shown in FIG. 1, each component of the reflow processing system 100 is configured to be connected to and controlled by a controller 90 having a CPU of the control unit 3. Connected to the controller 90 is a user interface 91 consisting of a keyboard on which an operator inputs commands to manage the reflow processing system 100, a display that visualizes and displays the operating status of the reflow processing system 100, and the like. Has been.
[0049] また、コントローラ 90には、リフロー処理システム 100で実行される各種処理をコント ローラ 90の制御にて実現するための制御プログラムや処理条件データ等が記録され たレシピが格納された記憶部 92が接続されている。  [0049] Further, the controller 90 stores a storage unit storing a recipe in which a control program and processing condition data for realizing various processes executed by the reflow processing system 100 are controlled by the controller 90. 92 is connected.
[0050] そして、必要に応じて、ユーザーインターフェース 91からの指示等にて任意のレシ ピを記憶部 92から呼び出してコントローラ 90に実行させることで、コントローラ 90の制 御下で、リフロー処理システム 100での所望の処理が行われる。また、前記レシピは 、例えば、 CD-ROM,ハードディスク、フレキシブルディスク、フラッシュメモリなどの コンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるい は、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可 能である。 [0050] If necessary, the reflow processing system 100 is controlled under the control of the controller 90 by calling an arbitrary recipe from the storage unit 92 according to an instruction from the user interface 91 and causing the controller 90 to execute it. The desired processing at is performed. In addition, the recipe may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, or a flash memory, or may be dedicated from another device, for example. It is also possible to use it by transmitting it over the line at any time Noh.
[0051] 以上のように構成されるリフロー処理システム 100においては、まず、カセットステー シヨン 1において、搬送装置 11の搬送アーム 11aが、既にレジストパターンが形成さ れた基板 Gを収容しているカセット Cにアクセスして 1枚の基板 Gを取り出す。基板 G は、搬送装置 11の搬送アーム 11aから、処理ステーション 2の中央搬送路 20におけ る搬送装置 21の搬送アーム 21aに受渡され、この搬送装置 21により、 UV照射ュニ ッ HUV) 30へ搬入される。そして、 UV照射ユニット(UV) 30にてリフロー処理に先 立ち紫外線照射処理が行なわれた後、基板 Gは UV照射ユニット(UV) 30から搬送 装置 21によって取出され、加熱.冷却処理ユニット(HP/COU 80a, 80b, 80cの いずれかに搬入される。そして、各加熱.冷却処理ユニット(HP/COU 80a, 80b, 80cにおいて冷却処理が施された基板 Gは、リフロー処理ユニット(REFLW) 60へ 搬入され、そこでリフロー処理が行なわれる。  [0051] In the reflow processing system 100 configured as described above, first, in the cassette station 1, the transfer arm 11a of the transfer device 11 accommodates the substrate G on which the resist pattern is already formed. Access C and take out one board G. The substrate G is transferred from the transfer arm 11a of the transfer device 11 to the transfer arm 21a of the transfer device 21 in the central transfer path 20 of the processing station 2. By this transfer device 21, the UV irradiation unit HUV) 30 is transferred. It is brought in. Then, after UV irradiation processing is performed in the UV irradiation unit (UV) 30, prior to the reflow processing, the substrate G is taken out from the UV irradiation unit (UV) 30 by the transport device 21, and is heated and cooled (HP) / COU 80a, 80b, 80c, and each heating / cooling processing unit (HP / COU 80a, 80b, 80c, substrate G that has undergone cooling processing is reflow processing unit (REFLW) 60) And then the reflow process is performed.
[0052] リフロー処理後は、必要に応じて各加熱.冷却処理ユニット(HP/COU 80a, 80b , 80cにおいて所定の加熱、冷却処理が施される。このような一連の処理が終了した 基板 Gは、搬送装置 21によりリフロー処理ユニット (REFLW) 60から取出され、カセ ットステーション 1の搬送装置 11に受渡され、任意のカセット Cに収容される。  [0052] After the reflow process, predetermined heating and cooling processes are performed in each heating / cooling processing unit (HP / COU 80a, 80b, 80c as necessary. Substrate G after such a series of processes has been completed. Is taken out from the reflow processing unit (REFLW) 60 by the transfer device 21, delivered to the transfer device 11 of the cassette station 1, and stored in an arbitrary cassette C.
[0053] 次に、 UV照射の原理について説明する。  Next, the principle of UV irradiation will be described.
図 5Aは、 UV照射ユニット(UV) 30において、遮光板 37を用い、 TFT形成用の配 線上にレジストパターンが形成された基板 Gに対して所定の線幅で UV照射を行なう 際の原理を説明する図面である。また、図 5Bは、図 5Aに示す基板 G表面の符号 A の部分を拡大して示す平面図である。図 5Aに示すように、ステージ 32に載置された 基板 Gは、 UV照射ユニット (UV) 30内を X方向に搬送される途中で UV照射ユニット (UV) 30の UVランプ 35a, 35b, 35cにより紫外線照射を受ける。これら光源と基板 Gとの間には、 X方向を長辺とする多数の細長いスリット 37aが形成された遮光板 37 が介在配備されているので、紫外線はスリット 37aの開口幅に応じて所定の線幅で照 射される。具体的には、例えば図 5Bに示すように、基板 Gにおいて、 TFT素子形成 部位 101を含む領域には UV光が照射され (UV照射領域)、同図中、 X方向に形成 されたゲート線などの配線 102を含む領域には UV光は照射されない(非照射領域) 。 uv照射領域では下層膜表面が紫外線の作用により改質され、次工程のリフロー 処理の際にレジストが流動しやすくなる。しかし、非照射領域では、下層膜は改質さ れないため、リフローの際のレジストの流動速度は UV照射領域に比べて遅くなる。し たがって、 TFT素子形成部位 101を含む UV照射領域では、配線 102を含む非照 射領域に比べ、リフローによるレジストの拡がり面積が大きくなる。このようにして、 UV 照射を局部的に行なうことにより、同一基板面内でリフロー処理におけるレジストの流 動速度および流動面積を部位によって変化させることが可能になる。 Fig. 5A shows the principle when UV irradiation is performed with a predetermined line width on the substrate G in which a resist pattern is formed on the wiring for TFT formation in the UV irradiation unit (UV) 30 using the light shielding plate 37. It is drawing to explain. FIG. 5B is an enlarged plan view showing a portion indicated by reference symbol A on the surface of the substrate G shown in FIG. 5A. As shown in Fig. 5A, the substrate G placed on the stage 32 is transported in the X direction through the UV irradiation unit (UV) 30. UV lamps 35a, 35b, 35c of the UV irradiation unit (UV) 30 It receives ultraviolet irradiation. Between these light sources and the substrate G, a light-shielding plate 37 in which a number of elongated slits 37a having long sides in the X direction are formed is interposed, so that ultraviolet rays have a predetermined value according to the opening width of the slits 37a. Irradiated with line width. Specifically, for example, as shown in FIG. 5B, the region including the TFT element formation portion 101 on the substrate G is irradiated with UV light (UV irradiation region), and the gate line formed in the X direction in FIG. UV light is not irradiated to the area including the wiring 102 (non-irradiation area) . In the UV irradiation region, the surface of the lower layer film is modified by the action of ultraviolet rays, and the resist is more likely to flow during the reflow process in the next step. However, since the underlying film is not modified in the non-irradiated area, the resist flow rate during reflow is slower than in the UV irradiated area. Therefore, in the UV irradiation region including the TFT element forming portion 101, the resist spreading area due to reflow is larger than that in the non-irradiation region including the wiring 102. In this way, by performing UV irradiation locally, it becomes possible to change the flow velocity and flow area of the resist in the reflow process depending on the region within the same substrate surface.
[0054] 次に、図 6および図 7A〜7Kを参照しながら、本発明のリフロー方法を液晶表示装 置用 TFT素子の製造工程に適用した実施形態について説明する。 Next, an embodiment in which the reflow method of the present invention is applied to a manufacturing process of a TFT element for a liquid crystal display device will be described with reference to FIGS. 6 and 7A to 7K.
図 6は、本発明のリフロー方法を適用した液晶表示装置用 TFT素子の製造方法の 一例を示すフローチャートであり、図 7A〜7Kはその製造方法を説明するためのェ 程断面図である。  FIG. 6 is a flowchart showing an example of a manufacturing method of a TFT element for a liquid crystal display device to which the reflow method of the present invention is applied, and FIGS. 7A to 7K are cross-sectional views for explaining the manufacturing method.
まず、図 7Aに示すように、ガラス等の透明基板からなる絶縁基板 201上にゲート電 極 202および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜 203、 a— Si (アモルファスシリコン)膜 204、ォーミックコンタクト層としての η+Si膜 20 5、 A1合金や Mo合金等の電極用金属膜 206をこの順に積層して堆積する(ステップ First, as shown in FIG. 7A, a gate electrode 202 and a gate line (not shown) are formed on an insulating substrate 201 made of a transparent substrate such as glass, and a gate insulating film 203 such as a silicon nitride film, a-Si (amorphous) (Silicon) film 204, η + Si film 205 as ohmic contact layer, and metal film 206 for electrodes such as A1 alloy and Mo alloy are stacked in this order (step)
51)。 51).
[0055] 次に、図 7Bに示すように、電極用金属膜 206上にレジスト 207を形成する(ステップ  Next, as shown in FIG. 7B, a resist 207 is formed on the electrode metal film 206 (step
52)。そして、図 7Cに示すように露光マスク 300を用い、レジスト 207に対して露光処 理を行なう(ステップ S3)。この露光マスク 300は、レジスト 207を所定のパターンで露 光できるように構成されている。このようにレジスト 207を露光処理することにより、図 7 Dに示すように、露光レジスト部 208と、未露光レジスト部 209とが形成される。  52). Then, as shown in FIG. 7C, exposure processing is performed on the resist 207 using the exposure mask 300 (step S3). The exposure mask 300 is configured so that the resist 207 can be exposed in a predetermined pattern. By exposing the resist 207 in this manner, an exposed resist portion 208 and an unexposed resist portion 209 are formed as shown in FIG. 7D.
[0056] 露光後は、現像処理を行なうことにより、図 7Eに図示するように、露光レジスト部 20 8が除去され、未露光レジスト部 209を電極用金属膜 206上に残存させる(ステップ S 4)。未露光レジスト部 209は、ソース電極用レジストマスク 210およびドレイン電極用 レジストマスク 211に分離されてパターン形成される。  After the exposure, development processing is performed to remove the exposed resist portion 208 and leave the unexposed resist portion 209 on the electrode metal film 206 as shown in FIG. 7E (step S 4 ). The unexposed resist portion 209 is separated and patterned into a source electrode resist mask 210 and a drain electrode resist mask 211.
[0057] そして、残存した未露光レジスト部 209をエッチングマスクとして用い、電極用金属 膜 206をエッチングし、図 7Fに示すように、後にチャンネル領域となる部分に凹部 22 0を形成する(ステップ S5)。このエッチングによって、ソース電極 206aとドレイン電極 206b力 S形成され、これらの間の凹部 220内に η+Si膜 205の表面を露出させることが できる。 [0057] Then, using the remaining unexposed resist portion 209 as an etching mask, the electrode metal film 206 is etched, and as shown in FIG. 0 is formed (step S5). By this etching, the force S of the source electrode 206a and the drain electrode 206b is formed, and the surface of the η + Si film 205 can be exposed in the recess 220 between them.
[0058] 次に、図 2および図 3に示す UV照射ユニット(UV) 30において、ソース電極用レジ ストマスク 210およびドレイン電極用レジストマスク 211に UV照射処理を実施する(ス テツプ S6)。 UV照射処理によって、図 7Gに示すようにソース電極用レジストマスク 2 10およびドレイン電極用レジストマスク 211で被覆されていない η+Si膜 205の露出 表面が改質され、純水の接触角が 10度以下例えば 1〜; 10度の改質表面 205aとな るので、軟化したレジストの流動が促進される。  Next, in the UV irradiation unit (UV) 30 shown in FIG. 2 and FIG. 3, the source electrode resist mask 210 and the drain electrode resist mask 211 are subjected to UV irradiation processing (step S6). As shown in FIG. 7G, the exposed surface of the η + Si film 205 that is not covered with the source electrode resist mask 210 and the drain electrode resist mask 211 is modified by the UV irradiation treatment so that the contact angle of pure water is 10 Less than, for example, 1 to 10 degrees, the modified surface 205a becomes 10 degrees, so that the flow of the softened resist is promoted.
[0059] 次に、図 4のリフロー処理ユニット(REFLW) 60によりリフロー処理を行う(ステップ 7 )。このリフロー処理においては、後にチャンネル領域となる目的の凹部 220にシンナ 一等の有機溶媒によって軟化させたレジストを流入させる。図 7Hは、リフロー処理後 の変形レジスト 212によって凹部 220の周囲が被覆された状態を示している。このリフ ロー処理の直前に行われたステップ S6の UV照射処理で、ソース電極用レジストマス ク 210およびドレイン電極用レジストマスク 211で被覆されていない η+Si膜 205の改 質表面 205aでは純水の接触角が 10度以下に改質されているので、レジストの流動 が速やかに進み、短!/、工程時間でリフロー処理を終了させることができる。  Next, reflow processing is performed by the reflow processing unit (REFLW) 60 of FIG. 4 (step 7). In this reflow process, a resist softened with an organic solvent such as thinner is poured into a target recess 220 to be a channel region later. FIG. 7H shows a state in which the periphery of the recess 220 is covered with the deformed resist 212 after the reflow process. In the UV irradiation process of Step S6 performed immediately before this reflow process, pure water is not applied to the modified surface 205a of the η + Si film 205 that is not covered with the resist mask 210 for the source electrode and the resist mask 211 for the drain electrode. Since the contact angle is modified to 10 degrees or less, the resist flow proceeds rapidly, and the reflow process can be completed in a short time.
[0060] また、図 2および図 3に示す UV照射ユニット(UV) 30では、スリット 37aを有する遮 光板 37を介在させた状態で UV照射を実施することにより、速やかにレジストを流動 させてリフローを促進させたい領域例えば凹部 220の周囲には選択的に紫外線を照 射し、逆に、レジストのリフローを極力抑制した!/、領域例えばゲート線などの配線領 域には、紫外線を照射しないことができる。このように、局部的に紫外線を照射するこ とによって、基板 G上のレジストの流動速度を基板面内で調節し、変形レジスト 212の 拡がりを制御することができる。  In addition, in the UV irradiation unit (UV) 30 shown in FIGS. 2 and 3, by performing UV irradiation in the state where the light shielding plate 37 having the slit 37a is interposed, the resist is quickly flowed and reflowed. UV light is selectively irradiated around the area where the recess 220 is to be promoted, for example, the recess 220, and conversely, resist reflow is suppressed as much as possible! /, And the area such as the gate line is not irradiated with UV light. be able to. In this way, by locally irradiating ultraviolet rays, the flow rate of the resist on the substrate G can be adjusted in the substrate plane, and the spread of the deformed resist 212 can be controlled.
[0061] 次に、図 71に示すように、ソース電極 206a、ドレイン電極 206bおよび変形レジスト  Next, as shown in FIG. 71, the source electrode 206a, the drain electrode 206b, and the modified resist
212をエッチングマスクとして使用し、周囲の η+Si膜 205および a— Si膜 204をエツ チング処理する(ステップ S8)。その後、例えばレジスト剥離液を用いるウエット処理 などの手法により、変形レジスト 212を除去し (ステップ S9)、図 7Jに示すように、ソー ス電極 206aおよびドレイン電極 206bを露出させる。 Using the etching mask 212, the surrounding η + Si film 205 and a-Si film 204 are etched (step S8). Thereafter, the deformed resist 212 is removed by a technique such as a wet process using a resist stripping solution (step S9), and as shown in FIG. The source electrode 206a and the drain electrode 206b are exposed.
[0062] 次に、ソース電極 206aおよびドレイン電極 206bをエッチングマスクとして使用し、 凹部 220内に露出した n+Si膜 205をエッチング処理する(ステップ S10)。これにより 、図 7Kに示すように、チャンネル領域 221が形成される。 Next, using the source electrode 206a and the drain electrode 206b as an etching mask, the n + Si film 205 exposed in the recess 220 is etched (step S10). As a result, a channel region 221 is formed as shown in FIG. 7K.
[0063] 以降の工程は図示を省略するが、例えば、チャンネル領域 221とソース電極 206a およびドレイン電極 206bを覆うように有機膜を成膜した後(ステップ S11)、フォトリソ グラフィー技術によりソース電極 206a (ドレイン電極 206b)に接続するコンタクトホー ルをエッチングによって形成し(ステップ S 12)、次いでインジウム.錫酸化物(ITO) 等により透明電極を形成する (ステップ S 13)ことにより、液晶表示装置用の TFT素子 が製造される。  [0063] Although the subsequent steps are not shown, for example, after forming an organic film so as to cover the channel region 221, the source electrode 206a, and the drain electrode 206b (step S11), the source electrode 206a ( A contact hole connected to the drain electrode 206b) is formed by etching (step S12), and then a transparent electrode is formed by using indium tin oxide (ITO) or the like (step S13). TFT elements are manufactured.
[0064] 以上のように、リフロー処理の前に局部的に UV照射処理を実施することにより、紫 外線照射領域の露出表面をレジストがリフローしやすい状態に改質し、リフローのェ 程時間を短縮することができる。  [0064] As described above, by performing the UV irradiation treatment locally before the reflow treatment, the exposed surface of the ultraviolet ray irradiation region is modified so that the resist is easily reflowed, and the reflow time is reduced. It can be shortened.
また、紫外線照射を局部的に行なうことにより、紫外線照射領域ではレジストの流動 化を非紫外線照射領域よりも早めることができるので、リフロー速度および変形レジス トの拡がり面積を基板 Gの面内で変化させて、変形レジストをマスクとして用いるエツ チングの精度を向上させることが可能である。  In addition, by performing ultraviolet irradiation locally, the resist can be fluidized faster in the ultraviolet irradiation region than in the non-ultraviolet irradiation region, so that the reflow rate and the expansion area of the deformation resist change in the plane of the substrate G. Thus, the etching accuracy using the deformed resist as a mask can be improved.
[0065] なお、本発明は上記実施形態に限定されることなく種々変形が可能である。  Note that the present invention is not limited to the above-described embodiment, and various modifications can be made.
例えば、上記説明においては、 LCD用ガラス基板を用いる TFT素子の製造を例に 取り挙げたが、他のフラットパネルディスプレイ (FPD)基板や、半導体基板等の基板 に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる For example, in the above description, the manufacture of TFT elements using a glass substrate for LCD was taken as an example, but reflow processing of resist formed on a substrate such as another flat panel display (FPD) substrate or a semiconductor substrate is performed. The present invention can also be applied when performing
Yes
[0066] また、上記実施形態では、 UV照射ユニット (UV) 30を用いてレジストに紫外線を照 射する構成としたが、レジストに照射する光は紫外線に限るものではなぐ例えば 30 0〜600nmの波長の光を使用することができる。  [0066] In the above embodiment, the resist is irradiated with ultraviolet rays using the UV irradiation unit (UV) 30, but the light irradiated to the resist is not limited to ultraviolet rays. Wavelength light can be used.
また、上記実施形態で使用する UV照射ユニット(UV)では、スリット 37aが形成さ れた遮光板 37を使用する構成としたが、遮光板としては、スリット以外に、例えば細 孔を有する構成として、光をスポット状に照射することも可能である。 [0067] また、本発明のリフロー方法は、ハーフ露光技術および再現像処理を行なう TFTの 製造過程にも適用することができる。 Further, in the UV irradiation unit (UV) used in the above embodiment, the light shielding plate 37 in which the slits 37a are formed is used. However, as the light shielding plate, in addition to the slit, for example, a structure having a small hole is used. It is also possible to irradiate light in a spot shape. [0067] The reflow method of the present invention can also be applied to a TFT manufacturing process in which half exposure technology and re-development processing are performed.
産業上の利用可能性  Industrial applicability
[0068] 本発明は、例えば TFT素子などの半導体装置の製造において好適に利用可能で ある。 The present invention can be suitably used in the manufacture of semiconductor devices such as TFT elements.

Claims

請求の範囲 The scope of the claims
[1] 下層膜と、該下層膜よりも上層に前記下層膜が露出した露出領域と前記下層膜が 被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜とを有する被 処理体を準備することと、  [1] A processing target having a lower layer film, and a resist film patterned so as to form an exposed region in which the lower layer film is exposed above the lower layer film, and a covered region covered with the lower layer film Preparing the body,
前記被処理体に対して局部的に光を照射することと、  Irradiating the target object with light locally;
その後、前記レジスト膜を軟化させて流動させることにより前記露出領域の一部また は全部を被覆することと、  Thereafter, the resist film is softened and fluidized to cover part or all of the exposed region;
を含むリフロー方法。  Including reflow method.
[2] 前記光の波長が 300〜600nmである、請求項 1に記載のリフロー方法。  [2] The reflow method according to claim 1, wherein the wavelength of the light is 300 to 600 nm.
[3] 光照射された部位の前記下層膜の露出領域の表面と純水との接触角が 10度以下 になるように光照射を行なう、請求項 1に記載のリフロー方法。  [3] The reflow method according to [1], wherein the light irradiation is performed so that the contact angle between the surface of the exposed region of the lower layer film in the portion irradiated with light and pure water is 10 degrees or less.
[4] スリットが形成された遮蔽板を介して前記光を線状に照射する、請求項 1に記載のリ フロー方法。 [4] The reflow method according to [1], wherein the light is irradiated linearly through a shielding plate in which a slit is formed.
[5] 被処理体の被エッチング膜より上層にレジスト膜を形成することと、  [5] forming a resist film above the etching target film of the object to be processed;
前記レジスト膜を露光処理することと、  Exposing the resist film; and
前記露光処理されたレジスト膜を現像処理してレジストパターンを形成することと、 被処理体に対して局部的に光を照射することと、  Developing the exposed resist film to form a resist pattern; irradiating the object with light locally;
光を照射した後、前記レジスト膜のレジストを軟化させてリフローさせ、それによつて 変形したレジストにより前記被エッチング膜のターゲット領域を被覆するリフロー処理 を fiうことと、  After irradiating with light, the resist of the resist film is softened and reflowed, and a reflow process for covering the target region of the film to be etched with the deformed resist is performed, and
変形後の前記レジストをマスクとして前記被エッチング膜の露出領域に対して第 1 のエッチングを行うことと、  Performing a first etching on the exposed region of the film to be etched using the deformed resist as a mask;
変形後の前記レジストを除去することと、  Removing the deformed resist;
変形後の前記レジストが除去されることにより再露出した前記被エッチング膜のター ゲット領域に対して第 2のエッチングを行なうことと、  Performing a second etching on the target region of the film to be etched that is re-exposed by removing the deformed resist;
を含む、パターン形成方法。  A pattern forming method.
[6] 前記光の波長が 300〜600nmである、請求項 5に記載のパターン形成方法。 6. The pattern forming method according to claim 5, wherein the wavelength of the light is 300 to 600 nm.
[7] スリットが形成された遮光板を介して前記光を線状に照射する、請求項 5に記載の パターン形成方法。 [7] The light according to [5], wherein the light is irradiated linearly through a light shielding plate in which a slit is formed. Pattern formation method.
[8] 被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆う ゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順に a— Si膜、ォーミ ックコンタクト用 Si膜およびソース'ドレイン用金属膜が形成された積層構造体であり 前記被エッチング膜が、少なくとも前記ォーミックコンタクト用 Si膜を含む、請求項 5 に記載のパターン形成方法。  [8] In the object to be processed, a gate line and a gate electrode are formed on a substrate, and a gate insulating film is formed to cover them, and an a-Si film and an ohmic contact are sequentially formed on the gate insulating film from the bottom. 6. The pattern forming method according to claim 5, wherein the Si film for etching and the metal film for source and drain are formed, and the film to be etched includes at least the Si film for ohmic contact.
[9] 前記ソース'ドレイン用金属膜の上方位置を被覆する前記レジスト膜が照射部位に 含まれるように光を照射する、請求項 8に記載のパターン形成方法。 9. The pattern forming method according to claim 8, wherein the irradiation is performed so that the resist film covering the upper position of the source / drain metal film is included in an irradiation site.
[10] 光照射された部位の前記ォーミックコンタクト用 Si膜の表面と純水との接触角が 10 度以下になるように光照射を行なう、請求項 8に記載のパターン形成方法。 10. The pattern forming method according to claim 8, wherein the light irradiation is performed so that a contact angle between the surface of the Si film for ohmic contact at a portion irradiated with light and pure water is 10 degrees or less.
[11] 基板上にゲート電極を形成することと、 [11] forming a gate electrode on the substrate;
前記ゲート電極を覆うゲート絶縁膜を形成することと、  Forming a gate insulating film covering the gate electrode;
前記ゲート絶縁膜上に、下から順に a— Si膜、ォーミックコンタクト用 Si膜およびソー ス 'ドレイン用金属膜を堆積させることと、  Depositing an a-Si film, an ohmic contact Si film and a source 'drain metal film on the gate insulating film in order from the bottom;
前記ソース'ドレイン用金属膜上にレジスト膜を形成することと、  Forming a resist film on the source / drain metal film;
前記レジスト膜を所定の露光マスクを用いて露光処理することと、  Exposing the resist film using a predetermined exposure mask;
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジ ストマスクおよびドレイン電極用レジストマスクを形成することと、  Developing and patterning the exposed resist film to form a resist mask for a source electrode and a resist mask for a drain electrode;
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクと して前記ソース'ドレイン用金属膜をエッチングし、ソース電極用金属膜とドレイン電 極用金属膜とを形成することと、  Etching the source / drain metal film using the source electrode resist mask and the drain electrode resist mask as a mask to form a source electrode metal film and a drain electrode metal film;
少なくとも、前記ソース電極用金属膜および前記ドレイン電極用金属膜の上方位置 を含む部位の前記レジスト膜の表面並びに該ソース電極用金属膜と該ドレイン電極 用金属膜との間のチャンネル領域用凹部内に露出する前記ォーミックコンタクト用 Si 膜の表面に対して光を選択的に照射することと、  At least the surface of the resist film at a position including the upper position of the metal film for the source electrode and the metal film for the drain electrode, and the recess for the channel region between the metal film for the source electrode and the metal film for the drain electrode Selectively irradiating the surface of the Si film for ohmic contact exposed to light with light,
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶 媒を作用させ、レジストを軟化させ、リフローさせることにより、少なくとも前記ソース電 極用金属膜と前記ドレイン電極用金属膜との間の前記チャンネル領域用凹部内の前 記ォーミックコンタクト用 Si膜をリフローにより変形したレジストにより覆うリフロー処理 を施すことと、 An organic solvent is allowed to act on the resist mask for source electrode and the resist mask for drain electrode to soften and reflow the resist, thereby at least the source electrode. Applying a reflow process for covering the ohmic contact Si film in the recess for the channel region between the electrode metal film and the drain electrode metal film with a resist deformed by reflow;
変形後の前記レジスト並びに前記ソース電極用金属膜および前記ドレイン電極用 金属膜をマスクとして、下層の前記ォーミックコンタクト用 Si膜および前記 a— Si膜を 変形後の前記レジストを除去して、前記ソース電極用金属膜と前記ドレイン電極用 金属膜との間のチャンネル領域用凹部内に前記ォーミックコンタクト用 Si膜を再び露 出させることと、  Using the deformed resist and the metal film for the source electrode and the metal film for the drain electrode as a mask, removing the resist after the deformation of the lower Si film for ohmic contact and the a-Si film, Exposing the ohmic contact Si film again in the recess for the channel region between the metal film for the source electrode and the metal film for the drain electrode;
前記ソース電極用金属膜と前記ドレイン電極用金属膜とをマスクとして、これらの間 の前記チャンネル領域用凹部に露出した前記ォーミックコンタクト用 Si膜をエツチン グすることと、  Etching the ohmic contact Si film exposed in the recess for the channel region between the source electrode metal film and the drain electrode metal film as a mask; and
を含む、 TFTの製造方法。  A method for manufacturing a TFT, including:
[12] 前記光の波長が 300〜600nmである、請求項 11に記載の TFTの製造方法。 12. The method for manufacturing a TFT according to claim 11, wherein the wavelength of the light is 300 to 600 nm.
[13] 光照射された部位の前記ォーミックコンタクト用 Si膜の表面の接触角が 10度以下 になるように光照射を行なう、請求項 11に記載の TFTの製造方法。 13. The method for producing a TFT according to claim 11, wherein the light irradiation is performed so that the contact angle of the surface of the Si film for ohmic contact at a site irradiated with light is 10 degrees or less.
[14] スリットが形成された遮光板を介して、前記光を線状に照射する、請求項 11に記載 の TFTの製造方法。 14. The method for manufacturing a TFT according to claim 11, wherein the light is irradiated linearly through a light shielding plate in which a slit is formed.
[15] コンピュータ上で動作し、リフロー処理システムを制御するプログラムが記憶された 記憶媒体であって、  [15] A storage medium that runs on a computer and stores a program for controlling the reflow processing system,
前記プログラムは、下層膜と、該下層膜よりも上層に前記下層膜が露出した露出領 域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形成されたレジ スト膜とを有する被処理体を準備することと、  The program includes a lower layer film, a resist film patterned so as to form an exposed region where the lower layer film is exposed above the lower layer film, and a covered region covered with the lower layer film. Preparing an object to be processed,
前記被処理体に対して局部的に光を照射することと、  Irradiating the target object with light locally;
その後、前記レジスト膜を軟化させて流動させることにより前記露出領域の一部また は全部を被覆することと、  Thereafter, the resist film is softened and fluidized to cover part or all of the exposed region;
を含むリフロー方法が行なわれるように前記リフロー処理システムを制御する、記憶 媒体。 被処理体を載置する載置台と光源との間に、光の通過を制限する遮光板を備え、 被処理体に対して局部的に光照射処理を行なう光照射ユニットと、 A storage medium for controlling the reflow processing system such that a reflow method is performed. A light irradiation unit that includes a light-shielding plate that restricts the passage of light between the mounting table on which the object to be processed is mounted and the light source, and that performs light irradiation processing locally on the object to be processed;
被処理体上に形成されたレジストを溶剤雰囲気中で軟化させて流動化させるリフロ 一処理ユニットと、  A reflow treatment unit for softening and fluidizing a resist formed on a workpiece in a solvent atmosphere;
下層膜と、該下層膜よりも上層に前記下層膜が露出した露出領域と前記下層膜が 被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜とを有する被 処理体に対して局部的に光を照射し、その後、前記レジスト膜を軟化させて流動させ ることにより前記露出領域の一部または全部を被覆するように制御する制御部と、 を備えた、リフロー処理システム。  An object to be processed having a lower layer film, and a resist film patterned to form an exposed region in which the lower layer film is exposed above the lower layer film and a covered region coated with the lower layer film A reflow processing system comprising: a control unit configured to irradiate light locally and then control to cover part or all of the exposed region by softening and flowing the resist film.
PCT/JP2007/071402 2006-11-06 2007-11-02 Reflow method, pattern-forming method, and method for manufacturing tft WO2008056610A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006-300494 2006-11-06
JP2006300494A JP2008117965A (en) 2006-11-06 2006-11-06 Reflow method, pattern forming method and manufacturing method of tft

Publications (1)

Publication Number Publication Date
WO2008056610A1 true WO2008056610A1 (en) 2008-05-15

Family

ID=39364428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/071402 WO2008056610A1 (en) 2006-11-06 2007-11-02 Reflow method, pattern-forming method, and method for manufacturing tft

Country Status (3)

Country Link
JP (1) JP2008117965A (en)
TW (1) TW200830414A (en)
WO (1) WO2008056610A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6072644B2 (en) * 2013-08-05 2017-02-01 東京エレクトロン株式会社 Ultraviolet irradiation apparatus, substrate processing method, program, and computer storage medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291028A (en) * 1993-04-01 1994-10-18 Fujitsu Ltd Resist hardening method
JP2000077307A (en) * 1998-08-31 2000-03-14 Toshiba Corp Method for forming film
JP2001332484A (en) * 2000-05-24 2001-11-30 Toshiba Corp Pattern treatment method
JP2006154127A (en) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd Method for manufacturing display device and method for forming pattern

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413035B2 (en) * 1997-08-08 2010-02-10 大日本印刷株式会社 Pattern forming body and pattern forming method
JP3616584B2 (en) * 2000-06-12 2005-02-02 鹿児島日本電気株式会社 Pattern forming method and display device manufacturing method using the same
JP3976598B2 (en) * 2002-03-27 2007-09-19 Nec液晶テクノロジー株式会社 Resist pattern formation method
JP4524744B2 (en) * 2004-04-14 2010-08-18 日本電気株式会社 Method for forming organic mask and pattern forming method using the organic mask

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291028A (en) * 1993-04-01 1994-10-18 Fujitsu Ltd Resist hardening method
JP2000077307A (en) * 1998-08-31 2000-03-14 Toshiba Corp Method for forming film
JP2001332484A (en) * 2000-05-24 2001-11-30 Toshiba Corp Pattern treatment method
JP2006154127A (en) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd Method for manufacturing display device and method for forming pattern

Also Published As

Publication number Publication date
JP2008117965A (en) 2008-05-22
TW200830414A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
KR101006800B1 (en) Method for improving surface roughness of processed film of substrate and apparatus for processing substrate
JP4328667B2 (en) Method for improving surface roughness of substrate processing film and substrate processing apparatus
US8840728B2 (en) Imprint system for performing a treatment on a template
JP4563409B2 (en) Reflow processing method and TFT manufacturing method
JP2009164254A (en) Substrate treating apparatus
KR20070098718A (en) Reflow method, pattern forming method and production method of tft element for liquid crystal display
JP2007273826A (en) Reflow method, pattern formation method, and manufacturing method of tft element for liquid crystal display
JP5578675B2 (en) Resist pattern forming device
WO2008096835A1 (en) Substrate processing method and coating/developing apparatus
TW201626117A (en) Board processing method, program, compute storage medium, and board processing system
JP2008117964A (en) Reflow method, pattern forming method and manufacturing method of tft
JP5415881B2 (en) Hydrophobic treatment apparatus, hydrophobic treatment method, program, and computer storage medium
WO2008056610A1 (en) Reflow method, pattern-forming method, and method for manufacturing tft
US8587763B2 (en) Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon
JP2008172104A (en) Reflow processing system and reflow processing method
KR101347983B1 (en) Coating treatment method and computer storage medium
JP5362232B2 (en) Substrate processing equipment
JP4124448B2 (en) Substrate processing method and substrate processing apparatus
JP2011123102A (en) Proximity exposure apparatus, method for adjusting substrate temperature of the proximity exposure apparatus, and method for manufacturing display panel substrate
JP2009016653A (en) Substrate processing method and computer-readable storage medium
JP2004200613A (en) Substrate processing method and substrate processing equipment
JP2011095484A (en) Substrate processing method, program, and computer storage medium

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07831136

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07831136

Country of ref document: EP

Kind code of ref document: A1