WO2001069991A1 - Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice - Google Patents

Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice Download PDF

Info

Publication number
WO2001069991A1
WO2001069991A1 PCT/JP2001/002044 JP0102044W WO0169991A1 WO 2001069991 A1 WO2001069991 A1 WO 2001069991A1 JP 0102044 W JP0102044 W JP 0102044W WO 0169991 A1 WO0169991 A1 WO 0169991A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
conductor
conductor paste
multilayer substrate
sintering
Prior art date
Application number
PCT/JP2001/002044
Other languages
English (en)
French (fr)
Inventor
Masaaki Hayama
Kazuhiro Miura
Akira Hashimoto
Takeo Yasuho
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000071810A external-priority patent/JP2001267742A/ja
Priority claimed from JP2000073813A external-priority patent/JP2001267743A/ja
Priority claimed from JP2000073812A external-priority patent/JP2001267707A/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP01912383A priority Critical patent/EP1189495B1/en
Priority to US09/979,018 priority patent/US6846375B2/en
Publication of WO2001069991A1 publication Critical patent/WO2001069991A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Definitions

  • the present invention relates to a method for manufacturing a ceramic multilayer substrate on which a semiconductor LSI or the like is mounted and interconnects them, and a conductor paste used for the method.
  • Manufacturing methods for ceramic multilayer substrates can be broadly classified into two types.
  • One is a printing method in which insulating layers and conductor layers are alternately laminated on a ceramic substrate by a printing method
  • the other is a laminating method in which a plurality of green sheets are laminated and fired.
  • the printing multilayer method there is a problem that a short circuit occurs between wiring layers due to entry of foreign matter such as lint during printing.
  • a method of increasing the thickness of the insulating layer by repeating printing of the insulating base has been adopted.However, the work becomes complicated, and repeated printing and drying increases the chances of contamination by foreign substances.
  • the solution was not perfect.
  • Another solution is to use a metal mask or low-mesh screen mask to obtain a thick film in a single printing.However, there is a problem that the thickness of the printed film tends to be uneven and high-density wiring cannot be performed. Had also.
  • shrinkage due to sintering occurs during firing of the ceramic multilayer substrate. I will. Shrinkage due to sintering depends on the substrate material used, green sheet composition, powder lot, and other factors. This shrinkage has caused some problems in the fabrication of multilayer substrates.
  • the innermost wiring is formed after firing the inner wiring of the green sheet laminate, if the contraction of the substrate material in the planar direction is large, the connection between the uppermost wiring pattern and the inner electrode is made. Can not do. As a result, a land with an unnecessarily large area must be formed in the uppermost electrode portion so as to allow a shrinkage error in advance, and it is difficult to use this in a circuit that requires high-density wiring. Therefore, a method of preparing a large number of screen plates for the uppermost wiring in accordance with the shrinkage and using the screen plate according to the shrinkage ratio of the substrate may be adopted. This method is expensive because many screen versions must be prepared.
  • a green sheet made of inorganic powder is required in addition to the glass-ceramic green sheet, and a step of removing the non-sintered inorganic powder from the wiring board after firing is required. Disclosure of the invention
  • the present invention provides a step of printing a conductive paste on an unfired green sheet to form a wiring layer, and laminating the unfired green sheet having the wiring layer formed on one or both surfaces of a ceramic substrate.
  • a substrate can be manufactured, and a sintered ceramic substrate can be used as it is as a part of a wiring substrate, so that steps such as removal of inorganic powder can be omitted.
  • the glass in the green sheet is burned after the binder resin in the green sheet is burned. It is characterized in that sintering of the ceramic is started, and sintering of the conductive particles in the conductive paste is started simultaneously with or after the sintering of the glass ceramic. That is, if the sintering of the green sheet and the sintering of the electrode (conductor) material are not matched, for example, during sintering, the sintering of the conductor material is faster than the sintering of the substrate, and the electrode after sintering Cracks occur on the peripheral boards. Therefore, a multilayer wiring board that suppresses the above-described shrinkage in the planar direction When a board is used, the above-mentioned conductive paste suitable for the board is required.
  • a wiring substrate with high accuracy without pattern deformation can be obtained, and a wiring having a film structure in which the electrodes are dense and the glass ceramic portion around the electrodes does not occur can be obtained.
  • the present invention is characterized by further comprising a step of forming a second wiring layer on at least one surface of the ceramic substrate before laminating the green sheet and the ceramic substrate.
  • FIG. 1 is a schematic sectional view showing a manufacturing process of a ceramic laminated substrate according to Embodiment 1 of the present invention
  • FIG. 2 is a sectional view of a ceramic laminated substrate according to Embodiment 9 of the present invention
  • FIG. 3 is an embodiment of the present invention.
  • FIG. 10 is a sectional view of a ceramic laminated substrate according to 10. BEST MODE FOR CARRYING OUT THE INVENTION
  • wiring is printed using a conductive paste on an unfired green sheet prepared by adding at least a ceramic powder and glass as main components and adding a plasticizer and a solvent.
  • the printed unfired green sheet is laminated on one or both sides of the already fired ceramic substrate.
  • laminating there are two methods: using an adhesive and using the resin component in the Darling sheet.
  • the number of layers of the green sheets to be laminated is at least one, and if necessary, a large number of green sheets are laminated to produce a highly laminated body.
  • the unsintered green sheets can be uniformly laminated on the ceramic substrate by heating and pressing at a temperature of 70 or more.
  • a thermoplastic resin is used as a main component of the adhesive layer, the adhesiveness to the ceramic substrate is improved, and a good multilayer wiring board without peeling of the laminated layer can be obtained.
  • the glass ceramic material and the conductive particles can be sintered without being affected by the softening, baking, and removing processes of the adhesive layer. As a result, an accurate wiring board without pattern deformation can be obtained.
  • a multilayer wiring board having a wiring having a film structure can be obtained.
  • the conductor paste used in the present invention is characterized by containing several kinds of glass frit having different softening points.
  • the conductor paste of the present invention it becomes possible to have both a function of bonding to the ceramic substrate and a function of obtaining a sintering behavior matching the sintering of the green sheet when the conductor paste is fired.
  • the green sheet used in the present invention is characterized in that the sintering of the glass ceramic particles starts between 600 and 700. Due to the composition of the green sheet, sintering of the glass ceramic starts after the organic binder in the adhesive layer and the conductive paste is removed. In this way, a factor that hinders sintering is eliminated, so that a good sintering state can be obtained even at a low firing temperature of 900.
  • specific embodiments of the present invention will be described.
  • FIG. 1 (a) is a schematic view of a step of printing a conductive paste using a screen plate on a green sheet in the method for manufacturing a ceramic multilayer substrate according to the first embodiment of the present invention.
  • FIG. 1 (b) is a schematic view of forming a thermoplastic resin adhesive layer on a ceramic substrate.
  • FIG. 1 (c) is a schematic view of a process of laminating a green sheet on a ceramic substrate.
  • Fig. 1 (d) shows a schematic diagram of the multilayer substrate after firing.
  • a conductor base 4 is printed on an unfired glass ceramic green sheet 1 using a screen plate 2 and a squeegee 3 to form a conductor pattern 5.
  • the glass ceramic in the green sheet used at this time starts sintering at 600 ° C.
  • the conductor paste uses a silver-platinum alloy with a particle diameter of 4.0 m as the conductor, and the glass frit with softening points of 625 and 785 is added.
  • the paste contains a plurality of resin components, and these resin components are baked and removed in a temperature range of 200 to 380.
  • an adhesive layer 8 made of a thermoplastic resin is formed on the ceramic substrate 6 using a ceramic squeegee 7.
  • the adhesive layer uses a thermoplastic resin which is completely removed at 450 ° C.
  • Thermocompression temperature is 1 3 0 I went in.
  • the laminated body was fired at a peak temperature of 90 Ot, 10 minutes, and a firing profile of 1 hour from loading to unloading to obtain a ceramic multilayer substrate 10.
  • the glass ceramic in the green sheet starts sintering, and the conductive particles of the conductive paste are sintered. Therefore, the glass ceramic substrate and the conductive particles can be sintered without being affected by the softening or removal of the adhesive layer. As a result, an accurate wiring board without pattern deformation was obtained.
  • the conductor particles are designed to sinter at the start of sintering of the glass ceramic, cracks do not occur on the substrate around the electrodes, and wiring consisting of conductors with a dense film structure can be obtained.
  • the adhesive layer is formed using a ceramic squeegee.
  • the present invention is not limited to this. (Embodiment 2)
  • the glass ceramic in the green sheet used in this embodiment starts sintering at 650X.
  • As the conductor paste gold having a particle diameter of 3.2 pim is used as a conductor, and glass frit having a softening temperature of 480 ° C and 86 O is mixed and added.
  • Table 1 shows the temperature range over which the resin in the paste is removed. That is, in the present embodiment, as shown in Table 1, a plurality of pastes having different combinations of resins are used.
  • Pastes F and G were in a poorly sintered state and were not suitable as electrode patterns for high-density wiring.
  • pastes C, D, and E do not cause pattern deformation after firing and are in a dense electrode state.
  • a paste having a temperature range of 200 of the best D has the best electrode surface state. Was good.
  • a plurality of resin components contained in the conductive paste be burned and removed within a temperature range of 140 to 250 during firing.
  • the sintering timing of the conductor particles can be delayed, and the deformation of the paste can be performed without being affected by the binder resin or the adhesive layer. It is estimated that no high-precision pattern is formed.
  • the conductor paste uses silver palladium with a particle diameter of 2.0 m as the conductor.
  • a softening point of 510 was added, and the softening temperature of the high softening point glass frit was changed as shown in Table 2 to produce multiple pastes.
  • a plurality of resin components in the paste are removed in a temperature range of 220 to 36 O :.
  • the sintering of the conductor in the paste can be controlled by setting the softening point of the glass with a high softening point contained in the conductor paste to 760 to 870 ° C, and the glass ceramic green sheet It can be seen that a ceramic multilayer substrate free of cracks can be produced even when firing simultaneously.
  • the glass ceramic in the green sheet used at this time starts sintering at 680.
  • the conductor base is made of silver with a particle size of 1.5 // m
  • the glass frit with a high softening point is added with a softening point of 760
  • the softening temperature of the glass frit with a low softening point is added.
  • Table 3 several pastes are produced by changing the combination. A plurality of resin components in the paste are removed in a temperature range of 220 to 450.
  • pastes in Table 3 Comparing the pastes in Table 3, cracks occurred in pastes I and P after firing in the glass-ceramic area around the electrodes.
  • Pastes U and V were peeled between the alumina substrate and the electrodes.
  • pastes Q to T showed no cracks in the glass ceramic portion after firing, and also showed good adhesion to the alumina substrate.
  • a paste using a glass frit having a softening temperature of 60 Ot: of paste S had the best electrode state.
  • the softening of the glass frit contained in the conductor paste at a temperature of 450-650 can provide a good adhesion effect to the alumina substrate. Also, since the sintering of the conductive particles is not accelerated more than necessary, cracks do not occur in the glass ceramic part, and a good ceramic multilayer substrate It can be seen that can be produced.
  • the conductor paste of this embodiment uses silver having a particle diameter of 6.0 m, and the glass frit has a particle diameter of 5.5 ⁇ and a softening temperature of 625 ° C. Then, as shown in Table 1, we made the ones with different amounts of glass frit and compared them. Table 4 shows the mixing ratio.
  • paste A sintering of the conductor progressed, but cracks occurred in the glass ceramic layer.
  • Pastes G and H were poorly sintered, and were not suitable as electrode patterns for high-density wiring.
  • pastes B to F have a dense electrode state without cracking of the fired glass ceramic layer.
  • paste C containing 3% by weight of glass frit in paste C has the best electrode state. Was good.
  • the conductor paste containing 92.0 to 98.5% by weight of the conductor component and 1.5 to 8.0% by weight of the glass component may cause cracks in the glass ceramic layer around the electrode. It can be seen that there can be no wiring and the electrode can be a wiring having a dense film structure.
  • the pattern forming process and the firing process here are the same as those in the fifth embodiment.
  • the conductor paste used was gold with a particle size of 8.0 m, and the glass frit with a particle size of 6.2 m was added at 4.0% by weight.
  • the used glass Table 5 shows the softening temperature of the frit. As shown in Table 5, several pastes were produced with different softening temperatures.
  • paste I had sintering of the conductor, but cracks occurred in the glass ceramic layer.
  • pastes I and P cracks occurred in the glass ceramic layer.
  • pastes J to N had no cracks in the glass ceramic layer and had a dense electrode state.
  • paste K added with glass frit having a softening temperature of 465 of paste K had the best electrode state.
  • the softening temperature of the glass frit used in the conductor paste to be in the range of 400 to 65, the glass softens at a low temperature, and between the conductor and the alumina substrate. It can be seen that the shrinkage of the conductor is suppressed by friction with the alumina, so that cracks due to the shrinkage of the electrode can be eliminated.
  • the pattern forming process and the firing process here are the same as those in the fifth embodiment.
  • the conductor paste used was silver palladium having a particle size of 8.5 m, and the glass frit was added with a softening temperature of 575 ° C at 7.0% by weight.
  • Table 6 shows the particle size of the glass frit. As shown in the table, several pastes are produced with different particle sizes.
  • pastes Q and R showed cracks due to electrode shrinkage in the glass ceramic layer around the electrodes after firing.
  • pastes W and X cracks occurred in the glass ceramic layer.
  • the paste with a particle diameter of 7 m in Paste U had the best electrode condition.
  • the pattern forming process and the firing process here are the same as those in the fifth embodiment.
  • the conductor paste used is a silver-Z platinum alloy, and the glass frit has a softening temperature of 400 and a particle size of 8.0 / m, and 4.0 wt% is added.
  • Table 7 shows the particle size of the conductive particles added in the test. As shown in the table, several pastes are produced with different particle diameters.
  • Pastes AF and AG had poor sintering state and were not suitable as electrode patterns for high-density wiring.
  • pastes AA to AE did not crack in the fired glass ceramic layer, and the electrodes and the dense state were good.
  • the particle size of 8. ⁇ ⁇ ⁇ with the particle size of the best AC had the best electrode condition.
  • the softening temperature of at least one kind of glass frit is in the range of 400 (450) to 650, the softening temperature of at least one other kind is in the range of 760 to 87 O :, and the particle size of the glass frit is 5 .0-8.0 ⁇ m.
  • the particle size of the conductive particles in the conductive paste is 1.0-10.
  • the sintering of the conductive particles can be performed at an appropriate timing without sintering the glass particles in the green sheet more than necessary. Can be done.
  • silver, silver palladium, silver / platinum, and gold are used as the conductor components.
  • a paste containing at least one of copper, silver, silver palladium, silver platinum, and gold is used. If it is, the same result can be obtained.
  • the removal temperature range used for the adhesive layer and the resin layer is up to 450, it is possible to produce a highly accurate electrode pattern.
  • the resin component is eliminated during sintering of the dust sheet and the conductive paste, and the green sheet and the conductive paste are excellent for the ceramic substrate. Can be adhered to.
  • the embodiment when laminating the green sheet on the ceramic substrate, the embodiment is performed at 130 ° C., but the same can be performed if the green sheet is heated and pressed at a temperature of 70 or more. If it is less than 7 O: it is not possible to perform dense lamination, and peeling will occur during firing.
  • the case where the sintering of the glass ceramic particles in the green sheet is 600 :, 615 :, 650T :, and 680 is described. If sintering starts between 600 and 700, the production of ceramic multilayer substrates with high precision is possible as well.
  • FIG. 2 is a cross-sectional view of the ceramic laminated substrate according to the present embodiment.
  • the wiring layer 22 is screen-printed in advance with a silver paste on the green sheet 23 and dried. Following repeated alumina substrate 2 1 unfired green sheet 2 3, Temperature 5 0 ⁇ : L 5 O:, temperature 5 to 5 0 kg Z cm 2 at thermocompression bonding, the ceramic substrate 2 1 and the green sheet 2 3 Were pasted together.
  • the green sheet 23 is prepared by kneading a low-temperature fired glass ceramic component composed of borosilicate glass powder and alumina powder together with an organic binder to form a slurry, and applying the slurry by a doctor blade method or the like. Obtained by The green sheet used in this embodiment had a thickness of 1 after firing. Further, upon bonding, a thermoplastic or thermosetting resin was applied to the surface of the alumina substrate 21 and then thermocompression-bonded to the green sheet 23, whereby a more complete bonded state was obtained.
  • a wiring layer 24 is formed with a silver paste on the unfired green sheet 23 that has been bonded, and then fired at 850 to 100000 to obtain a ceramic laminated substrate.
  • the insulation resistance between the wiring layers of the substrate obtained in the present embodiment was measured, no short-circuit occurred, and the insulation resistance value between the wiring layers was a very high value of 10 13 ⁇ or more.
  • the thickness between wiring layers is 1 O ⁇ m, ceramic multilayer by the conventional thick film printing method Although the occurrence rate of short-circuit was as high as 80% on the substrate, no short-circuit occurred according to the present invention, and a highly reliable ceramic laminated substrate was obtained.
  • FIG. 3 is a cross-sectional view of the ceramic laminated substrate according to the present embodiment.
  • a through hole is previously formed in a portion where electrical connection between the front and back surfaces of the sintered alumina substrate 31 is to be made using a CO 2 laser. After forming the through holes, the through holes are filled with silver palladium paste and baked to form through holes 36.
  • through holes are formed in required portions of the green sheet 33 by a puncher to form via holes.
  • via holes are filled with silver Z-parameter paste and dried to form vias 35.
  • the wiring layer 32 is screen-printed with a silver paste on the green sheet 33 on which the vias 35 are formed, and dried.
  • the alumina substrate 31 and the green sheet 33 are superimposed, and thermocompression-bonded at 50 to 150 ° C and a pressure range of 5 to 50 kg Z c rr ⁇ , and the ceramic fired substrate 31 and the green sheet 1 3 Were pasted together.
  • the green sheet 33 was manufactured in the same manner as in the ninth embodiment.
  • the effect of the thermoplastic resin and the thermosetting resin at the time of bonding is the same as in the ninth embodiment.
  • a wiring layer 34 is formed with a silver paste on the green sheet 33 on which the lamination has been completed, and then fired at 850 to 100000 to obtain a ceramic laminated substrate.
  • a conductive paste was applied to the opposite surface of the substrate 11 where the green sheets were laminated.
  • a back-side wiring layer 37 was formed by screen printing so as to be connected to the through hole 16 and fired, whereby a double-sided laminated wiring board was obtained.
  • the insulation resistance value between the wiring layers of the substrate obtained in the present embodiment was also extremely high, at least 10 13 ⁇ , and a highly reliable double-sided wiring substrate was obtained.
  • the backside wiring is printed after firing the green sheet.
  • the backside wiring may be performed prior to firing the green sheet, and the front and back sides may be fired simultaneously.
  • wiring printing Prior to lamination of the green sheets, wiring printing may be performed on at least one side of the substrate, and then the green sheets may be laminated and fired simultaneously.
  • the green sheets can be evenly laminated on the fired ceramic substrate.
  • Through-holes allow electrical conduction between the front and back of the ceramic substrate to be taken at any location, providing flexibility in pattern design, and enabling the manufacture of small, high-performance multilayer substrates. In addition, electrical continuity with low resistance can be obtained, and a ceramic multilayer substrate having excellent electrical characteristics can be manufactured. Industrial applicability
  • the present invention when firing the low-temperature ceramic multilayer substrate, after the resin component is burned, first, sintering of the glass ceramic is started, and subsequently, the conductive particles in the conductive paste are sintered, so that the pattern deformation is performed. A high-precision wiring board without defects can be obtained.
  • the sintering of the conductive particles in the conductive paste is started at the same time as or after the sintering of the glass ceramic, the cracks do not occur in the glass ceramic part around the electrodes, and the electrodes have a dense film structure. Low-temperature ceramic multilayer substrates can be manufactured.

Description

明 細 書 セラミック多層基板の製造方法およびそれに用いられる導体ペースト 技術分野
本発明は、 半導体 L S Iなどを搭載し、 力つそれらを相互配線するセラミック 多層基板の製造方法およびそれに用いられる導体ペーストに関するものである。 背景技術
近年、 半導体 L S I、 チップ部品等は小型、 軽量化が進んでおり、 これらを実 装する配線基板も小型、 軽量化が望まれている。 このような要求に対して、 高密 度配線が得られ、 なお薄膜化が可能なセラミック多層基板は、 今日のエレクト口 ニクス業界において重要視されている。
セラミック多層基板の製造方法は大きく分けて 2種類に分類できる。 その一つ はセラミック基板上に印刷法によって、 絶縁層と導体層とを交互に積層する印刷 法であり、他の一つは、複数のグリーンシートを積層して焼成する積層法である。 ここで、 印刷多層法においては、 印刷に際して、 糸くず等の異物の混入で配線 層間にショートが発生してしまうという問題点がある。 解決策として、 絶縁べ一 ストの印刷を繰り返して絶縁層の厚みを厚くする方法が取られているが、 作業が 煩雑になる上、 印刷と乾燥を繰り返すと異物の混入する機会が多くなるので、 解 決策としては完全ではなかった。
また、 別の解決策として一度の印刷で厚い膜厚を得るためにメタルマスクや低 メッシュスクリーンマスクを用いる方法もあるが、印刷膜の膜厚むらが生じ易く、 また高密度配線ができないという課題も有していた。
一方、 積層法においては、 セラミック多層基板は焼成時に焼結に伴う収縮が生 じる。 焼結に伴う収縮は、 使用する基板材料、 グリーンシート組成、 粉体ロット などにより異なる。 この収縮により多層基板の作製においていくつかの問題が生 じている。
まず第 1に、 グリーンシート積層体の内層配線の焼成を行なってから最上層配 線の形成を行なう為、 基板材料の平面方向の収縮が大きいと、 最上層配線パター ンと内層電極との接続が行えない。 その結果、 収縮誤差を予め許容するように最 上層電極部に必要以上の大きい面積のランドを形成しなければならず、 高密度の 配線を必要とする回路には使用が難しい。 そのため、 収縮にあわせて最上層配線 用のスクリーン版を多数用意しておき、 基板の収縮率に応じて使用する方法が取 られることもある。 この方法ではスクリーン版を数多く用意しなければならず不 経済である。
最上層配線の焼成を内層と同時に行なえば大きなランドを必要としないが、 こ の同時焼成法によっても基板そのものの収縮はそのまま存在する。 この結果、 セ ラミック多層基板へ部品を搭載する時のクリーム半田印刷において、 必要な部分 にクリーム半田が印刷できない場合が起こる。 また部品を実装する時においても 所定の部品位置とズレが生じる。
これらの収縮誤差をなるベく少なくする為には、 製造工程において、 基板材料 およびグリーンシート組成の管理はもちろん、 粉体ロットの違いや積層条件 (プ レス圧力、 温度) を十分管理する必要がある。 しかし、 一般に収縮率の誤差は土 0 . 5 %程度存在すると言われている。
この収縮に伴う課題は、 多層基板にかかわらずセラミック、 およびガラス -セ ラミックの焼結を伴うものに共通の課題である。
特開平 5 _ 1 0 2 6 6 6号公報においては、 低温焼結ガラス ·セラミック積層 体の焼成に際して、 この積層体の両面、 もしくは片面に前記ガラス 'セラミック 低温焼結基板材料の焼成温度では焼結しない無機粉体よりなるグリーンシー卜で 挟み込む方法が開示されている。なお、以下の説明において、 「焼結」は純然たる 結晶の焼結だけでなく、 ガラス成分の溶融に伴う固着を含むものとする。 この方 法では、 前記積層体を焼成した後に、 無機粉体を取り除く。 これにより基板材料 の焼結が厚み方向だけ起こり、 平面方向の収縮がゼロの基板が作製でき基板の焼 成収縮に伴う、 上記の課題が解決できる。
ただし、 前記の基板作成方法では、 ガラス ·セラミックのグリーンシート以外 に、 無機粉体よりなるグリーンシートを必要とし、 また焼成後、 焼結しない無機 粉体を配線基板から取り除く工程が必要となる。 発明の開示
本発明は、 未焼成のグリーンシートに導体ペーストを印刷して配線層を形成す る工程と、 セラミック基板の片面または両面に、 前記配線層が形成された未焼成 グリーンシートを積層して積層体を形成する工程と、 前記積層体を、 焼成するェ 程とを有する低温焼成セラミック多層基板の製造方法であり、 これにより基板材 料の焼結が厚み方向だけ起こり、 平面方向の収縮がゼロの基板が作製でき、 かつ 焼結済みのセラミック基板をそのまま配線基板の一部として使用でき、 無機粉体 の除去などの工程を省くことができる。
また、 本発明は、 グリーンシートの焼結と電極 (導体) 材料の焼結のマツチン グを取るために、 前記焼成工程において、 前記グリーンシート中のバインダ樹脂 の燃焼後に、 前記グリーンシート中のガラスセラミックの焼結を開始させ、 ガラ スセラミックの焼結開始と同時または、 開始後に前記導体ペースト中の導体粒子 の焼結を開始させることを特徴とする。 すなわち、 グリーンシートの焼結と電極 (導体) 材料の焼結のマッチングがとれていなければ、 例えば、 焼成時に、 基板 の焼結開始よりも導体材料の焼結の方が早くなり、 焼成後に電極周辺の基板にク ラックが発生してしまう。 そのため上述した平面方向の収縮を抑えた多層配線基 板を使用する際には、 その基板に適応した上述したような導体ペーストが必要と なる。
以上の本発明の製造方法により、 パターン変形の無い精度の良い配線基板がで き、 電極周辺のガラスセラミック部のクラックが発生する事がなく、 かつ電極が 緻密な膜構造の配線が得られる。
また、 本発明においては、 グリーンシートとセラミック基板との積層に先立つ て、 セラミツク基板の少なくとも 1面に第 2の配線層を形成する工程を更に有す ることを特徴とする。 これにより、 従来の印刷積層法によるセラミック多層層基 板の最大の問題点である配線層間のショ一トの発生をなくすことができるととも に、 基板の反りがなく寸法精度の高いセラミック多層基板が得られる。 図面の簡単な説明
図 1は本発明の実施の形態 1によるセラミック積層基板の製造工程を示す模式 断面図、 図 2は本発明の実施の形態 9によるセラミック積層基板の断面図、 図 3 は本発明の実施の形態 1 0によるセラミック積層基板の断面図である。 発明を実施するための最良の形態
本発明の製造工程においては、 まず、 少なくともセラミック粉末、 ガラスを主 成分とし、 可塑剤及び溶剤を添加して作製する未焼成のグリーンシートに、 導体 ペーストを用いて配線を印刷する。
次いで、 印刷された未焼成グリーンシートを既に焼成済みのセラミック基板の 片面または両面に積層する。 積層に際しては、 接着剤を使用する場合と、 ダリ一 ンシート中の樹脂成分を使用する場合の 2つの方法がある。 積層するグリーンシ 一トの層数は少なくとも 1層とし、 必要に応じて、 多数のグリーンシートを積層 することにより、 高積層の積層体が製造できる。 積層に際して、 7 0 以上の温度で加熱圧着することにより、 未焼成グリーン シートをセラミック基板にむら無く均一に積層する事が出来る。 また、 接着層の 主成分に熱可塑性樹脂を使用すれば、 セラミツク基板に対する接着性が良好にな り、 積層層の剥離などのない良好なする多層配線基板が得られる。
その後、 積層体を、 焼成することにより、 容易に高積層のセラミック多層基板 が製造できる。
焼成に際しては、 接着層、 または樹脂の燃焼中あるいは燃焼後に、 グリーンシ —ト中のガラスセラミックの焼結を開始させる。 さらに、 ガラスセラミックの焼 結開始と同時もしくは、開始後に導体ペースト中の導体粒子の焼結を開始させる。 上記の方法により、 接着層の軟化や焼成、 除去過程に左右される事無くガラス セラミック材料と導体粒子が焼結を行うことができる。 この結果、 パターン変形 の無い精度の良い配線基板ができる。
またガラスセラミックの焼結開始と同時もしくは、 開始後に導体ペースト中の 導体粒子の焼結を開始させる為、 電極周辺のガラスセラミック部のクラックが発 生する事がなく、 力、つ電極が緻密な膜構造の配線を有した多層配線基板が得られ る。
また、 本発明に使用する導体ペーストは、 軟化点の異なる数種類のガラスフリ ットを含む事を特徴とする。 本発明の導体ペーストの使用により、 導体ペースト の焼成時に、 セラミック基板に接着する機能と、 グリーンシートの焼結にマッチ ングした焼結挙動をとる機能とを共に有することが可能となる。
さらに、本発明に用いられるグリーンシートはガラスセラミック粒子の焼結が、 6 0 0〜7 0 0 の間に開始する事を特徴とする。 このグリーンシートの組成に より、 接着層や導体ペースト中の有機バインダが除去された後にガラスセラミツ クの焼結が始まる。 このようにして、 焼結を阻害する要因が除かれるために、 9 0 0でという低温焼成温度においても良好な焼結状態を得ることができる。 以下に本発明の具体的な実施の形態について説明する。
(実施の形態 1 )
以下に、本発明の第 1の実施の形態のセラミック多層基板の製造方法について、 図面を参照しながら説明する。
図 1 ( a ) は本発明の第 1の実施の形態のセラミック多層基板の製造方法にお ける、 スクリーン版を使用した導体ペーストをグリーンシート上に印刷する工程 の模式図を示している。 図 1 ( b ) はセラミック基板上に熱可塑性樹脂の接着層 を形成する模式図を示している。 図 1 ( c ) はグリーンシートをセラミック基板 に積層する工程の模式図を示している。 図 1 ( d ) は焼成後の多層基板の模式図 を示している。
以下に多層基板の形成方法を説明する。
先ず、 未焼成のガラスセラミックグリーンシート 1上にスクリーン版 2とスキ ージ 3を用いて導体べ一スト 4を印刷し、 導体パターン 5を形成する。 この時使 用したグリーンシート中のガラスセラミックは 6 0 0 °Cで焼結が開始するもので ある。 導体ペーストは、 導体として、 粒子径 4. 0 mの銀 白金合金を使用し、 ガラスフリットは、 軟化点 6 2 5 、 7 8 5 のものを添加している。 ペースト 中には複数の樹脂成分を含有し、 これら樹脂成分は 2 0 0〜3 8 0 の温度範囲 で焼成、 除去されるものである。
次にセラミック基板 6上にセラミックスキージ 7を用いて熱可塑性樹脂の接着 層 8を形成する。 前記接着層は 4 5 0 °Cで完全に除去される熱可塑性樹脂を使用 している。
次に導体パターン 5が形成されたグリーンシート 1と接着層 8が形成されたセ ラミック基板 6を積層し、熱圧着して積層体 9を形成した。熱圧着温度は 1 3 0 で行った。
次に積層体をピーク温度 9 0 O t、 1 0分、 投入から取り出しまで 1時間の焼 成プロファイルで焼成し、 セラミック多層基板 1 0を得た。
本実施の形態によれば、 接着層やバインダ樹脂の燃焼後に、 まず前記グリーン シート中のガラスセラミックが焼結を開始し、 前記導体ペーストの導体粒子が焼 結する。 このために、 接着層の軟化や除去に左右される事無くガラスセラミック 基材と導体粒子が焼結を行う事ができる。 この結果、 パターン変形の無い精度の 良い配線基板が得られた。 またガラスセラミックの焼結開始のタイミングに導体 粒子の焼結するように設計しているため、 電極周辺の基板にクラックが発生する ことがなく、 かつ緻密な膜構造の導体からなる配線が得られた。
なお、 本実施の形態では、 セラミックスキージを用いて接着層を形成している が、 これに限定されるものではなく、 ディップやスプレーや印刷等によっても形 成できる。 (実施の形態 2 )
以下に、 本発明の導体ペーストについて説明する。 ここでのパターン形成のェ 程、 焼成の工程は、 実施の形態 1と同じである。
本実施形態において使用したグリーンシート中のガラスセラミックは 6 5 0 X に焼結が開始するものである。 また導体ペーストは、 導体として粒子径 3 . 2 pi mの金を使用し、 ガラスフリットは、 軟化温度 4 8 0 °Cおよび、 8 6 O のもの を混合添加している。 そして、 ペースト中の樹脂が除去される温度幅を表 1に示 す。 すなわち、 本実施形態においては表 1に示す様に、 樹脂の組み合わせを変え た複数のペーストを使用している。
それぞれのペーストについて導体の断面を多層基板の断面観察により比較する と、 ペースト A、 Bは導体の焼結は進んでいたが、 焼成後パターンの変形が発生 していた。
ペースト F、 Gは焼結状態が悪く、 高密度配線の電極パターンとしては適さな いものであった。 この中でペース卜 C、 D、 Eが焼成後のパターン変形を起こさ ず、 緻密な電極状態であり、 特にべ一スト Dの 2 0 0での温度幅をもつペースト が、 最も電極表面状態が良かった。
以上の結果より、 焼成時に導体ペーストに含まれる複数の樹脂成分が 1 4 0〜 2 5 0での温度の幅で燃焼して除去されるものが良いことが判った。 ペースト中 にある複数の樹脂成分が広い温度範囲で時間をかけて除去されることにより、 導 体粒子の焼結のタイミングを遅くする事ができ、 バインダ樹脂や接着層に影響さ れずに変形のない高精度のパターンを形成されるものと推定される。
(実施の形態 3 )
以下に、 本発明の他の導体ペーストについて説明する。 ここでのパターン形成 の工程、 焼成の工程は、 実施の形態 1と同じである。
時使用したグリーンシート中のガラスセラミックは 6 1 5 :に焼結が開始する ものである。 また導体ペーストは、 導体として粒子径 2 . 0 mの銀パラジウム を使用している。 低軟化点のガラスフリツトとしては、 軟化点 5 1 0 のものを 添加し、 高軟化点のガラスフリットの軟ィ匕温度を表 2に示す様に、 組み合わせを 変えて複数のペーストを作製している。 ペースト中の複数の樹脂成分は 2 2 0〜 3 6 O :の温度範囲で除去されるものである。
表 2において、 それぞれのペーストを比較すると、 ペースト H、 Iは焼成後電 極の周囲のガラスセラミック部に電極収縮によるクラックが発生していた。 ベー スト Nは導体の焼結状態が悪く、 高密度の電極パターンとしては適さないもので あった。 この中でペースト】〜 Mが焼成後、 ガラスセラミック部のクラックの発 生が無く、 緻密な電極状態であり、 特にペースト Kの 7 9 0 の軟化温度のガラ スフリットを使用したペーストが、 最も電極の状態が良かった。
以上の結果より、 導体ペーストに含まれる高軟化点ガラスの軟化点を 7 6 0〜 8 7 0 °Cとする事で、 ペースト中の導体の焼結を制御することができ、 ガラスセ ラミックグリーンシートと同時焼成してもクラックの発生のないセラミック多層 基板を作製できることが解る。
(実施の形態 4 )
以下に、 本発明のさらに他の導体ペーストについて説明する。 ここでのパター ン形成の工程、 焼成の工程は、 実施の形態 1と同じである。
この時使用したグリーンシート中のガラスセラミックは 6 8 0 に焼結が開始 するものである。 また導体べ一ストは、 粒子径 1 . 5 // mの銀を使用し、 高軟化 点のガラスフリツトは、 軟化点 7 6 0 のものを添加し、 低軟化点側のガラスフ リッ卜の軟化温度を表 3に示す様に、 組み合わせを変えて複数のペーストを作製 している。 ペースト中の複数の樹脂成^ ·は 2 2 0〜4 4 0 の温度範囲で除去さ れるものである。
表 3において、 それぞれのペーストを比較すると、 ペースト〇、 Pは焼成後電 極周囲のガラスセラミック部にクラックが発生していた。 ペースト U、 Vはアル ミナ基板と電極間に剥離が発生していた。 この中でペースト Q〜Tは焼成後のガ ラスセラミック部にクラックが発生しなく、 アルミナ基板との密着状態も良好で あった。 特にペースト Sの 6 0 O t:の軟化温度のガラスフリットを使用したぺ一 ストが、 最も電極状態が良かった。
以上の結果より、 導体ペーストに含まれるガラスフリツトが 4 5 0〜6 5 0 の温度で軟化する事で、 アルミナ基板との良好な密着の効果をもたらすことがで きることがわかる。 かつ、 導体粒子の焼結を必要以上に早めることがない為、 ガ ラスセラミック部にクラックの発生することが無く、 良好なセラミック多層基板 を作製する事が出来る事がわかる。
(実施の形態 5)
以下に本発明の第 5の実施の形態を説明する。
本実施形態の導体ペーストは、 粒子径 6. 0 mの銀を使用し、 ガラスフリツ トは、 粒子径 5. 5μιη、 軟化温度 625°Cのものを使用している。 そして、 表 1 に示す様に、 ガラスフリットの添加量を変えたものを作製して、 比較を行って いる。 配合割合を表 4に示す。
ここでのパターン形成の工程、 焼成の工程は、 実施の形態 1と同じである。 この時の各ペーストを基板の断面観察により比較した。 ペースト Aは導体の焼 結は進んでいたが、 ガラスセラミックス層のクラックが発生していた。 ペースト G、 Hは焼結状態が悪く、 高密度配線の電極パターンとしては適さないものであ つた。 この中でペースト B〜Fが焼成後のガラスセラミックス層のクラックが発 生せず、 緻密な電極状態であり、 特にペースト Cのガラスフリット添加量が 3重 量%のペーストが、 最も電極状態が良かった。
以上のことより、 導体成分が 92. 0〜98. 5重量%、 ガラス成分が 1. 5 〜8. 0重量%からなる導体ペーストが、 電極周辺のガラスセラミック層のクラ ックが発生する事がなく、 かつ電極が緻密な膜構造の配線とする事が出来る事が' わかる。
(実施の形態 6)
以下に、 本実施の形態の導体ペーストについて説明する。
ここでのパターン形成の工程、 焼成の工程は、 実施の形態 5と同じである。 使用した導体ペーストは、粒子径 8. 0 mの金を使用し、 ガラスフリットは、 粒子径 6. 2 mのものを 4. 0重量%添加している。 そして、 使用したガラス フリットの軟化温度を表 5に示す。 表 5に示す様に、 軟化温度を変えて複数のぺ —ストを作製している。
この時のそれぞれのペーストを多層基板の断面観察により比較すると、 ペース ト Iは導体の焼結は進んでいたが、 ガラスセラミックス層のクラックが発生して いた。 ペースト〇、 Pにおいても、 ガラスセラミックス層のクラックが発生して いた。 この中でペースト J〜Nがガラスセラミックス層のクラックもなく、 緻密 な電極状態であり、 特にペースト Kの軟化温度 4 6 5 のガラスフリットを添加 したペーストが、 最も電極状態が良かった。
以上の結果より、 導体ペースト中に使用されているガラスフリットの軟化温度 を 4 0 0〜6 5 0での範囲とすることで、 低い温度でガラスが軟化し、 導体とァ ルミナ基板の間に入り、 密着させる為、 導体の焼結収縮をアルミナとの摩擦で抑 制し、結果として電極の収縮によるクラックをなくすることができるのがわかる。
(実施の形態 7 )
以下に、 本実施の形態の導体ペーストについて説明する。
ここでのパターン形成の工程、 焼成の工程は、 実施の形態 5と同じ形成方法を 行っている。
使用した導体ペーストは、 粒子径 8 . 5 mの銀パラジウムを使用し、 ガラス フリットは、 軟化温度 5 7 5 °Cのものを 7 . 0重量%添加している。 ガラスフリ ットの粒子径を表 6に示す。 表に示す様に、 粒子径を変えて複数のペーストを作 製している。
この時のそれぞれのペーストを比較すると、 ペースト Q、 Rは焼成後電極の周 囲のガラスセラミック層に電極収縮によるクラックが発生していた。ペースト W、 Xにおいてもガラスセラミックス層にクラックが発生していた。 この中でペース ト S〜Vが焼成後、 ガラスセラミック層のクラックの発生が無く、 緻密な電極状 態であり、 特にペースト Uにある粒子径 7 mのペーストが、 最も電極の状態が 良かった。
以上の結果より、 ガラスフリットの粒径を 5. 0〜8. 0 mにすることで、 軟化温度の低いガラスを使用しても導体粒子の焼結収縮を助長することなく焼成 することができ、 電極の収縮によるクラックをなくすることができることがわか る。
(実施の形態 8)
以下に、 本発明の導体ペーストについて説明する。
ここでのパターン形成の工程、 焼成の工程は、 実施の形態 5と同じ形成方法を 行っている。
使用した導体ペーストは、 銀 Z白金合金を使用し、 ガラスフリットは、 軟化温 度 400でで粒子径 8. 0 /mのものを 4. 0重量%添加している。 そして、 ぺ 一スト中に添加している導体粒子の粒子径を表 7に示す。 表に示す様に、 粒子径 を変えて複数のペーストを作製している。
この時のそれぞれのペーストを比較すると、 ペースト Υ、 Ζは焼成後電極周囲 のガラスセラミック層にクラックが発生していた。 ペースト AF、 AGは焼結状 態が悪く、 高密度配線の電極パターンとしては適さないものであった。 この中で ペースト AA〜AEが焼成後のガラスセラミック層にクラックが発生しなく、 電 極も緻密な状態も良好であった。 特にべ一スト ACにある粒子径 8. Ο ΓΙΙのべ 一ストが、 最も電極状態が良かった。
以上の結果より、 導体粒子の粒径が 6. 0-10. 0 mにする事で、 導体べ 一ストの焼成時に、 導体粒子の焼結収縮を抑えて、 電極の収縮によるガラスセラ ミックス層のクラックをなくすることができることがわかる。 なお、 以上の説明では具体的な数値を上げて説明したが、 導体ペーストが下記 組成であれば良好な結果が得られる。
(1)導体成分が 92. 0〜98. 5重量%、 ガラス成分が 1. 5〜8. 0重量%。
(2) ガラスフリットの少なくとも 1種類の軟化温度 400 (450) 〜65 0 の範囲であり、 少なくとも他の 1種類の軟化温度が 760〜87 O :の範囲 であり、 ガラスフリットの粒径が 5. 0〜8. 0 ^m。
(3) 導体ペースト中の導体粒子の粒径が 1. 0-10. 0 ]11。
(4) 導体ペーストに含まれる複数の樹脂成分が 140〜25 O の温度の幅で 燃焼、除去され、また導体ペーストに含まれる複数の樹脂成分が 200〜45 の温度範囲で燃焼、 除去される
このように、 導体粒子の粒径を 1. 0〜: L 0. 0 mにすることで導体粒子の 焼結を必要以上に早めることなく前記グリーンシート中のガラスセラミックの焼 結するタイミングにマッチングさせる事ができる。
また、 本実施の形態では、 導体成分として銀、 銀パラジウム、 銀/白金、 金を 使用しているが、 銅、 銀、 銀パラジウム、 銀白金、 金のうちの少なくとも 1種類 を含むペース卜であれば同様の結果を得られるものである。
さらに、 接着層や樹脂層に除去温度範囲が、 450 までに除去されるを使用 するならば同様に精度の良い電極パターン作製が可能である。
すなわち、 450°Cまでに除去される接着層や樹脂層を使用することで、 ダリ —ンシートと導体ペーストの焼結の時には樹脂成分はなくなつており、 グリーン シートと導体ペーストがセラミツク基板へ良好に接着することが出来る。
また、 グリーンシートをセラミック基板上に積層する際に、 実施の形態では 1 30°Cで行っているが 70で以上の温度で加熱圧着するならば同様に実施可能で ある。 7 O :以下であると、 緻密な積層を行うことができず、 焼成時に剥離が生 じてしまう。 そして本実施の形態では、グリーンシート中のガラスセラミ.ック粒子の焼結が、 6 0 0 :、 6 1 5 :、 6 5 0 T:、 6 8 0でのものについて説明しているが焼結が 6 0 0〜7 0 0 の間に開始するならば、 同様に高精度のセラミック多層基板の 製造が可能である。
(実施の形態 9 )
以下に本実施の形態のセラミック積層基板の製造方法について図面を参照しな がら説明する。 図 2は本実施の形態のセラミック積層基板の断面図である。
まず、 グリーンシ一卜 2 3上に銀ペーストで予め配線層 2 2をスクリーン印刷 し、 乾燥する。 続いてアルミナ基板 2 1と未焼成グリーンシート 2 3を重ね、 温 度 5 0〜: L 5 O :、 温度 5〜5 0 k g Z c m2で熱圧着し、 セラミック基板 2 1 とグリーンシート 2 3を貼り合わせた。
なお、 グリーンシート 2 3は、 ホウケィ酸ガラス粉末とアルミナ粉からなる低 温焼成ガラスセラミック成分を有機バインダと共に混練してスラリーを作り、 前 記スラリーをドク夕一ブレード法等によつて塗布することによつて得た。 本実施 形態に使用したグリーンシートは、 焼成後の膜厚が 1 になるものを使用し た。 また、 貼り合わせに際して、 アルミナ基板 2 1の表面に熱可塑性または熱硬 化性樹脂を塗布したのちグリーンシート 2 3熱圧着すると、 より完全な貼り合わ せ状態が得られた。
次に貼り合わせた未焼成グリーンシート 2 3上に銀ペーストで配線層 2 4を形 成し、 その後 8 5 0〜1 0 0 0 で焼成することによりセラミック積層基板が得 られる。
本実施の形態で得られた基板の配線層間の絶縁抵抗を測定したところ、 ショー トの発生はなく、 かつ配線層間の絶縁抵抗値は 1 0 1 3 Ω以上と非常に高い値を得 た。 配線層間の厚みが 1 O ^ mの場合、 従来の厚膜印刷法によるセラミック多層 基板ではショートの発生率は 8 0 %と高かったが、 本発明によればショートの発 生はなく、 信頼性の高いセラミツク積層基板が得られた。
本実施の形態においては、 グリーンシートを一層だけ圧着したが、 銀ペースト で配線層を施したグリーンシートを所望の枚数積層して多層化した場合において も、 同様の結果が得られる。
(実施の形態 1 0 )
以下に本実施の形態のセラミック積層基板の製造方法について図面を参照しな がら説明する。 図 3は本実施の形態のセラミック積層基板の断面図である。 予め、 焼結アルミナ基板 3 1の表裏面間の電気的接続を取りたい部分に、 C O 2レーザーを用いて貫通穴を形成する。 貫通穴を形成した後、 銀 パラジュ一ム ペーストを貫通穴に充填し焼成を行って、 スルーホール 3 6を形成する。
次に、 グリーンシート 3 3の、 必要な部分にパンチヤーにより貫通穴をあけ、 ビア穴を形成する。 続いてビア穴に銀 Zパラジュ一ムぺ一ストを充填 ·乾燥して ビア 3 5を形成する。 さらに、 ビア 3 5を形成したグリーンシート 3 3に銀べ一 ストで配線層 3 2をスクリーン印刷し、 乾燥する。
続いてアルミナ基板 3 1とグリーンシート 3 3を重ね、 5 0 〜 1 5 0 °C、 5 〜5 0 k g Z c rr^の圧力範囲で熱圧着し、 セラミック焼成基板 3 1とグリーン シート 1 3を貼り合わせた。
なお、 グリーンシート 3 3は、 実施の形態 9と同様にして製作した。 貼り合わ せに際しての熱可塑性樹脂、 熱硬化性樹脂の効果も実施の形態 9と同様である。 次に貼り合わせが完了したグリーンシート 3 3上に銀ペース卜で配線層 3 4を 形成し、 その後 8 5 0〜1 0 0 0でで焼成することによりセラミック積層基板が 得られる。
続いて、 基板 1 1のグリーンシート積層を行った反対面に導電性ペーストを用 レ、 スクリーン印刷法で、 スルーホール 1 6と接続するように、 裏面配線層 3 7 を形成 ·焼成することで両面積層配線基板が得られた。
本実施の形態で得られた基板の配線層間の絶縁抵抗値も 1 0 1 3 Ω以上と非常 に高く、 信頼性の高い両面配線基板が得られた。
上記実施の形態においては、 グリーンシートを一層だけ圧着したが、 銀ペース トでビア及び配線層を施したグリーンシ一トを所望の枚数積層して多層化すれば、 セラミック多層配線基板が得られる。 また、 上記実施の形態において裏面配線層 1 7の形成にスクリーン印刷法を用いたが、 凹版転写工法を用いても同様な結果 が得られ、 さらに精細なパターンが形成できる。
更に、 本実施形態ではグリーンシート焼成後に、 裏面配線印刷を行なったが、 グリーンシート焼成に先立って、裏面配線を行ない、表裏同時に焼成しても良い。 また、 グリーンシートの積層に先立って、 基板の少なくとも片面に配線印刷を 行い、 その後グリーンシートを積層してそれらを同時に焼成しても良い。
本実施形態の特徴は以下の通りである。
( 1 ) グリーンシート積層法におけるベースのグリーンシートのかわりに焼結済 みのセラミツク基板をベースにするため、 基板の反りがなく寸法精度の高い基板 が得られる。
( 2 )膜厚むらやボア一がない、所望の積層数のセラミック積層基板が得られる。
( 3 ) 積層された上下配線層間の電気的導通を任意の場所で取ることができ、 パ ターン設計の自由度が得られ、 小型化、 高性能な多層基板が製造できる。
( 4 ) グリーンシートを焼成済みセラミック基板にむら無く均一に積層すること ができる。
( 5 ) 比較的低い温度でグリーンシートの焼結が終了するので、 予め基板に設け られた電極等、 他の構成材料への影響を少なくすることができる。 また、 上記構 造を持つことで、 最外層電極に内層電極とは違う特性の電極材料を用いることが できる。 このため、 耐マイグレーション性の付加、 その他の設計の自由度を広げ ることができる。
( 6 ) スルーホールによりセラミツク基板の表裏間の電気的導通を任意の場所で 取ることができ、 パターン設計の自由度が得られ、 小型 ·高性能な多層基板が製 造できる。 また、 抵抗値が低い電気的導通が得られ、 電気的特性に優れたセラミ ック多層基板が製造できる。 産業上の利用可能性
以上のように本発明によれば低温セラミック多層基板の焼成に際して、 樹脂成 分の燃焼後に、 まずガラスセラミックの焼結を開始させ、 引き続き導体ペースト 中の導体粒子を焼結させる為に、 パターン変形の無い精度の良い配線基板ができ る。 またガラスセラミックの焼結開始と同時もしくは、 開始後に導体ペースト中 の導体粒子の焼結を開始させる為、 電極周辺のガラスセラミック部のクラックが 発生する事がなく、 かつ電極が緻密な膜構造の低温セラミック多層基板が製造で きる。
表 1
表 3
ガラス粒子径単位: rn
表 7
導電粒子径単位:

Claims

請 求 の 範 囲
1 .未焼成のグリーンシートに導体ペーストを印刷して配線層を形成する工程と、 セラミック基板の片面または両面に、 前記配線層が形成された未焼成グリーンシ 一トを積層して積層体を形成する工程と、 前記積層体を、 焼成する工程とを有す るセラミック多層基板の製造方法。
2 . 前記焼成工程において、 前記グリーンシ ト中のバインダ樹脂の燃焼後に、 前記グリーンシート中のガラスセラミックの焼結を開始させ、 ガラスセラミック の焼結開始と同時または、 開始後に前記導体ペースト中の導体粒子の焼結を開始 させることを特徴とする請求項第 1項記載のセラミック多層基板の製造方法。
3 . 少なくとも前記セラミック基板と前記グリーンシートとの積層が接着層を介 して行われ、 前記接着層の主成分が熱可塑性樹脂または熱硬化性樹脂であること を特徴とする請求の範囲第 2項記載のセラミック多層基板の製造方法。
4 . 前記積層工程において、 7 0 以上の温度で加熱圧着することを特徴とする 請求請求の範囲第 2項記載のセラミック多層基板の製造方法。
5 . 前記導体ペースト中の導体成分が 9 2 . 0〜9 8 . 5重量%、 無機バインダ 成分が 1 . 5〜8 . 0重量%であることを特徴とする請求請求の範囲第 2項記載 のセラミック多層基板の製造方法。
6 . 前記導体ペーストは、 軟化点の異なる複数の種類のガラスフリットを含むこ とを特徴とする請求請求の範囲第 2項記載のセラミック多層基板の製造方法。
7 . 前記導体ペースト中のガラスフリットの少なくとも 1種類の軟化温度が 7 6 0〜8 7 0 °Cの範囲である事を特徴とする請求の範囲第 2項記載のセラミック多 層基板の製造方法。
8 . 前記導体ペースト中のガラスフリットの少なくとも 1種類の軟化温度が 4 5 0〜6 5 O t:の範囲であることを特徴とする請求の範囲第 2項記載のセラミック 多層基板の製造方法。
9. 前記導体ペースト中に使用されているガラスフリットの粒径が 5. 0〜8. 0 inであることを特徴とする請求の範囲第 2項記載のセラミック多層基板の製 造方法。
10. 前記導体ペース卜の樹脂成分が 140〜 250 :の幅を持つ温度範囲で燃 焼されて除去されることを特徴とする請求請求の範囲第 2項記載のセラミック多 層基板の製造方法。
1 1. 前記導体ペーストの樹脂成分が 200〜450でで燃焼されて除去される ことを特徴とする請求請求の範囲第 2項記載のセラミック多層基板の製造方法。
12. 前記接着層が、 45 O までに除去されることを特徴とする請求項 2記載 のセラミック多層基板の製造方法。
13. 前記導体ペーストが 1. 0〜4. 0 Aimの粒径の導体粒子を含むことを特 徵とする請求の範囲第 2項記載のセラミック多層基板の製造方法。
14. 前記導体ペースト中が 6. 0〜: L 0. 0 mの粒径の導体粒子を含むこと を特徴とする請求の範囲第 2項記載のセラミック多層基板の製造方法。
15. 前記導体ペーストが導体成分として銅、 銀、 銀パラジウム、 銀白金、 金の うちの少なくとも 1種類を含むことを特徴とする請求の範囲第 2項記載のセラミ ック多層基板の製造方法。
16.前記グリーンシート中のガラスセラミック粒子の焼結が、 600〜700°C の間に開始することを特徴とする請求の範囲第 2項記載のセラミック多層基板の 製造方法。
17. 前記積層に先立って、 前記セラミック基板の少なくとも 1面に第 2の配線 層を形成する工程を更に有することを特徴とする請求の範囲第 1項記載のセラミ ック多層基板の製造方法。
18. 前記配線層を形成した未焼成グリーンシートを複数枚積層して多層化する ことを特徴とする請求の範囲第 1 7項記載のセラミック多層基板の製造方法。
1 9 . 前記未焼成グリーンシートが少なくとも一つ以上のビアホールを有し、 前 記複数枚の未焼成グリーンシートに形成された配線間の電気的導通をとることを 特徴とする請求の範囲第 1 8項記載のセラミック多層基板の製造方法。
2 0 . 少なくとも前記セラミック基板と前記グリーンシートとの積層が接着層を 介して行われ、 前記接着層の主成分が熱可塑性樹脂または熱硬化性樹脂であるこ とを特徴とする請求の範囲第 1 7項記載のセラミック多層基板の製造方法。
2 1 . 前記セラミック基板は少なくとも一つのスルーホールを有することを特徴 とする請求の範囲第 1 7項記載のセラミック多層基板の製造方法。
2 2 . 前記スルーホール内部は導体で充填されていることを特徴とする請求の範 囲第 2 1項記載のセラミック多層基板の製造方法。
2 3 . 前記配線の形成をフィルム凹版転写工法で行うことを特徴とする請求の範 囲第 1項記載のセラミック多層基板の製造方法。
2 4 . 低温焼結セラミック基板の製造方法に用いられる導体ペース卜であって、 軟化点の異なる複数の種類のガラスフリットを含むことを特徴とする導体ペース
2 5 . 前記導体ペーストが 9 2 . 0〜9 8 . 5重量%の導体成分と、 1 . 5〜8 . 0重量%のガラスフリットを含むことを特徴とする請求の範囲第 2 4項記載の導 体ペースト。
2 6 . 前記ガラスフリットの粒径が 5 . 0〜8 . 0 mのものを含むことを特徵 とする請求の範囲第 2 5項記載の導体ペースト。
2 7 . 前記導体ペーストの樹脂成分が 1 4 0〜 2 5 0 の幅の温度範囲で燃焼さ れて除去されることを特徵とする請求の範囲第 2 4項記載の導体ペースト。
2 8 . 前記導体ペース卜に含まれる樹脂成分が 2 0 0〜4 5 0 °Cで燃焼されて除 去されることを特徴とする請求の範囲第 2 4項記載の導体ペースト。
29. 前記導体ペースト中に含まれる少なくとも 1種類のガラスフリットの軟ィ匕 温度が 760〜870での範囲である事を特徴とする請求の範囲第 24項記載の 導体ペースト。
30. 前記導体ペースト中に含まれる少なくとも 1種類のガラスフリッ卜の軟ィ匕 温度が 450〜65 Ot:の範囲である事を特徴とする請求の範囲第 24項記載の 導体ペースト。
31. 前記導体ペース卜が 1. 0〜10. 0 xmの粒径の導体粒子を含むこと請 求の範囲第 24項記載の導体ペースト。
32. 前記導体ペーストが導体成分として銅、 銀、 銀パラジウム、 銀白金、 金の うちの少なくとも 1種類を含むことを特徴とする請求の範囲第 24項記載の導体 ペース卜。
補正書の請求の範囲
[ 1 9 9 9年 2月 2 3曰 (2 3 . 0 2 . 9 9 ) 国際事務局受理:新しい請求の範囲 2 8が加え られた;他の請求の範囲は変更なし。 ( 1頁) ]
1 . (補正後)未焼成のグリーンシートに導体べ一ストを印刷して配線層を形成す る工程と、 焼成済のセラミック基板の片面または両面に、 前記配線層が形成され た未焼成グリーンシートを積層して積層体を形成する工程と、 前記積層体を、 焼 成する工程とを有し、 少なくとも前記セラミック基板と前記グリーンシートとの 積層が接着層を介して行われ、 前記接着層の主成分が熱可塑性樹脂または熱硬化 性樹脂であることを特徴とするセラミック多層基板の製造方法。
2 . 前記焼成工程において、 前記グリーンシート中のバインダ樹脂の燃焼後に、 前記グリーンシート中のガラスセラミックの焼結を開始させ、 ガラスセラミック の焼結開始と同時または、 開始後に前記導体ペースト中の導体粒子の焼結を開始 させることを特徴とする請求項第 1項記載のセラミック多層基板の製造方法。
3 . (削除)
4. 前記積層工程において、 7 0 以上の温度で加熱圧着することを特徴とする 請求請求の範囲第 2項記載のセラミック多層基板の製造方法。
5 . 前記導体ペースト中の導体成分が 9 2 . 0〜9 8 . 5重量%、 無機バインダ 成分が 1 . 5〜8 . 0重量%であることを特徴とする請求請求の範囲第 2項記載 のセラミック多層基板の製造方法。
6 . 前記導体ペーストは、 軟化点の異なる複数の種類のガラスフリットを含むこ とを特徴とする請求請求の範囲第 2項記載のセラミック多層基板の製造方法。
7 . 前記導体べ一スト中のガラスフリッ卜の少なくとも 1種類の軟化温度が 7 6 0〜8 7 0 の範囲である事を特徴とする請求の範囲第 2項記載のセラミック多 層基板の製造方法。
8 . 前記導体ペースト中のガラスフリットの少なくとも 1種類の軟化温度が 4 5 0〜6 5 0 の範囲であることを特徴とする請求の範囲第 2項記載のセラミック
補正された用 I 条約第 19
PCT/JP2001/002044 2000-03-15 2001-03-15 Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice WO2001069991A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP01912383A EP1189495B1 (en) 2000-03-15 2001-03-15 Method of manufacturing multilayer ceramic substrate
US09/979,018 US6846375B2 (en) 2000-03-15 2001-03-15 Method of manufacturing multilayer ceramic wiring board and conductive paste for use

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000071810A JP2001267742A (ja) 2000-03-15 2000-03-15 セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JP2000-071810 2000-03-15
JP2000073813A JP2001267743A (ja) 2000-03-16 2000-03-16 セラミック積層基板の製造方法
JP2000-073812 2000-03-16
JP2000-073813 2000-03-16
JP2000073812A JP2001267707A (ja) 2000-03-16 2000-03-16 導体ペースト

Publications (1)

Publication Number Publication Date
WO2001069991A1 true WO2001069991A1 (fr) 2001-09-20

Family

ID=27342675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/002044 WO2001069991A1 (fr) 2000-03-15 2001-03-15 Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice

Country Status (4)

Country Link
US (1) US6846375B2 (ja)
EP (1) EP1189495B1 (ja)
TW (1) TW507484B (ja)
WO (1) WO2001069991A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JPWO2005048667A1 (ja) * 2003-11-14 2007-11-29 株式会社村田製作所 導電性ペーストおよび多層セラミック基板
US20050194085A1 (en) * 2004-03-02 2005-09-08 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic multilayer substrate
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
CN108503391A (zh) * 2018-04-10 2018-09-07 珠海惠友电子有限公司 一种陶瓷发热件的制造工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174614A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 配線電極ペースト及び電子部品の製造方法
JPH06349314A (ja) * 1993-06-03 1994-12-22 Murata Mfg Co Ltd 導電性ペースト
JPH0817671A (ja) * 1994-06-27 1996-01-19 Kyocera Corp 導電性ペースト
JPH11121645A (ja) * 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd セラミック多層基板及びその製造方法
JPH11135945A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 多層セラミック基板の製造方法
JPH11233942A (ja) * 1998-02-09 1999-08-27 Sharp Corp セラミック多層基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250686A (ja) * 1984-05-25 1985-12-11 日本碍子株式会社 セラミツク配線基板の製造方法
US4808770A (en) * 1986-10-02 1989-02-28 General Electric Company Thick-film copper conductor inks
JPS63239999A (ja) * 1987-03-27 1988-10-05 日本碍子株式会社 セラミツク多層積層体の製造方法
JPS6453597A (en) * 1987-08-25 1989-03-01 Matsushita Electric Ind Co Ltd Manufacture of ceramic multilayered board
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5176772A (en) * 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH04288854A (ja) * 1991-03-18 1992-10-13 Mitsubishi Materials Corp 半導体装置実装用セラミックス基板およびその製造方法
JP2785544B2 (ja) 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
JPH05235497A (ja) * 1992-02-20 1993-09-10 Murata Mfg Co Ltd 銅導電性ペースト
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
JPH06104572A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd セラミックス多層回路板用グリーンシート及びグリーンボディ
US5498580A (en) * 1993-03-30 1996-03-12 Sumitomo Metal Industries Ltd. Ceramic substrate and a method for producing the same
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JPH0817241A (ja) * 1994-06-30 1996-01-19 Mitsuboshi Belting Ltd 銅導体ペーストおよび銅導体膜の製造方法
US6086793A (en) * 1994-12-02 2000-07-11 Murata Manufacturing Co., Ltd. Method of producing electrically conductive pastes and materials using same
JP3237432B2 (ja) * 1995-01-23 2001-12-10 株式会社村田製作所 導電性ペースト
JP3209089B2 (ja) * 1996-05-09 2001-09-17 昭栄化学工業株式会社 導電性ペースト
JPH1051088A (ja) * 1996-05-28 1998-02-20 Ngk Spark Plug Co Ltd セラミック配線基板およびその製造方法
JPH1126289A (ja) * 1997-06-30 1999-01-29 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP3941201B2 (ja) * 1998-01-20 2007-07-04 株式会社デンソー 導体ペースト組成物及び回路基板
JPH11268966A (ja) * 1998-03-23 1999-10-05 Sumitomo Metal Electronics Devices Inc 積層セラミックス製品と接合材料
JP3419321B2 (ja) * 1998-09-24 2003-06-23 株式会社村田製作所 セラミック電子部品およびその製造方法
US6592696B1 (en) * 1998-10-09 2003-07-15 Motorola, Inc. Method for fabricating a multilayered structure and the structures formed by the method
JP2000188475A (ja) * 1998-10-13 2000-07-04 Murata Mfg Co Ltd セラミック多層基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174614A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 配線電極ペースト及び電子部品の製造方法
JPH06349314A (ja) * 1993-06-03 1994-12-22 Murata Mfg Co Ltd 導電性ペースト
JPH0817671A (ja) * 1994-06-27 1996-01-19 Kyocera Corp 導電性ペースト
JPH11121645A (ja) * 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd セラミック多層基板及びその製造方法
JPH11135945A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 多層セラミック基板の製造方法
JPH11233942A (ja) * 1998-02-09 1999-08-27 Sharp Corp セラミック多層基板及びその製造方法

Also Published As

Publication number Publication date
TW507484B (en) 2002-10-21
US20030019563A1 (en) 2003-01-30
US6846375B2 (en) 2005-01-25
EP1189495A1 (en) 2002-03-20
EP1189495B1 (en) 2011-05-25
EP1189495A4 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US8105453B2 (en) Method for producing multilayer ceramic substrate
JPH06112648A (ja) セラミック薄膜混成配線基板および製造方法
WO2001069991A1 (fr) Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP2005268672A (ja) 基板
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP2003031948A (ja) セラミック多層基板の製造方法
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4029207B2 (ja) セラミック多層基板の製造方法
JP2004241432A (ja) 多層セラミック基板およびその製造方法
JP2001267742A (ja) セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH06326470A (ja) 多層セラミック基板の製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JP2001267707A (ja) 導体ペースト
JP2004042303A (ja) セラミック多層積層体の製造方法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPH0645762A (ja) 多層セラミック基板とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001912383

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09979018

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001912383

Country of ref document: EP