WO2001046812A2 - Schaltung und verfahren zum betrieb eines agp-controllers an einem pci-steckplatz - Google Patents

Schaltung und verfahren zum betrieb eines agp-controllers an einem pci-steckplatz Download PDF

Info

Publication number
WO2001046812A2
WO2001046812A2 PCT/EP2000/012880 EP0012880W WO0146812A2 WO 2001046812 A2 WO2001046812 A2 WO 2001046812A2 EP 0012880 W EP0012880 W EP 0012880W WO 0146812 A2 WO0146812 A2 WO 0146812A2
Authority
WO
WIPO (PCT)
Prior art keywords
pci
agp
address
idsel
controller
Prior art date
Application number
PCT/EP2000/012880
Other languages
English (en)
French (fr)
Other versions
WO2001046812A3 (de
Inventor
Hanns-Dieter Jung
Thomas Waldorf
Original Assignee
Elsa Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elsa Aktiengesellschaft filed Critical Elsa Aktiengesellschaft
Priority to AU30135/01A priority Critical patent/AU3013501A/en
Publication of WO2001046812A2 publication Critical patent/WO2001046812A2/de
Publication of WO2001046812A3 publication Critical patent/WO2001046812A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Definitions

  • the invention relates to a method for operating an AGP controller with an AGP interface, which has an address / data connection AD16 for configuring the AGP controller, at a PCI slot which uses an IDSEL connection for configuring a PCI controller an IDSEL configuration signal and a connection for an address / data line AD16.
  • the invention also relates to a circuit for carrying out this method.
  • the PCI bus (abbreviation for Peripheral Component Interconnect).
  • the PCI bus became particularly popular with the market launch of the Pentium processors, as the VLB could no longer take full advantage of its increased performance.
  • the PCI standard (current version 2.2) in connection with the BIOS allows automatic configuration of plug-in cards.
  • the PCI bus is mainly used for expansion cards with high data throughput, such as graphics cards.
  • a dedicated IDSEL connection Initialization Device Select signal) is available on the PCI slot.
  • the mainboard controller of the personal computer which operates according to the PCI protocol, can address and configure each PCI graphics controller operated on a PCI bus individually via this IDSEL connection. For this purpose, after the personal computer Searched for PCI graphics controllers on all PCI buses. If a PCI graphics controller is found, the mainboard controller reserves address areas in the IO area of the main memory for the PCI graphics controller. If these reserved address areas are accessed, the PCI graphics controller recognizes that it is being addressed.
  • the AGP bus was developed by INTEL as an extension of the PCI bus.
  • AGP is the abbreviation for Accelerated Graphics Port. It is a high-speed bus for graphics output on 'PCs, for example to be able to display realistic 3-D graphics on the screen.
  • the bandwidth of the PCI bus is too small to exchange the large amounts of data that arise in such representations, for example for memory-intensive texture data, between the working memory and the graphics card. In order to solve this problem, the bandwidth of the data transmission of an AGP bus is considerably larger, so that the main memory of the PC can be used for the data volumes.
  • data packets can be transmitted on an AGP bus not only on the rising but also on the falling signal edges. This means a double (AGP2X mode) or four times the amount of data according to the currently usual AGP4X mode.
  • a prerequisite for using the AGP bus is a graphics card whose chipset supports the AGP bus, a mainboard with an AGP slot and an operating system that supports the AGP bus.
  • AGP Accelerated Graphics Port
  • PCI Peripheral Component Interconnect Express
  • the graphics controller is to be integrated in the chipset of the personal computer, the AGP bus is already occupied by the integrated controller, so that further graphics controllers can only be operated on one PCI bus.
  • the invention is therefore based on the object of proposing a method and a circuit which allows the operation of an AGP controller which has only an AGP interface on a PCI slot of a PCI bus.
  • the solution to the problem is based on the knowledge that the AGP bus based on the PCI bus is basically used for data transfer. transmissions according to the PCI protocol is suitable. If you do not use the additional functions of the AGP protocol on the AGP bus, a personal computer with AGP bus behaves like a personal computer with PCI bus with a 66MHz bus cycle. However, the configuration of the AGP controller, which only has an AGP interface and has no IDSEL connection, is problematic.
  • the object is achieved in a method of the type mentioned at the outset by decrypting IDSEL configuration cycles on the PCI bus and, if an address phase of an IDSEL configuration cycle is recognized, the address / data connection AD16 of the AGP interface with the IDSEL connector of the PCI bus.
  • the IDSEL signal is transmitted via an address / data line, namely the AD16, which is not used in a configuration cycle. Therefore, according to the invention, the address / data connection AD16 of the AGP interface of the AGP controller must be connected to the IDSEL connection of the PCI bus for the configuration.
  • Configuration cycles on the PCI bus consist of an address phase followed by a data phase.
  • address phase associated with a configuration command
  • the mainboard controller reserves the AGP controller, for example, address areas in the IO area of the main memory.
  • the C / BE (Command / ByteEnable) lines of the PCI bus have different functions depending on whether a command or a date is transmitted.
  • the C / BE (Command / ByteEnable) lines transmit the command type, such as the configuration command, during the address phase and, during data transmission, indicate which of the 4 bytes of the PCI bus contain valid data.
  • the configuration of the PCI bus transfers a configuration command as part of a configuration cycle
  • the address / data lines (AD0-10) of the 32 address / data lines of the PCI bus are used to address the controller, while the address / data lines ADll- 31 can be used for other purposes during the transfer of this configuration command.
  • the address / data lines AD11-31 are allowed to transmit the IDSEL signals for the selection of the controllers to be configured at the individual slots during a configuration cycle. That is, the dedicated IDSEL connector of a PCI slot can be connected to any of the AD 11-31 data lines.
  • the configuration cycles on the PCI bus are decoded using a command decoder that has an input that connects at least the connections of the PCI connector to the C / BE [3:: 1] lines and the Frame! Line. of the PCI bus is connected. Physically, the input therefore has at least four connections for these lines.
  • the command decoder has an output for controlling a
  • the command decoder generating a control signal at its output when an address phase of an IDSEL configuration cycle occurs, which brings the switching means into a switching position during the address phase in which the address / data connection AD16 of the AGP interface of the AGP controller is connected to the IDSEL connector of the PCI connector
  • the AGP controller does not respond if an IDSEL configuration signal with the "Low” status is detected on the PCI slot. In this case, a different PCI slot in the personal computer was addressed by the recognized configuration cycle. If the state of the IDSEL configuration signal is "Hi", the AGP controller is configured.
  • the command decoder In the absence of the address phase of the IDSEL configuration cycle, the command decoder generates a control signal at its output which brings the switching means into the switch position in which the address / data connection AD16 of the AGP interface is connected to the address / data connection AD16 of the PCI connector ,
  • connection between the address / data connection AD16 of the AGP interface with the IDSEL connection or with the address / data connection AD16 of the PCI connector for the PCI bus is advantageously, but not necessarily, established as a galvanic connection between the different connections .
  • a logical connection between the connections of the switching means can be considered, which generates equal and, in the technical sense, simultaneous levels at the interconnected connections of the switching means.
  • Such a connection can be established, for example, by means of a programmable logic module. Deviating from the galvanic connection, however, the logical connection requires that the switching means know the direction of the data transmission. The input of the
  • Command decoder also to be connected to the connection C / BE 0 # of the PCI slot to which the C / BE 0 # line of the PCI bus leads. From the PCI Spec. 2.2 no. 3.1.1. For the different command types it follows that the signal C / BE 0 # is always "0" when reading and always "1" when writing, so that this signal can be used to determine the direction of the data transmission. can determine. Depending on the direction, the switching means generates the level of the AD16 connector of the AGP controller at the AD16 connector of the PCI slot or the level of the AD16 connector or IDSEL connector of the PCI slot at the AD16 connector of the AGP controller.
  • FIG. 1 The invention is explained in more detail below on the basis of a basic circuit diagram shown in FIG. 1:
  • a graphics card 1 shown only with regard to the components essential to the invention has an AGP controller 2 with an AGP interface 3, a command decoder 4, a switching means 5 and a PCI connector 6 for a PCI slot
  • the AGP interface 3 has one with the position number
  • the PCI connector intended for the PCI slot 7 and designated 6 in total has an IDSEL connection, an address / data connection AD16 and the further connections of a PCI connector.
  • an IDSEL line 11 and one labeled 12 are
  • Configuration cycles on the PCI bus are decrypted using the command decoder 4, whose input 15 is connected via lines 14 to the connections of the PCI connector 6 to the lines C / BE [3 :: 1] and the frame * line of the PCI bus connected is.
  • the four lines 14 branch off from the lines 13 to the connections 9 of the AGP interface 3.
  • the command decoder has an output 16 for controlling the switching means 5 between a first switching position 17 and a second switching position 18.
  • command decoder 4 When an address phase of an IDSEL configuration cycle occurs at input 15, command decoder 4 generates a control signal at its output 16, which brings the switching means into the first switching position 17 during the address phase, in which address / data connection AD16 of the AGP interface, designated 8 3 is connected to the IDSEL connection of the PCI connector via the IDSEL line 11.
  • the AGP controller 2 does not respond if the IDSEL configuration signal on line 11 is in the "low” state. If the state of the IDSEL configuration signal is "Hi", the AGP controller 2 is configured.
  • the command decoder 4 In the absence of the address phase of the IDSEL configuration cycle at the input 15, the command decoder 4 generates a control signal at its output 16, which brings the switching means 5 into the second switching position 18, in which the one designated 8
  • Address / data connection AD16 of the AGP interface 3 is connected to the address / data connection AD16 of the PCI connector via the address / data line AD16 denoted by 12.
  • Address / data connection AD16 of the AGP interface 3 with the IDSEL connection or with the address / data connection AD16 of the PCI connector 6 is a galvanic connection in the exemplary embodiment shown, which can be implemented, for example, with a so-called quick switch.
  • This is a high-speed CMOS analog switch that is also used for level conversion from 5V to 3.3V to protect the AGP controller 2 from excessive voltages on the PCI bus.

Abstract

Um den Betrieb eines ausschliesslich eine AGP-Schnittstelle aufweisenden AGP-Controllers an einem PCI-Steckplatz eines PCI-Busses zu ermöglichen, wird ein Verfahren vorgeschlagen, bei dem IDSEL-Konfigurationszyklen auf dem PCI-Bus entschlüsselt werden und sofern eine Adressphase eines IDSEL-Konfigurationszyklus erkannt wird, der Adress-/Datenanschluss AD16 der AGP-Schnittstelle mit dem IDSEL-Anschluss des PCI-Busses verbunden wird. Ausserdem betrifft die Erfindung eine zur Durchführung dieses Verfahrens geeignete Schaltung.

Description

Schaltung und Verfahren zum Betrieb eines AGP-Controllers an einem PCI-Steckplatz
Die Erfindung betrifft ein Verfahren zum Betrieb eines AGP- Controllers mit einer AGP-Schnittstelle, die einen Adress- /Datenanschluß AD16 zur Konfiguration des AGP-Controllers aufweist, an einem PCI-Steckplatz, der einen IDSEL-Anschluß zur Konfiguration eines PCI-Controllers mittels eines IDSEL- Kon igurations-Signals sowie einen Anschluß für eine Adress- /Datenleitung AD16 aufweist. Außerdem betrifft die Erfindung eine Schaltung zur Durchführung dieses Verfahrens .
Im Zuge der Einführung und Weiterentwicklung graphischer Benutzeroberflächen, wie beispielsweise MS-Windows, wurden die von Grafikkarten zu verarbeitenden Datenmengen stetig größer, denen sowohl der ISA Bus als auch der auf diesem basierende VESA Local Bus nur unzureichend gewachsen waren.
Als leistungsfähigere Alternative zum VESA Local Bus (VLB) entwickelte INTEL den PCI-Bus (Abk. für Peripheral Component Interconnect ) . Der PCI-Bus fand insbesondere mit der Markteinführung der Pentium-Prozessoren schnelle Verbreitung, da der VLB dessen erhöhte Leistungsfähigkeit nicht mehr vollständig ausnutzen konnte. Der PCI-Standard (aktuelle Version 2.2) erlaubt in Verbindung mit dem BIOS eine automatische Konfiguration von Steckkarten. Wie auch schon der VLB, hat der PCI-Bus seine Hauptbedeutung für Erweiterungskarten mit hohem Datendurchsatz, wie beispielsweise Grafikkarten. Unter anderem für die Konfiguration des Grafikcontrollers ist auf dem PCI-Steckplatz ein dedizierter IDSEL-Anschluß ( Initia- lization Device Select-Signal ) vorhanden. Über diese IDSEL- Anschluß kann der nach dem PCI-Protokoll arbeitende Mainboard-Controller des Personalcomputers jeden an einem PCI-Bus betriebenen PCI-Grafikcontroller einzeln ansprechen und kon- figurieren. Hierzu wird nach Systemstart des Personalcompu- ters auf allen PCI-Bussen nach PCI-Grafikcontrollern gesucht. Wird ein PCI-Grafikcontroller gefunden, reserviert der Mainboard-Controller dem PCI-Grafikcontroller Adressbereiche im IO-Bereich des Arbeitsspeichers. Kommt es zu Zugriffen auf diese reservierten Adressbereiche, erkennt der PCI-Grafikcontroller, daß er angesprochen wird.
Als eine Erweiterung bzw. Ergänzung des PCI Busses wurde von INTEL der AGP-Bus entwickelt. AGP ist die englische Abkürzung für Accelerated Graphics Port. Es handelt sich um einen Hochgeschwindigkeitsbus für die Grafikausgabe bei' PCs, um beispielsweise realistische 3-D-Grafiken auf dem Bildschirm darzustellen zu können. Die Bandbreite des PCI-Busses ist zu gering, um die bei derartigen Darstellungen anfallenden großen Datenmengen, beispielsweise für speicherintensive Texturdaten, zwischen Arbeitsspeicher und Grafikkarte auszutauschen. Um dieses Problem zu lösen, ist die Bandbreite der Datenübertragung eines AGP-Busses wesentlich größer, so daß der Arbeitsspeicher des PCs für die anfallenden Datenmengen verwen- det werden kann.
Im Gegensatz zum PCI-Bus können auf einem AGP-Bus Datenpakete nicht nur an den steigenden, sondern auch an den fallenden Signalflanken übertragen werden. Das bedeutet eine doppelte (AGP2X-Modus) oder nach dem derzeit üblichen AGP4X-Modus .vierfache Datenmenge.
Voraussetzung für die Nutzung des AGP-Bus ist eine Grafikkarte, deren Chipsatz den AGP-Bus unterstützt, ein Mainboard mit AGP-Steckplatz sowie ein Betriebssystem, das den AGP-Bus unterstützt.
Die sogenannte AGP ( Accelerated Graphics Port) Spezifikation baut auf der PCI-Spezifikation (aktuelle Version 2.2) auf, die ausdrücklich in der Version 2.2 in die Offenbarung dieser Anmeldung einbezogen und auf deren Begriffsdefinitionen Bezug genommen wird. Da der AGP-Bus auf dem PCI-Bus aufbaut, waren zunächst die Schnittstellen sämtlicher AGP-Controller so beschaltet, daß der gleiche AGP-Controller entweder auf einer Grafikkarte für einen PCI-Steckplatz oder auf einer Grafik- karte für eine AGP-Steckplatz einsetzbar war. Mit der Etablierung des AGP-Bus für Grafikkarten verzichteten viele moderne AGP-Controller auf eine Schnittstelle mit einer Be- schaltung für einen Einsatz an einem PCI- und einem AGP- Steckplatz und sahen ausschließlich eine AGP-Schnittstelle ohne IDSEL Anschluß vor. Damit lassen sich moderne AGP-Controller nicht mehr zur Herstellung von Grafikkarten für einen PCI-Steckplatz verwenden.
Es gibt jedoch Bereiche in der Computergrafik, die einen Be- trieb einer Grafikkarte an einem PCI-Bus erfordern:
1. Die von vielen CAD-Programme unterstützte Mehrbildschirmdarstellung setzt mehrere Grafikkarten in einem Personalcomputer voraus. Da ein Personalcomputer jedoch nur eine AGP-Grafikkarte unterstützt, müssen alle weiteren Grafikkarten an einem PCI-Bus betrieben werden.
2. Wenn der Grafikcontroller in den Chipsatz des Personalcomputers integriert werden soll, ist der AGP-Bus be- reits von dem integrierten Controller belegt, so daß weitere Grafikcontroller nur an einem PCI-Bus betrieben werden können.
Ausgehend von diesem Stand der Technik liegt der Erfindung daher die Aufgabe zu Grunde, eine Verfahren und eine Schaltung vorzuschlagen, die den Betrieb eines ausschließlich eine AGP-Schnittstelle aufweisenden AGP-Controllers an einem PCI- Steckplatz eines PCI-Bus erlaubt.
Die Lösung der Aufgabe beruht auf der Erkenntnis, daß der auf dem PCI-Bus aufbauende AGP-Bus grundsätzlich für Datenüber- tragungen nach dem PCI-Protokoll geeignet ist. Verzichtet man auf die zusätzlichen Funktionen des AGP-Protokolls auf dem AGP-Bus, so verhält sich ein Personalcomputer mit AGP-Bus wie ein Personalcomputer mit PCI-Bus mit 66MHz Bustakt. Problem- tisch ist allerdings die Konfiguration des ausschließlich eine AGP-Schnittstelle aufweisenden AGP-Controllers, der keinen IDSEL-Anschluß aufweist.
Im einzelnen wird die Aufgabe bei einem Verfahren der ein- gangs erwähnten Art dadurch gelöst, daß IDSEL-Konfigurationszyklen auf dem PCI-Bus entschlüsselt werden und sofern eine Adressphase eines IDSEL-Konfigurationszyklus erkannt wird, der Adress-/Datenanschluß AD16 der AGP-Schnittstelle mit dem IDSEL-Anschluß des PCI-Bus verbunden wird.
Nach dem AGP-Protokoll wird das IDSEL- Signal über eine Adress-/Datenleitung, nämlich die AD16 übertragen, die bei einem Konfigurationszyklus nicht benutzt wird. Daher muß erfindungsgemäß der Adress-/Datenanschluß AD16 der AGP-Schnitt- stelle des AGP-Controllers für die Konfiguration mit dem IDSEL-Anschluß des PCI-Bus verbunden werden.
Konfigurationszyklen auf dem PCI-Bus bestehen aus einer Adressphase, der eine Datenphase folgt. In der mit einem Kon- figurationskommando einhergehenden Adressphase wird die
Adresse des zu konfigurierenden Registers des Controllers übertragen. In der anschließenden Datenphase reserviert der Mainboard-Controller dem AGP-Controller beispielsweise Adressbereiche im IO-Bereich des Arbeitsspeichers. Die C/BE (Command/ByteEnable) Leitungen des PCI-Bus haben je nachdem, ob ein Kommando oder ein Datum übertragen wird verschiedene Funktionen. Die C/BE (Command/ByteEnable) Leitungen übertragen während der Adressphase den Kommandotyp, wie beispielsweise das Konfigurationskommando, und geben während der Da- tenübertragung an, welche der 4 Bytes des PCI-Busses gültige Daten enthalten. Wird über die C/BE (Command/ByteEnable) Lei- tungen des PCI-Bus ein Konfigurationskommando im Rahmen eines Konfigurationszyklus übertragen, werden nur die Adress/Datenleitungen (AD0-10) der insgesamt 32 Adress/Datenleitungen des PCI-Bus zur Adressierung des Con- trollers gebraucht, während die Adress-/Datenleitungen ADll- 31 während der Übertragung dieses Konfigurationskommandos anderweitig verwendet werden können. Nach der Spezifikation des PCI-Protokolls ist es erlaubt, daß die Adress-/Datenleitungen AD11-31 bei einem Konfigurationszyklus die IDSEL-Signale für die Auswahl der an den einzelnen Steckplätzen zu konfigurierenden Controller übertragen. Das heißt die dedizierte IDSEL- Anschluß eines PCI-Steckplatzes kann mit irgendeiner der Datenleitungen AD 11-31 verbunden sein. Dadurch können an dem IDSEL-Anschluß auch Signale anliegen, wenn keine Konfigura- tionszyklen erfolgen. Aus diesem Grund ist es auch erforderlich, daß die Verbindung des Adress-/Datenanschluß AD16 der AGP-Schnittstelle mit dem IDSEL-Anschluß des PCI-Bus auf die Adressphase des Konfigurationszyklus beschränkt ist.
Die Entschlüsselung der Konfigurationszyklen auf dem PCI-Bus erfolgt mittels eines Befehlsdekoders, der einen Eingang aufweist, der zumindest mit den Anschlüssen des PCI-Konnektors zu den Leitungen C/BE [3 : : 1] und der Leitung Frame! des PCI- Bus verbunden ist. Physikalisch weist der Eingang daher min- destens vier Anschlüsse für diese Leitungen auf.
Der Befehlsdecoder weist einen Ausgang zur Steuerung eines
Schaltmittels zwischen zwei Schaltstellungen auf, wobei der Befehlsdecoder bei Auftreten einer Adressphase ei- nes IDSEL-Konfigurationszyklus ein Steuerungssignal an seinem Ausgang erzeugt, welches das Schaltmittel während der Adressphase in eine Schaltstellung bringt, in der der Adress- /Datenanschluß AD16 der AGP-Schnittstelle des AGP-Controllers mit dem IDSEL-Anschluß des PCI-Konnektors verbunden ist Der AGP-Controller reagiert nicht, sofern ein IDSEL-Konfigu- rationssignal mit dem Zustand "Low" auf dem PCI-Steckplatz erkannt wird. In diesem Fall wurde durch den erkannten Konfigurationszyklus ein anderer PCI-Steckplatz in dem Perso- nalcomputer angesprochen. Ist der Zustand des IDSEL-Konfigu- rationssignal indes "Hi" wird der AGP-Controller konfiguriert .
In Abwesenheit der Adressphase des IDSEL-Konfigurationszyklus erzeugt der Befehlsdecoder ein Steuerungssignal an seinem Ausgang, welches das Schaltmittel in die Schaltstellung bringt, in der der Adress-/Datenanschluß AD16 der AGP- Schnittstelle mit dem Adress-/Datenanschluß AD16 des PCI- Konnektors verbunden ist.
Die wahlweise Verbindung zwischen dem Adress-/Datenanschluß AD16 der AGP-Schnittstelle mit dem IDSEL-Anschluß oder mit dem Adress-/Datenanschluß AD16 des PCI-Konnektors für den PCI-Bus wird vorteilhaft, jedoch nicht notwendigerweise als galvanische Verbindung zwischen den unterschiedlichen Anschlüssen hergestellt. Alternativ kommt eine logische Verbindung zwischen den Anschlüssen des Schaltmittels in Betracht, die gleich große und im technischen Sinne gleichzeitige Pegel an den miteinander verbundenen Anschlüssen des Schaltmittels erzeugt. Eine solche Verbindung läßt sich beispielsweise mittels eines programmierbaren Logikbausteins herstellen. Die logische Verbindung setzt allerdings abweichend von der galvanischen Verbindung voraus, daß dem Schaltmittel die Richtung der Datenübertragung bekannt ist. Für die Entschlüsse- lung der Richtung der Datenübertragung ist der Eingang des
Befehlsdecoder zusätzlich mit dem Anschluß C/BE 0 # des PCI- Steckplatzes zu verbinden, zu dem die C/BE 0 # Leitung des PCI-Bus führt. Aus der PCI-Spec. 2.2 Ziff. 3.1.1. ergibt sich für die unterschiedlichen Kommandotypen, daß das Signal C/BE 0# beim Lesen immer "0" und beim Schreiben immer "1" ist, so daß man anhand dieses Signals die Richtung der Datenübertra- gung feststellen kann. Richtungsabhängig erzeugt das Schaltmittel den Pegel des AD16 Anschluß des AGP-Controllers an dem AD16 Anschluß des PCI-Steckplatz bzw. den Pegel des AD16 Anschluß oder des IDSEL-Anschluß des PCI-Steckplatzes an dem AD16 Anschluß des AGP-Controllers.
Nachfolgend wird die Erfindung anhand eines in Figur 1 dargestellten Prinzipschaltbildes näher erläutert:
Eine nur hinsichtlich der erfindungswesentlichen Komponenten dargestellte Grafikkarte 1 weist einen AGP-Controller 2 mit einer AGP-Schnittstelle 3, einen Befehlsdecoder 4 ein Schaltmittel 5 sowie einen PCI-Konnektor 6 für einen PCI-Steckplatz
7 auf, der mit den Leitungen eines PCI-Bus verbunden ist.
Die AGP-Schnittstelle 3 besitzt einen mit der Positionsziffer
8 gekennzeichnet Adress-/Datenanschluß AD16 zur Konfiguration des AGP-Controllers 2 sowie die weiteren nicht einzeln dargestellten Anschlüsse 9 einer modernen AGP-Schnittstelle ohne IDSEL-Anschluß. Der für den PCI-Steckplatz 7 bestimmte, insgesamt mit 6 bezeichnete PCI-Konnektor weist einen IDSEL- Anschluß, einen Adress-/Datenanschluß AD16 sowie die weiteren Anschlüsse eines PCI-Konnektors auf. Von dem IDSEL-Anschluß sowie dem Adress-/Datenanschluß AD16 des PCI-Konnektors 6 sind eine IDSEL-Leitung 11 und eine mit 12 bezeichnete
Adress/Datenleitung AD16 zu dem Schaltmittel 5 geführt. Die übrigen Anschlüsse des PCI-Konnektors 6 sind über nicht einzeln dargestellte Leitungen 13 mit den entsprechenden Anschlüssen 9 der AGP-Schnittstelle 3 durchverbunden.
Die Entschlüsselung von Konfigurationszyklen auf dem PCI-Bus erfolgt mittels des Befehlsdekoders 4, dessen Eingang 15 über Leitungen 14 mit den Anschlüssen des PCI-Konnektors 6 zu den Leitungen C/BE [3::1] und der Leitung Frame* des PCI-Bus ver- bunden ist. Die vier Leitungen 14 sind aus den Leitungen 13 zu den Anschlüssen 9 der AGP-Schnittstelle 3 abgezweigt. Der Befehlsdecoder weist einen Ausgang 16 zur Steuerung des Schaltmittels 5 zwischen einer ersten Schaltstellung 17 und einer zweiten Schaltstellung 18 auf. Bei Auftreten einer Adressphase eines IDSEL-Konfigurationszyklus am Eingang 15 erzeugt der Befehlsdecoder 4 ein Steuerungssignal an seinem Ausgang 16, welches das Schaltmittel während der Adressphase in die erste Schaltstellung 17 bringt, in der der mit 8 bezeichnete Adress-/Datenanschluß AD16 der AGP-Schnittstelle 3 mit dem IDSEL-Anschluß des PCI-Konnektors über die IDSEL-Lei- tung 11 verbunden ist. Der AGP-Controller 2 reagiert nicht, sofern das IDSEL-Konfigurationssignal auf der Leitung 11 den Zustand "Low" besitzt. Ist der Zustand des IDSEL-Konfigurationssignal indes "Hi" wird der AGP-Controller 2 konfigu- riert.
In Abwesenheit der Adressphase des IDSEL-Konfigurationszyklus am Eingang 15 erzeugt der Befehlsdecoder 4 an seinem Ausgang 16 ein Steuerungssignal, daß das Schaltmittel 5 in die zweite Schaltstellung 18 bringt, in der der mit 8 bezeichnete
Adress-/Datenanschluß AD16 der AGP-Schnittstelle 3 mit dem Adress-/Datenanschluß AD16 des PCI-Konnektors über die mit 12 bezeichnete Adress/Datenleitung AD16 verbunden ist.
Die wahlweise Verbindung zwischen dem mit 8 bezeichneten
Adress-/Datenanschluß AD16 der AGP-Schnittstelle 3 mit dem IDSEL-Anschluß oder mit dem Adress-/Datenanschluß AD16 des PCI-Konnektors 6 ist im dargestellten Ausführungsbeispiel eine galvanische Verbindung, die sich beispielsweise mit ei- nem sogenannten Quick-Switch realisieren läßt. Das ist ein Hochgeschwindigkeits-CMOS-Analogschalter , der gleichzeitig für die Pegelwandlung von 5V nach 3,3V verwendet wird, um den AGP-Controller 2 vor zu hohen Spannungen auf dem PCI-Bus zu schützen .

Claims

Patentansprüche :
1. Verfahren zum Betrieb eines AGP-Controllers mit einer AGP-Schnittstelle, die einen Adress-/Datenanschluß AD16 zur Konfiguration des AGP-Controllers aufweist, an einem PCI-Steckplatz, der eine IDSEL-Anschluß zur Konfiguration eines PCI-Controllers mittels eines IDSEL-Konfigurations- Signals sowie einen Anschluß für eine Adress- /Datenleitung AD16 aufweist, dadurch gekennzeichnet, daß IDSEL-Konfigurationszyklen auf dem PCI-Bus entschlüsselt werden und sofern eine Adressphase eines IDSEL-Konfigurationszyklus erkannt wird, der Adress-/Datenanschluß AD16 (8) der AGP-Schnittstelle (3) für die Dauer der Adressphase mit dem IDSEL-Anschluß des PCI-Steckplatz (7) verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Abwesenheit der Adressphase des IDSEL-Konfigurationszyklus auf dem PCI-Bus der Adress-/Datenanschluß AD16 (8) der AGP-Schnittstelle (3) mit dem Anschluß der Adress- /Datenleitung AD16 des PCI-Steckplatz (7) verbunden wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der AGP-Controller (2) nicht reagiert, sofern ein IDSEL-Konfigurationssignal mit dem Zustand "Low" auf dem PCI-Steckplatz erkannt wird und der AGP-Controller (2) konfiguriert wird, sofern ein IDSEL-Konfigurationssignal mit dem Zustand "Hi" auf dem PCI-Steckplatz erkannt wird. Schaltung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3 umfassend einem AGP-Controller mit einer AGP-Schnittstelle, die einen Adress-/Datenanschluß AD16 zur Konfiguration des AGP-Controllers sowie die weiteren Anschlüsse einer AGP-Schnittstelle besitzt, und einen für einen PCI-Steckplatz bestimmten PCI-Konnektor mit einem IDSEL-Anschluß, einem Adress-/Datenanschluß AD16 sowie Anschlüssen für die weiteren Leitungen eines PCI- Busses, dadurch gekennzeichnet, daß ein Befehlsdecoder (4) zur Entschlüsselung von IDSEL- Konfigurationszyklen einen Eingang (15) aufweist, der zumindest mit den Anschlüssen des PCI-Konnektors zu den Leitungen C/BE [3 : : 1]# und der Leitung Framet des PCI-Bus verbunden ist, der Befehlsdecoder (4) einen Ausgang (16) zur Steuerung eines Schaltmittels (5) zwischen zwei Schaltstellungen (17,18) aufweist, wobei der Befehlsdecoder (4) bei Auftreten einer Adressphase eines IDSEL-Konfigurationszyklus ein
Steuerungssignal an seinem Ausgang (16) erzeugt, welches das Schaltmittel (5) während der Adressphase in eine Schaltstellung (17) bringt, in der der Adress- /Datenanschluß AD16 (8) der AGP-Schnittstelle (3) mit dem IDSEL-Anschluß des PCI-Konnektors (6) verbunden ist und wobei der Befehlsdecoder
(4) in Abwesenheit der Adressphase des IDSEL-Konfigurationszyklus an seinem Eingang (15) ein Steuerungssignal an seinem Ausgang (16) erzeugt, welches das Schaltmittel (5) in die Schaltstellung (18) bringt, in der der Adress-
/Datenanschluß AD16 (8) der AGP-Schnittstelle (3) mit dem Adress-/Datenanschluß AD16 des PCI-Konnektors (6) verbunden ist.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß zumindest der AGP-Controller (2), die AGP-Schnittstelle (3), der Befehlsdecoder (4) sowie der PCI-Konnektor (6) auf einer Grafikkarte (1) zusammengefaßt sind.
6. Grafikkarte für eine Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der PCI-Konnektor (6) der Grafikkarte (1) mit dem AGP-Controller (2) wie ein PCI-Konnektor ei- ner Grafikkarte mit PCI-Grafikcontroller belegt ist.
PCT/EP2000/012880 1999-12-21 2000-12-18 Schaltung und verfahren zum betrieb eines agp-controllers an einem pci-steckplatz WO2001046812A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU30135/01A AU3013501A (en) 1999-12-21 2000-12-18 Circuit and method for operating an agp controller at a pci connector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19961570 1999-12-21
DE19961570.5 1999-12-21

Publications (2)

Publication Number Publication Date
WO2001046812A2 true WO2001046812A2 (de) 2001-06-28
WO2001046812A3 WO2001046812A3 (de) 2002-05-23

Family

ID=7933492

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/012880 WO2001046812A2 (de) 1999-12-21 2000-12-18 Schaltung und verfahren zum betrieb eines agp-controllers an einem pci-steckplatz

Country Status (2)

Country Link
AU (1) AU3013501A (de)
WO (1) WO2001046812A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2418749A (en) * 2004-09-29 2006-04-05 Giga Byte Tech Co Ltd Interfacing an AGP card with a PCI slot
FR2876473A1 (fr) * 2004-10-08 2006-04-14 Giga Byte Tech Co Ltd Procedure pour fournir une carte agp sur un connecteur de bus pci
CN1328637C (zh) * 2004-05-25 2007-07-25 华擎科技股份有限公司 用于PCI Express 电脑系统的主机板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692219A (en) * 1995-06-07 1997-11-25 Dell Usa, Lp System and method for disabling or re-enabling PCI-compliant devices in a computer system by masking the idsel signal with a disable or re-enable signal
EP0924623A2 (de) * 1997-12-22 1999-06-23 Compaq Computer Corporation Rechnersystem mit Arbitrierungsvorrichtung, die mehrere Bus-Master befähigt, auf einen Grafikbus zuzugreifen
US5937173A (en) * 1997-06-12 1999-08-10 Compaq Computer Corp. Dual purpose computer bridge interface for accelerated graphics port or registered peripheral component interconnect devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692219A (en) * 1995-06-07 1997-11-25 Dell Usa, Lp System and method for disabling or re-enabling PCI-compliant devices in a computer system by masking the idsel signal with a disable or re-enable signal
US5937173A (en) * 1997-06-12 1999-08-10 Compaq Computer Corp. Dual purpose computer bridge interface for accelerated graphics port or registered peripheral component interconnect devices
EP0924623A2 (de) * 1997-12-22 1999-06-23 Compaq Computer Corporation Rechnersystem mit Arbitrierungsvorrichtung, die mehrere Bus-Master befähigt, auf einen Grafikbus zuzugreifen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328637C (zh) * 2004-05-25 2007-07-25 华擎科技股份有限公司 用于PCI Express 电脑系统的主机板
GB2418749A (en) * 2004-09-29 2006-04-05 Giga Byte Tech Co Ltd Interfacing an AGP card with a PCI slot
FR2876473A1 (fr) * 2004-10-08 2006-04-14 Giga Byte Tech Co Ltd Procedure pour fournir une carte agp sur un connecteur de bus pci

Also Published As

Publication number Publication date
WO2001046812A3 (de) 2002-05-23
AU3013501A (en) 2001-07-03

Similar Documents

Publication Publication Date Title
DE69828074T2 (de) Direkt-speicherzugriff / transaktionen auf ein bus mit niedriger pinanzahl
EP0951682B1 (de) IO- UND SPEICHERBUSSYSTEM FÜR DFPs SOWIE BAUSTEINE MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN
EP1456722B1 (de) Datenübertragungsverfahren, serielles bussystem und anschalteinheit für einen passiven busteilnehmer
EP0592704B1 (de) Einrichtung für die wahlweise Datenübertragung und Dateiübertragung
DE60125112T2 (de) PCI-Arbiter mit unter Spannung stellbarer Steuerungsunterstützung
DE4218787C2 (de) Selbstschaltende Einrichtung für eine Zentraleinheits-Logik
DE102004057756A1 (de) USB "On-the-go"-Steuerung
DE19614237C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
EP0892952B1 (de) Kommunikationssystem mit einer meisterstation und mindestens einer sklavenstation
DE60111542T2 (de) Verfahren, vorrichtung und system fur allgemeines steuerungerweiterungsmoduls
DE10036643B4 (de) Verfahren und Vorrichtung zur Auswahl von Peripherieelementen
WO2001046812A2 (de) Schaltung und verfahren zum betrieb eines agp-controllers an einem pci-steckplatz
DE112008001143T5 (de) Serialisierung von Daten in einer Multi-Chip-Busimplementierung
DE60316866T2 (de) Verfahren und Brückenelement-Modul
DE10056152A1 (de) Verfahren zur Durchführung von Busarbitration zwischen Steuerchips eines Chipsatzes mit preemptiver Fähigkeit
DE10110567A1 (de) Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen
DE10330037B3 (de) Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls
WO2004023299A2 (de) Verfahren zur initialisierung von programmierbaren systemen
EP0562151A1 (de) Integrierter Mikroprozessor
WO2002099729A2 (de) Elektronischer schaltkreis für chipkarten-schnittstellen und verfahren zur kommunikation mit chipkarten-schnittstellen
DE10150418B4 (de) Vorrichtung zum Rücksetzen von an einen Bus angeschlossenen integrierten Schaltungen
WO1997009660A2 (de) Steckkarte für einen rechner
DE10036637B4 (de) Vorrichtung zur Ansteuerung von Peripherieelementen mit einem Prozessorbaustein
DE10252265B4 (de) Netzwerkkarte und Verfahren zu ihrer Verwendung
DE19756885A1 (de) Verfahren zum Austausch von Signalen zwischen über einen Bus verbundenen Modulen sowie Vorrichtung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase