WO2001045077A1

WO2001045077A1 - Procede de commande d'un ecran a plasma, et ecran a plasma

Info

Publication number: WO2001045077A1
Application number: PCT/JP2000/008740
Authority: WO
Inventors: Hidetaka Higashino; Nobuaki Nagao
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1999-12-14
Filing date: 2000-12-08
Publication date: 2001-06-21
Also published as: US20030020674A1; US7030839B2; TW470990B; KR100700858B1; CN1269093C; CN1434967A; KR20020059761A

Description

明細書

プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

技術分野

本発明は、コンピュータ及びテレビ等の画像表示に用いるプラズマデイスプレイパネルの駆動方法及びブラズマディスプレイ装置に関する。

背景技術

近年、ハイビジヨンをはじめとする高品位で大画面のテレビに対する期待が高まっている中で、 CRT、液晶ディスプレイ（以下「LCD」と記載する）、プラズマディスプレイパネル（P lasma Display Panel, 以下「PDP」と記載する）といった各ディスプレイの分野において、これに適してディスプレィの開発が進められている。

従来からテレビのディスプレイとして広く用いられている CRT は、解像度 · 画質の点で優れてはいるが、画面の大きさに伴って奥行き及び重量が大きくなる点で 4 0インチ以上の大画面には不向きである。また、 LCDは消費電力が少なく駆動電圧も低いという優れた性能を有しているが、大画面を作製するのに技術上の困難性があり、視野角にも限界がある。

これに対して、 PDPは、小さい奥行きでも大画面を実現することが可能であって、既に、 4 0インチクラスの製品も開発されている。

PDPは、大別して直流型（DC型）と交流型（AC型）とに分けられるが、現在では大型化に適した AC型が主流となっている。また、高精細画面表示にも向いている。

従来の PDPは、図 1、図 2、図 3に示すような構成のものが一般的である。図 1 は要部斜視図であり、図 2は、図 1 における X— X線を含む垂直断面図であり、図 3は、図 1 における Y— Y線を含む垂直断面図である。 PDPは、一般に、前面パネル PA 1及び背面パネル PA 2とがそれらの外周部で張り合わされたものである。前面パネル PA 1 は、第一ガラス基板 1 0 0上にストライプ状の第一の表示電極 1 0 1 a群と、第二の表示電極 1 0 1 b群とが交互に平行に並設され（図では 1対を記載）、これら電極群を覆うように鉛ガラスなどからなる誘電体ガラス層 1 0 2で覆われ、当該誘電体ガラス層 1 0 2の表面に M g〇蒸着膜などからなる M g〇保護層 1 0 3で覆われた構成となつている。

背面パネル PA 2は、第二のガラス基板 1 1 0上にストライプ状のアドレス電極 1 1 1群が平行に並設され、これら電極群を覆うように鉛ガラスなどからなる誘電体ガラス層 1 1 2で覆われ、当該誘電体ガラス層 1 1 2の表面に前記ァドレス電極を挟むようにしかもこれに平行にストライプ状の隔壁 1 1 3が並設され、更に、前記隔壁間には、各色（赤（R )、緑（G )、青（B ) ) の蛍光体層 1 1 4が形成された構成となつている。

上記のような前面パネル PA 1及び背面パネル PA 2とは、前記第一の表示電極群及び第二の表示電極群、前記アドレス電極群とが互いに直交するように張り合わされている。そして、前面パネル PA 1 と背面パネル PA 2との間には、キセノン、ネオン、アルゴンを初めとする放電ガスが封入されている。かかる構成の PDPにおいて、第一の表示電極 1 0 1 a及び第二の表示電極 1 0 1 bとは、放電ギヤップ（Gap) を挟んで設けられ、隣接する第一の表示電極 1 0 1 a及び第二の表示電極 1 0 1 bとアドレス電極 1 1 1 が交差する部分によつて放電セル CLが構成される。

次に、従来の PDP の駆動方法について図 4を参照にしながら具体的に説明する。なお、以下の方法は、 1表示フィールドを複数のサブフィールドに時分割し、各サブフィールド毎の発光の有無の組み合わせによつて画像表示を行なうフィールド内時分割表示法と呼ばれる一般的な方法における 1のサブフィールドでの駆動法の例示である。図 4は、その駆動波形を示す（この図において、パルスの後の文字 v xは振幅が v xのパルスであることを示す）, 以下、 i行目の表示電極とは、データ書き込み（アドレス）の際に走査される順番で付けた番号であり、つまり、 i番目に走査される電極ということを表し、 j列目のアドレス電極とは、最端のものから j番目に位置する電極であることを表している。

この図 4において、第一初期化期間 T1において、第一表示電極 1 0 1 aに正極性初期化パルス（V 1 + V 2 ) を印加し、第二初期化期間 T 2において正極性初期化パルス V 2を印加する。また、この第二初期化期間 T 2において、第二表示電極 1 0 1 bには、正極性パルス V 2を印加し、パネルの放電セル内の壁電荷を初期化する。

ァドレス期間 T 3 において、 i 行目の第一表示電極 1 0 1 a に走査パルス V 3を印加し、書き込みを行なう放電セルに対応する j列目のアドレス電極 1 1 1 に正極性のァドレスパルス V 4を同時に印加する。

このとき、アドレスパルス V 4が印加されたセルのみに、第一表示電極 1 0 1 aとアドレス電極 1 1 1間にアドレス放電が発生し、これにより対をなす i 行目の第一表示電極と i 行目の第二表示電極との間にも放電が誘発され、この電極間の誘電体表面に壁電荷が蓄積される。続いて第一表示電極 1 0 1 a及びアドレス電極 1 1 1 の走查により、表示を行なう放電セルの誘電体表面に壁電荷を順次蓄積することによって 1画面分の潜像を書き込む。

次に、維持期間 T 4においては、アドレス電極 1 1 1群は接地し、放電セルを構成する対をなす第一表示電極 1 0 1 aと第二表示電極 1 0 1 bに交互に維持パルス V 5を印加することによって、誘電体表面に壁電荷が書き込み蓄積された放電セルのみに維持放電が発生する。この際、維持期間中に印加される維持パルスの数で発光の重み付けを行なうことによって、その維持パルスの重み付けに対応した階調表現が可能となる。

その後、消去期間 T 5において、比較的幅の狭い消去パルス V 6 (振幅はパルス V 5と同程度）を印加することによって弱い放電を発生させ、壁電荷が消滅するため、潜像の消去が行なわれる。

このように PDPの駆動では、一般には、初期化期間、アドレス期間、維持期間、消去期間における一連の動作により 1 のサブフィールドにおける画像表示が行われる。

上記の従来の駆動方法では、アドレス期間において、選択された走査行 i の第一表示電極 1 0 1 aの電位はゼロ Vに、それに隣接し放電セルを構成する第二表示電極 1 0 1 bの電位は V 2に保たれている。そして、この電位 V 2は、両者の放電セル内の電圧が、初期化後の状態、即ち、放電開始電圧 V fsより若干低い電圧に保たれた状態となるような値に設定されたものである。ところが、ァドレスパルス V 4がァドレス電極 1 1 1 に印加された場合には、第一表示電極 1 0 1 aとアドレス電極 1 1 1 との間でアドレス放電が起こり、それにより発生するプライミング粒子により、放電セルを構成する第一表示電極 1 0 1 aと第二表示電極 1 0 1 bとの間での放電開始電圧 V fsが低下するため、この間でも放電が発生して壁電荷が蓄積されて潜像が書き込まれる。

しかしながら、これと同時に、発生したプライミング粒子が隣接する既に走査された（ i 一 1 ) 行又は次に走査する（ i + 1 ) 行目のセル間にも飛んでゆく場合があるため、この場合その行の放電セルを構成する第一表示電極とそれとそれに隣接する第二表示電極間の放電開始電圧 V fsをも低下させることになる。

通常の条件では、 i 行目の前後の（ i _ l ) 行目及び（ i + 1 ) 行目の第一表示電極の電位は正電圧 V 3に保持されることにより、この電極に隣接する同じ放電セルを構成する第二表示電極間の電圧は、プライミングの無い状態での放電開始電圧 V fsから電圧 V 3だけ低い電圧より少し低い電圧になつている。従って、かかる行のセルではアドレス放電は生じない。しかし、上記プライミング粒子が隣接セルに飛来した場合により放電開始電圧 V fsが低下することにより、第一表示電極とそれに隣接する同じ放電セルを構成する第二表示電極間で誤放電が発生する場合がある。これにより、維持期間において、アドレスの有無に関わらず、誤表示放電が発生してしまう。これはクロストーク不良と呼ばれ、これを無くすことが画質向上のために重要な課題となっている。

特に、高精細 PDPではセルサイズが小さくなるために、このクロストークが発生しやすくよりいっそう深刻な問題となつている。発明の開示

そこで、本発明は、上記した従来の課題を克服し、アドレス期間における誤放電を防止することによってクロストークを無くし高画質な表示が可能な

PDP の駆動方法及びそのような装置を提供することを主たる目的としてなされたものである。

上記目的を達成するために、本発明は、第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイパネルをフィールド内時分割表示方法を用いて駆動する方法であって、 1 フィールドを構成する 1サブフィールドを、前記第一の電極に順次第一の走査パルスを印加しながら第三の電極にァドレスパルスを印加することにより書き込みを行なうアドレス工程と、当該アドレス工程の後に前記第一の電極及び第二の電極間に維持パルスを印加することによって発光を維持する維持工程とによって表示し、前記アドレス工程において、第一の電極に第一の走査パルスが印加されるときにそれと逆極性の第二の走査パルスを対となる第二の電極に印加することを特徴とする。

これにより、アドレス工程時において、選択行において第一の電極と逆極性のパルスを第二の電極に印加するので、そのぶん第二の電極のベース電位を第一の電圧にかかる走査パルスの極性と同方向（振幅方向）にずらすことができ、第一の電極及び第三の電極間で放電が生じることによって発生するブライミング粒子が非選択行に飛来しても、放電が開始しない程度にまで非選択行の放電セル内の電極間（第一の電極及び第二の電極間）電位を低減することができる。その結果、誤アドレス（誤書き込み）が生じず、結果として、クロストーク不良を無くし画質の向上が図られる。しかも、第二の電極のベース電位を第一の電圧にかかる走査パルスの極性と同方向（振幅方向）にずらしたとしても、選択行において第一の電極と逆極性のパルスを第二の電極に印加するので、アドレス放電を確実に保証されることになる。なお、ここで前記「選択」とは、第一の電極及び第二の電極に書き込みを行なうため所定の走査パルスを印加する動作をいう。

更に、このようにしてアドレスを行なうことによって、選択行の第一の電極とこれに最も近くに位置する非選択行の第二の電極間の電位を選択行の第二の電極間の電位よりも低くすることができるので、プライミング粒子を選択行の放電セルから非選択行の放電セルへと飛来しにくくすることができ (実質的には、第一の電極及び第二の電極 1本 1本とが交互に配置されている場合に効果がある）、上記した非選択行の放電セル内の電位を下げることとの相乗作用により、誤アドレスを防止する効果は格別に優れたものとなる。ここで、前記駆動方法にて用いるプラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられているものとすることができる。

このように異なる行の第一の電極同士及び第二の電極同士を隣合って位置させるようにしているので、放電セル間隔を狭くとってつまり放電セル内の発光面積を広く確保するような電極幅としても誤放電を抑制することが可能となる。また、上記目的を達成するために、本発明は、第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイパネルをフィールド内時分割表示方法を用いて駆動する方法であって、 1 フィールドを構成する 1 サブフィールドを、前記第一の電極に順次走査パルスを印加しながら第三の電極にアドレスパルスを印加することにより書き込みを行なうァドレス工程と、当該ァドレス工程の後に前記第一の電極及び第二の電極間に維持パルスを印加することによって発光を維持する維持工程とによって表示し、前記アドレス工程は、選択行における第一の電極と第二の電極間の電位が、当該第一の電極とこの最も近くに位置する非選択行の第二の電極間の電位よりも高くなるように第一の電極に第一の走查パルスを第二の電極に第二の走査パルスを印加することを特徴とする。

このようにしてアドレスを行なうことによって、選択行の第一の電極とこれに最も近くに非選択行の第二の電極間の電位を選択行の第二の電極間の電位よりも低くすることができるので、プライミング粒子を選択行の放電セルから非選択行の放電セルへと飛来しにくくすることができ、誤アドレスを防止することができる（実質的には、第一の電極及び第二の電極 1本 1本とが交互に配置されている場合に効果がある）。

ここで、前記駆動方法にて用いるプラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられているものとすることができる。

このように異なる行の第一の電極同士及び第二の電極同士を隣合って位置させるようにしているので、放電セル間隔を狭くとってつまり放電セル内の発光面積を広く確保するような電極幅としても誤放電を抑制することが可能となる。ここで、前記駆動方法においてプラズマディスプレイパネルの電荷状態を初期化する初期化工程をアドレス工程の前に設け、当該初期化工程は、全ての第一の電極に正極性の第一初期化パルスを印加する第一初期化工程と、当該工程の後に全ての第二の電極に正極性の第二初期化パルスと、これと同時に全ての第一の電極に正極性の第三初期化パルスとを印加する第二初期化工程とからなるものとすることができる。

ここで、前記第一初期化パルスは時間とともに増加するランプ波形からなり、第三初期化パルスは時間とともに減少するランプ波形からなるものとすることができる。

これにより、初期化時の背景発光が弱くコントラストが高いという効果を奏する。

また、ここで、前記第一初期化パルスは時間とともに増加飽和する指数関数波形からなり、第三初期化パルスは時間とともに減少飽和する指数関数波形からなるものとすることができる。

また、上記目的を達成するために、本発明のプラズマディスプレイ装置は、第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイと、フィールド内時分割表示方法を実行するための駆動部とを備え、前記駆動部は、選択行における第一の電極及び第二の電極には互いに逆極性の走査パルスを印加する走査回路を備えることを特徴とする。

これにより、アドレス動作時において、選択行において第一の電極と逆極性のパルスを第二の電極に印加するので、そのぶん第二の電極のベース電位を第一の電圧にかかる走査パルスの極性と同方向（振幅方向）にずらすことができ、第一の電極及び第三の電極間で放電が生じることによつて発生するブライミング粒子が非選択行に飛来しても、放電が開始しない程度にまで非選択行の放電セル内の電極間（第一の電極及び第二の電極間）電位を低減することができる。その結果、誤アドレス（誤書き込み）が生じず、結果として、クロストーク不良を無くし画質の向上が図られる。しかも、第二の電極のベース電位を第一の電圧にかかる走査パルスの極性と同方向（振幅方向）にずらしたとしても、選択行において第一の電極と逆極性のパルスを第二の電極に印加するので、ァドレス放電を確実に保証されることになる。

更に、このようにしてアドレスを行なうことによって、選択行の第一の電極とこれに最も近くに位置する非選択行の第二の電極間の電位を選択行の第二の電極間の電位よりも低くすることができるので、プライミング粒子を選択行の放電セルから非選択行の放電セルへと飛来しにくくすることができ (実質的には、第一の電極及び第二の電極 1本 1本とが交互に配置されている場合に効果がある）、上記した非選択行の放電セル内の電位を下げることとの相乗作用により、誤アドレスを防止する効果は格別に優れたものとなる。ここで、前記プラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられているものとすることができる。

このように異なる行の第一の電極同士及び第二の電極同士を隣合って位置させるようにしているので、放電セル間隔を狭くとってつまり放電セル内の発光面積を広く確保するような電極幅としても誤放電を抑制することが可能となる。

また、本発明のプラズマディスプレイ装置は、第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイと、フィールド内時分割表示方法を実行するための駆動部とを備え、前記駆動部は、選択行における第一の電極と第二の電極間の電位が、当該第一の電極とこの最も近くに位置する非選択行の第二の電極間の電位よりも高くなるように第一の電極に第一の走査パルスを第二の電極に第二の走査パルスを印加する走査回路を備えることを特徴とする。このようにしてアドレスを行なうことによって、選択行の第一の電極とこれに最も近くに非選択行の第二の電極間の電位を選択行の第二の電極間の電位よりも低くすることができるので、ブライミング粒子を選択行の放電セルから非選択行の放電セルへと飛来しにくくすることができ、誤アドレスを防止することができる（実質的には、第一の電極及び第二の電極 1本 1本とが交互に配置されている場合に効果がある）。

ここで、前記プラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられているものとすることができる。

ここで、前記駆動部はプラズマディスプレイパネルの電荷状態を初期化する初期化回路を含み、当該初期化回路は、全ての第一の電極に正極性の第一初期化パルスを印加する第一初期化処理と、当該工程の後に全ての第二の電極に正極性の第二初期化パルスと、これと同時に全ての第一の電極に正極性の第三初期化パルスとを印加する第二初期化処理とを実行する回路であるものとすることができる。

これにより、初期化時の背景発光が弱くコントラストが高いという効果を奏する。また、ここで、前記第一初期化パルスは時間とともに増加飽和する指数関数波形からなり、第三初期化パルスは時間とともに減少飽和する指数関数波形からなるものとすることができる。

ここで、第二表示電極同士を、選択行と最隣接の行とを異なる相でしかも複数行を同一相で駆動する、いわゆる多相接続とすることによって、第二表示電極の電位を変えるために FET スィッチのようなものを用いて各相に接続された電位を一斉に変えることが可能となり、一行毎独立に駆動して電位を変えるためのドライバー ICが不要となり、低コスト化を図ることができる _c ここで、第二の電極の奇数行及び偶数行とを同一相で駆動するものとすることができる。

以上のように、本発明と従来技術とでは構成上以下のように相違点がはつきりとする。つまり、従来は、上記したように選択時及び非選択時に拘わらず、走査アドレスを印加しない電極には常時一定の電圧がかけられている。これに対して、本発明では、選択時に、第一の電極及び第二の電極双方に走査パルスを印加する。しかも各走査パルスの極性が異なっている。

図面の簡単な説明

図 1 ；従来例及び一実施の形態に共通の PDPの構成を示す要部斜視図である。

図 2 ：図 1 における X— X線を含む垂直断面図である。

図 3 ；図 1 における Y— Y線を含む垂直断面図である。

図 4 ；従来例の PDPの駆動方法を説明するための駆動波形図である。

図 5 ；実施の形態の PDPの駆動方法を説明するための駆動波形図である。図 6；実施の形の PDPの第一表示電極と第二表示電極との別な配置状態を示す状態図である。図 7 ；実施の形態にかかる PDP駆動回路の一例を示すプロック図である。発明を実施するための最良の形態

以下に本発明にかかる実施の形態について図を用いて具体的に説明する。図 5は、本実施の形態にかかる PDPの駆動方法を説明するための駆動波形図である。

本実施形態にかかる PDPの構成は、図 1、図 2、図 3などに示した従来と同様の構成であるので、詳細は説明しない。

ここでは、上記のように 1表示フィ一ルドを複数のサブフィールドに分割して時分割表示する方法を用いる点では従来と同様であり、 1つのサブフィールドはは第一初期化期間 T 1、第二初期化期間 T2、ァドレス期間 Τ 3、維持期間 Τ 4、消去期間 Τ 5との複数の動作期間で構成されている。各サブフィールドは、維持期間 Τ 4の維持パルス数で発光の重み付けがなされており、一つのセルの階調表現は、所望のサブフィールドを選択点灯表示させることにより実現される。

なお、通常の NTSC信号を表示する場合は、 1表示フィールドを 1ノ6 0 秒とし、サブフィールド数を 8〜 1 2とする場合が多く、 8サブフィールドの場合、表示階調は 2 5 6階調することができる。

図 5では、 i 行 j列に位置する放電セルに印加される一サブフィールドにおける電圧波形を示す。最上段は、 i行目の第一表示電極に印加される波形を示し、中段はそれに隣接し同じ放電セルを構成する第二表示電極の波形を示す。下段は、 j列目のアドレス電極に印加される波形を示す（一部破線で ( i + 1 ) 行目に印加する電圧波形を示す）。

まず、第一初期化期間 T 1 において、 i行目の前記第一表示電極に正極性パルス（V set l + V set 2 ) を印加することにより、 i行目の前記第一表示電極とそれに隣接する同じ放電セルを構成する第二表示電極及び前記第一表示電極と直交して位置する同じ放電セルを構成とするァドレス電極間に初期化放電を発生させて、各々の放電セル内の誘電体表面に（以下、蛍光体層表面に蓄積される場合にも誘電体表面と記述する。）壁電圧を蓄積させる。

次に、第二初期化期間 T 2において、 i行目の前記第一表示電極に電圧が一 Vsetlから一（Vset 1 + Vset2 ) まで変化する負極性パルスを印加する ₍ 従って、第二初期化期間 T2終端での電位はゼロになる。

これに対応して、第二初期化期間 T2では、第二表示電極には Vset3の振幅の正極性パルスを印加する。この第二初期化期間 T2の終端では、同じ放電セルを構成する i行目の第一表示電極と第二表示電極との間、及び i行目の第一表示電極と j行目のアドレス電極との間に位置する放電セル内壁に前記第一初期化期間 T 1にて蓄積された壁電荷を放出させて、それぞれのセル内電圧を各々の放電開始電圧にほぼ等しいか数 V小さな値に調整する。

通常は、 Vset 2は放電維持電圧 Vsusにほぼ等しい値とし、 Vset3は Vset 2にほぼ等しいかやや大きな値（0〜30V程度）に設定することが好ましい。

なお、第一初期化期間 T1及び第二初期化期間 T2において印加するパルスの波形は図 5に示すような矩形パルスに限られるものではなく、時間とともに増加するランプ波形及び時間とともに減少するランプ波形からなる場合にも同様効果がある（公知の波形）。この場合には、初期化時の背景発光が弱くコントラストが高いという効果を奏する。

更に、第一初期化期間 T1及び第二初期化期間 T2において印加するパルスの形状は、時間とともに増加飽和する指数関数波形及び時間とともに減少飽和する指数関数波形からなる場合にも同様な効果がある（公知の波形）。この場合にも、ァドレス電圧がランプ波形の場合よりも若干高くなるものの初期化時の背景発光が弱くコントラストが高いという効果を奏する。

初期化工程の後のァドレス期間 T3においては、選択行 i の放電セル内の第一表示電極と第二表示電極間の電位よりもこの放電セルに隣接する非選択行（ i + 1 ) の放電セル内の第一表示電極及び第二表示電極間の電位を小さくするように走査パルスを印加する。つまり、図 5において、 i行目の第一表示電極には非選択時に常時正電圧 V sen 1 を印加しておき、書き込み時に振幅 Vscnl の負極性の第一走査パルス PaSlを印加する。

一方、 i 行目の第二表示電極には非選択時に常時正電圧（Vset3— Vscn 2 ) を印加しておき、書き込み時に振幅 Vscn2の正極性の第二走査パルス PaS2を印加する。

このように走査パルスを印加することにより、選択行 i における第一表示電極及び第二表示電極間の電位は、 I 0— Vset3 I =Vset3となるが、非選択行（ i + 1 ) における第一表示電極及び第二表示電極間の電位は、 I V sen 1 一 (Vset3 - Vscn2 ) Iとなり、上記関係を満たすことになる（図より明らか）。

なお、選択行である i 行目の第一表示電極に印加する走査パルスは、振幅 Vscn 1 で負極性のパルスでなくとも、アドレス放電を生じる電位で第二走査パルスとは逆極性となるのであれば何れの振幅であつても構わない。

上記のような走査パルスの印加する方法（生成する方法）として、殊に、従来にない方法である第二表示電極へのパルスの印加の方法に関して次の 2 つの方法が考えられる。

第一に、振幅 Vset3の正極性のベースパルス PaBs 1 に非選択時には振幅

Vscn 2の負極性の補助パルス PaSaを重畳して印加することにより、選択時において、振幅 Vscn2の正極性の第二走査パルス PaS2を発生させるようにする方法がある。

第二に、振幅（Vset3— Vscn 2 ) の正極性のベースパルス PaBs 2を非選択時には常時印加しておき、選択時において、振幅 Vscn 2の正極性の第二走査パルス PaS2を前記ベースパルス PaBs 2に重畳して印加する方法がある。なお、この方法以外にも適用できることは言うまでもないことである。さて、次は、アドレス電極へ印加するパルスについてであるが、 j列目のァドレス電極には、放電セルの点灯 ·非点灯に対応させて振幅が V dataとなる正極性のァドレスパルス P a Aを印加する。

これによつて放電セルにおいて点灯が選択される場合には、第一表示電極とアドレス電極間のセル内電圧が放電開始電圧にほぼ等しいか数 V小さな値に V dat aだけ加わった電圧となるので、アドレス放電が発生する。そして、選択行の第二表示電極の電位は V set 3となっているので、このァドレス放電により発生するプライミング粒子により、第一表示電極と第二表示電極間の放電開始電圧が低下してこの間にも放電が発生し、第一表示電極と第二表示電極との間に位置する放電セル壁面にも壁電荷が書き込まれることになる。一方、第一表示電極の i行目の走査において非選択行の i行と隣接する（ i + 1 ) 行の第二表示電極の電位は、初期化後の放電開始電圧にほぼ等しいか数 V小さい値から更に V scn 2だけ小さな値に保たれる。

これにより、 i行 j列に位置する放電セルにおけるアドレス放電で発生したプライミング粒子がこれに隣合って位置する放電セルに飛来することにより放電開始電圧が低下したとしても、 V scn 2だけ更に低い電極間電位（第一表示電極及び第二表示電極間電位）となっているので、誤アドレス放電は発生し難くなる。

しかも、非選択時には第二表示電極の電圧を V sen 2選択時よりも低くすることによって、選択行である i行目の放電セルを構成する第一表示電極と、これに隣接する次に選択することになる非選択行の（ i + 1 ) 行目の放電セルを構成する第二表示電極との間の電位を選択行の第二表示電極間の電位によりも下げるようにしていることで（選択行において第一表示電極と第二表示電極間の電位は、 V set 3であるのに対して、選択行の第一表示電極とこれに隣接する非選択行の第二表示電極間の電位は、（V set 3— V scn 2 )であり、この関係を満たす）、プライミング粒子の非選択行の隣接セルへの飛散を抑えることも可能であるので、上記した誤ァドレスの効果は格段に優れたものとなる。

そして、図 4の従来例の場合、アドレス期間においてベース電圧 V 2 ( V set 3と同程度）を第二表示電極に印加する必要があつたが、本実施形態のように Vscn 2だけベース電位を低くしても、書き込みの瞬間には第一表示電極及び第二表示電極に互いに逆極性の走査パルスを印加していることから、書き込むべき放電セルにおいてはアドレス駆動を十分に行なうことができる。なお、上記したァドレス工程における選択行 i 行の放電セルとその次ぎに選択される非選択行の（ i + 1 ) 行の放電セル間の電位の関係は、選択行 i 行の放電セルとすでに選択された非選択行の（ i 一 1 ) 行の放電セル間の電位との関係にも同様に当てはまることは言うまでもない。

非点灯が選択される（アドレスしない場合）場合には、 i行 j列の放電セルの内電圧は、第一表示電極及び第二表示電極間と、第一表示電極とァドレス電極間とは第二初期化期間 T 2終端時の電圧、即ち、それぞれの放電開始電圧にほぼ等しいか数 V小さい値になっている。

次に、維持期間 T 4においては、最初に、第一表示電極群に正電位 V sus の維持パルスを同時に第二表示電極群をゼロ電位にすることにより、書き込まれた放電セル内電圧は、 V sus に蓄積された壁電圧（潜像）が加わり、放電開始電圧を超え、表示放電が発生する。

通常 V sus 電圧は、書き込みが行われないセルにおいては表示放電が発生せず、書き込みが行われたセルのみに表示放電が発生する電圧に設定する。表示放電が発生したセルでは、壁電圧が印加電圧と逆極性に蓄積される。この後、第一表示電極群と第二表示電極群とに振幅 V sus の維持パルスを所定の数交互に印加することにより、アドレス書き込みされたセルのみに所定数の表示発光放電が発生する。従って、従来のように、ァドレス期間内に誤って書き込まれたセルでは維持期間中に誤点灯表示するというようなことがなく、従来よりも優れた画質が実現されることになる。

次に、消去期間 T 5では、比較的幅の狭い消去パルス、例えば、時間幅が維持パルスよりも短く振幅 Vsus の正極性のパルスを第二表示電極に印加することによって、表示発光を途中で停止させてセル内蓄積壁電圧を低くすることにより、維持パルスを印加したしたとしても放電が生じない状態にする。このような消去期間における消去動作によって、後続のサブフィールドで書き込みが行われない場合に、維持期間中に表示放電が発生しないようにすることが可能となる。

なお、消去パルスは、第一表示電極側に印加してもよいが、第二表示電極側に印加する方が次の初期化発光を弱くすることができるので好ましい。また、消去パルスの幅の狭いパルスに限るものではなく、例えば、上りランプ波形のように弱い放電に留めてセル内蓄積壁電圧を低く抑制することによつても同様な効果が得られる。

ここで、以下のような電極配置とすることもできる。図 6は、その電極配置状態を示した図である。

つまり、この図に示すように、異なる行の第一表示電極同士及び第二表示電極同士を隣合って位置させるようにすることもできる。これにより、放電セル間隔を狭くとってつまり放電セル内の発光面積を広く確保するような電極幅としても誤放電を抑制することが可能となる。即ち、図 5に示すように選択行の第一表示電極は、ゼロ Vの電位となり、隣接する非選択行の第一表示電極の電位は V scn l となり、その電位差は V sen 1であるので、上記したように第一表示電極及び第二表示電極とをそれぞれ交互に配置した場合よりも隣接行の電位差を小さくすることができ更に誤書き込みが発生しにくくなる。この結果、更に画質を向上させることができる。つまり、このような電極配置とすることによって、選択行の放電セルと非選択行の放電セルとの間の電位をより低減させることができるので、放電セルのァドレス時に発生したプライミング粒子が非選択行の放電セルに電気的に引き付けられて飛来する可能性が低減されるので、より一層誤アドレスを回避することが可能となる。

次に上記した駆動方法を実現するための駆動装置について具体的に説明する。

図 7は、駆動回路の具体的な構成を示すブロック図である。

この駆動回路は、前記初期化を行なうための初期化回路 3 0 1 と、選択行の第一表示電極に負極性の第一走査パルスを印加する第一走査パルス回路 3 0 2と、選択行の第二表示電極に正極性の第二走査パルスを印加する第二走査パルス回路 3 0 3と、表示データを書き込むデータ駆動回路 3 0 4と、その後に書き込まれたデータを表示させるための維持駆動を行なう維持駆動回路 3 0 5と、表示画像データに対応する壁電圧を消去する消去動作を行なう波形を発生する消去回路 3 0 6とを具備したものである。

初期化回路 3 0 1 は、図 5での第一初期化期間 T 1、第二初期化期間 T 2 とにおける波形を発生させる回路である。なお、第二表示電極側の初期化回路 3 0 1 は、初期化期間 T 2における初期化電圧が維持電圧 V sus と等しい場合には、省略することができる場合もある。

第一走査パルス回路 3 0 2は、書き込み時において第一表示電極にベースパルス（振幅 V scn lの正極性パルス）に負極性の第一走査パルス（振幅 Vscn 1 ) を重畳して印加する回路であり、第二走査パルス回路 3 0 3は上記した第一のパルス生成方法を実行するものであり、非書き込み時に第二表示電極にベースパルス（振幅 Vset 3の正極性パルス）に負極性の補助パルス（振幅 Vscn 2 ) を重畳して印加することにより選択時には第二走査パルス（振幅 Vscn 2 ) を第二表示電極に印加する回路である。維持駆動回路 3 0 5は、図 5に示したように、第一表示電極及び第二表示電極に交互に正極性電圧 V susのパルスを印加させる回路である。

データ駆動回路 3 0 4は図 5に示したように、データ電極に表示データを書き込む場合にのみ正極性電圧 V dataのパルスを発生させる回路である。消去回路 3 0 6は、図 5に示したように、消去パルスを発生する回路である。

初期化駆動回路 3 0 1 の出力線は、スィッチ回路 3 0 7により維持期間中短絡される構成としても良い。図では第一表示電極側に示してあるが、第二表示電極側に有っても良く、或いは、無くても構わない。

前記アドレス工程においては、第一走査パルス回路 3 0 2において、第一表示電極が選択行である場合には、負極性のパルスを正極性のベースパルス (振幅 Vscn l ) に重畳して印加し、第二走査パルス回路 3 0 3において、第二表示電極が非選択行である場合には、負極性のパルスを正極性のベースパルス（振幅 V set 3 ) に重畳して印加することにより、上記した図 5に示したような駆動法が実現される。ここで、従来の駆動回路では、第二の表示電極には選択行 · 非選択行とに関係なく図 4に示すように一律に振幅 V 2の正極性のパルスを印加しており、選択行 · 非選択行とで独立的に駆動波形を切り替えて駆動する構成ではなかった。従って、非選択行における第二表示電極のみ選択的に放電開始電圧を下げることができず、誤って書き込みが行われることもあった。これに対して、上記構成の駆動回路では、各行の第二表示電極に対して第二走査パルス回路は電気的に基本的には一本一本を独立して接続することにより、選択 · 非選択の動作間で独立的につまり駆動波形を適宜切り替えて動作する構成とするので、非選択行における放電セルのみ選択的に電極間電位（第一表示電極及び第二表示電極間電位）を下げることが可能となり、その結果、誤書き込みを生じないようにすることができる。

なお、第二表示電極に対して第二走査パルス回路は電気的に一本一本が独立して接続されていなくても、複数行、例えば、奇数行同士の所定対（例えば 2対）或いは偶数行同士の所定対（例えば 2対）を組にして接続することもできる。このように第二表示電極同士を、選択行と最隣接の行とを異なる相でしかも複数行離間した所定数の行を同一相で駆動する、いわゆる多相接続とすることによつて、第二表示電極の電位を変えるために FETスィッチのようなものを用いて各相に接続された電位を一斉に変えることが可能となり. 一行毎独立に駆動して電位を変えるためのドライバー ICが不要となり、低コスト化を図ることができる。

最後に、隔壁の形状は、単純なストライプ状でなくともいわゆる井桁状（公知のもので、ストライプ状の隔壁同士を補助隔壁によつて連結したもの；特開平 1 0— 3 2 1 1 4 8号公報等に詳しい）のものであつても構わない。産業上の利用可能性

本発明は、コンピュータ及びテレビ等の画像表示に用いるプラズマディスプレイパネルの分野にて有効である。

Claims

請求の範囲

1 第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイパネルをフィールド内時分割表示方法を用いて駆動する方法であって、

1 フィールドを構成する 1 サブフィールドを、前記第一の電極に順次第一の走査パルスを印加しながら第三の電極にアドレスパルスを印加することにより書き込みを行なうアドレス工程と、当該アドレス工程の後に前記第一の電極及び第二の電極間に維持パルスを印加することによつて発光を維持する維持工程とによって表示し、前記アドレス工程において、第一の電極に第一の走査パルスが印加されるときにそれと逆極性の第二の走査パルスを対となる第二の電極に印加する

ことを特徴とするプラズマディスプレイパネルの駆動方法。 2 前記駆動方法にて用いるプラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられている

ことを特徴とする請求の範囲 1 に記載のプラズマディスプレイパネルの駆動方法。 3 第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイパネルをフィールド内時分割表示方法を用いて駆動する方法であって、

1 フィ一ルドを構成する 1 サブフィールドを、前記第一の電極に順次走査パルスを印加しながら第三の電極にァドレスパルスを印加することにより書き込みを行なうアドレス工程と、当該アドレス工程の後に前記第一の電極及び第二の電極間に維持パルスを印加することによつて発光を維持する維持ェ程とによって表示し、前記アドレス工程は、選択行における第一の電極と第二の電極間の電位が、当該第一の電極とこの最も近くに位置する非選択行の第二の電極間の電位よりも高くなるように第一の電極に第一の走査パルスを第二の電極に第二の走査パルスを印加する

ことを特徴とするプラズマディスプレイパネルの駆動方法。

4 前記駆動方法にて用いるプラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられている

ことを特徴とする請求の範囲 3に記載のプラズマディスプレイパネルの駆動方法。

5 前記駆動方法においてプラズマディスプレイパネルの電荷状態を初期化する初期化工程をアドレス工程の前に備え、当該初期化工程は、全ての第一の電極に正極性の第一初期化パルスを印加する第一初期化工程と、当該工程の後に全ての第二の電極に正極性の第二初期化パルスと、これと同時に全ての第一の電極に正極性の第三初期化パルスとを印加する第二初期化工程とからなることを特徴とする請求の範囲 1乃至 4の何れかに記載のプラズマディスプレイパネルの駆動方法。

6 前記第一初期化パルスは時間とともに増加するランプ波形からなり、第三初期化パルスは時間とともに減少するランプ波形からなることを特徴とする請求の範囲 5に記載のプラズマディスプレイパネルの駆動方法。 7 前記第一初期化パルスは時間とともに増加飽和する指数関数波形からなり、第三初期化パルスは時間とともに減少飽和する指数関数波形からなることを特徴とする請求の範囲 5に記載のプラズマディスプレイパネルの駆動方法。

8 第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイと、

フィールド内時分割表示方法を実行するための駆動部とを備え、

前記駆動部は、選択行における第一の電極及び第二の電極には互いに逆極性の走査パルスを印加する走査回路を備える

ことを特徴とするプラズマディスプレイ装置。

9 前記プラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられている

ことを特徴とする請求の範囲 8に記載のプラズマディスプレイパネルの請求駆動方法。

1 0 第一の電極及び第二の電極とが複数本並設された第一のパネル部材と、前記第一の電極及び前記第二の電極に直交するように第三の電極が複数本並設された第二のパネル部材とからなるプラズマディスプレイと、

前記駆動部は、選択行における第一の電極と第二の電極間の電位が、当該第一の電極とこの最も近くに位置する非選択行の第二の電極間の電位よりも高くなるように第一の電極に第一の走査パルスを第二の電極に第二の走査パルスを印加する走査回路を備える

ことを特徴とするプラズマディスプレイパネルの請求駆動方法。

1 1 前記プラズマディスプレイパネルにおいて第一の電極同士及び第二の電極同士は隣接して設けられている

ことを特徴とする請求の範囲 1 0に記載のプラズマディスプレイパネルの請求駆動方法。

1 2 前記駆動部はプラズマディスプレイパネルの電荷状態を初期化する初期化回路を含み、当該初期化回路は、全ての第一の電極に正極性の第一初期化パルスを印加する第一初期化処理と、当該工程の後に全ての第二の電極に正極性の第二初期化パルスと、これと同時に全ての第一の電極に正極性の第三初期化パルスとを印加する第二初期化処理とを実行する回路であることを特徴とする請求の範囲 8又は 1 0に記載のプラズマディスプレイ装置。

1 3 前記第一初期化パルスは時間とともに増加するランプ波形からなり、第三初期化パルスは時間とともに減少するランプ波形からなることを特徴とする請求の範囲 1 2に記載のプラズマディスプレイ装置。

1 4 前記第一初期化パルスは時間とともに増加飽和する指数関数波形からなり、第三初期化パルスは時間とともに減少飽和する指数関数波形からなることを特徴とする請求の範囲 1 2に記載のプラズマディスプレイ装置。

1 5 第二の電極同士は、複数行が同一相で駆動されかつ選択行と最隣接の行とが異なる相で駆動されることを特徴とする請求の範囲 8又は 1 0に記載のプラズマディスプレイ装置。

1 6 第二の電極の奇数行及び偶数行とは同一相で駆動されることを特徴とする請求の範囲 1 5に記載のプラズマディスプレイ装置。