WO2001004721A1 - Source d'alimentation - Google Patents

Source d'alimentation Download PDF

Info

Publication number
WO2001004721A1
WO2001004721A1 PCT/JP2000/004576 JP0004576W WO0104721A1 WO 2001004721 A1 WO2001004721 A1 WO 2001004721A1 JP 0004576 W JP0004576 W JP 0004576W WO 0104721 A1 WO0104721 A1 WO 0104721A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
power supply
voltage
supply device
base
Prior art date
Application number
PCT/JP2000/004576
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Hojo
Yoshihisa Hiramatsu
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to EP00944360A priority Critical patent/EP1249749A4/en
Priority to US09/979,086 priority patent/US6525517B1/en
Priority to CA002374934A priority patent/CA2374934C/en
Publication of WO2001004721A1 publication Critical patent/WO2001004721A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00Electricity: power supply or regulation systems
    • Y10S323/901Starting circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00Electricity: power supply or regulation systems
    • Y10S323/908Inrush current limiters

Definitions

  • the present invention relates to a power supply device such as a series regulator and a constant voltage power supply, and a semiconductor integrated circuit device constituting the power supply device.
  • FIG. 6 is a circuit diagram showing the internal configuration of a conventionally used power supply device.
  • This conventional power supply includes switches 1 and 2, constant current sources 3, 4 and 5 to which a power supply voltage Vcc is applied via switch 2, a resistor R 1, and a pnp transistor T. rl, ⁇ ⁇ 2, Tr 3, Tr 6, TR 8, ⁇ ⁇ ⁇ type transistors Tr 4, Tr 5, Tr 7, output terminal 6, and voltage dividing output voltage of output terminal 6 And resistors R 2 and R 3.
  • the transistor Trl has the base connected to the switch 1, the emitter connected to the constant current source 3, and the collector connected to the ground.
  • the transistors Tr 2 and Tr 3 have their emitters connected to the constant current source 4, and have their bases connected to the emitters of the transistors Tr 1 and Tr 6, respectively.
  • the collectors of transistors Tr4 and Tr5 are connected to the collector of.
  • the transistors Tr 4 and Tr 5 have their emitters grounded and their bases connected to each other. Also, the transistor Tr 4 has its collector connected to the base, and the transistor Tr 5 has its collector connected to the pace of the transistor Tr 7.
  • the emitter is connected to the constant current source 5, the base is connected to the connection node of the resistors R2 and R3, and the collector is grounded.
  • the collector is connected to the resistor R1, and the emitter is grounded.
  • the power supply voltage Vcc is applied to the emitter via the switch 2, the base is connected to the resistor R1, and the collector is connected to the output terminal 6. Is done.
  • the resistor R2 is connected to the output terminal 6, and the resistor R3 is grounded. Also, when the contact point a of the switch 1 is connected, the base of the transistor Tr 1 is grounded, and the contact point of the switch 1 is connected.
  • Voltage VBG is applied to the base of transistor Tr1.
  • the output terminal 6 is connected to a capacitor Co that serves as a phase compensation capacitor whose other end is grounded.
  • the constant voltage, sources 3, 4, and 5 and transistors Tr1, Tr2, Tr3, ⁇ r4, ⁇ r5, and Tr6 make the totality of transistor Trl
  • a comparator 11 is formed in which the input is a positive-phase input, the base of the transistor Tr6 is a negative-phase input, and the output is a connection node in which the collectors of the transistors Tr3 and Tr5 are connected to each other. That is, the voltage VBG is applied to the positive-phase input of the comparator 11 via the switch 1, and the output voltage of the output terminal 6 is divided by the resistors R2 and R3 to the negative-phase input. This is a negative feedback circuit in which the voltage is fed back.
  • the switch 2 In this power supply, the switch 2 is connected, and the power supply voltage Vcc is applied to the constant current sources 3, 4, 5, the resistor R1, and the emitter of the transistor Tr8.
  • the switch 1 is connected to the contact b, and the input voltage VBG is applied to the base of the transistor Tr1.
  • the transistor Tr1 By setting the base potential of the transistor Tr1 to VBG in this manner, the transistor Tr1 is turned off, and the emitter of the transistor Tr1 is shifted from the base of the transistor Tr2 to the emitter of the transistor Tr1.
  • the emitter current of the transistor Tr3 becomes larger than the emitter current of the transistor Tr2.
  • the collector current of the transistors Tr 4 and Tr 5 is equal to the emitter current of the transistor Tr 2
  • the size is,
  • the present invention provides a soft start in which the output voltage is gradually increased by gradually increasing the voltage input at the time of startup to reduce the inrush current at the time of startup. It is intended to provide a power supply device having functions.
  • a power supply device compares a detection voltage obtained by dividing an output voltage from an output circuit with a reference voltage by a comparator, and uses a comparison output of the comparator to In a power supply device that controls a detection voltage output from the output circuit to be equal to the reference voltage, a voltage that gradually increases at the time of start-up is output, and the output voltage exceeds a predetermined voltage that exceeds the reference voltage.
  • a soft start circuit for cutting off the reference voltage up to the voltage.
  • FIG. 1 is a circuit diagram showing an internal structure of the power supply device according to the first embodiment.
  • FIG. 2 is a timing chart showing the voltage of each part of the power supply device of FIG.
  • FIG. 3 is a circuit diagram illustrating an internal structure of the power supply device according to the second embodiment.
  • FIG. 4 is a time chart showing the voltage of each part of the power supply device of FIG. 3,
  • FIG. 5 is an example of a circuit diagram showing the internal structure of the comparator.
  • FIG. 6 is a circuit diagram showing the internal structure of a conventional power supply device. BEST MODE FOR CARRYING OUT THE INVENTION ⁇ First embodiment>
  • FIG. 1 is a circuit diagram showing the internal structure of the power supply device of the present embodiment.
  • the same elements and portions as those of the power supply device of FIG. 6 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the power supply shown in FIG. 1 is composed of pnp-type transistors Trl, Tr2, Tr3, Tr6, and Tr8, ⁇ -type transistors Tr4, Tr5, and Tr7, and a resistor.
  • a power supply composed of R 1, R 2, R 3, switches 1 and 2, constant current sources 3, 4 and 5, and an output terminal 6 is supplied with a power supply voltage Vcc via switch 2.
  • This is a power supply device in which a constant current source 7 to which is applied, a pnp transistor Tr 9, a capacitor C s, a discharge circuit 8, a switch 9, and a clamp circuit 10 are newly provided.
  • the emitter is connected to the emitter of the transistor Tr1, the base is connected to the capacitor Cs, and the collector is grounded.
  • the capacitor C s has one end grounded and the other end connected to the switch 9.
  • the contact c is connected to the constant current source 7, and the contact d is connected to the discharge circuit 8.
  • the clamp circuit 10 is connected between the base of the transistor Tr9 and the base of the transistor Tr1.
  • the output terminal 6 is connected to a capacitor Co serving as a phase compensation capacitor whose other end is grounded.
  • the comparators are controlled by transistors Trl, Tr2, Tr3, Tr4, ⁇ r5, and Tr6 and constant current sources 3, 4, and 5. 1 1 is configured. Further.
  • Fig. 2 (when the power supply unit is turned on) means that switches 1, 2, and 9 are connected in this way.
  • the OFF state shown in Fig. 2 (when the power supply unit is turned off) ) Means when switches 1, 2, and 9 are reversed.
  • Fig. 2 (a) the broken line indicates the power supply voltage.
  • the solid line represents the state of the output voltage Vo.
  • the broken line indicates the base voltage of the transistor Tr1
  • the solid line indicates the base voltage of the transistor Tr9.
  • the power supply voltage Vcc is applied to the constant current sources 3, 4, 5, 7, the resistor R1, and the emitter of the transistor Tr8, and the base of the transistor Tr1 is connected to the power supply voltage Vcc. Voltage VBG is applied. Further, since the contact c of the switch 9 is connected, a current flows from the constant current source 7 to the capacitor C s, and the capacitor C s is charged. In this way, at the moment when each switch is switched from the initial state to the ON state, as shown in FIG. 2 (b), since the base voltage of the transistor Tr 9 is 0, the transistor T The transistor r 9 is turned on, and the base voltage of the transistor Tr 2 becomes V BE (the voltage V BE is the base-emitter voltage of the transistor Tr 9).
  • the output current from the comparator 11 is supplied to the transistor Tr 7. Flows.
  • the transistor Tr7 drops the base voltage of the transistor Tr8 by the resistor R1 by flowing a collector current obtained by amplifying the output current.
  • An emitter current corresponding to the voltage drop due to the resistor R1 flows through the transistor Tr8, and the emitter current flows through the resistors R2 and R3, thereby generating an output voltage Vo. .
  • the base voltage of the transistor Tr2 is determined by the transistor Tr1, so that the base voltage of the transistor Tr2 is constant. Therefore, the output current flowing through the transistor Tr7 is constant, and the output voltage Vo is constant as shown in FIG. Further, the current continues to flow through the capacitor C s from the constant current source 7, but the clamp circuit 10 limits the base voltage of the transistor Tr 9 so that it does not exceed a predetermined value. The charging operation of the capacitor Cs stops, and the base voltage of the transistor Tr9 also becomes constant at a predetermined value as shown in FIG. 2 (b).
  • This clamp circuit 10 uses a pnp transistor in which the emitter is connected to the base of the transistor Tr9, the base is connected to the base of the transistor Tr1, and the collector is grounded.
  • the charging current I flowing to the capacitor Co can be obtained from the following equation using the time obtained using the above equation.
  • Co is the capacitance value of the capacitor Co
  • Vmax is the value when the output voltage Vo is constant.
  • the charging current I becomes smaller as the time ⁇ becomes longer.
  • the time ⁇ may be set to about 100 ms to several 10 ms. Also, this time can be lengthened by increasing the capacitance of the capacitor C s or decreasing the charging current i flowing from the constant current source 7.
  • start-up charging current This start-up charging current I flows when the output voltage Vo increases, as shown in FIG. 2 (c).
  • switch 1 is connected to contact a, switch 9 is connected to contact d, and switch 2 is disconnected. Turn off. At this time, the capacitor Cs is discharged by the discharge circuit 9, and the base voltage of the transistor Tr9 becomes 0 as shown in FIG. 2 (b). In addition, the capacitor Co is discharged through the resistors R2 and R3, and the output voltage Vo decreases as shown in Fig. 2 (a).
  • the transistor Tr9 performs the same operation as described above, and the transistor Tr9 in FIG.
  • the base voltage gradually increases and becomes constant when V BG + V BE is exceeded.
  • the output voltage Vo does not reach 0 as shown in FIG. 2 (a)
  • the base voltage of the transistor Tr3 is lower than the base voltage of the transistor Tr2. Therefore, the base current does not flow through the transistor Tr7. Therefore, the capacitor Co is discharged through the resistors R2 and R3, and the output voltage Vo continues to decrease.
  • the base voltage of the transistor Tr2 becomes higher than the base voltage of the transistor Tr3, the same operation as that described above is performed again as shown in FIG. 2 (a).
  • the output voltage Vo starts to rise.
  • the base voltage of the transistor T9 exceeds VBG, the output voltage Vo becomes constant.
  • a pnp transistor is used as the clamp circuit 10
  • the circuit is not limited to the circuit using the element described above, and a circuit that performs the same operation using another element may be used.
  • the discharge circuit 8 can be realized by grounding the other end of the resistor having one end connected to the contact d of the switch 9, but the present invention is not limited to such a circuit.
  • such a power supply device may be a one-chip semiconductor integrated circuit device S. In this way, when a single-chip semiconductor integrated circuit device is used, the capacity can be made variable by externally connecting the capacitor C s, and the setting of the magnitude of the charging current at startup can be changed. it can. Second embodiment>
  • FIG. 3 is a circuit diagram showing the internal structure of the power supply device of the present embodiment.
  • the same elements and portions as those of the power supply device of FIG. 6 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the power supply shown in FIG. 3 includes pnp transistors Tr1, Tr2, Tr3, Tr6, and Tr8; npn transistors Tr4, Tr5, and Tr7; R 2 and R 3, switches 1 and 2, constant current sources 3, 4 and 5, and output terminal 6, a capacitor C s, a discharge circuit 13, and a switch Switches 14 are the newly installed power supply units.
  • the capacitor Cs has one end grounded and the other end connected to a connection node between the emitter of the transistor Tr1 and the base of the transistor Tr2.
  • the switch 14 is connected to a connection node between the emitter of the transistor Tr 1 and the base of the transistor Tr 2, the contact e is connected to the constant current source 3, and the contact f is Connected to discharge circuit 13.
  • the output terminal 6 is connected to a capacitor Co that serves as a phase compensation capacitor and whose other end is grounded.
  • the comparator 11 includes transistors Trl, Tr2, Tr3, Tr4, ⁇ r5, and Tr6, and constant current sources 3, 4, and 5. Is configured.
  • the constant current source 3, the discharge circuit 13, the switch 14, and the capacitor C s constitute a soft start circuit 15.
  • the power supply voltage Vcc is applied to the constant current sources 3, 4, 5, the resistor R1, and the emitter of the transistor Tr8, and the base of the transistor Trl is also charged.
  • Pressure VBG is applied.
  • the contact e of the switch 14 is connected, a current flows from the constant current source 3 to the capacitor C s, and the capacitor C s is charged. In this way, at the moment when each switch is switched to the ON state from the initial state, as shown in FIG. 4 (), since the base voltage of the transistor Tr 2 is 0, the transistor Tr The base of 2 is grounded.
  • the voltage output from the output terminal 6 is 0, so that the transistor Tr6 becomes conductive and the base of the transistor Tr3 is grounded. Therefore, the voltages input to the transistors Tr 2 and Tr 3 are equal. Thereafter, when the capacitor C s is charged, the base voltage of the transistor Tr2 gradually increases, so that the base voltage of the transistor Tr2 becomes higher than the base voltage of the transistor Tr3. The emitter current flowing through the transistor Tr2 becomes smaller than the emitter current flowing through the transistor Tr3.
  • the collector current flowing through the transistors Tr 4 and Tr 5 is equal to the emitter current flowing through the transistor Tr 2 and its current value.
  • the output current from the comparator 11 is supplied to the transistor Tr 7 by the collector current. Flows.
  • the transistor Tr7 causes the resistor R1 to drop the base voltage of the transistor Tr8 by flowing a collector current obtained by amplifying the output current. Then, an emitter current corresponding to the voltage drop due to the resistor R1 flows through the transistor Tr8, and the emitter current flows through the resistors R2 and R3. Thus, an output voltage Vo is generated.
  • the base voltage of the transistor Tr2 gradually increases as shown in FIG. 4B, the base current flowing through the transistor Tr7 also gradually increases. Therefore, as shown in FIG. 4 (a), the output voltage Vo also gradually increases in accordance with the base voltage of the transistor Tr2.
  • V BE is the voltage between the base and the emitter of the transistor Tr 1
  • the transistor Tr 1 conducts, Since the emitter current starts to flow through the transistor Tr1, the base voltage of the transistor Tr2 becomes constant at VBG + VBE, as shown in FIG. 4 (b).
  • the starting charging current I flowing to the capacitor Co can be obtained from the following equation.
  • Co is the capacitance value of the capacitor Co
  • Vmax is the value when the output voltage Vo is constant.
  • the charging current I at start-up becomes smaller as the time ⁇ becomes longer, so the charging current I is kept within the same level or 10 times as the normal output current.
  • the time may be set to about 100 ms to several 10 ms. This time can be lengthened by increasing the capacity of the capacitor C s or decreasing the charging current i flowing from the constant current source 3. In this way, by increasing the time during which the output voltage rises, the charging current at start-up can be reduced to about the same as the normal output current or to 1 It can be reduced to within 0 times. Therefore, the start-up charging current I flows when the output voltage Vo increases as shown in FIG. 4 (c).
  • switch 1 is connected to contact a, switch 14 is connected to contact f, and switch 2 is disconnected. To the OFF state. At this time, the capacitor C s is discharged by the discharge circuit 13, and the base voltage of the transistor Tr 2 becomes 0 as shown in FIG. 4 (b). Also, the capacitor Co is discharged via the resistors R2 and R3, and the output voltage Vo decreases as shown in Fig. 4 (a).
  • the discharge circuit 13 can be realized by grounding the other end of the resistor whose one end is connected to the contact f of the switch 14, but is not limited to such a circuit.
  • a power supply device may be a one-chip semiconductor integrated circuit device. In this way, when a single-chip semiconductor integrated circuit device is used, the capacitance can be varied by externally connecting the capacitor C s, and the setting of the magnitude of the charging current at startup can be changed. Can be.
  • the comparator is a comparator having a circuit configuration as shown in FIG. 1 or FIG. 3, but is not limited to the comparator having such a circuit configuration.
  • a comparator having a circuit configuration as shown in FIG. 5 may be used.
  • the configuration of the comparator shown in FIG. 5 will be described below. Note that in the comparator of FIG. Elements used for the same purpose as the elements constituting the comparator 11 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the comparator in Fig. 5 is composed of constant current sources 3, 4, and 5, pnp transistors Trl, Tr2, Tr3, and Tr6, and npn transistors Tr4 and Tr5.
  • the power supply voltage V cc (see FIG.
  • the bases of the transistors Tr 4 and Tr 5 are not connected to each other as in the case of the comparator 11 shown in FIG. 1 or FIG. Further, the emitters of the transistors Tr12 and Tr13 are grounded, the collectors of the transistors TrlO and T13 are connected to each other, and the transistors Trrl and Tr12 are connected. Are connected to each other. Also, it is connected to the base of the transistor Tr 11 and the collector force S of the transistor Tr 11. As described above, the transistor Tr 4 and the transistor T rl 2, the transistor Tr 5 and the transistor T rl 3, and the transistor T rl 0 and the transistor Tr 11 are respectively a current mirror circuit. Is configured. In the comparator shown in FIG.
  • the base of the transistor Tr 1 is a positive-phase input and the transistor Tr 6 is a negative-phase input.
  • the output is a connection node to which the collectors of the transistors Tr11 and Tr12 are connected.
  • the transistor is connected to the connection node to which the collectors of the transistors Trll and Tr12 are connected.
  • the base of Tr 7 (see Fig. 1 or 3) is connected.
  • the power supply device of the present invention since the voltage input to the comparator is gradually increased and the soft start circuit that cuts off the reference voltage until the voltage exceeds a predetermined voltage is provided, The comparison output from the comparator does not change drastically, and when a capacitive load is connected to the output side of the comparator, the charging current at start-up flowing through this load is reduced to suppress a decrease in the comparison output. be able to. Further, since the capacitor is provided so as to be connected to the outside of the one-chip semiconductor integrated circuit device, the magnitude of the charging current at startup can be set by changing the capacity of this capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

明細書
電源装置 技術分野
本発明は、 シリ ーズレギュ レータゃ定電圧電源等の電源装置及びこの電源装置 を構成する半導体集積回路装置に関する。 背景技術
図 6に、 従来使用されている電源装置の内部構成を示す回路図を示す。 この従 来の電源装置は、 スィ ッチ 1, 2 と、 スィ ッチ 2を介して電源電圧 V ccが印加さ れる定電流源 3, 4 , 5及び抵抗 R 1 と、 p n p型 トラ ンジスタ T r l, Τ Γ 2, T r 3 , T r 6 , T R 8 と、 η ρ η型 トランジスタ T r 4, T r 5 , T r 7 と、 出力端子 6 と、 出力端子 6の出力電圧を分圧するための抵抗 R 2 , R 3 とから構 成される。
トランジスタ T r l は、 ベースにスィ ッチ 1 が接続され、 ェミ ッタが定電流源 3に接続されると と もに、- コレクタが接地されている。 トランジスタ T r 2, T r 3は、 ェミ ッタが定電流源 4 に接続され、 それぞれのベースに トランジスタ T r 1 , T r 6のェミ ッタが接続されると と もに、 それぞれのコ レク タに トランジ スタ T r 4, T r 5 のコ レク タが接続される。 ト ラ ンジスタ T r 4, T r 5 は、 それぞれのェミ ッタが接地されると と もにベースが相互に接続される。 又、 トラ ンジスタ T r 4 は、 そのコ レク タがベースと接続され、 ト ランジスタ T r 5 は、 コ レク タが トランジスタ T r 7 のペースに接続される。
トランジスタ T r 6は、 ェミ ッタが定電流源 5 と接続され、 ベースが抵抗 R 2 , R 3の接続ノ一 ドと接続される と と もにコ レク タが接地される。 トランジスタ T r 7はコ レクタが抵抗 R 1 に接続される と と もにェミ ッタが接地される。 トラン ジスタ T r 8は、 ェミ ッタにスィ ッチ 2を介して電源電圧 Vccが印加され、 ベ一 スが抵抗 R 1 と接続されると と もにコ レク タが出力端子 6 と接続される。 抵抗 R 2は、 出力端子 6 と接続され、 又、 抵抗 R 3は接地される。 又、 スィ ッチ 1 の接 点 a を接続したと き トランジスタ T r 1 のベースが接地され、 スィ ッチ 1 の接点 bを接続したとき トランジスタ T r 1 のベースに電圧 VBGが印加される。 更に、 出力端子 6に他端が接地された位相補償容量となるコンデンサ C oを接続する。 このよ う な電 置において、 定電 ,源 3, 4, 5及びトランジスタ T r 1 , T r 2 , T r 3 , Τ r 4 , Τ r 5 , T r 6によって、 トランジスタ T r l のべ一 スが正相入力、 トランジスタ T r 6のベースが逆相入力、 トランジスタ T r 3 , T r 5のコ レクタ同士が接続された接続ノー ドが出力となる比較器 1 1 が形成さ れる。 即ち、 比較器 1 1 の正相入力にスィ ッチ 1 を介して電圧 VBGが印加される と と もに、 逆相入力に出力端子 6の出力電圧を抵抗 R 2, R 3で分圧した電圧が 帰還された負帰還回路となっている。
この電源装置において、 スィ ッチ 2が接続され、 定電流源 3 , 4, 5、 抵抗 R 1 及びトランジスタ T r 8のェミ ッタに電源電圧 Vccが印加される。 このとき同 時に、 スィ ッチ 1 が接点 b に接続されて、 トランジスタ T r l のベースに入力電 圧 VBGが印加される。 このよ う に、 トラ ンジスタ T r 1 のベース電位を VBGとす ることによ り 、 トランジスタ T r 1 が非導通の状態となり、 トランジスタ T r 2 のベースから トランジスタ T r 1 のェミ ッタへ電流が流れにく く なると、 トラン ジスタ T r 3のェミ ッタ電流が トランジスタ T r 2のェミ ッタ電流よ り も大きく なる。 又、 トランジスタ T r 4 , T r 5がカ レン ト ミ ラー回路を形成しているの で、 トランジスタ T r 4, T r 5のコ レクタ電流が、 トランジスタ T r 2のエミ ッタ電流に等しい大きさ となる,,
そのため、 比較器 1 1 から トランジスタ T r 7のベースへ電流が流れ、 このべ —ス電流を増幅したコ レクタ電流が トランジスタ T r 7 を流れるため、 抵抗 R 1 によって トランジスタ T r 8のべ一ス電圧が降下される。 よって、 トランジスタ T r 8にエミ ッタ電流が流れ、 出力端子 6 よ り 出力電圧 V oが出力される。 このよ う にして、 図 6のよ う な電源装置の出力端子 6 よ り、 出力電圧 V oが出 力されるが、 出力電圧 V oが数 m秒経て立ち上がるために、 コンデンサ C oに 1 A以上もの起動時充電電流 (以下、 「突入電流」 と称する) が流れる。 この突入 電流は、 電源装置の出力 ト ランジスタの電流能力限界まで流れるため、 従来の電 源装置のよ うに、 急激に出力電圧が立ちがる場合、 大きな突入電流に伴う発熱に よって、 電源装置の特性劣化したり 、 場合によっては破壊してしま う恐れもあつ た。 又、 例えば、 V cc入力源が D C Z D Cの場合には、 突入電流によ り電源電圧 V ccが降下してしま うため、 電源装置と並列で用いている回路全てが起動不良と なる恐れがある。 発明の開示
上記のよ うな問題を鑑みて、 本発明は、 起動時の突入電流を軽減させるために, 起動時に入力される電圧を徐々に上昇させるこ とによって、 出力電圧を徐々に上 昇させるソフ トスター ト機能を設けた電源装置を提供するこ とを目的とする。 上記の目的を達成するために、 請求項 1 に記載の電源装置は、 出力回路からの 出力電圧を分圧して得た検出電圧を比較器で基準電圧と比較し、 該比較器の比較 出力によって前記出力回路から出力される検出電圧が前記基準電圧と等しく なる よ う に制御する電源装置において、 起動時に徐々に增加する電圧を出力すると と もに、 その出力電圧が前記基準電圧を超える所定の電圧に至るまで前記基準電圧 を遮断するソフ トスター ト回路を設けたことを特徴とする。
このよ うな電源装置によると、 電源装置の起動時にソフ トスター ト回路から出 力される電圧が所定の電圧に至るまで徐々に増加すると ともに、 このソフ トスタ — ト回路からの出力電圧が所定の電圧に至るまで、 比較器に入力される基準電圧 が遮断される。 よって、 比較器に入力される電圧の変化が緩やかなものとなり、 起動時の出力回路の出力電圧の過渡応答を抑制するこ とができる。 図面の簡単な説明
図 1 は、 第 1 の実施形態の電源装置の内部構造を示す回路図であり、
図 2は、 図 1 の電源装置の各部の電圧を示すタィムチャー トであり、
図 3は、 第 2の実施形態の電源装置の内部構造を示す回路図であり、
図 4は、 図 3の電源装置の各部の電圧を示すタイムチヤ一トであり、
図 5は、 比較器の内部構造を示す回路図の一例であり、
図 6は、 従来の電源装置の内部構造を示す回路図である。 発明を実施するための最良の形態 <第 1 の実施形態 >
本発明の第 1 の実施形態について、 図面を参照して説明する。 図 1 は、 本実施 形態の電源装置の内部構造を示す回路図である。 尚、 図 1 の電源装置において、 図 6の電源装置と同一の素子及び部分は同一の符号を付して、 その詳細な説明を 省略する。
図 1 の電源装置は、 p n p型 トラ ンジスタ T r l, T r 2, T r 3 , T r 6 , T r 8 と、 η ρ η型 トランジスタ T r 4, T r 5 , T r 7 と、 抵抗 R 1 , R 2 , R 3 と、 スィ ッチ 1 , 2 と、 定電流源 3, 4, 5 と、 出力端子 6 とから構成され る電源装置に、 スィ ッチ 2 を介して電源電圧 Vccが印加される定電流源 7 と、 p n p型 トランジスタ T r 9 と、 コンデンサ C s と、 放電回路 8 と、 スィ ッチ 9 と、 クランプ回路 1 0 とが新たに設けられた電源装置である。
ト ランジスタ T r 9は、 ェミ ッタが ト ラ ンジスタ T r 1 のェ ミ ッタに接続され、 ベースがコンデンサ C s と接続されると と もにコ レクタが接地される。 コンデン サ C s は、 一端が接地されると と もに他端がスィ ッチ 9 と接続される。 スィ ッチ 9は、 接点 c が定電流源 7 に接続され、 接点 dが放電回路 8 と接続される。 クラ ンプ回路 1 0は、 トランジスタ T r 9のベース と トランジスタ T r 1 のベース と の間に接続される。 又、 図 6の電源装置と同様に、 出力端子 6には他端が接地さ れた位相補償容量となるコ ンデンサ C o が接続される。
尚、 図 6の電源装置と同様に、 ト ラ ンジスタ T r l, T r 2 , T r 3 , T r 4 , Τ r 5 , T r 6 と、 定電流源 3 , 4, 5 とによって比較器 1 1 が構成される。 又. 定電流源 7 と、 放電回路 8 と、 スィ ッチ 9 と、 ク ラ ンプ回路 1 0 と、 トランジス タ T r 9 と、 コンデンサ C s とによって、 ソフ トスター ト回路 1 2が構成される < このよ うな構成の電源装置の動作について説明する。 今、 この電源装置は、 す でに、 スィ ッチ 9の接点 dが接続されて、 コンデンサ C s が放電されて初期状態 にあるものとする。 スィ ッチ 9 を接点 c に、 スィ ッチ 1 を接点 bに、 それぞれ、 切り換えると と もにスィ ッチ 2 を接続させる。 図 2に示す O N (電源装置を ON にした状態) とは、 このよ う にスィ ッチ 1, 2, 9を接続したときのこ とをいい 図 2に示す O F F (電源装置を O F Fにした状態) とは、 スィ ッチ 1, 2, 9を 逆の状態にしたときのことをいう。 又、 図 2 ( a ) において、 破線は電源電圧の 状態を表し、 実線は出力電圧 V oの状態を表す。 更に、 図 2 ( b ) において、 破 線は トランジスタ T r 1 のべ一ス電圧を表し、 実線は トランジスタ T r 9のべ一 ス電圧を表す。
このよ う にして、 定電流源 3, 4, 5, 7、 抵抗 R 1 及びトランジスタ T r 8 のェミ ッタに電源電圧 Vccが印加される と ともに、 トランジスタ T r 1 のべ一ス に電圧 VBGが印加される。 又、 スィ ッチ 9の接点 cが接続されているので、 定電 流源 7 よ り電流がコンデンサ C s に流れて、 コンデンサ C s が充電される。 この よ うに、 各スィ ッチを切り換えて初期状態から O Nの状態に切り換えた瞬間は、 図 2 ( b ) のよ う に、 トラ ンジスタ T r 9のベース電圧が 0であるので、 トラン ジスタ T r 9が導通状態となり 、 トランジスタ T r 2のべ一ス電圧は V BE (電圧 V BEは トラ ンジスタ T r 9のベース ' ェミ ッタ間電圧) となる。
又、 図 2 ( a ) のよ うに、 出力端子 6から出力される電圧は 0のときは、 トラ ンジスタ T r l, T r 6のベースに入力される電圧が等しい状態である。 その後. コンデンサ C s が充電されると、 トランジスタ T r 9のべ一ス電圧が徐々に高く なると と もに、 トランジスタ T r 9のェミ ッタ電圧も高く なる。 よって、 トラン ジスタ T r 2のべ一ス電圧が ト ランジスタ T r 3のベース電圧よ り も高く なり、 トランジスタ T r 2に流れるエミ ッタ電流が トランジスタ T r 3に流れるエミ ッ タ電流よ り小さく なる。
トランジスタ T r 4, T r 5 に流れるコ レクタ電流は、 トランジスタ T r 2に 流れるエミ ッタ電流とその電流値の等しい電流であるから、 トランジスタ T r 7 に比較器 1 1 からの出力電流が流れる。 トランジスタ T r 7は、 この出力電流を 増幅したコ レクタ電流を流すこ とによって、 抵抗 R 1 で トランジスタ T r 8のべ —ス電圧を降下させる。 そして、 ト ランジスタ T r 8に抵抗 R 1 による電圧降下 に応じたェミ ッタ電流が流れ、 このェミ ッタ電流が抵抗 R 2, R 3 に流れること によって、 出力電圧 V oが発生する。
このとき、 図 2 ( b ) のよ う に トランジスタ T r 9のべ一ス電圧が徐々に高く なることによって トランジスタ T r 2のべ一ス電圧が徐々に高く なるので、 トラ ンジスタ T r 7に流れるベース電流も徐々に增加していく。 よって、 図 2 ( a ) のよ うに、 出力電圧 V o も トランジスタ T r 9のべ一ス電圧に応じて徐々に高く なる。 トランジスタ T r 9のべ一ス電圧がこのよ う に高く なり電圧 VBGを超える と、 トランジスタ T r 9 よ り も トランジスタ T r 1 に多く のェミ ッタ電流が流れ 始め、 トランジスタ T r 2のべ一ス電圧が トランジスタ T r 1 によって決定され る。
このよ うに、 トランジスタ T r l によって、 トランジスタ T r 2のべ一ス電圧 が決定されるため、 トランジスタ T r 2のべ一ス電圧が一定となる。 よって、 ト ランジスタ T r 7に流れる出力電流が一定となり、 図 2 ( a ) のよ うに出力電圧 V oが一定となる。 又、 コンデンサ C s には定電流源 7 よ り電流が流れ続けよ う とするが、 クランプ回路 1 0によって トランジスタ T r 9のベース電圧が所定値 以上にならないよ う に制限されているので、 コンデンサ C s の充電動作が停止し て トランジスタ T r 9のベース電圧も図 2 ( b ) のよ う に所定値で一定になる。 このクランプ回路 1 0は、 ェミ ッタが トランジスタ T r 9のベースに接続され、 ベースが トランジスタ T r 1 のベースに接続されると と もにコ レクタが接地され た p n p型 トランジスタを用いるこ とによって実現できる。 即ち、 クランプ回路 1 0に用いられる トランジスタのベース · エミ ッタ間電圧を V BEとすると、 トラ ンジスタ T r 9のベース電圧が VBG+ VBEとなったとき、 定電流源 7からコンデ ンサ C s に流れよ う とする電流がク ランプ回路 1 0の トランジスタに流れる。 よ つて、 コンデンサ C sの充電動作が停止し、 トランジスタ T r 9のベース電圧が VBG+ VBEで保持される。
このよ うに電源装置を O Nにする と、 図 2 ( a ) のよ うに、 出力電圧 V oは、 トランジスタ T r 9のベース電圧と と もに徐々に増加し、 トランジスタ T r 9の ベース電圧が電圧 VBGを超えた後は一定となる。 この出力電圧 V oが一定となる までの時間 て は、 次式を用いることで求まる。 尚、 C s はコンデンサ C s の容!: 値、 i はコンデンサ C s に充電される充電電流である。
r = C s X V BG/ i よって、 上記の式を用いて求めた時間 て を用いて、 次式よ り コンデンサ C oに 流れる充電電流 I を求めることができる。 尚、 C oはコンデンサ C oの容量値、 V maxは出力電圧 V oが一定となったときの値である。 I = C o X V max/て 上式よ り、 充電電流 I は、 時間 τ が長く なれば小さ く なるので、 充電電流 I を 通常の出力電流と同程度乃至 1 0倍以内に納めるには、 時間 τ を 1 0 0 m秒程度 乃至数 1 0 m秒程度にすれば良い。 又、 この時間 て は、 コンデンサ C sの容量を 大きくするか、 又は、 定電流源 7から流れる充電電流 i を小さ くすることによつ て、 長くすることができる。 このよ うにして、 出力電圧が立ち上がる時問を長く することによって、 起動時の充電電流を通常の出力電流と同程度乃至 1 0倍以内 に小さくするこ とができる。 以下、 このよ うな値に設定された起動時の充電電流 を 「起動時充電電流」 と称する。 この起動時充電電流 I は、 図 2 ( c ) のよ うに、 出力電圧 V oが上昇していると きに流れる。
そして、 出力電圧 V oが一定になった後、 スィ ッチ 1 を接点 a に、 スィ ッチ 9 を接点 d にそれぞれ接続すると と もに、 スィ ッチ 2の接続を解いて、 電源装置を O F Fの状態にする。 このとき、 放電回路 9によって、 コンデンサ C sが放電さ れて、 図 2 ( b ) のよ うに、 トランジスタ T r 9のベース電圧が 0 となる。 又、 コンデンサ C oが抵抗 R 2, R 3を介して放電され、 図 2 ( a ) のよ うに出力電 圧 V oが低く なる。
その後、 再び、 スィ ッチ 1 , 2, 9をそれぞれ切り換えて電源装置を O Nの状 態にしたとき、 トランジスタ T r 9は、 前述した動作と同様の動作を行って、 図 2 ( b ) のよ う に、 徐々にそのべ一ス電圧が高く なつて、 V BG+ V BEを超えたと き、 一定となる。 又、 このとき、 出力電圧 V oは、 図 2 ( a ) のよ うに、 0に至 つていないものとすると、 トランジスタ T r 3のべ一ス電圧が トランジスタ T r 2のべ一ス電圧よ り も高く なるため、 ト ランジスタ T r 7にベース電流が流れな い。 よって、 コンデンサ C oが抵抗 R 2, R 3を介して放電され、 出力電圧 V o が低下し続ける。 その後、 トランジスタ T r 2のべ一ス電圧が トランジスタ T r 3のべ一ス電圧よ り も高く なつたとき、 再び、 図 2 ( a ) のよ うに、 前述した動 作と同様の動作を行って出力電圧 V oが上昇を始める。 そして、 トランジスタ T 9のべ一ス電圧が V BGを超えたとき、 出力電圧 V oが一定となる。
尚、 クランプ回路 1 0 と して p n p型 トランジスタを用いた例を示したが、 こ の素子による回路に限定されるものでなく 、 他の素子を用いた同様の動作を行う 回路を用いても良い。 又、 放電回路 8は、 スィ ッチ 9の接点 d に一端が接続され た抵抗の他端を接地するこ とによって実現できるが、 このよ うな回路に限定され るものではない。 又、 このよ う な電源装置を 1 チップの半導体集積回路装 Sと し ても良い。 このよ う に 1 チップの半導体集積回路装置と したとき、 コンデンサ C s を外付けとすることでその容量を可変にすることができ、 起動時充電電流の大 きさの設定を変更することができる。 ぐ第 2の実施形態 >
本発明の第 2の実施形態について、 図面を参照して説明する。 図 3は、 本実施 形態の電源装置の内部構造を示す回路図である。 尚、 図 3の電源装置において、 図 6の電源装置と同一の素子及び部分は同一の符号を付して、 その詳細な説明を 省略する。
図 3の電源装置は、 p n p型 トランジスタ T r l, T r 2 , T r 3 , T r 6 , T r 8 と、 n p n型トランジスタ T r 4, T r 5 , T r 7 と、 抵抗 R 1, R 2, R 3 と、 スィ ッチ 1, 2 と、 定電流源 3, 4, 5 と、 出力端子 6 とから構成され る電源装置に、 コンデンサ C s と、 放電回路 1 3 と、 スィ ッチ 1 4 とが新たに設 けられた電源装置である。
コンデンサ C s は、 一端が接地されると と もに他端が トランジスタ T r 1 のェ ミ ッタ と ト ランジスタ T r 2のべ一スとの接続ノー ドに接続される。 スィ ッチ 1 4は、 トランジスタ T r 1 のエ ミ ッタ と トランジスタ T r 2のベース との接続ノ — ドに接続されると ともに、 接点 e が定電流源 3 に接続され、 接点 f が放電回路 1 3 と接続される。 又、 図 6の電源装置と同様に、 出力端子 6には他端が接地さ れた位相補償容量となるコンデンサ C oが接続される。
尚、 図 6の電源装置と同様に、 トランジスタ T r l, T r 2 , T r 3, T r 4 , Τ r 5 , T r 6 と、 定電流源 3, 4 , 5 とによって比較器 1 1 が構成される。 又. 定電流源 3 と、 放電回路 1 3 と、 スィ ッチ 1 4 と、 コンデンサ C s とによって、 ソフ トスター ト回路 1 5が構成される。
このよ うな構成の電源装置の動作について説明する。 今、 この電源装置は、 す でに、 スィ ッチ 1 4の接点 f が接続されて、 コンデンサ C s が放電されて初期状 態にあるものとする。 スィ ッチ 1 4を接点 eに、 スィ ッチ 1 を接点 bに、 それぞ れ、 切り換える と ともにスィ ッチ 2 を接続させる。 図 4に示す O N (電源装置を ONにした状態) とは、 このよ うにスィ ッチ 1, 2, 1 4を接続したときのこと をいい、 図 4に示す O F F (電源装置を O F Fにした状態) とは、 スィ ッチ 1, 2 , 1 4を逆の状態にしたときのこ とをいう。 又、 図 4 ( a ) において、 破線は 電源電圧の状態を表し、 実線は出力電圧 V oの状態を表す。 更に、 図 4 ( b ) に おいて、 破線は トランジスタ T r 1 のべ一ス電圧を表し、 実線は トランジスタ T r 2のベース電圧を表す。
このよ う にして、 定電流源 3, 4, 5、 抵抗 R 1及びトランジスタ T r 8のェ ミ ッタに電源電圧 Vccが印加される と と もに、 トランジスタ T r l のべ一スに電 圧 VBGが印加される。 又、 スィ ッチ 1 4の接点 e が接続されているので、 定電流 源 3 よ り電流がコンデンサ C s に流れて、 コンデンサ C sが充電される。 このよ うに、 各スィ ッチ切り換えて初期状態から ONの状態へ切り換えた瞬間は、 図 4 ( ) のよ う に、 トランジスタ T r 2のべ一ス電圧が 0であるので、 トランジス タ T r 2のベースが接地された状態となる。
又、 図 4 ( a ) のよ うに、 出力端子 6から出力される電圧は 0なので、 トラン ジスタ T r 6が導通状態となり 、 トランジスタ T r 3のベースが接地された状餱 となる。 よって、 トランジスタ T r 2, T r 3に入力される電圧が等しい状態と なる。 その後、 コンデンサ C s が充電されると、 トランジスタ T r 2のべ一ス電 圧が徐々に高く なるので、 トランジスタ T r 2のべ一ス電圧が トランジスタ T r 3のベース電圧よ り も高く なり 、 トランジスタ T r 2に流れるェミ ッタ電流が ト ランジスタ T r 3に流れるエミ ッタ電流よ り小さ く なる。
トランジスタ T r 4, T r 5 に流れるコ レクタ電流は、 トランジスタ T r 2に 流れるエミ ッタ電流とその電流値の等しい電流であり、 トランジスタ T r 7に比 較器 1 1 からの出力電流が流れる。 トランジスタ T r 7は、 この出力電流を増幅 したコ レクタ電流を流すこ とによって、 抵抗 R 1 で トランジスタ T r 8のベース 電圧を降下させる。 そして、 ト ランジスタ T r 8 に抵抗 R 1 による電圧降下に応 じたェミ ッタ電流が流れ、 このェミ ッタ電流が抵抗 R 2, R 3に流れることによ つて、 出力電圧 V oが発生する。
このとき、 図 4 ( b ) のよ う に トランジスタ T r 2のべ一ス電圧が徐々に高く なるので、 トランジスタ T r 7 に流れるベース電流も徐々に增加していく。 よつ て、 図 4 ( a ) のよ う に、 出力電圧 V o も トランジスタ T r 2のベース電圧に応 じて徐々に高く なる。 このよ う に ト ランジスタ T r 2 のベース電圧が高く なり、 V BG+ V BE ( V BEは トランジスタ T r 1 のベース ' エミ ッタ間電圧) を超えると、 トランジスタ T r 1 が導通して、 トランジスタ T r l にェミ ツタ電流が流れ始め るので、 図 4 ( b ) のよ う に、 トランジスタ T r 2のべ一ス電圧が V BG+ V BEで —定どなる。
このよ う に、 トランジスタ T r 2 のベース電圧が一定となると、 トランジスタ T r 7に流れる出力電流が一定となり、 図 4 ( a ) のよ う に出力電圧 V oが一定 となる。 このよ う に電源装置を O Nにすると、 図 4 ( a ) のよ う に、 出力電圧 V oは、 トランジスタ T r 2のべ一ス電圧と と もに徐々に增加し、 トランジスタ T r 2のべ一ス電圧が電圧 V BG+ V BEを超えた後は一定となる。 この出力電圧 V o が一定となるまでの時間て は、 次式を用いるこ とで求まる。 尚、 C s はコンデン サ C s の容量値、 i はコンデンサ C s に充電される充電電流である。
て = C s X ( V BG+ V BE) / i よって、 上記の式を用いて求めた時間 τ を用いて、 次式よ り コンデンサ C oに 流れる起動時充電電流 I を求めるこ とができる。 尚、 C oはコンデンサ C oの容 鼂値、 V maxは出力電圧 V oが一定となったと きの値である。
I = C o X V max/ て 上式よ り、 起動時充電電流 I は、 時問 τ が長く なれば小さく なるので、 充電電 流 I を通常の出力電流と同程度乃至 1 0倍以内に納めるには、 時間 て を 1 0 0 m 秒程度乃至数 1 0 m秒程度にすれば良い。 又、 この時間 て は、 コンデンサ C sの 容量を大きくするか、 又は、 定電流源 3から流れる充電電流 i を小さくすること によって、 長く することができる。 このよ う にして、 出力電圧が立ち上がる時間 を長くすることによって、 起動時充電電流を通常の出力電流と同程度乃至又は 1 0倍以内に小さ くすることができる。 よって、 この起動時充電電流 I は、 図 4 ( c ) のよ うに、 出力電圧 V oが上昇していると きに流れる。
そして、 出力電圧 V oが一定になった後、 スィ ッチ 1 を接点 a に、 スィ ッチ 1 4を接点 f にそれぞれ接続すると と もに、 スィ ッチ 2の接続を解いて、 電源装置 を O F Fの状態にする。 このとき、 放電回路 1 3によって、 コンデンサ C s が放 電されて、 図 4 ( b ) のよ う に、 ト ランジスタ T r 2のベース電圧が 0 となる。 又、 コンデンサ C oが抵抗 R 2, R 3を介して放電され、 図 4 ( a ) のよ うに出 力電圧 V oが低く なる。
その後、 再び、 スィ ッチ 1, 2, 1 4をそれぞれ切り換えて電源装置を ONの 状態にしたとき、 トランジスタ T r 2は、 前述した動作と同様の動作を行って、 図 4 ( b ) のよ う に、 徐々にそのべ一ス電圧が高く なつて、 VBG+ VBEを超えた とき、 一定となる。 又、 このと き、 出力電圧 V oは、 図 4 ( a ) のよ うに、 0に 至っていないものとすると、 トランジスタ T r 3のべ一ス電圧が トランジスタ T r 2のベース電圧よ り も高く なるため、 トランジスタ T r 7にベース電流が流れ ない。 よって、 コンデンサ C oが抵抗 R 2, R 3 を介して放電され、 出力電圧 V oが低下し続ける。 その後、 トランジスタ T r 2のベース電圧が トランジスタ T r 3のべ一ス電圧よ り も高く なつたとき、 再び、 図 4 ( a ) のよ う に、 前述した 動作と同様の動作を行って出力電圧 V oが上昇を始める。 そして、 トランジスタ T 2のべ一ス電圧が VBG+ V BEを超えたとき、 出力電圧 V oが一定となる。
放電回路 1 3は、 スィ ッチ 1 4の接点 f に一端が接続された抵抗の他端を接地 することによって実現でき るが、 このよ うな回路に限定されるものではない。 又, このよ うな電源装置を 1 チップの半導体集積回路装置と しても良い。 このよ う に 1 チップの半導体集積回路装置と したと き、 コンデンサ C s を外付けとすること でその容量を可変にするこ とができ、 起動時充電電流の大きさの設定を変更する ことができる。
尚、 第 1 、 第 2の実施形態において、 比較器を図 1 又は図 3に示すよ うな回路 構成の比較器と したが、 このよ うな回路構成の比較器に限定されるものでなく 、 例えば、 図 5に示すよ うな回路構成の比較器を用いても良い。 図 5に示す比較器 の構成について、 以下に説明する。 尚、 図 5の比較器において、 図 1 又は図 3の 比較器 1 1 を構成する各素子と同一の目的で使用される素子については、 同一の 記号を付してその詳細な説明は省略する。 図 5の比較器は、 定電流源 3, 4, 5 と、 p n p型 トランジスタ T r l, T r 2 , T r 3 , T r 6 と、 n p n型 トラン ジスタ T r 4, T r 5 とから構成される比較器に、 スィ ッチ 2 (図 1 又は図 3参 照) を介して電源電圧 V cc (図 1 又は図 3参照) がェミ ッタに印加される p n p 型トランジスタ T r l O, T r l l と、 トランジスタ T r 4のべ一ス及びコ レク タがベースに接続された n p n型トランジスタ T r 1 2 と、 トランジスタ T r 5 のベース及びコ レクタがベースに接続された n p n型 トランジスタ T r 1 3 とが 新たに設けられた比較器である。
又、 図 5の比較器は、 図 1 又は図 3に示す比較器 1 1 のよ う に、 トランジスタ T r 4 , T r 5のベース同士が接続されていない。 更に、 トランジスタ T r 1 2, T r 1 3のェミ ッタが接地され、 トランジスタ T r l O, T 1 3のコ レクタ同士 が接続されると と もに、 トランジスタ T r l l , T r 1 2のコ レクタ同士が接続 される。 又、 トランジスタ T r 1 0のベースとコ レクタ力 S トランジスタ T r 1 1 のベースに接続される。 このよ うに、 トランジスタ T r 4 と トランジスタ T r l 2 とが、 トランジスタ T r 5 と トランジスタ T r l 3 とが、 トランジスタ T r l 0 と トランジスタ T r 1 1 とが、 それぞれ、 カ レン ト ミ ラ一回路を構成する。 尚、 図 5に示す比較器は、 図 1 又は図 3に示す比較器 1 1 と同様、 トランジス タ T r l のベースが正相入力、 トランジスタ T r 6が逆相入力となる。 又、 出力 はトランジスタ T r 1 1 , T r 1 2のコ レクタが接続された接続ノー ドであり、 この トランジスタ T r l l , T r 1 2のコ レクタが接続された接続ノー ドに、 ト ランジスタ T r 7 (図 1 又は図 3参照) のべ一スが接続される。
このよ うな比較器において、 トランジスタ T r 1 のベースに与える電圧が トラ ンジスタ T r 6に与える電圧よ り も高く なると、 トランジスタ T r 3に流れるェ ミ ッタ電流が トランジスタ T r 2に流れるェミ ッタ電流よ り も大き く なる。 今、 トランジスタ T r 2に流れるェミ ッタ電流が トランジスタ T r 4に流れるコ レク タ電流と等しく なるので、 トランジスタ T r 4 とカ レン ト ミ ラー回路を構成する トランジスタ T r 1 2のコ レク タ電流も トランジスタ T r 2に流れるェミ ッタ電 流と等しく なる。 又、 トランジスタ T r 3に流れるェミ ッタ電流が トランジスタ T r 5に流れるコ レクタ電流と等しく なるので、 トランジスタ T r 5 とカレン ト ミラー回路を構成する トランジスタ T r 1 3のコレクタ電流も トランジスタ T r 3に流れるェミ ッタ電流と等しく なる。
更に、 トランジスタ T r 1 0 を流れるェミ ッタ電流が トランジスタ T r 1 3の コレクタ電流と等しいため、 トランジスタ T r 1 0及びトランジスタ T r 1 0 と カレン ト ミラ一回路を構成している トランジスタ T r 1 1 には、 トランジスタ T Γ 3のェミ ッタ電流と等しいコ レクタ電流が流れる。 よって、 トランジスタ T r 1 1 を流れるェミ ッタ電流が トランジスタ T r 1 2を流れるコ レクタ電流よ り も 大き く なるので、 図 5の比較器から電流が出力され、 トランジスタ T r 7 (図 1 又は図 3参照) にベース電流が流れる。 産業上の利用可能性
本発明の電源装置によると、 比較器に入力される電圧が徐々に増加されると と もに、 この電圧が所定の電圧を超えるまで基準電圧を遮断するソフ トスター ト回 路が設けられるので、 比較器からの比較出力が急激に変化することが無く 、 比較 器の出力側に容量性の負荷を接続した際に、 この負荷に流れる起動時充電電流を 軽減して比較出力の低下を抑制することができる。 又、 コンデンサを 1 チップの 半導体集積回路装置の外部に接続されるよ う に設けるため、 このコンデンサの容 量を変更することによって、 起動時充電電流の大きさを設定することができる。

Claims

請求の範囲
1. 出力回路からの出力電圧を分圧して得た検出電圧を比較器で基準電圧と比較 し、 該比較器の比較出力によって前記出力回路から出力される検出電圧が前記基 準電圧と等しく なるよ うに制御する電源装置において、
起動時に徐々に増加する電圧を出力すると と もに、 その出力電圧が前記基準電 圧を超える所定の電圧に至るまで前記基準電圧を前記比較器に印加しないよ うに 動作するソフ トスター ト回路を設けたこ とを特徴とする電源装置。
2. 前記比較器が、
第 1 電圧が印加された第 1電流源、 第 2電流源、 及び第 3電流源と、 エミ ッタに前記第 1 電流源が接続され、 ベースに前記基準電圧が印加された第 1 トランジスタ と、
ベースに前記第 1 トランジスタのェミ ッタが接続されると と もに、 ェミ ッタに 前記第 2電流源が接続された第 2 ト ランジスタ と、
ェミ ッタに前記第 2電流源が接続された第 3 トランジスタと、
ェミ ッタに前記第 3電流源と前記第 3 トランジスタのベース とが接続され、 ベ —スに前記出力回路からの出力電圧を分圧した前記検出電圧が与えられる第 4 ト ランジスタとを有し、
前記第 3 ト ラ ンジスタのコ レク タ側から前記比較出力を前記出力回路に出力す ることを特徴とする請求の範囲 1 に記載の電源装置。
3. 前記ソフ トスタ一 ト回路が、
前記第 1電流源と、
前記第 1 ト ラ ンジスタのェミ ッタ と前記第 2 ト ランジスタのベースとの接続ノ ― ドに一端が接続されると と もに、 他端に前記第 2電圧が印加されたコンデンサ と、
から構成されるこ とを特徵とする請求の範囲 2に記載の電源装置。 - -
4. 前記電源装置が、 1 チップの半導体集積回路装置であるこ とを特徴とする請 求の範囲 3に記載の電源装置。
5. 起動時の出力電流が通常の出力電流の 1 0倍以内になるよ うに充電時間が設 定されていることを特徴とする請求の範囲 4に記載の電源装置。
6. 前記電源装置が、 前記コンデンサが外部に設けられると と もに、 前記コンデ ンサ以外の回路が 1 チップの半導体集積回路装置であるこ とを特徴とする請求の 範囲 3に記載の電源装置。
7. 前記比較器が、
コ レク タ とベースに前記第 2 トラ ンジスタのコ レク タが接続されると と もに、 エミ ッタに前記第 2電圧が印加された第 6 トランジスタ と、
前記 3 トランジスタのコ レク タにコ レクタが接続され、 前記第 6 トランジスタ のベースにベースが接続されると と もにェミ ッタに前記第 2電圧が印加された第 7 トランジスタ と、 を有し、
又、 前記電源装置の動作を停止する際に、 前記コンデンサを放電して初期化す るための放電回路を設けたことを特徴とする請求の範囲 3に記載の電源装置。
8. 前記電源装置が、 1 チップの半導体集積回路装置であることを特徴とする請 求の範囲 7に記載の電源装置。
9. 起動時の出力電流が通常の出力電流の 1 0倍以内になるよ うに充電時間が設 定されていることを特徴とする請求の範囲 8 に記載の電源装置。
10. 前記電源装置が、 前記コンデンサが外部に設けられると と もに、 前記コンデ ンサ以外の回路が 1 チップの半導体集積回路装置であることを特徴とする請求の 範囲 7に記載の電源装置。
1 1. 前記ソフ トスター ト回路が、
第 1 電圧が印加された第 4電流源と、
—端が該第 4電流源に接続されると と もに、 他端に前記第 2電圧が印加された コンデンサと、
ェミ ッタに前記第 1 トラ ンジスタのェミ ッタが接続され、 ベースに前記コンデ ンサと前記第 4電流源との接続ノー ドが接続されると と もにコ レク タに前記第 2 電圧が印加された第 5 トラ ンジスタ と、
前記第 1 トランジスタのベースと前記第 5 トランジスタのベースとの間に接続 されて、 前記第 5 トランジスタのベースの電圧を所定の電圧を超えないよ う に制 限するためのク ランプ回路と、
から構成されるこ とを特徴とする請求の範囲 2に記載の電源装置。
12. 前記電源装置が、 1 チップの半導体集積回路装置であるこ とを特徴とする請 求の範囲 1 1 に記載の電源装置。
13. 起動時の出力電流が通常の出力電流の 1 0倍以内になるよ う に充電時間が設 定されていることを特徴とする請求の範囲 1 2に記載の電源装置。
14. 前記電源装置が、 前記コ ンデンサが外部に設けられると と もに、 前記コンデ ンサ以外の回路が 1 チップの半導体集積回路装置であることを特徴とする請求の 範囲 1 1 に記載の電源装置。
15. 前記比較器が、
コ レク タ とベースに前記第 2 トラ ンジスタのコ レク タが接続される と と もに、 エミ ッタに前記第 2電圧が印加された第 6 トランジスタ と、
前記 3 トラ ンジスタのコ レク タにコ レク タが接続され、 前記第 6 トランジスタ のベースにベースが接続されると と もにェミ ッタに前記第 2電圧が印加された第 7 トラ ンジスタ と、 を有し、
又、 前記電源装置の動作を停止する際に、 前記コンデンサを放電して初期化す るための放電回路を設けたことを特徴とする請求項の範囲 1 1 に記載の電源装置。
16. 前記電源装置が、 1 チップの半導体集積回路装置であるこ とを特徴とする請 求の範囲 1 5に記載の電源装置。
17. 起動時の出力電流が通常の出力電流の 1 0倍以内になるよ う に充電時間が設 定されていることを特徴とする請求の範囲 1 6 に記載の電源装置。
18. 前記電源装置が、 前記コンデンサが外部に設けられると と もに、 前記コンデ ンサ以外の回路が 1 チップの半導体集積回路装置であるこ とを特徴とする請求の 範囲 1 5 に記載の電源装置。
19. 前記ソフ トスター ト回路において、 前記コンデンサを放電して初期化すると き、 その放電時間を短縮するためのクランプ回路が設けられたこ とを特徴とする 請求の範囲 1 に記載の電源装置。
PCT/JP2000/004576 1999-07-13 2000-07-07 Source d'alimentation WO2001004721A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP00944360A EP1249749A4 (en) 1999-07-13 2000-07-07 POWER SUPPLY
US09/979,086 US6525517B1 (en) 1999-07-13 2000-07-07 Power supply circuit with a soft starting circuit
CA002374934A CA2374934C (en) 1999-07-13 2000-07-07 Power supply device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19926099 1999-07-13
JP11/199260 1999-07-13
JP2000193756A JP3807901B2 (ja) 1999-07-13 2000-06-28 電源装置
JP2000/193756 2000-06-28

Publications (1)

Publication Number Publication Date
WO2001004721A1 true WO2001004721A1 (fr) 2001-01-18

Family

ID=26511440

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004576 WO2001004721A1 (fr) 1999-07-13 2000-07-07 Source d'alimentation

Country Status (6)

Country Link
US (1) US6525517B1 (ja)
EP (1) EP1249749A4 (ja)
JP (1) JP3807901B2 (ja)
KR (1) KR100722065B1 (ja)
CA (1) CA2374934C (ja)
WO (1) WO2001004721A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742454B2 (ja) * 2001-06-25 2011-08-10 日本テキサス・インスツルメンツ株式会社 レギュレータ回路
JP3821717B2 (ja) 2002-01-22 2006-09-13 シャープ株式会社 直流安定化電源装置
US6664773B1 (en) * 2002-05-23 2003-12-16 Semiconductor Components Industries Llc Voltage mode voltage regulator with current mode start-up
JP3818231B2 (ja) 2002-07-12 2006-09-06 株式会社デンソー 電源回路
US7088078B2 (en) * 2004-06-04 2006-08-08 Astec International Limited Soft-start circuit for power converters
US7095215B2 (en) * 2004-06-04 2006-08-22 Astec International Limited Real-time voltage detection and protection circuit for PFC boost converters
US6965223B1 (en) * 2004-07-06 2005-11-15 National Semiconductor Corporation Method and apparatus to allow rapid adjustment of the reference voltage in a switching regulator
US7638995B2 (en) * 2005-01-18 2009-12-29 Freescale Semiconductor, Inc. Clocked ramp apparatus for voltage regulator softstart and method for softstarting voltage regulators
US7224218B1 (en) * 2005-06-24 2007-05-29 Cirrus Logic, Inc. Pre-charge apparatus and method for controlling startup transients in a capacitively-coupled switching power stage
JP4966592B2 (ja) * 2006-06-09 2012-07-04 ローム株式会社 電源回路
TWI354875B (en) * 2008-02-19 2011-12-21 Realtek Semiconductor Corp Soft start apparatus
TWI384343B (zh) * 2008-09-17 2013-02-01 Green Solution Tech Co Ltd 軟啟動電路
JP5581921B2 (ja) * 2010-09-09 2014-09-03 ミツミ電機株式会社 レギュレータ及びdc/dcコンバータ
JP6008496B2 (ja) * 2011-12-21 2016-10-19 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP5856513B2 (ja) * 2012-03-21 2016-02-09 セイコーインスツル株式会社 ボルテージレギュレータ
JP6180815B2 (ja) * 2013-06-21 2017-08-16 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163803A (ja) * 1992-11-17 1994-06-10 Rohm Co Ltd 電流制限装置
JPH10293617A (ja) * 1997-04-21 1998-11-04 Fukushima Nippon Denki Kk 定電圧電源装置及び突入電流防止回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611154A (en) * 1985-03-28 1986-09-09 Gulf & Western Manufacturing Company Method and apparatus for controlling the operation of a DC load
JPS62144569A (ja) * 1985-12-19 1987-06-27 Fuji Electric Co Ltd Dc−dcコンバ−タの制御回路
JP3405871B2 (ja) * 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
US5698973A (en) * 1996-07-31 1997-12-16 Data General Corporation Soft-start switch with voltage regulation and current limiting
US5844440A (en) * 1996-12-20 1998-12-01 Ericsson, Inc. Circuit for inrush and current limiting
US6188210B1 (en) * 2000-01-13 2001-02-13 Ophir Rf, Inc. Methods and apparatus for soft start and soft turnoff of linear voltage regulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163803A (ja) * 1992-11-17 1994-06-10 Rohm Co Ltd 電流制限装置
JPH10293617A (ja) * 1997-04-21 1998-11-04 Fukushima Nippon Denki Kk 定電圧電源装置及び突入電流防止回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1249749A4 *

Also Published As

Publication number Publication date
EP1249749A4 (en) 2005-07-06
KR100722065B1 (ko) 2007-05-25
US6525517B1 (en) 2003-02-25
KR20020023961A (ko) 2002-03-29
JP2001084044A (ja) 2001-03-30
JP3807901B2 (ja) 2006-08-09
CA2374934C (en) 2007-03-27
EP1249749A1 (en) 2002-10-16
CA2374934A1 (en) 2001-01-18

Similar Documents

Publication Publication Date Title
WO2001004721A1 (fr) Source d&#39;alimentation
JP3818231B2 (ja) 電源回路
JP2004048835A (ja) Dc/dcコンバータ
JPH0637560A (ja) オーディオ増幅器のオンオフ制御回路および増幅回路並びにオーディオ増幅器のオンオフ方法
US6798179B2 (en) Stabilized direct-current power supply device
JPH10201095A (ja) 電源回路
JPH10271680A (ja) 電源回路
JP4315959B2 (ja) 電源装置
JP4315958B2 (ja) 電源装置
JP2003044150A (ja) シリーズレギュレータ
US6806770B2 (en) Operational amplifier
JP2007028726A (ja) 昇圧電源回路及び昇圧方法
JPH10313235A (ja) V/f変換回路
JPH10289024A (ja) 定電圧回路
JP2002049430A (ja) 電源回路
JP2900521B2 (ja) 基準電圧発生回路
TW503609B (en) Electric power source device
JP3823622B2 (ja) 過熱保護回路
JP4412067B2 (ja) 直流電源装置
JP2900684B2 (ja) 定電圧発生回路
JP2001296930A (ja) 電源装置
JP2004509593A (ja) 充電ポンプ回路
JP4712489B2 (ja) ミュート回路
JPH05315903A (ja) パワー制御回路内で使用するメモリ・デバイス
JPH09163718A (ja) リップルフィルタ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 09979086

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2374934

Country of ref document: CA

Ref document number: 2374934

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020017016326

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000944360

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000944360

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000944360

Country of ref document: EP