WO2000059039A1 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
WO2000059039A1
WO2000059039A1 PCT/JP2000/001736 JP0001736W WO0059039A1 WO 2000059039 A1 WO2000059039 A1 WO 2000059039A1 JP 0001736 W JP0001736 W JP 0001736W WO 0059039 A1 WO0059039 A1 WO 0059039A1
Authority
WO
Grant status
Application
Patent type
Prior art keywords
substrate
material
layer
semiconductor
semiconductor layer
Prior art date
Application number
PCT/JP2000/001736
Other languages
English (en)
French (fr)
Inventor
Masashi Kawasaki
Hideo Ohno
Akira Ohtomo
Original Assignee
Japan Science And Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G1/00Methods of preparing compounds of metals not covered by subclasses C01B, C01C, C01D, or C01F, in general
    • C01G1/02Oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/70Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the periodic system than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING STIMULATED EMISSION
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well lasers [SQW-lasers], multiple quantum well lasers [MQW-lasers] or graded index separate confinement heterostructure lasers [GRINSCH-lasers]
    • H01S5/347Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well lasers [SQW-lasers], multiple quantum well lasers [MQW-lasers] or graded index separate confinement heterostructure lasers [GRINSCH-lasers] in AIIBVI compounds, e.g. ZnCdSe- laser

Description

明 細 書 半導体デバイス

技術分野 本発明は、 半導体デバイスに係り、 特に、 II族酸化物又は I II族窒化物を薄膜 材料とし、 これと格子整合性の良い酸化物単結晶を基板とすることで、 高品質の 単結晶薄膜を形成した半導体素子、 及び、 その発光素子及び表面弾性波素子 (S AW、 Surface Acoustic Wave) 等への応用に関する。 背景技術 従来より、 半導体デバイスにおいて、 例えば、 トランジスタとしては、 ァモル ファスシリコンゃ多結晶シリコン等を用いた薄膜トランジスタが用いられている 。 また、 最近、 半導体デバイスを製造するための薄膜材料として、 酸化亜鉛 (Z η θ) 、 注目されており、 紫外光発光素子や透明トランジスタなど、 光 ·電子 デバイスとして既存の応用を置き換えるだけでなく、 全く新しい用途を開拓しつ つある。 現在、 Z n Oを用いた発光素子やトランジスタを作製する際には、 基板 としてはサファイアが用いられる。

また、 従来より、 半導体デバイスを作製するに当たり、 基板上に高品質な薄膜 を形成すること力;、 切望されている。 ここで、 薄膜の結晶性 (コヒーレンシ) の 品質を決定する要因としては、 次のような点がある。

( a ) 結晶粒サイズ

( b ) 格子面間隔のゆらぎ (歪み) (c ) 格子面方向のゆらぎ (配向性、 モザイクネス)

すなわち、 一般に、 高品質な結晶とは、 (a) 結晶粒サイズが大きく、 (b) 格 子面間隔のゆらぎが小さく、 (c) モザイクネスが小さいものである。 発明の開示 しかしながら、 従来のサファイア等を用いた基板では、 薄膜材料である Z nO との格子不整合が 18%程度と大きいものであった。 そのため、 従来の薄膜にお いては、 粒界が存在したり、 モザイクネスが大きくなるなど、 高品質の単結晶薄 膜を形成することが困難であった。 また、 従来、 デバイス性能については、 本来 Z ηθがもつ性能を十分に発揮することができず、 必ずしも最適な基板を作製す ることができなかった。

本発明は、 以上の点に鑑み、 ZnO等の II族酸化物、 又は、 G a N等の III族 窒化物等の薄膜材料と、 格子整合の極めて良い酸化物結晶を基板として使用する ことにより、 薄膜材料の質を飛躍的に向上し、 バルク単結晶に匹敵する高品質の 薄膜を作成し、 特性の優れた半導体デバイスを作成することを目的とする。 また 、 本発明は、 粒界がほとんど無く、 粒サイズが大きく、 格子面間隔のゆらぎも小 さく、 モザイクネスも極めて小さい、 殆ど単結晶に近い高品質の Z nO、 G a N 等の半導体薄膜を形成することを目的とする。

本発明は、 例えば、 S cA lMg〇4 (SCAM) 結晶等が Z n〇に対して格 子不整合が小さいことから (約 0. 1 3%) 、 その基板上にほぼ単結晶の Z ηθ 薄膜を作製することを目的とする。 また、 本発明は、 従来のようなサファイア基 板等を用いた場合に比べて、 電子移動度が高く、 ZnO単結晶に近い、 SCAM 基板上の Z ηθを形成することを目的とする。

また、 本発明は、 透明半導体材料である Z ηθと、 透明高絶縁性の SCAM基 板とを組み合わせることで、 透明な半導体デバイスを作製することができるとと もに、 ヘテロ構造デバイスの性能を著しく向上することを目的とする。

また、 本発明は、 トランジスタ等に適用することで、 スイッチング速度を高速 とすることを目的とする。 また、 本発明は、 電界効果トランジスタ等に適用する ことで、 電界を印加したときの空乏層幅が広がるので、 スイッチング用ゲート電 圧が低くて済むようにすることを目的とする。 また、 本発明は、 発光素子に適用 することで、 発光効率を向上することを目的とする。

本発明は、 電界効果トランジスタやバイポーラトランジスタ、 GaNベースの 窒化物青色レーザを含む発光素子 (LED、 レーザ) 、 表面弾性波素子 (SAW ) 、 センサ等の各種電子デバイスに、 適用することで、 それらの性能を向上させ ることを目的とする。

本発明の第 1の解決手段によると、

LnAB04又は LnA03 (BO) n

(Ln : S c, I n, Lu, Yb, Tm, H o , E r , Y等の希土類元素、 A : F e , G a , A 1、

B : Mn, Co, F e, Zn, C u, Mg , C d)

を基本構造とするいずれかの材料を用いた基板と、

酸化亜鉛 Z n O、 酸化マグネシゥム亜鉛 M g XZ n ^xO 酸化力ドミゥム 亜鉛 C dxZ n ixO、 酸化カドミウム C dO等の II族酸化物、 又は、 窒化ガ リウム G a N、 窒化アルミニウム A 1 N、 窒化インジウム I n N等の III族窒化 物のいずれかの材料を用い、 前記基板上に形成された半導体層と

を備えた半導体デバイスを提供する。

さらに、 本発明は、 発光素子及び SAW等の光 ·電子デバイスへ応用した半導 体デバイスを提供する。 図面の簡単な説明 図 1は本発明に係る半導体デバイスの第 1の実施の形態の断面図。

図 2はチャネル層に用いられる代表的な薄膜材料の一例とその格子定数を表す図。 図 3は LnA B O 4についての格子定数とイオン半径との関係図。

図 4は LnA B O 4を基本構造とする基板材料の一例とその格子定数を表す図。

図 5は LnA O 3 ( B O ) nについての格子定数とイオン半径との関係図。

図 6は本発明に係る半導体デバイスの第 2の実施の形態の断面図。

図 7は酸化亜鉛薄膜及び酸化亜鉛バルク単結晶の電気特性の比較説明図。

図 8は酸化亜鉛薄膜及び酸化亜鉛バルク単結晶の X線逆格子マッビングの比較説 明図。

図 9は X線口ッキングカーブの半値幅の基板温度依存性についての比較説明図。 図 1 0は薄膜表面の平坦さについての比較説明図。

図 1 1は 窒素濃度の基板温度依存性についての比較説明図。

図 1 2は本発明に係る半導体デバイスの第 3の実施の形態の断面図。

図 1 3は本発明に係る半導体デバイスの第 4の実施の形態の断面図。

図 1 4は本発明に係る半導体デバイスの第 5の実施の形態の断面図。

図 1 5は本発明に係る半導体デバイスの第 6の実施の形態の構成図。

発明を実施するための最良の形態

( 1 ) 電解効果トランジスタ (Field Effect Transistor、 F E T )

図 1に、 本発明に係る半導体デバイスの第 1の実施の形態の断面図を示す。 図 1 (A) に示されるように、 第 1の実施の形態の半導体デバイスは、 F E Tに関 するものであり、 チャネル層 (半導体層) 1 1、 ソース 1 2、 ドレイン 1 3、 ゲ ート 1 4、 ゲート絶縁層 1 5、 基板 1 6を備える。 基板 1 6の上には、 チャネル 層 1 1が形成される。 チャネル層 1 1には、 ゲート絶縁層 1 5、 ソース 1 2及び ドレイン 1 3が形成される。 ゲート絶縁層 1 5の上には、 ゲート 1 4が形成され る。

図 1 ( B ) には、 第 1の実施の形態の変形例が示される。 このトランジスタは 、 基板 1 6の上に、 チャネル層 1 1が形成される。 さらに、 チャネル層 1 1には 、 ソース 1 2及びドレイン 1 3がォーミック接合により、 ゲート 1 4がショット キー接合により、 それぞれ形成される。 この例では、 図 1 (A) と比べてゲート 絶縁層 1 5がないため、 ソ一ス 1 2及びドレイン 1 3とゲート 1 4との間は適当 な隙間が設けられる。

以下に、 本発明の主な特徴である各構成要素の材料について説明する。

まず、 チャネル層 1 1は、 F E Tの構造により、 適宜の導電性又は絶縁性の半 導体で形成される。 チャネル層 1 1の材料としては、 周知の半導体材料の他にも 、 例えば、 酸化亜鉛 Z n◦、 酸化マグネシゥム亜鉛 M g x Z n _ x O、 酸化力 ドミゥム亜鉛 C d x Z n ! _ , 0 , 酸化力ドミゥム C d O等の II族酸化物のいず れかを用いることができる。 また、 チャネル層 1 1としては、 窒化ガリウム G a N、 窒化アルミニウム A 1 N、 窒化ィンジゥム I n N I n G a N又は A 1 I n N等の III族窒化物を用いることもできる。 チャネル層 1 1は、 ドープ無し、 純 粋又は純粋に近い薄膜材料を用いる。 なお、 チャネル層 1 1として、 ドープ有り のものを用いても良い。 また、 これらの薄膜材料は、 n形又は p形のいずれの形 でも良い。

図 2に、 チャネル層に用いられる代表的な薄膜材料の一例とその格子定数を表 す図を示す。 一例として、 図示の各材料を対象として説明するが、 これに限定さ れるものではない。

つぎに、 基板 1 6としては、 絶縁性材料が用いられる。 本発明では、 基板 1 6 に、 チャネル層 1 1の格子定数と近い格子定数を持つような、 整合性の良い材料 を用いることで、 質の高いチャネル層 1 1を形成するようにした。 一例として、 チャネル層 1 1に Z η θが用いられた場合、 基板 1 6として、 最も高性能な材料 のひとつとして、 例えば、 酸化亜鉛単結晶又は S c A 1 M g O ^単結晶等を用い ると、 その基板上にチャネル層 1 1又はソース 1 2並びにドレイン 1 3等を高品 質でェピタキシャル成長させることが可能である。

以下に、 チャネル層 1 1に用いられる薄膜材料の格子定数と、 整合性の高い ( 即ち、 その格子定数と近い格子定数を持つ) 基板 6の材料について組合せの例を 説明する。

まず、 チャネル層 1 1の薄膜材料が Z n〇等の II族酸化物の場合を説明する。 例えば、 Z n Oの場合は、 以下のような基板材料を選択することができる。

第 1に、 基板 1 6としては、 例えば、 以下のような LnAB04を基本構造とす る材料 (LnAB04の組成をもち、 かつ、 Y b F e 204構造をもつ結晶群) を 用いることができる。 すなわち、

LnAB 04

ここで、 Ln : S c, I n, Lu, Yb, Tm, Ho, E r, Y等の希土類元素

A : F e , G a , A 1

B : Mn, C o, F e, Z n, C u, Mg, C d

このような基板材料の格子定数は、 約 3. 2〜3. 5Aである。 このような基本 構造をとる材料としては、 例えば、 S c A 1 Mg 04などがある。

図 3に、 LnAB〇4についての格子定数とイオン半径との関係図を示す。 横軸 は、 Ln酸化物の配位数 6のイオン半径であり、 縦軸は、 格子定数である。 図示さ れるように、 格子定数について分析すると、 Lnの元素のイオン半径 (原子の大き さ) 、 大きくなつていくと、 LnAB04の格子定数も増えることがわかる。 ま た、 Z nO、 G a N及び A 1 Nの格子定数が横線 (破線) で図示され、 この格子 定数に近レ、LnA B O 4を基本構造とする酸化物が示される。

また図 4に、 LnAB04を基本構造とする基板材料の一例とその格子定数を表 す図を示す。 これは、 一例として、 比較的小さな格子定数を持つ材料として、 S c A l Mg〇4、 S cA l Zn04、 S cA l Co〇4、 S cA lMn04、 S c Ga Zn〇4、 S c G a M g O 4を示した。 図 2に示したように、 Z n O.の格 子定数は 3. 249Aであるから、 図 6に示されたような基板材料のいずれかを 用いると、 格子定数の整合性が良いものとなる。 なお、 整合性の良い基板材料と しては、 図 3に示されるように、 S cA l Cu〇4、 I nA l Mg04等も挙げ られ、 また、 これらに限定されるものではない。

さらに、 基板 16としては、 Z ηθにマッチさせようとすると、 以下のような Z ηθを添加した酸化物材料も用いることもできる。 一般式で表すと、 以下のよ うな LnA03 (BO) nを基本構造とする材料 (LnA03 (BO) nの組成をも ち、 かつ、 Y b 2F e 307構造をもつ結晶群) を適宜用いることができる。 す なわち、

LnA03 (BO) n

ここで、 Ln : S c, I n, Lu, Yb, Tm, Ho, E r, Y等の希土類元素

A : F e , G a , A 1

B : Mn, C o , F e, Z n, Cu, Mg , C d

このように、 LnAB〇4構造に Z ηθを混入していくと、 Zn〇が格子の隙間 に入ることにより、 Z ηθの格子定数と近い物質を合成することができる。 nを 無限大にすると、 格子定数は、 3. 249 (ZnOの格子定数) に限りなく近づ 図 5に、 LnA03 (BO) nについての格子定数とイオン半径との関係図を示 す。 横軸は、 Ln酸化物の配位数 6のイオン半径であり、 縦軸は、 格子定数である 。 図 3と同様に、 格子定数について分析すると、 Lnの元素のイオン半径 (原子の 大きさ) 力 大きくなつていくと、 LnA〇3 (BO) nの格子定数も増えること がわかる。 また、 ZnO、 G a N及び A 1 Nの格子定数が横線 (破線) で図示さ れ、 この格子定数に近い LriA〇3 (BO) nを基本構造とする酸化物が示される。 図示されるように、 具体的には、 例えば、

S c A 103 (ZnO) n

S c F e 03 (Z nO) n S c G a O 3 (Z n O) n

I n F e 03 (Z n O) n

I n G a O 3 (Z n O) n

I n A 1 O (Z n O) n

Y b A 10¾ (Z ηθ) n

L u A 1 O :i (Z n O) n

等を用いると格子整合性が良い。

さらに、 この中でも、 例えば、 S c A l Z n36、 S cA l Zn47、 S c A 1 Z n 7O10、 又は、 S c Ga Zn36、 S c Ga Z n58、 S cG a Z n7O10、 又は、 S c F e Zn25、 S c F e Zn36、 S c F e Z n 609等の各材料を用いることができる。

第 2に、 チャネル層 1 1の薄膜材料が G a N、 A 1 N等の III族窒化物の場合 を説明する。 例えば、 図 2に示したように、 G a N及び A 1 Nの格子定数は、 そ れぞれ 3. 112A及び 3. 189 Aである。 図 3及び図 4に例示された LnAB 04構造をとる酸化物結晶は、 格子定数が小さくても 3. 2A程度であるから、

G a N及び A 1 Nの格子定数にマッチし得る結晶としては、 例えば、 その中でも 最小の S cA l Mg〇4、 S cA l Z n 04等が挙げられる。

また、 図 3〜図 5に例示した材料の他に、 格子定数が比較的小さく、 Ga N及 び A 1 N等に整合性が良い物質としては、 以下のものが挙げられる。 すなわち、 S c A 1 B e 04

S c BMg 04

S c B B e 04

等である。

また、 上述のような一般式 LnA03 (BO) nにおいて、 Bとして Mgを選択 した材料が整合性が良い。 すなわち、 この基板は、 上述のような酸化物基板材料 に Mg Oを添加したものである。 つぎに、 ゲート絶縁層 1 5としては、 適宜の絶縁性材料が用いられる。 ゲート 絶縁層 1 5は、 チャネル層 1 1の材料と格子マッチングの良い高絶縁性の材料を 用いることができる。 上述のように、 チャネル層 1 1の薄膜材料に応じて、 基板 1 6について格子定数の整合性の良い材料を用いたのと同様に、 適宜の格子整合 性の良い絶縁層 1 5を選択することができる。 例えば、 Z nOをチャネル層 1 1 とした場合、 例えば、 S c A 1 Mg 04等をゲ一ト絶縁層 1 5として用いること ができる。 また、 ゲート絶縁層 1 5としては、 例えば、 1価の価数を取りうる元 素又は V族元素をドープした絶縁性 Z n O等の透明絶縁性材料を用いることもで きる。 1価の価数を取りうる元素としては、 例えば、 I族元素 (L i, N a , Κ , Rb, C s ) 、 Cu, A g, Au等がある。 V族元素としては、 N, P, As , S b, B i等がある。 こうすることで、 両方の層は、 全ての面内の格子定数が 1%以内で一致することになり、 相互にェピタキシャル成長が可能であり、 格子 整合性のよレ、半導体デバイスを得ることができる。

また、 ゲート絶縁層 1 5に、 強誘電性の材料を用いることにより、 トランジス タ自体がメモリ機能を有するようにすることもできる。 強誘電性の材料として、 例えば、 Ζ η ιxL i xO、 Zn ix (L i yMgxy) O等を用いるこ とができる。 なお、 ゲート絶縁層 1 5としては、 例えば、 ガラス、 ビニール、 プ ラスティック等の絶縁体を用いても良い。 ゲート絶縁層 1 5としては、 その他に も、 A 1203, Mg O, C e 02, S i〇2、 等の絶縁性酸化物を用いること ができる。

以上の説明では、 ゲート絶縁層 1 5について述べたが、 他の適宜の絶縁層を形 成する場合にも、 同様の材料を用いることができる。 これにより、 格子整合性の 良レ、半導体デバイスを製造することが可能となる。

また、 ソース 12、 ドレイン 1 3又はゲート 14は、 適宜の電極材料を用いる ことができる。 電極材料としては、 チャネル層 1 1と同じ材料をベースとして、 適宜不純物をドープした又はドープしない導電性材料を用いることができる。 Z ηθ等をベースとする電極としては、 例えば、 III族元素 (B, A l, G a, I n, T 1 ) 、 VII族元素 (F, C 1 , B r, I ) 、 I族元素 (L i, Na, K, Rb, C s ) 、 V族元素 (N, P, A s , S b, B i ) のいずれかをドープした 導電性 Z nO、 又は各種元素をドープしない導電性 Z n〇等が用いられる。 ここ で、 これらの元素をドープする場合、 ドープ量は適宜設定することができる (例 えば、 高濃度に n形をド一プした n"— Z ηθ等を用いることができるが、 これ に限定されない) 。 このようなチャネル層 1 1等と同じ構造 '組成の材料をべ一 スとすることで、 格子定数の整合性の良い高品質な半導体デバイスを作製するこ とができる。 また、 その他に、 例えば、 A l、 Cu等の金属や、 高ドープした半 導体ポリシリコン等を用いることができる。 さらに、 ソース 12、 ドレイン 1 3 又はゲート 14としては、 その他に、 l n 203、 Sn02、 (I n— Sn) O xなどの透明導電体を用いることもできる。

(2) 緩衝層のある基板を備えた FET

図 6に、 本発明に係る半導体デバイスの第 2の実施の形態の断面図を示す。 図 6 (A) に示されるように、 第 2の実施の形態は、 FETに関するものあり、 ソ ース 12、 ドレイン 1 3、 ゲート 14、 ゲート絶縁層 1 5、 チャネル層 1 7、 緩 衝層 18、 基板 1 6を備える。

チャネル層 1 1が、 ド一プしてない純粋な場合又はわずかに不純物がドープさ れた場合には、 図 1のような構成により、 基板 16とチャネル層 1 1の格子定数 の整合性は良いものとなる。 一方、 この第 2の実施の形態は、 チャネル層 1 7に 、 不純物がかなりの量 (例えば、 10〜20%程度等) ドープされたものを用い る場合等について、 さらに格子定数の整合性を高めることができるようにしたも のである。 ここでは、 そのために、 緩衝層 1 8を基板 16とチャネル層 1 7の間 に設けるようにした。

'層 1 7は、 第 1の実施の形態と同様の組成の材料が用いられるが、 こ こでは、 特に、 不純物が比較的大量にドープされたものを用いることができる。 また、 基板 1 6については、 第 1の実施の形態と同様に、 チャネル層 1 7に応じ て、 整合性の高い材料が適宜用いられる。 緩衝層 1 7としては、 II族酸化物又は ΙΠ族窒化物をチャネル層 1 7として用いた場合、 それと同じ組成でドープ量を わずかとした又はドープしない絶縁性材料を用いることができる。 例えば、 チヤ ネル層 1 7として例えば Z ηθを用いた場合、 緩衝層 1 7は、 1価の価数を取り うる元素又は V族元素をわずかにドープした絶縁性 Z n O等の絶縁性材料、 又は ドープしない純粋な絶縁性 Z n〇等の絶縁性半導体を用いることができる。 1価 の価数を取り うる元素としては、 例えば、 I族元素 (L i , Na, K, Rb, C s ) 、 Cu, A g , Au等がある。 V族元素としては、 N, P, A s, S b, B i等がある。 第 2の実施の形態においても、 第 1の実施の形態で説明したように 、 チャネル層 1 7と、 その薄膜材料と同様の組成の材料を用いた緩衝層 18と、 基板 16との各々の材料の組み合わせは、 格子定数の整合性を考慮して適宜のも のを選択することができる。

(3) 半導体デバイスの特性

以下に、 本発明の好適な例として、 第 1の実施の形態のような S c A lMg〇 4基板上形成された Ζ ηθ薄膜と、 従来のようなサファイア基板上に形成された Z ηθ薄膜との特性を比較して説明する。 この例では、 レーザ分子線ェピタキシ 法又はパルスレ一ザ堆積法を用い、 基板温度 300〜1000度で、 Ζ ηΟを形 成したものである。

図 7に、 酸化亜鉛薄膜及び酸化亜鉛バルタ単結晶の電気特性の比較説明図を示 す。 この図では、 S c A lMg〇4基板上及びサファイア基板上 (ひ一 A 120 3基板上) にそれぞれ酸化亜鉛薄膜が形成された場合と、 水熱合成法で作成され た酸化亜鉛バルク単結晶の電気特性が比較される。 電気特性としては、 移動度 μ と、 室温での電子又はキヤリァ濃度を示すドナー濃度 NDとの関係が示される。 なお、 抵抗率 Pと、 移動度 μ及びドナー濃度 NDとの関係は、

β = 1 / ( e μ ND)

となる。 但し、 eは、 電荷素量である。'

Z η θ本来の物性を表すものとして、 バルク単結晶の特性が示される。 バルク Ζ η Ο単結晶は、 移動度が大で、 ドナ一濃度が小さく、 良質の特性をもつ。 この ようなバルク単結晶の特性に近づけることが、 本発明の目標のひとつである。 一 方、 従来のサファイア基板上に Ζ η θを形成した場合は、 移動度が小さく、 ドナ 一濃度が大きい。 これに対し、 本発明の S c A l M g〇4基板上に Ζ η Οを形成 した場合は、 従来と比較して、 移動度が大で、 ドナー濃度が小さく、 Ζ η Οバル ク単結晶に近い良質な特 を得ることができる。 さらに、 この図では、 本発明で はもともと混入されるドナ一濃度が小さいことが示されるので、 ドナー又はァク セプタの添加量を調整することによって、 ドナ一濃度及びァクセプタ濃度の制御 範囲 ·設定範囲が大きくとることができる。 本発明によると、 図示のように、 キ ャリア濃度が 1 0 1 5 c m—3程度、 電子移動度が 6 0〜 7 0 c n^ZV s程度 の薄膜が、 再現性良く形成することができる。 なお、 これらの特性の違いは、 欠 陥、 不純物、 粒界等が原因と考えられる。

そして、 この図から判断されるように、 本発明をトランジスタ等に適用すると 、 スイッチング速度を高速とすることができる。 また、 本発明を電界効果トラン ジスタ等に適用すると、 電界を印加したときの空乏層幅が広がるので、 スィッチ ング用ゲート電圧が低くて済む。 また、 本発明を、 発光素子に適用すると、 発光 効率を向上することができる。

図 8に、 酸化亜鉛薄膜及び酸化亜鉛バルク単結晶の X線逆格子マッビングの比 較説明図を示す。 この図では、 S c A l Mg 04基板上及びサファイア基板上に それぞれ Z n O薄膜が形成された場合と、 水熱合成法で作成された酸化亜鉛バル ク単結晶の作成された Z n O薄膜が形成された場合の X線逆格子マッビングが示 される。 また、 この図では、 z方向の格子定数の逆数 Q z (縦軸) と、 X方向の 格子定数の逆数 Qx (横軸) との逆格子空間が示される。 図示の矢印ような方向 で、 (a) 粒サイズの逆数、 (b) 格子面間隔のゆらぎ、 (c) 格子面方向のゆ らぎ (モザイクネス) 力;、 それぞれ表される。 また、 ここでは、 一例として非対 称回折面として、 Z nO (1 14) についての特性を示すが、 回折面 (1 1 5) 、 (104) 、 (1 05) の各々についても同様な結果を得ることができる。 図示のように、 本発明によると、 従来に比べ、 (a) 粒サイズが大きく、 (b ) 格子面間隔のゆらぎが小さく、 且つ、 (c) 格子面方向のゆらぎ (モザイクネ ス) が小さいことがわかる。 そして、 本発明によると、 従来に比べ、 結晶性が大 幅に改善され、 モザイクネスや粒サイズ等がバルク単結晶と同様な単結晶 Z ηθ 薄膜を得ることができる。 また、 図から、 本発明において、 格子定数がバルタに 近づいたこと、 及び、 回折ピークがシャープになっている点がわかる。

図 9に、 X線口ッキングカーブの半値幅の基板温度依存性についての比較説明 図を示す。 この図では、 S c A 1 Mg 04基板上及びサファイア基板上の Z ηθ について、 半値幅と成膜温度との関係が示される。

一般に、 X線ロッキングカーブの半値幅は、 格子面方向のゆらぎ (モザイクネ ス) 及び粒サイズを表すものである。 すなわち、 本発明は、 X線ロッキングカー ブの半値幅が、 従来例に比べて小さいので、 これらについての特性が良いことが わかる。 例えば、 本発明のように S c A 1 Mg04基板を用いると、 成膜温度が 300 °C程度の低温で作成した Z n O薄膜であっても、 従来のサファイア基板上 に 1000°Cで堆積した薄腠と同程度のモザイクネス及び粒サイズとなり、 非常 に高い結晶性の薄膜を得ることができることがわかる。 一般に、 高い温度で薄膜 を形成すると、 層間に拡散が起こる場合があるが、 本発明は、 これを減少又は防 止することができる。

図 10に、 薄膜表面の平坦さについての比較説明図を示す。 図より、 本発明に よる S c A l Mg04基板上の ZnO薄膜表面は、 従来のサファイア基板上の Z ηθ薄膜表面に比べて、 表面の凹凸が格段に小さいことがわかる (例えば、 精密 な計測によると lZl 00程度) 。 本発明では、 Z nO薄膜表面は、 0. 26 η m (。軸長の1ノ2) 又は 0. 52 nm ( c軸長) のステップと、 表面が原子レ ベルで平坦な薄膜を形成できる。

図 1 1に、 窒素濃度の基板温度依存性についての比較説明図を示す。 この図は 、 本発明の S c A lMg04基板上及び従来のサファイア基板上に窒素ドープし た Z ηθ薄膜を形成した場合について、 窒素濃度と、 成膜温度の関係を示す。 本 発明によると、 従来例に比べ、 窒素ドーピング量が 2倍程度向上する (即ち、 窒 素がドープしゃすい) ことができる。 このことは、 従来と同程度のドーピング量 を得るために、 約 50°C低い成膜温度で、 Z n〇薄膜を形成することができるこ と、 即ち、 ドーピング特性が向上することを表す。 なお、 窒素ドーピング特性は 、 デバイスのァクセプタとしての特性に相当する。

( 3 ' ) 他の FET

図 12に、 本発明に係る半導体デバイスの第 3の実施の形態の断面図を示す。 図 1 2 (A) に示される第 3の実施の形態は、 FETに関するもので、 チヤネノレ 層 21、 ソース 22、 ドレイン 23、 ゲート 24、 ゲート絶縁層 25、 基板 26 を備える。 基板 26の上にソース 22及びドレイン 23が形成される。 これらを 覆うように、 チャネル層 21が形成される。 チャネル層 21には、 さらに、 ゲー ト絶縁層 25が形成される。 ゲート絶縁層 25の上には、 ゲート 24が形成され る。 ここでは、 ゲート 24、 ゲート絶縁層 25及びチャネル層 21が、 MI S構 造となっている。

図 12 (B) は、 第 3の実施の形態の変形であり、 図 1 2 (A) に示されたも のとは、 ゲート絶縁層 25が形成されておらず、 ゲート 24とチャネル層 21と がショットキー接合の構造となっている。 図 1 2 (A) のようにゲート絶縁層 2 5を有する場合は、 ゲートの印加電圧の制限が少ない。 これに対し、 図 1 2 (B ) のようにゲート絶縁層 25を有しない場合は、 ゲート一ソース間及びゲート一 ドレイン間の絶縁耐圧が低くなる。 また、 この場合は、 製造プロセスは簡単とな る。

これらの構成においても、 第 1及び第 2の実施の形態で説明したように、 チヤ ネル層 2 1又はソース 2 2、 ドレイン 2 3の薄膜材料と、 基板 2 6又はゲート絶 縁層 2 5の材料とは、 両者の格子定数が整合するように、 適宜の組み合わせを用 いることができる。

図 1 3に、 本発明に係る半導体デバイスの第 4の実施の形態の断面図を示す。 第 4の実施の形態は、 F E Tに関するものであり、 チャネル層 3 1、 ソース 3 2 、 ドレイン 3 3、 ゲート 3 4、 ゲート絶縁層 3 5、 基板 3 6を備える。 基板 3 6 の上にチャネル層 3 1が形成される。 チャネル層 3 1には、 ゲート絶縁層 3 5が 形成され、 ゲート絶縁層 3 5の上には、 ゲート 3 4が形成される。 ソース 3 2及 びドレイン 3 3は、 例えば、 ゲート絶縁層 3 5をマスクとする拡散又はイオン注 入等により、 形成されることができる。 また、 この実施例の変形としてゲート 3

4のサイズを適宜設定することにより、 ゲート絶縁層 3 5を省略することもでき る。

これらの構成においても、 第 1及び第 2の実施の形態で説明したように、 チヤ ネル層 2 1の薄膜材料と、 基板 2 6又はゲート絶縁層 3 5との材料は、 両者の格 子定数が整合するように、 適宜の組み合わせを用いることができる。 さらに、 第 2の実施の形態で説明したように、 チャネル層 3 1の薄膜材料及び不純物のドー ビング量に応じて、 チャネル層 3 1と基板 3 6との間には、 緩衝層をさらに備え ることができる。

なお、 上述の第 3及び第 4の実施の形態において、 特に言及してない場合、 各 構成要素の材料は、 第 1の及び第 2の実施の形態で説明したものと同様の物質を 用いることができる。

( 4 ) 発光素子 図 14に、 本発明に係る半導体デバイスの第 5の実施の形態の断面図を示す。 この実施の形態は、 レーザダイオード等の発光素子に関するもので、 発光層 4 1 、 p形半導体層 42、 n形半導体層 43、 第 1及び第 2の電極 45及び電極 46 、 基板 47を備える。

発光層 41は、 p形半導体 42と n形半導体 43に挟まれており、 例えば、 ド 一ビングしてない Z ηθを用いたり、 (Mg, Z n) O及び Z nOの極薄い厚さ の多層膜で構成することができる。 この場合、 Z ηθは井戸層と呼ばれ、 (Mg , Z n) 0層はバリア層と呼ばれるものである。 また、 井戸層のバンドギャップ よりバリア層のバンドギヤップが大きいものが用いられる。 発光層 41の他の材 料例としては、 (Zn, C d) 〇及び ZnOの多層構造、 (M g , Zn) O及び (Z n, C d) Oの多層構造等を用いることができる。 さらに、 発光層 41とし ては、 多層反射膜や、 ダブルへテロ構造、 面発光レーザ構造など、 適宜の構成を 採用して組み合わせることもできる。

これら P形半導体 42及び n形半導体 43の材料のベースとしては、 第 1の実 施の形態で述べた各材料を適宜用いることができる。 p形半導体 42としては、 例えば、 p形 Z ηθ等の II族酸化物又は p形 G a N、 A 1 N、 I nGaN、 A 1 I nN等の III族窒化物が使用される。 p形 ZnOの場合は、 例えば、 I族元素 (L i , Na, K, Rb, C s ) 、 V族元素 (N, P, A s, S b, B i ) をド ープした ZnOである。 また、 n形半導体 43としては、 例えば、 n形 Z nO等 の II族酸化物又は n形 G a N、 A 1 N等の III族窒化物が使用される。 n形 Zn Oの場合は、 例えば、 III族元素 (B, A 1 , Ga, I n, T 1 ) 、 VII族元素 ( F, C I , B r, I) をドープした Z nOである。 これらの各元素のドープ量は 、 素子の寸法、 厚さ、 集積度、 性能等に応じて適宜の量とすることができる。 第 2の電極 (n型電極) 46の材料は、 例えば、 第 1の実施の形態で説明した、 ソ —ス 1 2、 ドレイン 1 3又はゲート 14の材料と同様のものが用いられる。 第 1 の電極 (P型電極) 45としては、 例えば、 Au、 P t、 N i /T i (多層構造 ) 等によるォーミック電極が用いられる。

これらの構成においても、 第 1の実施の形態で説明したように、 n形半導体層 4 3 (基板 4 7に接合される半導体層が p形のときは p形半導体層) の薄膜材料 と、 基板 4 7の材料は、 両者の格子定数が整合するように、 適宜の組み合わせを 用いることができる。 さらに、 第 2の実施の形態で説明したように、 n形半導体 層 4 3の薄膜材料及び不純物のドーピング量に応じて、 n形半導体層 4 3と基板 4 7との間に、 緩衝層をさらに備えることができる。 なお、 p形半導体 4 2、 n 形半導体 4 3、 発光層 4 1、 基板 4 7の全て又は一部に格子整合の良い材料の組 合せを用いることで、 高品質の半導体デバイスを製造することができる。

なお、 上述の第 5の実施の形態において、 特に言及してない場合、 各構成要素 の材料は、 第 1の及び第 2の実施の形態で説明したものと同様の物質を用いるこ とができる。 また、 透明な半導体を用いると、 発光層から図の上面又は下面に向 けても光を出射することができ、 本発明を、 面発光レーザやエレク ト口ルミネセ ンス素子等の発光素子等に多様に応用することができる。

( 5 ) 表面弾性波素子 S AW (Surface Acousti c Wave)

図 1 5に、 本発明に係る半導体デバイスの第 6の実施の形態の構成図を示す。 図 1 5 (A) には、 S AWの斜視図を、 図 1 5 ( B ) には、 その B— B ' 断面図 をそれぞれ示す。

S AWは、 基板 1 1 1、 半導体層 1 1 2、 入力電極 1 1 3及び出力電極 1 1 4 を備える。 S AWは、 入力電極 1 1 3から、 高周波信号が入力されると、 S AW のフィルタ特性により、 適宜の信号が出力電極 1 1 4から出力される半導体デバ イスである。

半導体層 1 1 2は、 絶縁性半導体であり、 ベースとしては、 第 1の実施の形態 で述べた各材料を適宜用いることができる。 半導体層 1 1 2としては、 例えば、 ドーピングしない又は I族元素又は I I I族元素をドーピングした絶縁性 Z n O を用いることができる。 なお、 粒界を押さえるために不純物として、 例えば、 II Id遷移金属 (C o , N i等) を少し添カ卩してもよい。

これらの構成においても、 第 1及び第 2の実施の形態で説明したように、 半導 体層 1 1 2の薄膜材料と、 基板 1 1 1、 入力電極 1 1 3、 出力電極 1 1 4の材料 とは、 両者の格子定数が整合するように、 適宜の組み合わせを用いることができ る。

( 6 ) その他の応用

本発明は、 各層の面が極めて平坦に形成することができるので、 積層形半導体 デバイスに適用する際に、 非常に有効である。 その際、 各層と接合する層との格 子定数の整合性を考慮して、 上述の材料を適宜選択して積層することができる。 さらに、 複数の種類のトランジスタを選択して混合して積層しても良い。

本発明は、 S AWの他、 光導波路、 回折格子等の光集積回路、 光デバイスに適 用することもできる。 また、 本発明は、 バリスタ、 湿度センサ、 温度センサ、 ガ スセンサ等の各種センサに応用することもできる。 また、 本発明は、 メモリにも 、 応用することができる。 なお、 メモリに応用する際は、 トランジスタ及びコン デンサをマトリクス状に配列し、 各コンデンサを各トランジスタで駆動すること により、 メモリデバイスを実現することができる。 また、 本発明は、 トランジス タ、 発光素子、 コンデンサ等の適宜の素子を同一基板に作成することができる。 その他、 高品質の結晶が形成されることで、 幅広い分野での半導体デバイスへの 応用が可能である。

なお、 半導体デバイス及び各層の大きさ、 厚さ、 寸法、 などは、 用途やプロセ ス等に応じて適宜設計することができる。 ドープ量は、 製造プロセス、 デバイス 性能等、 必要に応じて適宜設定することができる。

また、 n形半導体、 p形半導体、 導電性材料及び絶縁性材料として、 半導体を

Z η θをベースとして各元素をドープする例を述べたが、 これに限られるもので はない。 また、 第 1及び第 2の実施の形態では、 基板上にチャネル層が形成され る場合について説明したが、 その他の実施の形態でも示されるように、 基板上に は、 チャネル層以外にも、 絶縁性若しくは導電性の半導体層、 ドープ無し若しく は有りの半導体層、 又は、 n形若しくは p形の半導体層を適宜形成することがで さる。

産業上の利用可能性 本発明によると、 Z nO等の II族酸化物、 又は、 G a N等の III族窒化物等の 薄膜材料と、 格子整合の極めて良い酸化物結晶を基板として使用したことにより 、 薄膜材料の質を飛躍的に向上し、 バルク単結晶に匹敵する高品質の薄膜を作成 し、 特性の優れた半導体デバイスを作成することができる。 また、 本発明による と、 粒界がほとんど無く、 粒サイズが大きく、 格子面間隔のゆらぎも小さく、 モ ザイクネスも極めて小さい、 殆ど単結晶に近い高品質の Z nO、 GaN等の半導 体薄膜を形成することができる。

本発明によると、 例えば、 S cA lMg〇4 (SCAM) 結晶等が Zn〇に対 して格子不整合が小さいことから (約 0. 13%) 、 その基板上にほぼ単結晶の ZnO薄膜を作製することができる。 また、 本発明によると、 従来のようなサフ アイァ基板等を用いた場合に比べて、 5〇 1^基板上の211〇は、 電子移動度が 高く、 Z ηθ単結晶に近いものとすることができる。

また、 本発明によると、 透明半導体材料である Z ηθと、 透明高絶縁性の SC AM基板とを組み合わせることで、 透明な半導体デバイスを作製することができ るとともに、 ヘテロ構造デバイスの性能を著しく向上することができる。 さらに 、 FET等における各電極材料、 絶縁層等の適宜のものの一部又は全部について 、 透明な材料を用いるようにしても良い。

また、 本発明をトランジスタ等に適用すると、 スイッチング速度を高速とする ことができる。 また、 本発明を電界効果トランジスタ等に適用すると、 電界を印 加したときの空乏層幅が広がるので、 スィツチング用ゲート電圧が低くて済む。 また、 本発明を、 発光素子に適用すると、 発光効率を向上することができる。 本発明によると、 電界効果トランジスタやバイポーラトランジスタ、 G a Nベ ースの窒化物青色レーザを含む発光素子 (L E D、 レーザ) 、 表面弾性波素子 ( S AW) 、 センサ等の各種電子デバイスに、 適用することができ、 それらの性能 を向上させることができる。

Claims

請 求 の 範 囲
1. し1八804又は1^ 03 (BO) n
(Ln : S c , I n, L u, Yb, Tm, Ho, E r, Y等の希土類元素、 A : F e, Ga, A l、
B : Mn, C o, F e , Z n, Cu, Mg, C d)
を基本構造とするレ、ずれかの材料を用いた基板と、
酸化亜鉛 Z n O、 酸化マグネシゥム亜鉛 M g x Z n!— x O、 酸化力ドミゥム 亜鉛 C d XZ n !_xO, 酸化力 'ドミゥム C dO等の II族酸化物のいずれかの材 料を用い、 前記基板上に形成された半導体層と
を備えた半導体デバイス。
2. 前記基板の材料として、
S cA l Mg04、 S cA l Zn〇4、 S cA l Co04、 S c A lMn04、 S c G a Z n〇4、 S c GaMg04、 又は、
S cA l Z n36、 S cA l Zn407、 S cA l 又は、
S c Ga Z n 306、 S cGa Zn58、 S cGa Zn7O10、 又は、
S c F e Z n 205、 S c F e Zn36、 S c F e Z n 6 O 9のいずれかを用 レ、、
前記半導体層の材料として、 ZnOを用いたことを特徴とする請求項 1に記載 の半導体デバイス。
3. 前記基板の材料として、
S c A 103 (Z n O) n、 S c F e 03 (Z n O) n、 S c G a 03 (Z nO ) n、 I n F e 03 (ZnO) n、 I n G a Oa (Z nO) n、 I n A 103 ( Z nO) n、 Y b A 103 (ZnO) n又は LuA 103 (Z nO) nのいずれ かを用い、
前記半導体層の材料として、 Z ηθを用いたことを特徴とする請求項 1に記載 の半導体デバイス。
4. S c A l B e〇4、 S c BM g O 4又は S c B B e O 4、 又は、 1 ηΑ03 ( MgO) „ (ここで、 A : F e, G a , A 1 ) を基本構造とするいずれかの材料 を用いた基板と、
G a N、 A 1 N、 I n G a N又は A 1 I n Nのいずれかの材料を用い、 前記基 板上に形成された半導体層と
を備えた半導体デバイス。
5. 前記基板と前記半導体層との間に、 さらに、 前記半導体層と同じ組成又は構造 の材料をベースとして不純物をわずかにド一プした又はドープしない絶縁性材料 を用いた緩衝層をさらに備えたことを特徴とする請求項 1乃至 4のいずれかに記 載の半導体デバイス。
6. 前記半導体層として Z ηθを用い、
前記緩衝層として、 1価の価数を取りうる元素又は V族元素をわずかにドープ した絶縁性 Z n O等の絶縁性材料、 又はドープしない純粋な絶縁性 Z n O等の絶 縁性半導体を用いたことを特徴とする請求項 5に記載の半導体デバイス。
7. 前記基板と同じ基本構造の材料を用いた絶縁層をさらに備えたことを特徴とす る請求項 1乃至 6のいずれかに記載の半導体デバイス。
8. 前記半導体層と同じ組成又は構造の材料をベースとして用い、 前記半導体層上 に形成された発光層と、 前記半導体層と同じ組成又は構造の材料をベースとして用い、 前記発光層上に 形成され、 前記半導体層と異なるチヤネルの第 2の半導体層と
をさらに備えたことを特徴とする請求項 1乃至 7のいずれかに記載の半導体デバ イス。
9. 前記発光層は、 (Mg, Z n) O及び ZnOの多層構造、 (Z n, C d) O及 び Z nOの多層構造、 又は、 (Mg, Z n) O及び (Z n, Cd) Oの多層構造 のいずれかを用いたことを特徴とする請求項 8に記載の半導体デバイス。
10. 前記半導体層は絶縁性半導体であり、
前記半導体層上に形成された入力電極及び出力電極とをさらに備え、
フィルタ特性を有することを特徴とする請求項 1乃至 7のいずれかに記載の半 導体デバィス。
PCT/JP2000/001736 1999-03-25 2000-03-22 Semiconductor device WO2000059039A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11/82043 1999-03-25
JP8204399A JP3423896B2 (ja) 1999-03-25 1999-03-25 半導体デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09926186 US6878962B1 (en) 1999-03-25 2000-03-22 Semiconductor device
KR20017011850A KR100436651B1 (ko) 1999-03-25 2000-03-22 반도체 소자
EP20000911272 EP1172858A4 (en) 1999-03-25 2000-03-22 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2000059039A1 true true WO2000059039A1 (en) 2000-10-05

Family

ID=13763501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/001736 WO2000059039A1 (en) 1999-03-25 2000-03-22 Semiconductor device

Country Status (5)

Country Link
US (1) US6878962B1 (ja)
EP (1) EP1172858A4 (ja)
JP (1) JP3423896B2 (ja)
KR (1) KR100436651B1 (ja)
WO (1) WO2000059039A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056392A1 (en) * 2001-01-05 2002-07-18 Japan Science And Technology Corporation Optical semiconductor element utilizing optical transition between zno heterostructure sub-bands
WO2003061020A1 (en) * 2002-01-04 2003-07-24 Rutgers, The State University Of New Jersey SCHOTTKY DIODE WITH SILVER LAYER CONTACTING THE ZnO AND MgxZn1-xO FILMS

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
US20050163704A1 (en) * 2004-01-23 2005-07-28 Ovonic Battery Company Base-facilitated production of hydrogen from biomass
JP4090716B2 (ja) 2001-09-10 2008-05-28 シャープ株式会社 薄膜トランジスタおよびマトリクス表示装置
JP2003110142A (ja) * 2001-09-28 2003-04-11 Masashi Kawasaki 酸化物半導体発光素子およびその製造方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 裕道 太田 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP3913756B2 (ja) 2002-05-22 2007-05-09 シャープ株式会社 半導体装置およびそれを用いる表示装置
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4271475B2 (ja) 2003-03-31 2009-06-03 株式会社ワコー 力検出装置
WO2004090202A1 (ja) * 2003-04-03 2004-10-21 Mitsubishi Chemical Corporation 酸化亜鉛単結晶
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4210748B2 (ja) * 2003-08-27 2009-01-21 独立行政法人物質・材料研究機構 酸化亜鉛基積層構造体
US20050062134A1 (en) * 2003-09-18 2005-03-24 Industrial Technology Research Institute Compound semiconductor material and method for forming an active layer of a thin film transistor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4698160B2 (ja) * 2004-03-26 2011-06-08 株式会社リコー 縦型トランジスタおよび発光素子
US7566908B2 (en) * 2004-11-29 2009-07-28 Yongsheng Zhao Gan-based and ZnO-based LED
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
US7541626B2 (en) * 2005-03-28 2009-06-02 Massachusetts Institute Of Technology High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
CN101309864B (zh) * 2005-11-18 2012-06-27 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
JP5015473B2 (ja) * 2006-02-15 2012-08-29 カシオ計算機株式会社 薄膜トランジスタアレイ及びその製法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
CN101681925B (zh) 2007-06-19 2011-11-30 三星电子株式会社 氧化物半导体及包含该氧化物半导体的薄膜晶体管
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US8187976B2 (en) * 2009-08-26 2012-05-29 Indian Institute Of Technology Madras Stable P-type semiconducting behaviour in Li and Ni codoped ZnO
CN102656683B (zh) 2009-12-11 2015-02-11 株式会社半导体能源研究所 半导体装置
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5368397B2 (ja) * 2010-09-07 2013-12-18 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102761057B (zh) * 2011-04-26 2015-12-09 中国科学院福建物质结构研究所 一种腔内倍频780纳米固体激光器
KR20120139560A (ko) * 2011-06-16 2012-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130032067A (ko) 2011-09-22 2013-04-01 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
US20130126868A1 (en) * 2011-11-18 2013-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
CN102569486B (zh) * 2012-01-17 2014-07-09 河南大学 一种肖特基栅场效应紫外探测器及其制备方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
KR20140012507A (ko) 2012-07-20 2014-02-03 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR20140014546A (ko) 2012-07-24 2014-02-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP2866232B1 (en) 2012-09-18 2018-03-07 LG Chem, Ltd. Transparent conducting film and preparation method thereof
WO2015029071A8 (en) * 2013-08-30 2015-04-09 Council Of Scientific And Industrial Research Water splitting activity of layered oxides
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
EP0863555A2 (en) * 1997-03-07 1998-09-09 Japan Science and Technology Corporation Optical semiconductor element and fabricating method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP2996928B2 (ja) 1997-03-07 2000-01-11 科学技術振興事業団 光半導体素子及びその製造方法
JP3380422B2 (ja) 1997-03-25 2003-02-24 科学技術振興事業団 Ii族−酸化物を含む光半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
EP0863555A2 (en) * 1997-03-07 1998-09-09 Japan Science and Technology Corporation Optical semiconductor element and fabricating method therefor

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KIMIZUKA, N. & MOHRI, T.: "Structual Classification of RAQ3(MO)n Compounds(R=Sc,In, Yor Lanthanides; A=Fe(III), Ga, Cr, or A1; M=D ivalent Cation; n=1-11", JOURNAL OF SOLID-STATE CHEMISTRY, vol. 78, 1989, pages 98 - 107, XP002929036 *
KIMIZUKA, N. ET. AL.: "Homologous Compounds, InFeO3(ZnO)m(m=1-9)", JOURNAL OF SOLID-STATE CHEMISTRY, vol. 74, 1989, pages 98 - 109, XP002929037 *
KOIKE, J. ET. AL.: "Quasi-Microwave Band Longitudinally Coupled Surface Acoustic Wave Resonator Filters Using ZnO/Sapphire Substrate", JPN. J. APPL. PHYS. PART 1, vol. 34, no. 5B, 1995, pages 2678 - 2682, XP002929038 *
OHTOMO A. ET. AL.: "Single Crystalline ZnO Films Grown on Lattice-matched ScA1MgO4(0001) Substrates", APPL. PHYS. LETT., vol. 75, no. 17, 1999, pages 2635 - 2637, XP002929039 *
See also references of EP1172858A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056392A1 (en) * 2001-01-05 2002-07-18 Japan Science And Technology Corporation Optical semiconductor element utilizing optical transition between zno heterostructure sub-bands
US6812483B2 (en) 2001-01-05 2004-11-02 Japan Science And Technology Agency Optical semiconductor element utilizing optical transition between ZnO heterostructure sub-bands
WO2003061020A1 (en) * 2002-01-04 2003-07-24 Rutgers, The State University Of New Jersey SCHOTTKY DIODE WITH SILVER LAYER CONTACTING THE ZnO AND MgxZn1-xO FILMS
US6846731B2 (en) 2002-01-04 2005-01-25 Rutgers, The State University Of New Jersey Schottky diode with silver layer contacting the ZnO and MgxZn1-xO films
US7400030B2 (en) 2002-01-04 2008-07-15 Rutgers, The State University Of New Jersey Schottky diode with silver layer contacting the ZnO and MgxZn1−xO films

Also Published As

Publication number Publication date Type
KR100436651B1 (ko) 2004-06-22 grant
JP3423896B2 (ja) 2003-07-07 grant
EP1172858A4 (en) 2005-08-03 application
EP1172858A1 (en) 2002-01-16 application
KR20020007334A (ko) 2002-01-26 application
US6878962B1 (en) 2005-04-12 grant
JP2000277534A (ja) 2000-10-06 application

Similar Documents

Publication Publication Date Title
Choi et al. Recent advances in ZnO-based light-emitting diodes
Ohta et al. Transparent oxide optoelectronics
US7091561B2 (en) Field effect transistor and method of manufacturing the same
US20070194379A1 (en) Amorphous Oxide And Thin Film Transistor
US7323356B2 (en) LnCuO(S,Se,Te)monocrystalline thin film, its manufacturing method, and optical device or electronic device using the monocrystalline thin film
US20090008638A1 (en) Oxide semiconductor, thin film transistor including the same and method of manufacturing a thin film transistor
US7351993B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7061014B2 (en) Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6943381B2 (en) III-nitride light-emitting devices with improved high-current efficiency
US20050163692A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US20090174012A1 (en) Field Effect Transistor
Ellmer Electrical properties
US6998333B2 (en) Method for making nanoscale wires and gaps for switches and transistors
Malashevich et al. First-principles study of polarization in Zn 1− x Mg x O
WO2003098699A1 (fr) Dispositif semiconducteur et afficheur comprenant ce dispositif
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2007096126A (ja) トランジスタおよび電子デバイス
JP2000244072A (ja) 窒化物半導体素子
KR20070090182A (ko) 비정질 산화물 및 전계 효과 트랜지스터
CN1445821A (zh) ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP2003046081A (ja) 半導体素子
JP2007073698A (ja) トランジスタ
JP2010171394A (ja) 論理回路及び半導体装置
US20060237711A1 (en) Field-effect transistor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB NL

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000911272

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020017011850

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09926186

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000911272

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017011850

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020017011850

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 2000911272

Country of ref document: EP