WO1983001344A1 - Thin layered electronic circuit and manufacturing method thereof - Google Patents
Thin layered electronic circuit and manufacturing method thereof Download PDFInfo
- Publication number
- WO1983001344A1 WO1983001344A1 PCT/DE1982/000195 DE8200195W WO8301344A1 WO 1983001344 A1 WO1983001344 A1 WO 1983001344A1 DE 8200195 W DE8200195 W DE 8200195W WO 8301344 A1 WO8301344 A1 WO 8301344A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- pattern
- gold
- solderable
- galvanically
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0505—Double exposure of the same photosensitive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Definitions
- the invention is based on an electronic thin-film circuit according to the preamble of the main claim. From DE-OS 29 06 813 an electronic thin film circuit of this type is already known.
- the soft solder layer can only increase the track conductivity to a sufficient extent if the tracks are relatively wide. In the case of finely structured conductor tracks, however, the specific resistance of the soft solder is not sufficient for this. There are also difficulties in applying the soft solder.
- the soft solder layer in the area of the connection contacts is also only suitable for attaching hybrid modules which are to be built into the circuit in the reflow soldering process. Semiconductor elements that are not provided with a housing, on the other hand, cannot be introduced into the circuit using the soft solder layer. Such semiconductor elements and their bond wires cannot be attached without difficulty even at the points not covered with soft solder, where the solderable and galvanically reinforceable metal layer is exposed.
- the thin-film circuit according to the invention with the characterizing features of the main claim has the advantage that the path conductivity is increased by the applied gold layer to a sufficient extent in finely structured conductor tracks and that the possibility is also created, even semiconductor elements that are not provided with a housing in the To accommodate hybrid circuit. These are then applied to the gold-plated connection areas using conductive adhesive. With the help of the bond technology, the electrical contact between internal semiconductor metallization and external, gold-reinforced hybrid circuit metallization is then produced.
- FIG. 1 shows a section of an electronic thin-film circuit according to the invention in plan view
- FIG. 2 shows a section along the line AA 'in FIG. 1
- FIGS. 3a to 3d show the electronic thin-film circuit according to FIGS. 1 and 2 being manufactured
- 4 shows a sectional illustration to illustrate the effect of the application of an additional thin photoresist layer after the application of the gold layer.
- a resistance layer 2 which can consist of tantalum oxynitride, is applied, which partially covers the substrate plate 1 and forms a first pattern M 1 and a second pattern M 2 .
- the first pattern M 1 defines conductor tracks and / or connection contacts, while the second pattern M 2 defines circuit elements of the electronic thin-film circuit.
- a solderable and galvanically reinforceable metal layer 3 is arranged above the resistance layer 2, which can consist of Hickel, wherein an intermediate layer acting as a diffusion barrier can optionally be arranged between the resistance layer 2 and the solderable and galvanically reinforceable metal layer 3.
- Such an intermediate layer can be formed and produced, for example, in the manner described in DE-OS 29 06 813.
- a soft solder layer 8 is applied to parts of the solderable and galvanically reinforceable metal layer 3 within the first pattern M 1 to form conductor tracks and / or connecting contacts reinforced with soft solder.
- gold layers 6, 61 are applied within the first pattern M 1 to form gold-reinforced conductor tracks and / or connecting contacts.
- a narrow transition zone 64 is provided, which contains both gold and soft solder and produces a low-resistance contact between the two adjoining layers 8, 61.
- a bond wire is attached to the gold layer 6 at 63.
- 22 denotes that part of the resistance layer 2 which forms a resistance element of the electronic thin-layer circuit and is not covered with further metallization layers. This part 22 of the resistance layer 2 forms the second pattern M 2 .
- Soft solder layer 8 in FIG. 1 is a capacitor at 100 and a comb electrode is soldered at 101.
- FIGS. 3a to 3d in conjunction with FIG. 4, show the electronic thin-film circuit being manufactured according to the invention.
- a continuous resistance layer 2 was first applied to the substrate plate 1 and a continuous, solderable and galvanically reinforceable metal layer 3 was applied to this resistance layer 2.
- a photoresist layer 4 has been applied to the solderable and galvanically reinforceable metal layer 3.
- the photoresist layer 4 has been exposed with the help of the exposure mask 5 at points 41 and developed away, so that the gold layers 6, 61 could be electrodeposited at the exposed positions of the metal layer 3.
- the thickness of the gold layers can be adapted to their task; If only bonding is required, a gold layer with 1 ⁇ m layer plank is sufficient.
- the gold layer is also to increase the conductivity of conductor tracks that are very narrow for reasons of space, then a gold layer thickness of 2 to 6 ⁇ m is required, depending on the track width of 200 to 20 ⁇ m. Such narrow conductor tracks cannot be produced with sufficient conductivity in soldering technology.
- the exposure mask 51 was designed in such a way that on all Gold edges remain a paint web 43 overlapping the gold layer and the metal layer 3. Since, in the case of certain etching agents, the presence of gold during the etching process can cause a long extension of the etching times by passivation of the layers 2, 3 to be etched, the gold layer can be coated with an additional thin photoresist layer (44 in FIG. 4) before the photomask 5 1 is exposed ) are covered, e.g. B.
- lacquer beads 46 provide additional security against penetration of the etchants for the contact layer etching and the resistance layer etching along the gold lacquer edge.
- the additional lacquer covering of the gold layer 6, 61 can become imperative if, due to the lengthening of the contact metallization etching due to the presence of gold, the metal view 3 also on the lacquer edges of the resistance tracks 45 and thus in the selective resistance etchant also underestimates the resistance layer 2 because the metal layer 3 is an etching mask for the resistance layer 2.
- the photomask 52 is used to expose the circuit parts from which the resistors 22 are generated by selective etching of the metal layer 3.
- the photoresist areas 48 of the photoresist layer 4 have been developed away after the exposure.
- the remaining photoresist layer 4 is removed after the selective resistance etching.
- the gold areas are protected from tinning in the immersion bath, the gold covering 71 not covering part 64 of the gold layer 6 1 at the points where there is direct contact between solder and gold, which then is covered dissolves in the solder so that the desired low-resistance contact is created.
- the anti-soldering layer washed off, the circuits isolated, semiconductor components bonded in, which is indicated by the bonding wire 63, and the other components together with the connecting comb in the reflow process soldered.
- the invention is not limited to the exemplary embodiment described with reference to the drawing.
- materials other than those specified can be used for the resistance layer 2 and for the solderable and galvanically reinforceable metal layer 3.
- valve metal or a valve metal nitride or a valve metal oxynitride can be used for the resistance layer 2, but also nickel-chromium or manganine.
- solderable and galvanically reinforceable metal layer 3 for example, a three-layer system can be used instead of the nickel layers, which consists of the layer sequence copper-iron-copper or copper-nickel-copper or copper-cobalt-copper.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
The thin layered electronic circuit comprises a substrate (1) of insulating material and a resistive layer (2) partially coveringthe substrate. The resistive layer (2) forms a first pattern (M1) defining conductor tracks and/or connection contacts, and a second pattern (M2) which defines circuit elements of the thin layered electronic circuit. In the first pattern (M1) there is arranged, on top of the resistive layer (2) a metal layer (3) which is brazable and maybe reinforced by galvanizing. On a portion of said metal layer (3), inside the first pattern (M1), there is applied a soft brazing layer (8) for the formation of conducting tracks and/or connection contacts reinforced by soft brazing. On the other portion of the metal layer (3) which is not covered with soft brazing, there is applied a gold layer (6, 61) inside the first pattern (M1) for deformation of conducting tracks and/or connection contacts reinforced by gold. On the gold layer (6), a connection wire (63) is fixed.
Description
Elektronische Dünnschichtschaltung und deren Herstellungsverfahren Electronic thin film circuit and its manufacturing process
Stand der TechnikState of the art
Die Erfindung geht aus von einer elektronischen Dünnschichtschaltung nach der Gattung des Hauptanspruchs. Aus der DE-OS 29 06 813 ist bereits eine elektronische Dünnschichtschaltung dieser Art bekannt. Bei derartigen Dünnschichtschaltungen kann die Weichlotschicht die Bahnleitfähigkeit nur dann in ausreichendem, Maße erhöhen, wenn es sich um verhältnismäßig breite Leiterbahnen handelt. Bei feinstrukturierten Leiterbahnen dagegen reicht der spezifische Widerstand des Weichlots hierzu nicht aus. Ferner ergeben sich Schwierigkeiten bei der Aufbringung des Weichlots. Auch eignet sich die Weichlotschicht im Bereich der Anschlußkontakte nur zur Anbringung von Hybridbausteinen, die im Reflow- Lötprozess in die Schaltung eingebaut werden sollen. Halbleiterelemente, die nicht mit einem Gehäuse versehen sind, können dagegen mit Hilfe der Weichlotschicht nicht in die Schaltung eingebracht werden. Auch an den nicht mit Weichlot belegten Stellen, an denen die lötbare und galvanisch verstärkbare Metallschicht freiliegt, lassen sich solche Halbleiterelemente und ihre Bonddrähte nicht ohne Schwierigkeiten anbringen.
Vorteile der ErfindungThe invention is based on an electronic thin-film circuit according to the preamble of the main claim. From DE-OS 29 06 813 an electronic thin film circuit of this type is already known. In such thin-film circuits, the soft solder layer can only increase the track conductivity to a sufficient extent if the tracks are relatively wide. In the case of finely structured conductor tracks, however, the specific resistance of the soft solder is not sufficient for this. There are also difficulties in applying the soft solder. The soft solder layer in the area of the connection contacts is also only suitable for attaching hybrid modules which are to be built into the circuit in the reflow soldering process. Semiconductor elements that are not provided with a housing, on the other hand, cannot be introduced into the circuit using the soft solder layer. Such semiconductor elements and their bond wires cannot be attached without difficulty even at the points not covered with soft solder, where the solderable and galvanically reinforceable metal layer is exposed. Advantages of the invention
Die erfindungsgemäße Dünnschichtschaltung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß bei feinstrukturierten Leiterbahnen die Bahnleitfähigkeit durch die aufgebrachte Goldschicht in ausreichendem Maße erhöht wird und daß außerdem die Möglichkeit geschaffen wird, auch Halbleiterelemente, die nicht mit einem Gehäuse versehen sind, in der Hybridschaltung unterzubringen. Diese werden dann mittels leitfähigem Kleber auf die mit Gold belegten Anschlußbereiche aufgebracht. Mit Hilfe der Bond-Technik wird dann der elektrische Kontakt zwischen interner Halbleitermetallisierung und externer, mit Gold verstärkter Hybridschaltungsmetallisierung hergestellt.The thin-film circuit according to the invention with the characterizing features of the main claim has the advantage that the path conductivity is increased by the applied gold layer to a sufficient extent in finely structured conductor tracks and that the possibility is also created, even semiconductor elements that are not provided with a housing in the To accommodate hybrid circuit. These are then applied to the gold-plated connection areas using conductive adhesive. With the help of the bond technology, the electrical contact between internal semiconductor metallization and external, gold-reinforced hybrid circuit metallization is then produced.
Zeichnungdrawing
Ein Ausführungsbeispiel der erfindungsgemäßen elektronischen Dünnschichtschaltung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen: Figur 1 einen Ausschnitt aus einer elektronischen Dünnschicht schaltung gemäß der Erfindung in der Draufsicht, Figur 2 eine Schnitt nach der Linie A-A' der Figur 1, Figur 3a bis 3d die in Herstellung begriffene elektronische Dünnschichtschaltung nach den Figuren 1 und 2 bei den verschiedenen erfindungsgemäß auszuführenden Verfahrensschritten, Figur 4 eine Schnittdarstellung zur Veranschaulichung der Wirkung der Aufbringung einer zusätzlichen dünnen Photolackschicht nach dem Aufbringen der Goldschicht.An embodiment of the electronic thin-film circuit according to the invention is shown in the drawing and explained in more detail in the following description. 1 shows a section of an electronic thin-film circuit according to the invention in plan view, FIG. 2 shows a section along the line AA 'in FIG. 1, FIGS. 3a to 3d show the electronic thin-film circuit according to FIGS. 1 and 2 being manufactured 4 shows a sectional illustration to illustrate the effect of the application of an additional thin photoresist layer after the application of the gold layer.
Beschreibung des AusführungsbeispielsDescription of the embodiment
Bei der in den Figuren 1 und 2 dargestellten elektronischen Dünnschichtschaltung ist auf eine aus einem Isoliermaterial
bestehende Substratplatte 1 eine Widerstandsschicht 2, die aus Tantaloxinitrid bestehen kann, aufgebracht, die die Substratplatte 1 teilweise bedeckt und ein erstes Muster M1 und ein zweites Muster M2 bildet. Das erste Muster M1 definiert dabei Leiterbahnen und/oder Anschlußkontakte, während das zweite Muster M2 Schaltungselemente der elektronischen Dünnschichtschaltung definiert. Im Bereich des ersten Musters M1 ist oberhalb der Widerstandsschicht 2 eine lötbare und galvanisch verstärkbare Metallschicht 3 angeordnet, die aus Hickel bestehen kann, wobei gegebenenfalls zwischen derWiderstandsschicht 2 und der lötbaren und galvanisch verstärkbaren Metallschicht 3 eine als Diffusionssperre wirkende Zwischenschicht angeordnet sein kann. Eine solche Zwischenschicht kann beispielsweise in der in der DE-OS 29 06 813 beschriebenen Weise ausgebildet und hergestellt sein. Auf Teile der lötbaren und galvanisch verstärkbaren Metallschicht 3 ist innerhalb des ersten Musters M1 zur Bildung von mit Weichlot verstärkten Leiterbahnen und/oder Anschlußkontakten eine Weichlotschicht 8 aufgebracht. Auf andere, nicht mit Weichlot beschichtete Teile der lötbaren und galvanisch verstärkbaren Metallschicht 3 sind innerhalb des ersten Musters M1 zur Bildung von mit Gold verstärkten Leiterbahnen und/oder Anschlußkontakten Goldschichten 6, 61 aufgebracht. An derjenigen Stelle, an der die Goldschicht 61 und die Weichlotschicht 8 aneinander- grenzen, ist eine schmale Übergangszone 64 vorgesehen, die sowohl Gold als auch Weichlot enthält und einen niederohmigen Kontakt zwischen den beiden aneinandergrenzenden Schichten 8, 61 herstellt. An der Goldschicht 6 ist bei 63 ein Bonddraht befestigt. In Figur 1 ist mit 22 derjenige Teil der Widerstandsschicht 2 bezeichnet, der ein Widerstandselement der elektronischen Dünnschichtschaltung bildet und nicht mit weiteren Metallisierungsschichten bedeckt ist. Dieser Teil 22 der Widerstandschicht 2 bildet das zweite Muster M2. Auf dieIn the electronic thin-film circuit shown in FIGS. 1 and 2, one is made of an insulating material existing substrate plate 1, a resistance layer 2, which can consist of tantalum oxynitride, is applied, which partially covers the substrate plate 1 and forms a first pattern M 1 and a second pattern M 2 . The first pattern M 1 defines conductor tracks and / or connection contacts, while the second pattern M 2 defines circuit elements of the electronic thin-film circuit. In the area of the first pattern M 1 , a solderable and galvanically reinforceable metal layer 3 is arranged above the resistance layer 2, which can consist of Hickel, wherein an intermediate layer acting as a diffusion barrier can optionally be arranged between the resistance layer 2 and the solderable and galvanically reinforceable metal layer 3. Such an intermediate layer can be formed and produced, for example, in the manner described in DE-OS 29 06 813. A soft solder layer 8 is applied to parts of the solderable and galvanically reinforceable metal layer 3 within the first pattern M 1 to form conductor tracks and / or connecting contacts reinforced with soft solder. On other, not coated with soft solder parts of the solderable and galvanically reinforceable metal layer 3, gold layers 6, 61 are applied within the first pattern M 1 to form gold-reinforced conductor tracks and / or connecting contacts. At the point where the gold layer 61 and the soft solder layer 8 adjoin one another, a narrow transition zone 64 is provided, which contains both gold and soft solder and produces a low-resistance contact between the two adjoining layers 8, 61. A bond wire is attached to the gold layer 6 at 63. In FIG. 1, 22 denotes that part of the resistance layer 2 which forms a resistance element of the electronic thin-layer circuit and is not covered with further metallization layers. This part 22 of the resistance layer 2 forms the second pattern M 2 . On the
Weichlotschicht 8 ist in Figur 1 bei 100 ein Kondensator, bei 101 eine Kammelektrode aufgelötet.Soft solder layer 8 in FIG. 1 is a capacitor at 100 and a comb electrode is soldered at 101.
Die Figuren 3a bis 3d zeigen in Verbindung mit Figur 4 die in Herstellung begriffene elektronische Dünnschichtschaltung gemäß der Erfindung.
Gemäß Figur 3a ist auf die Substratplatte 1 zuerst eine durchgehende Widerstandsschicht 2 und auf diese Widerstandsschicht 2 eine durchgehende, lötbare und galvanisch ver stärkbare Metallschicht 3 aufgebracht worden. Auf die lötbare und galvanisch verstärkbare Metallschicht 3 ist eine Photolackschicht 4 aufgebracht worden. Die Photolackschicht 4 ist mit Hilfe der Belichtungsmaske 5 an den Stellen 41 belichtet und wegentwickelt worden, so daß an den so freigelegten Stellen der Metallschicht 3 die Goldschichten 6, 61 galvanisch abgeschieden werden konnten. Die Dicke der Goldschichten kann ihrer Aufgabe angepasst werden; Wird ausschließlich gebondet, so genügt eine Goldschicht mit 1 um Schichtdielte. Soll die Goldschicht zusätzlich die Leitfähigkeit von aus Platzgründen sehr schmalen Leiterbahnen erhöhen, dann ist je nach Bahnbreite von 200 bis 20 um eine Goldschichtdicke von 2 bis 6 um erforderlich. Solche schmalen Leiterbahnen- lassen sich in Lδttechnik nicht mit ausreichender Leitfähigkeit herstellen.FIGS. 3a to 3d, in conjunction with FIG. 4, show the electronic thin-film circuit being manufactured according to the invention. According to FIG. 3a, a continuous resistance layer 2 was first applied to the substrate plate 1 and a continuous, solderable and galvanically reinforceable metal layer 3 was applied to this resistance layer 2. A photoresist layer 4 has been applied to the solderable and galvanically reinforceable metal layer 3. The photoresist layer 4 has been exposed with the help of the exposure mask 5 at points 41 and developed away, so that the gold layers 6, 61 could be electrodeposited at the exposed positions of the metal layer 3. The thickness of the gold layers can be adapted to their task; If only bonding is required, a gold layer with 1 µm layer plank is sufficient. If the gold layer is also to increase the conductivity of conductor tracks that are very narrow for reasons of space, then a gold layer thickness of 2 to 6 μm is required, depending on the track width of 200 to 20 μm. Such narrow conductor tracks cannot be produced with sufficient conductivity in soldering technology.
Danach werden in einem zweiten Belichtungsprozess (Figur 3b) mit der Photomaske 51 weitere Teile 42 der Photolackschicht 4 belichtet und entwickelt, um durch Abätzen der so freigelegten Teile 31 und 21 der Metallschicht 3 und der Widerstandsschicht 2 die Schaltungsgeometrie zu erzeugen. Dieser Verfahrensablauf wird deshalb ermöglicht, weil die Goldschichten 6 und 61 in den Lackfenstern 41 auf der Metallschicht 3 und auf dem unteren Teil der Photolackschicht 4, welcher die freigelegte Metallschicht 3 begrenzt, unerwartet so dicht abge schieden werden, daß kein Ätzmittel während der Ätzzeit entlang der Grenze zwischen Gold und Photolack zur Metallschicht 3 vordringen kann.Thereafter, in a second exposure process (FIG. 3b), further parts 42 of the photoresist layer 4 are exposed and developed with the photomask 51 in order to produce the circuit geometry by etching off the parts 31 and 21 of the metal layer 3 and the resistance layer 2 that have been exposed in this way. This process sequence is made possible because the gold layers 6 and 61 in the lacquer windows 41 on the metal layer 3 and on the lower part of the photoresist layer 4, which limits the exposed metal layer 3, are unexpectedly separated so densely that no etchant along the etching time the border between gold and photoresist can penetrate to the metal layer 3.
Um eine kontakt-korrosiv verstärkte ünterätzung der Goldätzkanten 62 bei der Ätzung der Metallschicht 3 zu verhindern (wenn aufgrund der schmalen Leiterbahnen dies störend ist), wurde die Belichtungsmaske 51 so gestaltet, daß an allen
Goldrändern eine die Goldschicht und die Metallschicht 3 überlappende Lackbahn 43 stehen bleibt. Da weiter bei bestimmten Ätzmitteln die Anwesenheit von Gold beim Ätzprozeß eine starke Verlängerung der Ätzzeiten durch Passi vierung der zu ätzenden Schichten 2, 3 bewirken kann, kann die Goldschicht vor dem Belichten der Photomaske 5 1 mit einer zusätzlich aufgebrachten dünnen Photolackschicht ( 44 in Figur 4 ) abgedeckt werden, z. B. durch Aufschleudern, was den Vorteil besitzt, daß auf der Goldschicht an den Kanten der Lackfenster 4 1 der Photolackschicht 4 eine etwas dickere Lackabdeckung 46 entsteht. Diese Lackwülste 46 bilden eine zusätzliche Sicherheit gegen ein Eindringen der Ätzmittel für die Kontaktschichtätzung und die Widerstandsschichtätzung entlang der Gold-Lackkante. Die zusätzliche Lackabdeckung der Goldschicht 6, 61 kann zwingend werden, wenn durch die durch die Anwesenheit von Gold bedingte Verlängerung der Kontaktmetallisierungsätzung die Metallsicht 3 auch an den Lackkanten der Widerstandsbahnen 45 und damit im selektiven Widerstands-Ätzmittel auch die Widerstandsschicht 2 stärker unterätzt wird, weil die Metallschicht 3 Ätzmaske für die Widerstandsschicht 2 ist.In order to prevent a contact-corrosive under-etching of the gold etching edges 62 during the etching of the metal layer 3 (if this is annoying due to the narrow conductor tracks), the exposure mask 51 was designed in such a way that on all Gold edges remain a paint web 43 overlapping the gold layer and the metal layer 3. Since, in the case of certain etching agents, the presence of gold during the etching process can cause a long extension of the etching times by passivation of the layers 2, 3 to be etched, the gold layer can be coated with an additional thin photoresist layer (44 in FIG. 4) before the photomask 5 1 is exposed ) are covered, e.g. B. by spin coating, which has the advantage that a somewhat thicker lacquer cover 46 is formed on the gold layer at the edges of the lacquer window 4 1 of the photoresist layer 4. These lacquer beads 46 provide additional security against penetration of the etchants for the contact layer etching and the resistance layer etching along the gold lacquer edge. The additional lacquer covering of the gold layer 6, 61 can become imperative if, due to the lengthening of the contact metallization etching due to the presence of gold, the metal view 3 also on the lacquer edges of the resistance tracks 45 and thus in the selective resistance etchant also underestimates the resistance layer 2 because the metal layer 3 is an etching mask for the resistance layer 2.
lach dem Ätzen der Schaltungsgeometrie erfolgt in einem dritten Belichtungsprozess (Figur 3c) mit der Photomaske 52 die Freilegung der Schaltungsteile, aus denen durch selektive Abätzung der Metallschicht 3 die Widerstände 22 erzeugt werden. Hierfür sind die Photolackbereiche 48 der Photolackschicht 4 nach der Belichtung wegentwickelt worden.After the etching of the circuit geometry, in a third exposure process (FIG. 3c) the photomask 52 is used to expose the circuit parts from which the resistors 22 are generated by selective etching of the metal layer 3. For this purpose, the photoresist areas 48 of the photoresist layer 4 have been developed away after the exposure.
Die restliche Photolackschicht 4 wird nach dem selektiven Widerstandsätzen abgelöst. Mit Hilfe der siebgedruckten Antilötschicht 7 werden die Goldbereiche vor dem Verzinnen im Tauchbad geschützt, wobei an den Stellen, an denen es zu einer direkten Berührung von Lot und Gold kommt, die Goldabdeckung 71 einen Teil 64 der Goldschicht 6 1 nicht abdeckt, der sich dann im Lot löst, so daß der gewünschte niederohmige Kontakt entsteht.
Erst nach dem Laserabgleich aller Widerstände und bei Keramik-Substraten nach dem Laser-Vorritzen wird die Antilötschicht abgewaschen, die Schaltungen vereinzelt, Halbleiter-bauelemente eingebondet, was durch den Bonddraht 63 angedeutet wird, und die übrigen Bauelemente gemeinsam mit dem Anschlußkamm im Reflow-Prozess eingelötet.The remaining photoresist layer 4 is removed after the selective resistance etching. With the help of the screen-printed anti-soldering layer 7, the gold areas are protected from tinning in the immersion bath, the gold covering 71 not covering part 64 of the gold layer 6 1 at the points where there is direct contact between solder and gold, which then is covered dissolves in the solder so that the desired low-resistance contact is created. Only after the laser trimming of all resistors and in the case of ceramic substrates after the laser scoring, is the anti-soldering layer washed off, the circuits isolated, semiconductor components bonded in, which is indicated by the bonding wire 63, and the other components together with the connecting comb in the reflow process soldered.
Die Erfindung ist nicht auf das anhand der Zeichnung beschriebene Ausführungsbeispiel beschränkt. Insbesondere können für die Widerstands Schicht 2 sowie für die lötbare und galvanisch verstärkbare Metallschicht 3 andere als die angegebenen Materialien verwendet werden.The invention is not limited to the exemplary embodiment described with reference to the drawing. In particular, materials other than those specified can be used for the resistance layer 2 and for the solderable and galvanically reinforceable metal layer 3.
Für die Widerstandsschicht 2 kann beispielsweise ein beliebiges Ventilmetall oder ein Ventilmetallnitrid oder ein Ventilmetalloxinitrid verwendetwwerden , aber auch Nickel-Chrom oder Manganin .Any valve metal or a valve metal nitride or a valve metal oxynitride can be used for the resistance layer 2, but also nickel-chromium or manganine.
Für die lötbare und galvanisch verstärkbare Metallschicht 3 kann beispielsweise anstelle der Nickelschieht ein Dreischichtsystem verwendet werden, das aus der Schichtenfolge Kupfer—Eisen-Kupfer oder Kupfer-Nickel-Kupfer oder Kupfer-Kobalt-Kupfer besteht.
For the solderable and galvanically reinforceable metal layer 3, for example, a three-layer system can be used instead of the nickel layers, which consists of the layer sequence copper-iron-copper or copper-nickel-copper or copper-cobalt-copper.
Claims
1. Elektronische Dünnschichtschaltung mit einer aus einem Isoliermaterial bestehenden Substratplatte (1), mit einer die Substratplatte (1) teilweise bedeckenden Widerstandsschicht (2), die ein erstes Muster (M1) und ein zweites Muster (M2) bildet, wobei das erste Muster (M1) Leiterbahnen und/oder Anschlußkontakte und das zweite Muster (M2) Schaltungselemente der elektronischen Dünnschichtschaltung definiert, mit einer im Bereich des ersten Musters (M1 ) oberhalb der Widerstandsschicht (2) angeordneten lötbaren und galvanisch verstärkbaren Metallschicht (3), wobei gegebenenfalls zwischen der Widerstandsschicht (2) und der lötbaren und galvanisch verstärkbaren Metallschicht (3) eine als Diffusionssperre wirkende Zwischenschicht angeordnet ist und wobei ferner auf Teile der lötbaren und galvanisch verstärkbaren Metallschicht (3) innerhalb des ersten Musters (M1) zur Bildung von mit Weichlot verstärkten Leiterbahnen und/oder Anschlußkontakten eine Weichlotschicht (8) aufgebracht ist, dadurch gekennzeichnet, daß auf andere, nicht mit Weichlot beschichtete Teile der lötbaren und galvanisch verstärkbaren Metallschicht (3) innerhalb des ersten Musters (M1) zur Bildung von mit Gold verstärkten Leiterbahnen und/oder Anschlußkontakten eine Goldschicht (6, 61 ) aufgebracht ist, wobei an denjenigen Stellen, an denen die Goldschicht (6, 61) und Weichlotschicht (8) aneinandergrenzen, schmale1. Electronic thin-film circuit with a substrate plate (1) consisting of an insulating material, with a resistance layer (2) partially covering the substrate plate (1), which forms a first pattern (M 1 ) and a second pattern (M 2 ), the first Pattern (M 1 ) conductor tracks and / or connection contacts and the second pattern (M 2 ) circuit elements of the electronic thin-film circuit defined, with a solderable and galvanically reinforceable metal layer (3) arranged in the area of the first pattern (M 1 ) above the resistance layer (2) , where appropriate an intermediate layer acting as a diffusion barrier is arranged between the resistance layer (2) and the solderable and galvanically reinforceable metal layer (3) and furthermore on parts of the solderable and galvanically reinforceable metal layer (3) within the first pattern (M 1 ) for formation a conductor layer (8) of conductor tracks reinforced with soft solder and / or connecting contacts is applied, thereby characterized in that a gold layer (6, 61) is applied to other parts of the solderable and galvanically reinforceable metal layer (3) not coated with soft solder within the first pattern (M 1 ) to form gold-reinforced conductor tracks and / or connecting contacts, wherein narrow at those points where the gold layer (6, 61) and soft solder layer (8) adjoin each other
Übergangs zonen ( 64 ) vorgesehen sind, die sowohl Gold als auch Weichlot enthalten und einen niederohmigen Kontakt zwischen den aneinandergrenzenden Schichten (6, 61;8) herstellen.Transition zones (64) are provided, which contain both gold and soft solder and produce a low-resistance contact between the adjacent layers (6, 61; 8).
2. Verfahren zur Herstellung einer elektronischen Dünnschichtschaltung nach Anspruch 1, dadurch gekennzeichnet, daß auf die Substratplatte (1) zuerst eine durchgehende Widerstandsschicht (2) und auf diese Widerstandsschicht (2) - gegebenenfalls unter Zwischenfügung einer als Diffusionssperre wirkenden Zwischenschicht - eine durchgehende lötbare und galvanisch verstärkbare Metallschicht (3) aufgebracht wird, daß auf die lötbare und galvanisch verstärkbare Metallschicht (3) eine Photolackschicht (4) aufgebracht wird, daß in die Photolackschicht (4) mit Hilfe eines ersten Belichtungs- und Entwicklungsprozesses im Bereich des ersten Muster (M 1) zur Bildung der mit Gold verstärkten Leiterbahnen und/oder Anschlußkontakte - Öffnungen (41 ) eingebracht werden, daß in diesen Öffnungen (41) auf der lötbaren und galvanisch verstärkbaren Metallschicht (3) jeweils eine Goldschicht (6, 61) galvanisch abgeschieden wird, daß die Photolackschicht (4 ) mit Hilfe eines zweiten Belichtungs- und Entwicklungsprozesses über allen denjenigen Bereichen der lötbaren und galvanisch verstärkbaren Metallschicht (3) entfernt wird, die nicht zur Grundgeometrie der Dünnschichtschaltung gehören, daß dann mit Hilfe eines Ätzprozesses, bei dem die. verbleibenden Teile der Photolackschicht (4) und die Goldschichten (6, 61) als Ätzmaske dienen, die Grundgeometrie der Dünnschichtschaltung ausgeätzt wird, daß dann mit Hilfe eines dritten Belichtungs- und Entwicklungsprozesses die Photolackschicht (4 ) über allen denjenigen Bereichen (32) der lötbaren und galvanisch verstärkbaren Metallschicht (3) entfernt wird, die dem zweiten Muster (M2) angehören, daß dann die lötbare und galvanisch verstärkbare Metallschicht (3) im Bereich (32) des zweiten Musters (M2) selektiv abgeätzt wird, daß hierauf die restliche Photolackschicht (4) abgelöst wird, daß dann die mit den Goldschichten (6, 61) bedeckten Bereiche des ersten Musters (M1) mit Ausnahme jeweils eines schmalen Endbereichs (64 ) der Goldschichten (6, 6 1 ) , an den sich ein mit Weichlot zu bedeckender Bereich des ersten Musters (M1) anschließt, mit einer siebgedruckten Antilötschicht (7, 71) abgedeckt werden, daß dann das gesamte System in flüssiges Weichlot eingetaucht wird, um auf die nicht mit der Antilötschicht (7, 71) bedeckten Bereiche des ersten Musters (M1) die Weichlotschicht (8) aufzubringen, und daß schließlich die Antilötschicht (7, 71) abgelöst wird.2. A method for producing an electronic thin-film circuit according to claim 1, characterized in that on the substrate plate (1) first a continuous resistance layer (2) and on this resistance layer (2) - optionally with the interposition of an intermediate layer acting as a diffusion barrier - a continuous solderable and galvanically amplifiable metal layer (3) is applied, that a photoresist layer (4) is applied to the solderable and galvanically amplifiable metal layer (3), that in the photoresist layer (4) using a first exposure and development process in the area of the first pattern (M 1 ) to form the gold-reinforced conductor tracks and / or connection contacts - openings (41) are introduced in such openings (41) on the solderable and galvanically reinforceable metal layer (3) each having a gold layer (6, 61) electrodeposited is that the photoresist layer (4) is removed with the aid of a second exposure and development process over all those areas of the solderable and galvanically amplifiable metal layer (3) that do not belong to the basic geometry of the thin-film circuit, that then with the aid of an etching process in which the . Remaining parts of the photoresist layer (4) and the gold layers (6, 61) serve as an etching mask, the basic geometry of the thin-layer circuit is etched out, so that with the help of a third exposure and development process, the photoresist layer (4) over all those areas (32) of the solderable and the galvanically reinforceable metal layer (3) belonging to the second pattern (M 2 ) is removed, so that the solderable and galvanically reinforceable metal layer (3) in the area (32) of the second pattern (M 2 ) is selectively etched away, so that the remaining photoresist layer (4) is removed, that then the areas of the first pattern (M 1 ) covered with the gold layers (6, 61), with the exception of a narrow end region (64) of the gold layers (6, 6 1), to which a area of the first pattern (M 1 ) to be covered with soft solder, covered with a screen-printed anti-soldering layer (7, 71), so that the entire system is then converted into liquid soft solder is immersed in order to apply the soft solder layer (8) to the areas of the first pattern (M 1 ) not covered with the anti-soldering layer (7, 71), and finally that Anti-solder layer (7, 71) is detached.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die beim zweiten Belichtungsprozess verwendete Belichtungsmaske (51) so gestaltet wird, daß an allen Rändern der Goldschichten (6, 61) eine diese Schichten (6, 61) und die lötbare und galvanisch verstärkbare Metallschicht (3) überlappende Lackbahn (43 ) stehen bleibt.3. The method according to claim 2, characterized in that the exposure mask used in the second exposure process (51) is designed such that at all edges of the gold layers (6, 61) one of these layers (6, 61) and the solderable and galvanically reinforceable metal layer (3) overlapping paint web (43) remains.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die galvanisch abgeschiedenen Goldschichten (6, 6 1 ) vor dem zweiten Belichtungsvorgang mit einer zusätzlich aufgebrachten dünnen Photolackschicht (44 ) abgedeckt werden. 4. The method according to claim 2 or 3, characterized in that the electrodeposited gold layers (6, 6 1) are covered with an additionally applied thin photoresist layer (44) before the second exposure process.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE8282902975T DE3269431D1 (en) | 1981-10-06 | 1982-10-05 | Thin layered electronic circuit and manufacturing method thereof |
JP50351982A JPS59502029A (en) | 1982-10-05 | 1982-11-18 | Method for selectively extracting lead from lead sulfide |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813139670 DE3139670A1 (en) | 1981-10-06 | 1981-10-06 | ELECTRONIC THICK FILM CIRCUIT AND THEIR PRODUCTION METHOD |
DEP3139670.4811006 | 1981-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1983001344A1 true WO1983001344A1 (en) | 1983-04-14 |
Family
ID=6143494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE1982/000195 WO1983001344A1 (en) | 1981-10-06 | 1982-10-05 | Thin layered electronic circuit and manufacturing method thereof |
Country Status (6)
Country | Link |
---|---|
US (1) | US4596762A (en) |
EP (1) | EP0090820B1 (en) |
JP (1) | JPS58501649A (en) |
DE (2) | DE3139670A1 (en) |
IT (1) | IT1207285B (en) |
WO (1) | WO1983001344A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11693423B2 (en) * | 2018-12-19 | 2023-07-04 | Waymo Llc | Model for excluding vehicle from sensor field of view |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668603A (en) * | 1986-06-26 | 1987-05-26 | E. I. Du Pont De Nemours And Company | Method of making raised relief circuit board with soldered connections having nomenclature applied thereto |
DE3829195A1 (en) * | 1988-08-29 | 1990-03-08 | Bosch Gmbh Robert | Temperature sensor |
DE3907004A1 (en) * | 1989-03-04 | 1990-09-06 | Contraves Ag | METHOD FOR PRODUCING THICK FILM CIRCUITS |
US11387033B2 (en) | 2016-11-18 | 2022-07-12 | Hutchinson Technology Incorporated | High-aspect ratio electroplated structures and anisotropic electroplating processes |
US11521785B2 (en) | 2016-11-18 | 2022-12-06 | Hutchinson Technology Incorporated | High density coil design and process |
JP2020513475A (en) * | 2016-11-18 | 2020-05-14 | ハッチンソン テクノロジー インコーポレイテッドHutchinson Technology Incorporated | High aspect ratio electroplating structure and anisotropic electroplating process |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2305837A1 (en) * | 1975-03-27 | 1976-10-22 | Siemens Ag | PROCESS FOR MAKING ELECTRICAL CONTACTS FOR TANTALUM THIN FILM CAPACITORS |
FR2376592A1 (en) * | 1976-12-28 | 1978-07-28 | Selenia Ind Elettroniche | PROCESS FOR OBTAINING CONDUCTIVE ELEMENTS AND RESISTIVE ELEMENTS IN MICROCIRCUITS FOR HYPERFREQUENCIES |
EP0016251A1 (en) * | 1979-02-22 | 1980-10-01 | Robert Bosch Gmbh | Thin-film electronic circuit and method of manufacturing same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3287191A (en) * | 1963-07-23 | 1966-11-22 | Photo Engravers Res Inc | Etching of printed circuit components |
US3423205A (en) * | 1964-10-30 | 1969-01-21 | Bunker Ramo | Method of making thin-film circuits |
US3649392A (en) * | 1968-12-06 | 1972-03-14 | Western Electric Co | Thin-film circuit formation |
GB1248142A (en) * | 1969-06-20 | 1971-09-29 | Decca Ltd | Improvements in or relating to electrical circuits assemblies |
US3700445A (en) * | 1971-07-29 | 1972-10-24 | Us Navy | Photoresist processing method for fabricating etched microcircuits |
FR2159848A5 (en) * | 1971-11-05 | 1973-06-22 | Bosch | |
US3751248A (en) * | 1971-12-27 | 1973-08-07 | Bell Telephone Labor Inc | Method of selective multilayered etching |
DE2509912C3 (en) * | 1975-03-07 | 1979-11-29 | Robert Bosch Gmbh, 7000 Stuttgart | Electronic thin film circuit |
JPS57138168A (en) * | 1981-01-15 | 1982-08-26 | Bosch Gmbh Robert | Electron thin film circuit |
DE3136198A1 (en) * | 1981-01-15 | 1982-08-05 | Robert Bosch Gmbh, 7000 Stuttgart | "ELECTRONIC THICK FILM CIRCUIT" |
-
1981
- 1981-10-06 DE DE19813139670 patent/DE3139670A1/en not_active Withdrawn
-
1982
- 1982-09-30 IT IT8223537A patent/IT1207285B/en active
- 1982-10-05 WO PCT/DE1982/000195 patent/WO1983001344A1/en active IP Right Grant
- 1982-10-05 US US06/509,433 patent/US4596762A/en not_active Expired - Fee Related
- 1982-10-05 EP EP82902975A patent/EP0090820B1/en not_active Expired
- 1982-10-05 JP JP57502953A patent/JPS58501649A/en active Granted
- 1982-10-05 DE DE8282902975T patent/DE3269431D1/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2305837A1 (en) * | 1975-03-27 | 1976-10-22 | Siemens Ag | PROCESS FOR MAKING ELECTRICAL CONTACTS FOR TANTALUM THIN FILM CAPACITORS |
FR2376592A1 (en) * | 1976-12-28 | 1978-07-28 | Selenia Ind Elettroniche | PROCESS FOR OBTAINING CONDUCTIVE ELEMENTS AND RESISTIVE ELEMENTS IN MICROCIRCUITS FOR HYPERFREQUENCIES |
EP0016251A1 (en) * | 1979-02-22 | 1980-10-01 | Robert Bosch Gmbh | Thin-film electronic circuit and method of manufacturing same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11693423B2 (en) * | 2018-12-19 | 2023-07-04 | Waymo Llc | Model for excluding vehicle from sensor field of view |
Also Published As
Publication number | Publication date |
---|---|
US4596762A (en) | 1986-06-24 |
JPS58501649A (en) | 1983-09-29 |
DE3269431D1 (en) | 1986-04-03 |
DE3139670A1 (en) | 1983-04-21 |
IT8223537A0 (en) | 1982-09-30 |
EP0090820A1 (en) | 1983-10-12 |
JPH0410235B2 (en) | 1992-02-24 |
IT1207285B (en) | 1989-05-17 |
EP0090820B1 (en) | 1986-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614872C3 (en) | Semiconductor device | |
DE1965546C3 (en) | Semiconductor component | |
DE2637667C2 (en) | Semiconductor device | |
DE69938582T2 (en) | SEMICONDUCTOR ELEMENT, ITS MANUFACTURE, PCB AND ELECTRONIC APPARATUS | |
DE3817600C2 (en) | Method of manufacturing a semiconductor device with a ceramic substrate and an integrated circuit | |
DE19615395A1 (en) | Electrostatic protection device and process for its manufacture | |
DE2810054A1 (en) | ELECTRONIC CIRCUIT DEVICE AND METHOD OF MANUFACTURING IT | |
DE2247902A1 (en) | Printed circuit board and process for making same | |
DE3824008A1 (en) | ELECTRONIC CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF | |
DE19817359A1 (en) | Ceramic multi-layer circuit manufacturing method | |
DE4203114C2 (en) | Method of manufacturing a tape carrier device for semiconductor devices | |
DE1817434B2 (en) | Method for producing an electrical line arrangement | |
DE2509912C3 (en) | Electronic thin film circuit | |
DE3640248A1 (en) | SEMICONDUCTOR DEVICE | |
EP0090820B1 (en) | Thin layered electronic circuit and manufacturing method thereof | |
DE2658532C2 (en) | Intermediate carrier for holding and contacting a semiconductor body and method for its production | |
DE19541495A1 (en) | Method for producing through contacts on a circuit board | |
EP0056472B1 (en) | Thin-film electronic circuit | |
DE4437963C2 (en) | Multilayer printed circuit board and process for its manufacture | |
EP1703781B1 (en) | Manufacturing method for an electrical connection element | |
DE19753149C2 (en) | Method of manufacturing a ceramic-metal substrate | |
DE3522168A1 (en) | METHOD FOR EARTHING OR GROUND CONNECTING PLANAR COMPONENTS AND INTEGRATED CIRCUITS, AND PRODUCT OBTAINED BY THIS METHOD | |
DE3522852C2 (en) | Process for producing an intermediate carrier for semiconductor bodies | |
DE10313047B3 (en) | Semiconductor chip stack manufacturing method incorporates bridging of conductor paths of one semiconductor chip for design modification | |
DE2259267A1 (en) | SEMI-CONDUCTOR ARRANGEMENT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Designated state(s): AT BE CH DE FR GB LU NL SE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1982902975 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1982902975 Country of ref document: EP |
|
WWG | Wipo information: grant in national office |
Ref document number: 1982902975 Country of ref document: EP |