TWM395949U - Electric assembly and application thereof - Google Patents

Electric assembly and application thereof Download PDF

Info

Publication number
TWM395949U
TWM395949U TW099206323U TW99206323U TWM395949U TW M395949 U TWM395949 U TW M395949U TW 099206323 U TW099206323 U TW 099206323U TW 99206323 U TW99206323 U TW 99206323U TW M395949 U TWM395949 U TW M395949U
Authority
TW
Taiwan
Prior art keywords
pair
differential signal
pins
pads
storage
Prior art date
Application number
TW099206323U
Other languages
English (en)
Inventor
Sheng-Yuan Lee
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US29409510P priority Critical
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TWM395949U publication Critical patent/TWM395949U/zh

Links

Description

M395949 五、新型說明: 【新型所屬之技術領域】 本創作是有關於一種電子組裝及其應用,且特別是有 關於一種適用於通用序列匯流排(Universal Serial Bus, USB)架構的電子組裝及其應用。 【先前技術】 通用序列匯流排3.G (USB 3.G)是-種從USB 2.0所 發展出來的訊號傳輸規格,其傳輸速率可達到5Gbps,而 傳統USB 2.0的傳輸速率則僅有4g〇Mbps。目前USB 3 〇 電連接器已確定可相容於USB 2.〇電連接器,意職3 〇 採用了與USB 2.0才目同的電連接器結構,並增加了數根用 來提供USB 3.0功能的接腳。目此,在基於USB2〇的電 連接器結構下,需要提出聰3.G電連接器結構,以符合 【新型.内容】 ”本創作提供-種電子組裝及其應用,其結構較為精 間,且可節省電子組裝的製造成本。 本創作提供種電子組裝,其包括一線路板以及多個 接腳。線路板具有-疊合層以及多個接墊。疊合層具有一 表面。触包括—縣祕雜墊,且㈣錄訊號接墊 配置於疊合層的表面上。接腳分卿接至線路板。接腳包 括-對弟動簡接腳以及i第二差動訊號接腳。 M395949 接腳m供’其包括―線路板、多個 以及多個接.疊合層具有=:括:j合層 缺垃執„ ^表面。接墊包括一對差動訊 〜乂 ,且廷對差動訊號接墊配置於疊合層的表面上。接 Πϋ接至線路板。接腳包括—對第一差動訊號接腳以 、弟—差動讯5虎接腳。控制晶片安裝至線路板的最人 ^。儲存晶片安裝至線路板的疊合層。 基於上述,由於本創作之電子組裝及其應用是藉由線 路板之最接近疊合層之表面的圖案化金屬層直接形成多個 接墊,因此本創作之電子組裝的結構較為精簡,可節省 子組裝的製造成本。 —為讓本創作之上述特徵和優點能更明顯易懂,下文特 舉貫施例,並配合所附圖式作詳細說明如下。 【實施方式】 本創作所提出的電子組裝可適用於USB 3.0架構。在 本創作應用於USB 3.0架構中,相較習知之usb 2.0以及 USB 3.0適用的線路板而言,本創作是藉由最接近線路板 表面的圖案化金屬層直接形成多個接墊,這些接墊例如是 支援USB 1.0架構或USB 2.0架構的接塾。此外,本創作 於線路板上也包括多接接腳’其例如是五根支援USB 3 0 架構的接腳,其中四根接腳用於一傳送差動訊號對 (transmitting differential signal pair )及一接收差動訊號對 (receiving differential signal pair ),而第五根接腳則用於 M395949 “之’本創作之電子組裝是將支援不同架構 行整合以精簡於同-個線路板上。以下將 ^夕固不同之實施例來分別且詳細說明電子組裝的設 叶。 罔=m 2本創作之—貫施例之一種電子組裝的示意 :太U 之電子組裝的局部剖面示意圖。圖1c 為本^作所適用之插座連接器的示意圖。圖出為圖冗之 的局部剖面示意圖。請先同時參考圖ia與圖 C,在本錢射’電子崎_適用於連接至—插座連 ^^緖錢接㈣例如是支援卿以架構之插 U'lO。此處所述之電子組裝1〇〇與插座連接器川 相連接的部分可視為—插頭端(plug),而插座連接器 可視為一插座端(Receptade)。 ,細來說’請先參考圖lc與圖1D,本實施例所述之 可應用於USB 3.0架構之插座連接器1〇包括—接腳列2〇 及另一與接腳列20相並排的接腳列30。接腳列2〇包括一 對差動訊號接腳22、另一對差動訊號接腳24及一位於言 兩對差動訊號接腳22及24之間的接地接腳%。 、& 在本實施财,這對絲訊號接腳22例如為卿3 〇 架構中的一對接收差動訊號接腳端Rx+及Rx-,其係接收來 自插頭端的傳送差動訊號接腳端Tx+及Τχ-的訊號;而另— 對差動訊號接腳24例如為USB 3.0架構中的—^傳送差 訊號接腳端Tx+及TV,其係傳送訊號至插頭端的接^ 訊號接腳端Rx+及Rx-。接腳列30包括—接地接腳&、一 32及電源接腳34之間的 這對差動訊號接腳36例如為可 2.0架構的一對傳送/接收差動訊 電源接腳34及一對位於接地接腳 差動訊號接腳36。此外,這對差 支援USB 1.0架構或USB 2·〇牟4i 號接腳端D+及D—。 °月蒼考圖1A與圖1B ’本實施例之電子組裝100包括 —線路板no以及多個接腳12〇。線路板u〇具有一疊合 f 112、多個貫孔114以及多個接墊116。在本實施例中’ ®合層m具有-表面112a,且此疊合層ln例如是由多 個介電層112b以及多個與介電層交互疊合的圖案化金屬 層112c所構成’其中這些圖案化金屬層n2c可透過導孔 (via) 112d而彼此電性連接。這些貫孔114貫穿疊合層 112。這些接墊Π6包括—對差動訊號接墊U6a、一接地 接墊116b以及一電源接墊U6c。這對差動訊號接墊n6a、 接地接墊116b與電源接墊116c皆配置於疊合層112的表 面112a上,且這對差動訊號接墊U6a位於接地接墊U6b 與電源接墊116c之間。值得一提的是,本實施例之這些接 墊116是由最接近疊合層112之表面112&的一圖案化金屬 層112c所形成。 這些接腳120分別輝接至線路板的這些貫孔ι14 中,其中這些接腳120包括一對第一差動訊號接腳丨22、 一對第二差動訊號接腳124以及一接地接腳126。這對第 一差動訊號接腳122與這對第二差動訊號接腳丨24在疊合 層112之表面112a的正投影與這對差動訊號接墊116&於 疊合層112之表面112a上的正投影不重疊。也就是說,這 M395949 對第一差動訊號接腳122、這對第二差動訊號接腳124以 及這對差動訊號接墊116a呈交錯排列。此外,接地接腳 126位於這對第一差動訊號接腳122與這對第二差動訊號 接聊124之間。 ^ 在本實施例中,這對差動訊號接墊116a例如為支援 USB 1.〇架構或USB 2 〇架構的一對傳 D+及D —般來說,傳送/接收差動訊號端 一半雙功傳輸模式,亦即訊號的傳送或接收只能擇—進 意即,當進行資料傳送時,就無法進行資料接收,而 當進行資料接收時,就無法進行資料傳送。 此外,這對第一差動訊號接腳122例如為USB g o架 構中的一對傳送差動訊號端Τχ+及Τχ·,而這對第二差動訊 號接腳124為USB 3.G架構巾的-對接收差動訊號端Rx+ 及Rx。在USB 3.0架構中,傳送差動訊號端(Τχ+及u 與接收差動訊號端(Rx+及Rx·)為一全雙功傳輸模式,亦 即汛唬的傳送或接收可以直接進行。在此必須說明的是, 這對第一差動訊號接腳122以及這對第二差動訊號接腳 所支援的傳輸速度高於這對差動訊號接墊丨丨如所支援 的傳輸速度。 在本實施例中’這些接腳120的一端形狀例如是—倒 勾狀(reversed hook shape),但本創作並不以此為限。於 其他實施例中,這些接腳120的一端形狀亦可是一突出狀 (protmdentshape)。然而,本創作並不限定這些接腳12〇 的形態,雖然此處所提及的這些接腳12〇為個別獨立之構 mj^5949 件,且分別銲接至線路板110的這些貫孔114中。 請參考圖1E之實施例中,亦可透過一絕緣殼體15〇 將這些接腳12〇的局部封裝於絕緣殼體中。也就是說, 可先將個別獨立的這些接腳12〇透過絕緣殼體15〇而結合 成一體的結構。之後,再將此一體的結構銲接至線路板n〇 上,以助於縮短銲接前定位這些接腳12〇的時間。 此外,於另一未繪示的實例中,線路板1 1 〇亦可不具 有這些貫孔114,而這些接腳ι2〇是以表面安裝(surface mom)的方式銲接至線路板UG上。另外,於又__未緣示 的貫巧中’線路板110亦可僅具有部份這些貫孔114,而 部份14些接腳120銲接至線路板11〇的這些貫孔中, :下的其他接腳12G_表面安制方式銲接至線路板 上。因此’此處所述之這些接腳120的形態僅為舉例 況明之用,而非限定本創作所欲涵蓋之樣態。 —圖2A為圖1C之插座連接器插接至圖1A之電子 圖1 2B為圖ic之插座連接器插接至圖之‘ 子、、且相局部剖面示意圖。請同時參考圖Μ與圖,當 插座連接器連接至雷早 田 电子組裝100日守,接腳列20的這對 是動訊號接腳22分财接翻這些_12〇的這對第一差 動訊號接腳122,而這對差動訊號接腳2 接 些接腳120的這對第二差 4直接接觸逆 吉桩炷錨拉,勒。就接腳124,且接地接腳26 接接觸接地接腳126。接腳列3〇 觸接地接塾⑽’電源接聊34直接接觸上 =妾接 而這對錢__ %相紐接啦對=^=塾 M395949 1如。由於插座連接器1G彳錢接觸 的這些接塾116,因此可維持高速訊號通道^ f所構成 於本實施例之電子組裝1〇0是將可支援 ㈢或腿2.G架構)的這些接塾116 =於線路板110之疊合層112的表面此上,而將支援
另:USB架構(例如: 3.0架構)之這些接腳削分別 杯接至線路板11〇的這些貫孔114中。如此—來,支援不 ^架構之這些接墊116與這些接腳120可進行整合以精簡 於同-個線路板11G上,並且這些接腳⑽所支援的傳輸 速度高於這些接墊116所支援的傳輸速度。 此外,藉由線路板110之最接近疊合層112之表面 112a的圖案化金屬層112c直接开》成多個可支援架構 的接墊116’因此除了可同時支援具有不同架構之插座連 ,器10外,本實施例之電子組裝1〇〇的結構也較為精簡, 製作上也較為簡便,而可節省電子組裝1〇〇的製造成本。
在一實施例中,本實施例之電子組裝1〇〇可應用於一 種儲每裝置,特別是一種薄型、卡片式的儲存裝置(例如: 薄型記憶卡)。由於本創作利用線路板110之最接近疊合層 112之表面112a的圖案化金屬層i12c直接形成多個可支 援USB架構的接墊116,因此整個電子組裝1〇〇的體積較 小且較輕薄,而方便使用者隨身攜帶。使用者可以透過電 子組裝100的插頭端(Plug)連接至另一電子裝置的插座端 (Receptacle) ’而可隨時進行資料存取。此外,這對差動訊 號接墊116a、這對第一差動訊號接腳122、這對第二差動 9 M395949 訊號接腳124係分別與控制晶片電性連接,以作為訊號 遞之用。以下制好個不同之實施例來分別說明健存梦 置100a〜l〇〇g的結構設計。 、 下述實施例沿用前述實施例的元件標號與部分内 容,其中採用相同的標號來表不相同或近似的元件,並且 省略了相同技術内容的說明。關於省略部分的說明可參照 前述實施例,於下述實施例中不再重複贅述。 ^… 圖3A為本創作之一實施例之儲存裝置的方塊示意 圖。請參考圖3A ’本實施例的儲存裝置1〇〇a與前述實施 例之電子組裝100相似’其主要的差異在於:本實施例之 儲存裝置100a更包括一安裝至線路板n〇的控制晶片 130a以及一安裝至線路板110的儲存晶片14〇a,其中控制 a曰片130a與儲存晶片140a彼此電性連接,以作為訊费傳 遞之用。詳細來說,在本實施例中,控制晶片13〇a例如是 用來控制儲存晶片140a的存取的晶片,其中儲存晶片14〇a 的類型例如是反及閘快閃記憶體(NANDFlash),但非限 定於此。 圖3B至圖3G為本創作之多個實施例之儲存裝置的剖 面示意圖。請先參考圖3B,在本實施例中,儲存晶片14〇b 例如是堆豐於控制晶片130b上,而控制晶片130b透過線 路,110之疊合層112中的這些圖案化金屬層(未繪示) :電性連接至這些接腳120(圖3β中僅示意地繪示一個第 差動訊號接腳122)與這些接墊116 (圖3Β中僅示意地 1曰不一個接地接墊116b)。在此必須說明的是,於其他未 10 M395949 緣示付闕中,㈣晶片隱亦可透料孔(未緣示) 以及这些圖案化金屬層而電性連接至這些接 接墊116。 ^一 值得-提的是,本創作並不限定控制晶片·與儲 存晶片140b的位置。舉例而言,於其他實施例中,請參考 圖3C,控制晶片130c與館存晶片14〇c亦可個別獨立地内 埋於線路板110内。 明參考圖3D,控制晶片13〇d與儲存晶片M〇d亦可 個別獨立地配置於線路板11G之疊合層112的表面此 上。 5月參考圖3E,儲存晶片14〇e堆疊於控制晶片13如 上’且儲存晶片i40e與控制晶片130e内埋於線路板11〇 内。 請參考圖3F,控制晶片13〇f配置於線路板11〇之疊 合層112的表面U2a上,而儲存晶片14沉内埋於線二 110内。 民 請參考圖3G’儲存晶片140g配置於線路板11〇之疊 合層112的表面i:i2a上,而控制晶片13〇g内埋於線路二 110 内。 此處所述之這些控制晶片130a〜130g與這些儲存晶 片140a〜140g的位置僅為舉例說明之用,而非限定本創 所欲涵蓋之樣態。 综上所述,由於本創作之電子組裝及其應用是藉由線 路板之表面的圖案化金屬層直接形成多個支援USB架構 了矸η ± B架構(例如:㈣3.0架構)的接腳,因此除 援具有不同USB架構之插座連接器外:: 〜、'且裝的結構也較為精簡,可節省電子組裝的製造成 。此外’指座連接器的部分接腳可直接接觸本創作之雷 ‘Lt'j路板所構成的多個接墊’因此可維持高速訊: 雖然本創作已以實施例揭露如上,然其並非用以限定 :何所屬技術領域中具有通常知識者,在不脫離 =創作範圍内,當可作些許之更動與潤飾,故本 到作之保當視後附之”專利範_界定者為準。 【圖式簡單說明】 圖1A為本創作之一實施例之—種電子組裝的示意 _。 圖1B為圖1A之電子組裝的局部剖面示意圖。 圖1C為本創作所適用之插座連接器的示意圖。 圖1D為圖1(:之插座連接輯局部剖面^意圖。 圖1E為圖ία之接腳封裝於絕緣殼體内的示意圖。 圖2A為圖lc之減連接器插接至圖ia之電子組裝 的示意圖。 圖2B為圖lc之插座連接器插接至圖ia之電子組裝 的局部剖面示意圖。 圖3A為本創作之一實施例之儲存裝置的方塊示意 12 M395949 圖。 圖3B至圖3G為本創作之多個實施例之儲存裝置的剖 面示意圖。 【主要元件符號說明】 10 :插座連接器 20 :接腳列 22 :差動訊號接腳 24 :差動訊號接腳 26 :接地接腳 30 :接腳列 32 :接地接腳 3 4 .電源接腳 36 :差動訊號接腳 100 :電子組裝 100a〜100g :儲存裝置 110 :線路板 112 :疊合層 112a :表面 112b :介電層 112c :圖案化金屬層 112d :導孔 114 :貫孔 116 :接墊 M395949 116a :差動訊號接墊 116b :接地接墊 116c :電源接墊 120 :接腳 122 :第一差動訊號接腳 124 :第二差動訊號接腳 126 :接地接腳 130a〜130g :控制晶片 140a〜140g :儲存晶片 150 :絕緣殼體 14

Claims (1)

  1. M395949 六、申請專利範面: 1. 一種電子組裝,包括: 一線路板,包括一疊合層以及多個接墊,其中該疊合 層具有一表面,而該些接墊包括一對差動訊號接墊,且該 對差動訊號接塾配置於該疊合層的該表面上;以及 多個接腳,銲接至該線路板,其中該些接腳包括一對 第一差動訊號接腳以及一對第二差動訊號接腳。
    2. 如申請專利範圍第丨項所述之電子組裝,其中該對 第一差動訊號接腳以及該對第二差動訊號接腳所支援的傳 輸速度高於該對差動訊號接墊所支援的傳輸速度。 3. 如申請專利範圍第1項所述之電子組裝,其中該疊 合層包括至少一圖案化金屬層,其中最接近該表面的圖案 化金屬層形成該些接墊。 〃 4.如申請專利範圍第1項所述之電子組裝,其中該線
    路板具有多個貝孔,貫穿該疊合層,且該些接腳分別銲接 至該些貫孔中。 5.如申請專利範圍第丨項所述之電子組裝,其中該些 接墊更包括一接地接墊與一電源接墊,配置於該疊合層的 該表面上,且分別位於該對差動訊號接墊的側邊;該些接 腳更包括一接地接腳,位於該對第一差動訊號接腳與該對 第二差動訊號接腳之間。 6·如申請專利範圍第丨項所述之電子組裝,其中該對差 動訊號接墊為一對傳送/接收差動訊號端(D+及D-);該對第 一差動訊號接腳為一對傳送差動訊號端(丁/及Τχ·);該對 15 M395949im. 年月曰 !修正補充 99-8-6
    第二差動訊號接腳為一對接收差動訊號端(Rx+及Κχ·)。 7. 如申請專利範圍第1項所述之電子組裝,更包括一 絕緣殼體’其中該些接腳的局部封裝於該絕緣殼體中。 8. —種儲存裝置,包括: 一線路板’包括一疊合層以及多個接塾,其中該疊合 層具有一表面’而該些接墊包括一對差動訊號接墊,且該 對差動訊號接整•配置於該疊合層的該表面上;
    多個接腳’銲接至該線路板,其中該些接腳包括一對 第一差動訊號接腳以及一對第二差動訊號接腳; 一控制晶片,安裝至該線路板的該疊合層;以及 一儲存晶片,安裝至該線路板的該疊合層。 9. 如申請專利範圍第8項所述之儲存裝置,其中該控 制晶片位於該疊合層的該表面上或内埋於該疊合層中。 10·如申請專利範圍第8項所述之儲存裝置,其中該 餘存晶片位於該疊合層的該表面上或内埋於該疊合層中。
    11. 如申請專利範圍第8項所述之儲存裝置,其中該 對第一差動訊號接腳以及該對第二差動訊號接腳所支援的 傳輸速度高於該對差動訊號接墊所支援的傳輸速度。 12. 如申請專利範圍第8項所述之儲存裝置,其中該 疊合層包括至少一圖案化金屬層,其中最接近該表面的圖 案化金屬層形成該些接墊》 13. 如申請專利範圍第8項所述之儲存裝置,其中該 線路板具有多個貫孔,貫穿該疊合層,且該些接腳分別銲 接至該些貫孔中。 16 M395949 14.如申請專利範圍第8項所述之儲存裝置,其中該 些接墊更包括一接地接墊與一電源接墊,配置於該疊合層 的該表面上,且分別位於該對差動訊號接墊的側邊;該些 接腳更包括一接地接腳,位於該對第一差動訊號接腳與該 對第二差動訊號接腳之間。 、15.如中請專利範圍第8項所述之儲存裝置,其中該 對差動訊號接㈣-對傳送/接收差動訊號端(d+ad_);
    該對第-差動訊號接腳為—對傳送差動訊號端(Τχ+及 τχ),該對第二差動峨接腳為—對接收差祕號端(Rx+ 及 Rx ·)。 16.如申請專利範圍第8 一絕緣殼體,其中該些接腳的 項所述之儲存裝置,更包括 局部封裝於該絕緣殻體中。 17
    \
TW099206323U 2010-01-11 2010-04-09 Electric assembly and application thereof TWM395949U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US29409510P true 2010-01-11 2010-01-11

Publications (1)

Publication Number Publication Date
TWM395949U true TWM395949U (en) 2011-01-01

Family

ID=42772299

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099111128A TWI437777B (zh) 2010-01-11 2010-04-09 電子組裝及其應用
TW099206323U TWM395949U (en) 2010-01-11 2010-04-09 Electric assembly and application thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099111128A TWI437777B (zh) 2010-01-11 2010-04-09 電子組裝及其應用

Country Status (2)

Country Link
CN (2) CN201682070U (zh)
TW (2) TWI437777B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437777B (zh) * 2010-01-11 2014-05-11 Via Tech Inc 電子組裝及其應用
TW201308766A (zh) * 2011-08-12 2013-02-16 Aptos Technology Inc 電子裝置及其製造方法
US9326380B2 (en) * 2012-12-27 2016-04-26 Intel Corporation Universal serial bus hybrid footprint design
EP3481161A1 (en) * 2017-11-02 2019-05-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with transistor components arranged side by side

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
CN2872796Y (zh) * 2006-01-18 2007-02-21 威盛电子股份有限公司 电子组装体
CN100591195C (zh) * 2007-05-28 2010-02-17 华硕电脑股份有限公司 电子组装体及其制作方法
US7833065B2 (en) * 2007-10-29 2010-11-16 Hon Hai Precision Ind. Co., Ltd. Triple mating configurations of connector
TWI358865B (zh) * 2008-06-06 2012-02-21 Advanced Connectek Inc
TWI437777B (zh) * 2010-01-11 2014-05-11 Via Tech Inc 電子組裝及其應用

Also Published As

Publication number Publication date
CN101847791B (zh) 2013-02-20
CN201682070U (zh) 2010-12-22
CN101847791A (zh) 2010-09-29
TW201125241A (en) 2011-07-16
TWI437777B (zh) 2014-05-11

Similar Documents

Publication Publication Date Title
US10381713B2 (en) Wireless communications with dielectric medium
US9502841B2 (en) Flippable electrical connector
CN104009338B (zh) 电连接器
RU2562914C1 (ru) Способы конфигурирования контактов разъема
US20170125950A1 (en) High Speed Bypass Cable Assembly
US7307293B2 (en) Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
US20180034175A1 (en) Wire to board connectors suitable for use in bypass routing assemblies
JP5694442B2 (ja) プリント回路基板用の垂直コネクタ
TWI420749B (zh) 通用序列匯流排連接器及其接點陣列
US7131862B2 (en) Electrical connector with horizontal ground plane
US7985079B1 (en) Connector assembly having a mating adapter
TWI333685B (en) Folded flex circuit interconnect having a grid array interface
EP0791981B1 (en) High-density electrical interconnect system
US8047879B2 (en) Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
TW379463B (en) High frequency electrical connector
US6891272B1 (en) Multi-path via interconnection structures and methods for manufacturing the same
CN104953392B (zh) 具有改进的串扰补偿的通信连接器
CN103503238B (zh) 用于被屏蔽的适配器的边缘连接器
CN102106194B (zh) 具有凹嵌的器件的陶瓷封装衬底
US7244126B2 (en) Electrical connector having a circuit board with controlled impedance
CN2737017Y (zh) 电连接器
TWI392151B (zh) 共緣連接器、邊到邊連接器及在兩個平板之間提供資料路徑的方法
CN102394408B (zh) 线缆连接器组件
US6428360B2 (en) Memory module with offset notches for improved insertion and stability and memory module connector
KR101134055B1 (ko) 암수 일체형 소켓/어댑터

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model