TWI831338B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI831338B
TWI831338B TW111131842A TW111131842A TWI831338B TW I831338 B TWI831338 B TW I831338B TW 111131842 A TW111131842 A TW 111131842A TW 111131842 A TW111131842 A TW 111131842A TW I831338 B TWI831338 B TW I831338B
Authority
TW
Taiwan
Prior art keywords
ring
edge portion
segment
edge
metal
Prior art date
Application number
TW111131842A
Other languages
English (en)
Other versions
TW202310266A (zh
Inventor
陳冠宏
許鴻生
蔡柏豪
李明機
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310266A publication Critical patent/TW202310266A/zh
Application granted granted Critical
Publication of TWI831338B publication Critical patent/TWI831338B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一種方法包括形成多個介電層，形成包括多個金屬層的密封環的下部，各金屬層延伸到多個介電層之一者中，在多個介電層上方沉積第一鈍化層，在第一鈍化層中形成開口，在開口中形成通孔環並與密封環的下部物理接觸，以及在第一鈍化層上方形成金屬環並與通孔環相接。通孔環和金屬環形成密封環的上部。金屬環包括具有鋸齒形圖案的邊緣部分。所述方法更包括在金屬環上形成第二鈍化層，以及執行分割製程以形成裝置晶粒，其中密封環靠近裝置晶粒的邊緣。

Description

半導體結構及其形成方法
本發明實施例係關於一種半導體結構及其形成方法，特別係有關於一種包括彎曲/鋸齒形圖案的密封環的半導體結構及其形成方法。
在晶圓級(wafer-level)封裝技術中，密封環結構形成在裝置晶粒的周邊區域，用於對密封環所環繞的電路提供保護。密封環可以防止濕氣滲透到裝置晶粒中而導致密封環所環繞的電路損壞。密封環可以延伸到積體電路結構的多層中，例如低介電常數(low-k)介電層和上覆的鈍化層。
本揭露一些實施例提供一種形成半導體結構的方法。所述方法包括形成多個介電層。所述方法還包括形成包括多個金屬層的密封環(seal ring)的下部(lower portion)，各金屬層延伸到所述介電層之一者中。所述方法還包括在所述介電層上方沉積第一鈍化層。所述方法還包括在第一鈍化層中形成開口。所述方法還包括在開口中形成通孔環(via ring)並與密封環的下部物理接觸。所述方法還包括在第一鈍化層上方形成金屬環(metal ring)並與通孔環相接 (joined)，其中通孔環和金屬環形成密封環的上部(upper portion)，且其中金屬環包括具有鋸齒形圖案的第一邊緣部分。所述方法還包括在金屬環上形成第二鈍化層。此外，所述方法包括執行分割製程以形成裝置晶粒，其中密封環靠近裝置晶粒的邊緣。
本揭露一些實施例提供一種半導體結構。所述半導體結構包括晶粒。晶粒包括基板、多個介電層、第一鈍化層以及密封環。所述介電層位於基板上方。第一鈍化層位於所述介電層上方。密封環包括多個導電環，各導電環延伸到所述介電層之一者中。密封環還包括通孔環，延伸到第一鈍化層中並與所述導電環中的頂部導電環物理接觸。密封環還包括金屬環，位於第一鈍化層上方並與通孔環相接，其中金屬環包括具有鋸齒形圖案的第一邊緣部分，其中第一邊緣部分鄰近晶粒的邊緣。此外，所述半導體結構包括第二鈍化層，位於金屬環上方。
本揭露一些實施例提供一種半導體結構。所述半導體結構包括晶粒。晶粒包括第一邊緣和第二邊緣，在晶粒的角落處彼此相接。晶粒還包括金屬環，其中金屬環包括第一邊緣部分和第二邊緣部分，分別靠近晶粒的第一邊緣和第二邊緣。金屬環的第一邊緣部分包括第一段部(section)，平行於第一邊緣，其中第一段部與第一邊緣間隔開第一距離。金屬環的第一邊緣部分還包括第二段部，平行於第一邊緣，其中第二段部與第一邊緣間隔開第二距離，且第二距離不同於第一距離。此外，金屬環的第一邊緣部分包括互連部分，將第一段部和第二段部互連並物理相接。
20:封裝部件/晶圓
22:封裝部件/晶片/裝置晶粒
22C:角落
22E:邊緣
24:(半導體)基板
26:積體電路裝置
28:層間電介質
30,30SR:接觸栓塞
32:互連結構
34,34SR:金屬線
34A:頂部金屬特徵/金屬線
36,36SR:通孔
36A:頂部通孔
38:介電層
38A:(頂部)介電層
40:鈍化層
42:密封環
42C:角落部分
42E:邊緣部分/段部
42R:部分
44:劃線
46:開口
48:金屬晶種層
50:鍍覆掩模
52:開口
54:導電材料(特徵)
56,56E,56SR:重分佈線
58:通孔部分
58A,58B,58D:通孔環段部
58C:互連段部
58E:通孔
58SR:通孔環
60:跡線/線路部分
60A,60B,60D:段部/金屬環段部
60C:互連段部
60E:金屬焊墊/線
60SR:金屬環/金屬環段部
62:鈍化層
64:聚合物層
66:開口
68:通孔
70:金屬柱
72:焊料區
74:電連接件
76:內部區域
78A:外部區域/犧牲虛設區域
78B:內部區域/密封環增強區域
78C:密封環區域
80:區域
82A,82B,82C,82D:中線
84:重複單元
200:製程流程
202,204,206,208,210,212,214,216,218,220,222,224:製程
D1,D2:距離
S1,S2,S3:擺動範圍
P1:節距
W1,W2,W3:寬度
α:角度
11-11:橫截面
根據以下的詳細說明並配合所附圖式做完整揭露。須強調的是，根據本產業的一般作業，圖示並未按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1至8圖示出根據一些實施例之形成包括彎曲(bent)密封環的裝置晶粒的中間階段的橫截面視圖。
第9圖示出根據一些實施例之裝置晶粒和其中的密封環的俯視圖。
第10圖示出根據一些實施例之裝置晶圓和其中的裝置晶粒和密封環的俯視圖。
第11圖示出根據一些實施例之裝置晶粒的邊緣部分的放大圖。
第12至17圖示出根據一些實施例之密封環的彎曲部分。
第18圖示出根據一些實施例之密封環的直的(straight)角落部分。
第19圖示出根據一些實施例之用於形成密封環的製程流程。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
空間相關用語，例如“在...下方”、“下方”、“較低的”、“在...上方”、“較高的”及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
提供了一種密封環及其形成方法。根據本揭露的一些實施例，密封環包括在低介電常數(low-k)介電層中的下部(lower portions)，以及在鈍化層中的上部(upper portion)。密封環可以包括多個段部(sections)，其中相鄰段部彼此偏移以形成鋸齒形圖案(zigzag pattern)。隨著段部彼此偏移，原本較長的段部被分成較短的段部。不然的話，一段密封環可能從相應的裝置晶粒的一個邊緣大致延伸到相對邊緣，並且可能在密封環和上方的(overlying)鈍化層中產生高應力，從而導致破裂和分層。本文中討論的實施例是為了提供示例以實現或使用本揭露的標的(subject matter)，並且本領域普通技術人員將容易理解在保持在不同實施例的預期範圍內的同時可以做出的修改。在各個視圖和說明性實施例中，相同的參考符號用於表示相同的元件。儘管下面討論的方法實施例可以特定順序來執行，但是其他方法實施例也可以任何邏輯順序來執行。
第1至8圖示出根據本揭露的一些實施例之形成裝置晶粒及其中的密封環的中間階段的橫截面視圖。相應的製程也示意性地反映在第19圖所示的製程流程中。
第1圖示出封裝部件20的橫截面視圖。根據本揭露的一些實施例，封裝部件20是或包括裝置晶圓，其包括主動裝置和可能的被動裝置，它們被表示為積體電路裝置26。對應的封裝部件20可以在其中包括多個晶片22，圖 中僅示出其中一個晶片22。根據本揭露的一些替代實施例，封裝部件20是中介層晶圓，其不含主動裝置，並且可能包括或可能不包括被動裝置。根據另一些替代實施例，封裝部件20是或包括封裝基板條(strip)，其包括無核封裝基板或其中具有核心的有核封裝基板。根據本揭露的又另一些替代實施例，封裝部件20是包括離散的(discrete)裝置晶粒和將裝置晶粒模制於其中的模塑料(molding compound)的重構晶圓(reconstructed wafer)。在後續討論中，以裝置晶圓作為封裝部件20的示例，封裝部件20也可以稱為晶圓20。本揭露的實施例也可以應用於中介層晶圓、封裝基板、封裝體(packages)等。
根據本揭露的一些實施例，晶圓20包括半導體基板24以及形成在半導體基板24的頂表面處的特徵。半導體基板24可以包括或由結晶矽、結晶鍺、矽鍺、碳摻雜矽或III-V族化合物半導體例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等形成。半導體基板24也可以是體型(bulk)半導體基板或絕緣體上半導體(Semiconductor-On-Insulator，SOI)基板。可以在半導體基板24中形成淺溝槽隔離(Shallow Trench Isolation，STI)區(未示出)以隔離半導體基板24中的多個主動區。儘管未示出，但是可以(或可以不)形成貫通孔(through-vias)以延伸到半導體基板24中，其中貫通孔用於將晶圓20的相對側上的特徵相互電耦合。
根據本揭露的一些實施例，晶圓20包括積體電路裝置26，其形成在半導體基板24的頂表面上。根據一些實施例，積體電路裝置26可以包括互補式金屬氧化物半導體(Complementary Metal-Oxide Semiconductor，CMOS)電晶體、電阻器、電容器、二極體等。此處不描述積體電路裝置26的細節。根據一些替代實施例，晶圓20用於形成中介層(不含有主動裝置)，並且基板24可以 是半導體基板或介電基板。
層間電介質(Inter-Layer Dielectric，ILD)28形成在半導體基板24上方並填充積體電路裝置26中電晶體(未示出)的柵極堆疊(gate stacks)之間的空間。根據一些實施例，層間電介質28包括或由磷矽酸鹽玻璃(Phospho Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro Silicate Glass，BSG)、摻硼磷矽酸鹽玻璃(Boron-doped Phospho Silicate Glass，BPSG)、摻氟矽酸鹽玻璃(Fluorine-doped Silicate Glass，FSG)、氧化矽、氮化矽、氮氧化矽(SiOxNy)、低介電常數(low-k)介電材料等形成。層間電介質28可以使用旋塗、可流動化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)、電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition，LPCVD)等來形成。
接觸栓塞(Contact plugs)30形成在層間電介質28中，並且用於將積體電路裝置26電連接到上方的金屬線和通孔(vias)。根據本揭露的一些實施例，接觸栓塞30包括或由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、其合金及/或其多層的導電材料形成。接觸栓塞30的形成可以包括在層間電介質28中形成接觸開口、將導電材料填充到接觸開口中、以及執行平坦化製程(例如，化學機械拋光(Chemical Mechanical Polish，CMP)製程或機械研磨製程)以使接觸栓塞30的頂表面與層間電介質28的頂表面齊平。
金屬線34和通孔36形成在層間電介質28和接觸栓塞30上方。接觸栓塞以及上方的金屬線和通孔統稱為互連結構32。金屬線34和通孔36形成在介電層38(也稱為金屬間電介質(Inter-metal Dielectrics，IMDs))中。以下將相同水平高度(level)的金屬線統稱為一金屬層。根據本揭露的一些實施例，互連結 構32包括多個金屬層(包括多個金屬線34)，所述金屬層通過通孔36相互連接。金屬線34和通孔36可以由銅或銅合金形成，它們也可以由其他金屬形成。根據本揭露的一些實施例，介電層38由低介電常數(low-k)介電材料形成。例如，低介電常數介電材料的介電常數(k值)可以小於約3.0。介電層38可以包括含碳低介電常數(low-k)介電材料、氫矽酮矽氧烷(Hydrogen SilsesQuioxane，HSQ)、甲基矽酮矽氧烷(MethylSilsesQuioxane，MSQ)等。根據本揭露的一些實施例，介電層38的形成包括包括在介電層38中沉積含有致孔劑的介電材料，然後執行固化製程以驅除致孔劑，因此剩餘的介電層38是多孔的。
在介電層38中形成金屬線34和通孔36可以包括單鑲嵌製程及/或雙鑲嵌製程。在用於形成金屬線或通孔的單鑲嵌製程中，首先在介電層38之一者中形成溝槽或通孔開口，隨後用導電材料填充溝槽或通孔開口。然後執行平坦化製程例如CMP製程以去除高於介電層的頂表面的導電材料的多餘部分，而在相應的溝槽或通孔開口中留下金屬線或通孔。在雙鑲嵌製程中，溝槽和通孔開口均形成在一個介電層中，其中通孔開口位於溝槽下方並與溝槽連接。然後將導電材料填充到溝槽和通孔開口中以分別形成金屬線和通孔。導電材料可以包括擴散阻擋層和在擴散阻擋層上方的含銅金屬材料。擴散阻擋層可以包括鈦、氮化鈦、鉭、氮化鉭等。
金屬線34包括在頂部介電層(被標示為介電層38A)中的頂部導電(金屬)特徵例如金屬線、金屬焊墊或通孔(被標示為34A)，該頂部介電層是介電層38中的頂層。在頂部介電層38A中的通孔36也被標示為頂部通孔36A。根據一些實施例，介電層38A由與較低的介電層38的材料相似的低介電常數(low-k)介電材料形成。根據其他實施例，介電層38A由非低介電常數(non-low-k)介電 材料形成，其可以包括氮化矽、未摻雜的矽酸鹽玻璃(Undoped Silicate Glass，USG)、氧化矽等。介電層38A也可以具有多層結構，包括例如兩個USG層和介於其間的一個氮化矽層。頂部金屬特徵34A也可以由銅或銅合金形成，並且可以具有雙鑲嵌結構或單鑲嵌結構。介電層38A有時被稱為頂部介電層。
鈍化層40(有時稱為鈍化-1(passivation-1)或pass-1)形成在互連結構32上方。相應的製程在如第19圖所示的製程流程200中被示為製程202。根據一些實施例，鈍化層40由介電常數等於或大於氧化矽的介電常數的非低介電常數(non-low-k)和緻密(dense)介電材料形成。鈍化層40可以包括或由無機介電材料形成，其可以包括選自但不限於氮化矽(SiNx)、氧化矽(SiO2)、氧氮化矽(SiONx)、氧碳化矽(SiOCx)等、其組合及/或其多層。值“x”代表相對原子比。根據一些實施例，頂部介電層38A和金屬線34A的頂表面是共面的。因此，鈍化層40可以是平面層。根據一些替代實施例，頂部導電特徵突出高於頂部介電層38A的頂表面，並且鈍化層40是非平面的。
第10圖示出晶圓20和其中的裝置晶粒22的俯視圖。根據一些實施例，如第10圖中所示，每個裝置晶粒22包括一個密封環42。密封環42形成為包括四個段部(sections)的完整環(其中沒有斷裂)，每個段部靠近對應的裝置晶粒22的一個邊緣並且靠近一個對應的劃線44。劃線44是在晶圓20中和裝置晶粒22之間的區域，並且在晶圓20的晶粒鋸切(die-sawing)中產生的未來切口(kerfs)可能會穿過劃線44。
返回參見第1圖，密封環42包括一些接觸栓塞30(也被標示為30SR)、一些金屬線34(也被標示為34SR)以及一些通孔36(也被標示為36SR)。接觸栓塞30SR、金屬線34SR以及通孔36SR與用於電連接的各個其他接觸栓塞 30、金屬線34以及通孔36同時形成並且共享相同的形成製程。密封環42中的接觸栓塞30SR、金屬線34SR以及通孔36SR中的每一者可以與這些特徵中的上層或下層者物理相接(joined)以形成一個整合的(integrated)密封環。當從頂部觀看時，接觸栓塞30SR、金屬線34SR以及通孔36SR中的每一者可以形成一完整環而不在其中發生斷裂。
根據一些實施例，接觸栓塞30SR電連接到半導體基板24。可能有(或可能沒有)矽化物區存在接觸栓塞30SR與半導體基板24之間並將接觸栓塞30SR和半導體基板24物理相接。根據一些替代實施例，接觸栓塞30SR與半導體基板24物理接觸。根據另一些替代實施例，接觸栓塞30SR通過例如接觸蝕刻停止層(在層間電介質28下方，未示出)、層間電介質28及/或其類似物的介電層與半導體基板24間隔開。
參見第2圖，在蝕刻製程中圖案化鈍化層40以形成開口46。相應的製程在如第19圖所示的製程流程200中被示為製程204。蝕刻製程可以包括乾蝕刻製程，其包括形成圖案化的蝕刻掩模(未示出)，例如圖案化的光阻劑，然後蝕刻鈍化層40。然後去除圖案化的蝕刻掩模。金屬線34A和金屬線34SR通過開口46暴露。
第3圖示出沉積金屬晶種層48。相應的製程在如第19圖所示的製程流程200中被示為製程206。根據一些實施例，金屬晶種層48包括鈦層和在鈦層上方的銅層。根據一些替代實施例，金屬晶種層48包括與鈍化層40接觸的銅層。可以使用物理氣相沉積(Physical Vapor Deposition，PVD)、化學氣相沉積(Chemical Vapor Deposition，CVD)、金屬有機化學氣相沉積(Metal Organic Chemical Vapor Deposition，MOCVD)等來執行沉積製程。
接著，形成圖案化的鍍覆掩模(plating mask)50。相應的製程在如第19圖所示的製程流程200中被示為製程208。根據一些實施例，鍍覆掩模50包括或由光阻劑形成。開口52形成在圖案化的鍍覆掩模50中以露出金屬晶種層48。
然後將導電材料(特徵)54沉積在開口52中和金屬晶種層48上。相應的製程在如第19圖所示的製程流程200中被示為製程210。根據本揭露的一些實施例，導電材料54的形成包括鍍覆(plating)製程，其可以包括電化學鍍覆製程、化學鍍覆製程等。鍍覆是在鍍覆化學溶液中進行。導電材料54可以包括銅、鋁、鎳、鎢等、或其合金。根據一些實施例，導電材料54包括銅，並且不含鋁。
接著，去除如第3圖所示的鍍覆掩模50，所得的結構顯示於第4圖中。相應的製程在如第19圖所示的製程流程200中被示為製程212。在隨後的過程中，執行蝕刻製程以去除金屬晶種層48的不再受上方的導電材料54保護的部分。所得的結構顯示於第5圖中。相應的製程在如第19圖所示的製程流程200中被示為製程214。在本文整個描述中，剩餘的導電材料54和對應的下方的金屬晶種層48統稱為重分佈線(Redistribution Lines，RDLs)56，其包括延伸到鈍化層40中的通孔部分58(也稱為通孔)以及在鈍化層40上方的跡線/線路部分60(也稱為金屬線)。
重分佈線56/56SR包括通孔環(via ring)58SR和金屬環(metal ring)60SR，它們成為密封環42的上部(upper portion)。通孔環58SR與下方的金屬線34SR物理接觸。通孔環58SR和金屬環60SR中的每一者都形成一完整環而不在其中發生斷裂，並且環繞裝置晶粒22的內部區域。重分佈線56還包括用於 電連接的重分佈線56E。重分佈線56E也包括通孔58E和金屬焊墊/線60E，其中通孔58E物理接觸頂部金屬特徵34A。
參見第6圖，沉積鈍化層62。相應的製程在如第19圖所示的製程流程200中被示為製程216。鈍化層62(有時稱為鈍化-2(passivation-2)或pass-2)形成為毯層(blanket layer)。根據一些實施例，鈍化層62包括或由無機介電材料形成，其可以包括選自但不限於氮化矽、氧化矽、氧氮化矽、氧碳化矽等、其組合或其多層。鈍化層62的材料可以與鈍化層40的材料相同或不同。可以通過例如原子層沉積(Atomic Layer Deposition，ALD)、化學氣相沉積(CVD)等的共形(conformal)沉積製程來執行沉積。因此，鈍化層62可以是共形的，其垂直部分和水平部分具有相同厚度或大致相同厚度，例如具有小於約20%或10%的變化。應當理解，無論鈍化層62是否由與鈍化層40相同的材料形成，在它們之間都可能存在可區分的界面，例如，在結構的穿透式電子顯微鏡(Transmission Electron Microscopy，TEM)影像、X射線繞射(X Ray Diffraction，XRD)影像或電子背向散射繞射(Electron Back Scatter Diffraction，EBSD)影像中可以見到該界面。
參見第7圖，聚合物層64被分配、固化和圖案化，在其中形成開口66。相應的製程在如第19圖所示的製程流程200中被示為製程218。聚合物層64可以包括光敏或非光敏聚合物。光敏聚合物可以包括聚酰亞胺、聚苯並噁唑(polybenzoxazole，PBO)、苯並環丁烯(benzocyclobutene，BCB)等。當它是光敏的時，聚合物層64的圖案化可以包括在聚合物層64上執行曝光製程，然後顯影聚合物層64以形成開口66。根據其中聚合物層64是非光敏的替代實施例，例如，當聚合物層64包括非光敏環氧樹脂/聚合物時，聚合物層64的圖案化可以包 括在聚合物層64上方施加和圖案化光阻劑，以及使用圖案化的光阻劑來蝕刻聚合物層64以定義開口的圖案。
然後在蝕刻製程中圖案化鈍化層62以向下延伸開口66，從而暴露下方的金屬焊墊60E。相應的製程在如第19圖所示的製程流程200中被示為製程220。根據一些實施例，通過反應離子蝕刻(Reactive Ion Etching，RIE)製程來執行蝕刻製程。蝕刻氣體可以包括含碳和氟的氣體、氬氣、氧氣(O2)和氮氣(N2)。可能沒有形成任何開口來露出密封環42。
第8圖示出形成電連接件74和通孔68。相應的製程在如第19圖所示的製程流程200中被示為製程222。根據一些實施例，形成製程包括沉積延伸到開口66中的毯式金屬晶種層(未示出)、形成圖案化的鍍覆掩模、以及將導電材料鍍覆到鍍覆掩模的開口中。根據一些實施例，金屬晶種層包括鈦層和在鈦層上方的銅層。或者，金屬晶種層為單個銅層。鍍覆的導電材料可以包括銅、鎳、鈀、鋁、無鉛焊料、其合金及/或其多層。然後去除鍍覆掩模，隨後執行蝕刻製程以去除未被鍍覆的導電材料覆蓋的金屬晶種層的部分，從而形成通孔68和電連接件74。第8圖示出一個示例，其中電連接件74包括金屬柱70和焊料區72。執行回焊製程以回焊焊料區72。在一些實施例中，電連接件74可以是微凸塊或受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊。
根據一些實施例，如第8圖中所示，電連接件74的底部與金屬焊墊/線60E物理接觸，金屬焊墊/線60E位於鈍化層62下方。根據一些替代實施例，可以在金屬焊墊/線60E與電連接件74之間形成更多的重分佈線，它們是鈍化後互連件(post-passivation interconnects)。因此，相應地，密封環42也可以包括更多的金屬環和通孔環，這些金屬環和通孔環位於金屬環60SR上方並與金屬 環60SR相接，並且這些金屬環和通孔環延伸到與鈍化後互連件相同的層。
在隨後的過程中，分割晶圓20，例如沿著劃線44(也參見第10圖)鋸切以形成離散的封裝部件22。相應的製程在如第19圖所示的製程流程200中被示為製程224。儘管根據一些示例實施例，封裝部件22是裝置晶粒22，但是封裝部件22也可以是中介層、封裝基板、封裝體等。
在隨後的過程中，裝置晶粒22可以與另一封裝部件接合，例如中介層、封裝基板、印刷電路板、封裝體等。裝置晶粒22中的電連接件74可以通過焊料接合而接合到其他封裝部件。可以在裝置晶粒22與其他封裝部件之間分配底部填充物(未示出)。
第9圖示出根據一些實施例之裝置晶粒22的俯視圖。裝置晶粒22具有多個邊緣22E和多個角落22C。可以有單個密封環42或多個密封環42形成在裝置晶粒22的周邊附近，外密封環42環繞相應的內密封環42。下面的討論可以以其中一個密封環例如外密封環42為例，並且討論也適用於其他密封環42。每個密封環42可以包括平行於最近邊緣22E的四個邊緣部分/段部42E，以及互連相鄰邊緣部分42E的四個角落部分42C。根據一些實施例，密封環42可以在裝置晶粒22的角落處包括一些部分42R以作為加強結構。
密封環42環繞內部區域76，其用於形成積體電路裝置26(參見第8圖)和互連結構32。密封環42可以是電浮動的(floating)、電接地的(grounded)、或者可以電連接到基板24。
裝置晶粒22包括從最外面的密封環42的外側延伸到裝置晶粒22的對應的最近邊緣22E的外部區域(outer zones)78A(也參見第11圖)。外部區域78A又被稱為犧牲虛設區域(sacrificial dummy zones)，因為如果分割(singulation) 製程具有高於預期的偏差，則這些區域可以在晶圓20的分割期間被切穿(儘管它們原先不打算被切割)。根據一些實施例，犧牲虛設區域78A的寬度W1可以大於約2.7微米(μm)。大的寬度W1可為聚合物層64(參見第8圖)留下足夠的空間以在鈍化層62上具有足夠的著陸面積(landing area)，使得聚合物層64對鈍化層62的黏附力足夠強。寬度W1也可以在約5微米和約10微米之間的範圍內。
如第9圖中所示，內部區域(inner zones)78B(也參見第11圖)位於最內側的密封環42與內部區域76之間，並且內部區域78B有時被稱為密封環增強區域(seal ring enhancement zones)。密封環增強區域78B的寬度W2(參見第9和11圖)可以在約4微米和約8微米之間的範圍內。在互連結構和金屬線中，密封環42與其最靠近的重分佈線(RDL)之間的最近距離可以大於4微米以避免違反設計規則。
由密封環佔據的區域和密封環之間的區域(當形成多於一個密封環時)統稱為密封環區域(seal ring zones)78C(也參見第11圖)。根據一些實施例，密封環區域78C的寬度W3可以在約4.5微米和約9微米之間的範圍內。
第10圖示出晶圓20和晶圓20中的裝置晶粒22的俯視圖。劃線44被形成以將裝置晶粒22彼此分開。因此，在分割製程後，離散的裝置晶粒22中的密封環42靠近裝置晶粒22的邊緣。
第11圖示出密封環42的邊緣部分的放大橫截面視圖，其中示出單個密封環42作為示例。此橫截面視圖可以從第9圖中的橫截面11-11獲得(除了第9圖顯示兩個密封環42，而第11圖顯示一個密封環42)。犧牲虛設區域78A的寬度W1、密封環增強區域78B的寬度W2和密封環區域78C的寬度W3被標記。
第12圖示出根據一些實施例之金屬環60SR和通孔環58SR的部分 的俯視圖。所示的部分可以在第9圖中的區域80中。根據一些實施例，金屬環60SR是彎曲的(bent)，並且可以具有鋸齒形圖案(zigzag pattern)。金屬環60SR包括多個段部60A和段部60B。在本文整個描述中，將各個段部的邊緣和中線(middle line)的延伸方向稱為對應的段部的延伸方向。段部60A和60B是細長條(elongated strips)，它們的縱向方向相互平行，並且平行於對應的裝置晶粒22的最近邊緣22E。段部60A和60B彼此偏移(offset)。舉例來說，段部60A和60B以擺動範圍S1彼此擺動(swing)。段部60A和60B分別具有中線82A和中線82B。在本文整個描述中，擺動範圍可以從密封環42的段部的對應外邊緣或內邊緣測量，或者可以從密封環42的段部的中線測量。根據一些實施例，擺動範圍S1大於約0.1微米，並且可以在約0.5微米和約2.5微米之間的範圍內。
或者說，金屬環60SR可以包括與裝置晶粒22的相應邊緣22E具有不同距離的多個段部(包括60A和60B)。例如，第12圖示出段部60A和段部60B分別與裝置晶粒22的邊緣22E間隔開距離D1和距離D2。
段部60A和段部60B通過互連段部60C互連，互連段部60C具有不平行於段部60A和60B的延伸方向。根據一些實施例，互連段部60C的延伸方向既不平行也不垂直於段部60A和60B的延伸方向。根據一些替代實施例，互連段部60C的延伸方向垂直於段部60A和60B的延伸方向。根據一些實施例，互連段部60C和它們相接的段部60A和60B之間的角度α可以在約30度和約90度之間的範圍內，例如在約30度和約60度之間的範圍內。根據一些實施例，角度α也可以是約45度。
根據一些實施例，包括段部60A和60B以及兩個互連段部60C的段部形成一個重複單元84。如第9圖中所示，密封環42包括四個邊緣部分42E。 每個邊緣部分42E可以通過串聯相接多個重複單元84而形成。根據一些實施例，多個重複單元84彼此相同。根據一些替代實施例，多個重複單元84中的至少一些重複單元彼此不同。例如，一些重複單元84的節距(pitches)/長度、角度α、擺動範圍等可能與其他重複單元84不同。
根據一些實施例，如第12圖中所示，重複單元84具有節距P1，其也可以等於它們的長度。已經發現，節距P1的值會影響密封環42的可靠性和功能。由於密封環42的邊緣部分42E(參見第9圖)可以很長(它們的長度接近裝置晶粒22的長度)，因熱膨脹和收縮而在密封環中產生的應力可能非常高。高應力可能導致金屬環60SR(參見第8和11圖)和鈍化層62破裂(cracking)。應力也可能導致金屬環60SR和鈍化層62之間的分層(delamination)。通過將金屬環60SR形成為彎曲的，原本較長的段部變為較短的段部，從而減小了應力。
應力的大小與重複單元84的節距P1有關，節距P1越大，產生的應力越大。已經發現，如果節距P1超過閾值(例如90微米)，則在鈍化層62和金屬環60SR中產生的應力可能過高，並且可能導致鈍化層62和金屬環60SR損壞。而當節距P1小於閾值時，未發現損壞和分層。因此，節距P1被設計為小於約90微米，並且可以在約50微米和約80微米之間的範圍內。應當理解，示例閾值節距P1可能不同於90微米，例如，當金屬環60SR以及鈍化層62和40具有更小的尺寸(如厚度值和寬度)時。
根據一些實施例，通孔環58SR的邊緣部分沒有彎曲，並且可以是從一個角落部分42C延伸到相鄰角落部分42C的長且直的部分。因此，金屬環60SR的段部的擺動也可以被認為是相對於下方的通孔環58SR的擺動(與相對於彼此及/或相對於邊緣22E的擺動相比)。無論金屬環60SR的段部如何擺動，通 孔環58SR都被金屬環60SR完全重疊。金屬環60SR的段部的邊緣可以從通孔環58SR的邊緣垂直偏移，或者可以與通孔環58SR的邊緣垂直對齊。
進一步參見第12圖，根據如第12圖所示的一些實施例，段部60A的中線82A位於對應的通孔環58SR的中線82C的第一側(+Y側)，段部60B的中線82B位於對應的通孔環58SR的中線82C的第二側(-Y側)。擺動範圍S1可以等於中線82A和中線82B相對於中線82C的擺動。
如第12圖中所示，金屬環60SR相對於通孔環58SR的擺動是雙向擺動(double swing)，其中段部60A和60B相對於通孔環58SR上下擺動(沿+Y方向和-Y方向)。根據一些替代實施例，如第13圖中所示，金屬環60SR的段部的擺動可以是單向擺動(single swing)。例如，段部60A相對於通孔環58SR在+Y方向上擺動，另一方面，段部60B則不相對於通孔環58SR擺動，這意味著段部60B的中線80B與相應下方的通孔環58SR的部分的中線80C對齊，而段部60A的中線80A則遠離中線80C擺動。節距P1和擺動範圍S1可以在參見第12圖所示的實施例所討論的類似範圍內。
在第12和13圖，每個重複單元84包括彼此偏移的兩個段部60A和60B，並且還包括兩個互連段部60C。第14圖示出一個實施例，其中每個重複單元84中存在三個彼此偏移的段部60A、60B和60D，以及三個對應的互連段部60C。段部60A相對於對應的通孔環58SR和相對於段部60B在+Y方向上擺動。段部60B不相對於通孔環58SR擺動。段部60D相對於對應的通孔環58SR和相對於段部60B在-Y方向上擺動。類似地，對應的(段部60A的)中線82A、(段部60B的)中線82B、(通孔環58SR的)中線82C以及(段部60D的)中線82D也被示出。根據一些實施例，中線82A形成為相對於中線82C在+Y方向上擺動，中線82B與中 線82C對齊，並且中線82D形成為相對於中線82C在-Y方向上擺動。節距P1及擺動範圍S1和擺動範圍S2可以類似於參見第12圖所討論的節距P1及擺動範圍S1。
根據前述圖中所示的實施例，通孔環58SR的邊緣部分是直的(straight)而不是彎曲的。根據一些替代實施例，通孔環58SR的段部也彎曲，而包括較短的段部。例如，第15圖示出金屬環段部60A相對於金屬環段部60B擺動，並且通孔環段部58A相對於通孔環段部58B擺動。類似地，通孔環段部58A和通孔環段部58B也通過互連段部58C互連。節距P1及擺動範圍S1和(通孔環58SR段部的)擺動範圍S3可以類似於參見第12圖所討論的節距P1及擺動範圍S1。根據一些實施例，擺動範圍S1等於擺動範圍S3，並且通孔環段部58A和58B可以分別對齊(或偏離)金屬環段部60A和60B的中線。根據一些替代實施例，擺動範圍S1與擺動範圍S3不同，並且通孔環段部58A的中線可以與金屬環段部60A的中線對齊，而通孔環段部58B的中線可以偏離金屬環段部60B的中線。
第16圖示出一個實施例，其中每個重複單元84包括三個不同的金屬環段部60A、60B和60D，這些金屬環段部可以全部彼此偏移，但不限於此。類似地，通孔環段部58A、58B和58D中的至少兩個(或所有三個)彼此偏移。
第17圖示出包括兩個(或更多個)金屬環60SR(在不同密封環中)的實施例，這些金屬環的邊緣部分都是彎曲的。根據一些實施例，其中一個金屬環60SR的段部與其他金屬環60SR的最近段部可以沿相同方向彎曲，並且可以具有相同的擺動範圍。根據一些替代實施例，其中一個金屬環60SR的段部與其他金屬環60SR的最近段部可以沿不同方向彎曲，並且可以具有不同的擺動範 圍。不同金屬環60SR中的重複單元84的節距P1可以彼此相同或不同。
第18圖示出一個密封環42的角落部分42C(也參見第9圖)和對應的金屬環段部60SR。密封環42的角落部分42C中的金屬環段部60SR可能較短，例如短於約90微米。因此，由於相對小的應力，角落部分42C中的金屬環段部60SR可以不彎曲。根據一些其他實施例，當角落部分42C也很長時，例如在非常大的裝置晶粒中時，角落部分42C中的金屬環段部60SR也可以彎曲。角落部分42C中的彎曲的細節可以與參見第12至17圖所示和討論的基本相同，故在此不再贅述。通孔環58SR的角落部分也可以是直的，或者可以是彎曲的。
雖然所示實施例使用鈍化層中的金屬環作為示例，但是鋸齒形/彎曲圖案也可用於其他層中，例如低介電常數介電層中的密封環部分以及鈍化後互連結構中的密封環部分。此外，使用鋸齒形圖案的金屬線來降低應力也可以用於除密封環之外的其他長形特徵中，例如用於傳導電力或信號的重分佈線、位於封裝部件內部的電屏蔽環(electrical shielding rings)等。所述實施例也可以應用於除裝置晶粒之外的其他封裝部件。舉例來說，鋸齒形圖案的金屬線可以用於積體扇出封裝(integrated fan-out packages)的密封環和信號/電力重分佈結構中，積體扇出封裝可以用於具有很長導線的大型系統(例如人工智能(Artificial Intelligence，AI)封裝)中並因此具有高應力。
本揭露的實施例具有一些有利特徵。通過彎曲密封環中的金屬環，將原本較長的段部修改為較短的段部。因此，減小了金屬環和相鄰鈍化層中產生的應力，並且減少了金屬環的斷裂以及金屬環和其相鄰鈍化層之間的分層。這些導致濕氣滲透減少以及所得封裝部件的可靠性提升。晶片22中的裝置和元件由密封環42防潮。
根據本揭露的一些實施例，一種形成半導體結構的方法，包括：形成複數個介電層；形成包括複數個金屬層的密封環的下部，各金屬層延伸到所述介電層之一者中；在所述介電層上方沉積第一鈍化層；在第一鈍化層中形成開口；在開口中形成通孔環並與密封環的下部物理接觸；在第一鈍化層上方形成金屬環並與通孔環相接，其中通孔環和金屬環形成密封環的上部，且其中金屬環包括具有鋸齒形圖案的第一邊緣部分；在金屬環上形成第二鈍化層；以及執行分割製程以形成裝置晶粒，其中密封環靠近裝置晶粒的邊緣。
在一實施例中，第一邊緣部分包括複數個重複單元，各重複單元包括在平行於裝置晶粒的最近邊緣的方向上延伸的第一段部和第二段部，其中第一段部和第二段部與裝置晶粒的最近邊緣具有不同的距離值。在一實施例中，通孔環包括：第一部分，直接位於金屬環的第一邊緣部分的第一段部下方並與第一段部接觸；以及第二部分，直接位於金屬環的第一邊緣部分的第二段部下方並與第二段部接觸，其中第一部分與第二部分對齊以形成直線。
在一實施例中，所述方法更包括在第二鈍化層上方分配聚合物層並與第二鈍化層接觸。在一實施例中，所述方法更包括形成貫穿第二鈍化層的通孔，其中通孔電連接到所述介電層中的金屬線。在一實施例中，形成金屬環和通孔環包括：形成延伸到開口中的晶種層；鍍覆導電材料；以及蝕刻未被導電材料重疊的晶種層的部分。在一實施例中，金屬環包括將第一邊緣部分互連到金屬環的第二邊緣部分的角落部分，其中整個角落部分是直的。
根據本揭露的一些實施例，一種半導體結構，包括：晶粒，包括：基板；複數個介電層，位於基板上方；第一鈍化層，位於所述介電層上方；密封環，包括：複數個導電環，各導電環延伸到所述介電層之一者中；通 孔環，延伸到第一鈍化層中並與所述導電環中的頂部導電環物理接觸；以及金屬環，位於第一鈍化層上方並與通孔環相接，其中金屬環包括具有鋸齒形圖案的第一邊緣部分，其中第一邊緣部分鄰近該晶粒的邊緣；以及第二鈍化層，位於金屬環上方。
在一實施例中，第一邊緣部分包括複數個重複單元，各重複單元包括具有平行於晶粒的邊緣的縱向方向的第一段部和第二段部，其中第一段部和第二段部與晶粒的邊緣具有不同的距離值。在一實施例中，各重複單元更包括將第一段部和第二段部互連的互連段部。在一實施例中，各重複單元具有小於約90微米的節距。在一實施例中，通孔環包括位於金屬環的第一邊緣部分下方並被金屬環的第一邊緣部分重疊的第二邊緣部分，且通孔環的第二邊緣部分是直的。在一實施例中，在半導體結構的俯視圖中，金屬環的第一邊緣部分相對於通孔環的第二邊緣部分擺動。
在一實施例中，在俯視圖中，第一邊緣部分包括：第一段部，具有第一中線，第一中線位於通孔環的第二邊緣部分的第二中線的第一側；以及第二段部，具有第三中線，第三中線位於與第一側相對的第二中線的第二側。在一實施例中，在俯視圖中，第一邊緣部分包括：第一段部，具有第一中線，第一中線位於通孔環的第二邊緣部分的第二中線的一側；以及第二段部，具有第三中線，第三中線與第二中線對齊。在一實施例中，金屬環更包括：第二邊緣部分，具有額外鋸齒形圖案；以及角落部分，將第一邊緣部分和第二邊緣部分互連，其中角落部分是直的。在一實施例中，所述半導體結構更包括聚合物層，位於第二鈍化層上方並與第二鈍化層接觸。
根據本揭露的一些實施例，一種半導體結構，包括：晶粒，包 括：第一邊緣和第二邊緣，在晶粒的角落處彼此相接；金屬環，包括：第一邊緣部分和第二邊緣部分，分別靠近第一邊緣和第二邊緣，其中第一邊緣部分包括：第一段部，平行於第一邊緣，其中第一段部與第一邊緣間隔開第一距離；第二段部，平行於第一邊緣，其中第二段部與第一邊緣間隔開第二距離，第二距離不同於第一距離；以及互連段部，將第一段部和第二段部互連並物理相接。在一實施例中，第一段部、第二段部和互連段部形成重複單元，且其中第一邊緣部分包括複數個與重複單元相同的額外重複單元。在一實施例中，所述半導體結構更包括通孔環，通孔環包括分別位於第一段部和第二段部下方並與第一段部和第二段部物理相接的第三段部和第四段部，其中第三段部與第四段部相互連接以形成直的連續段部。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各個改變、置換或修改。
22E:邊緣
58SR:通孔環
60A,60B:段部/金屬環段部
60C:互連段部
60SR:金屬環/金屬環段部
82A,82B,82C:中線
84:重複單元
D1,D2:距離
S1:擺動範圍
P1:節距
α:角度

Claims (14)

  1. 一種形成半導體結構的方法，該方法包括：形成複數個介電層；形成包括複數個金屬層的一密封環的一下部，各該些金屬層延伸到該些介電層之一者中；在該些介電層上方沉積一第一鈍化層；在該第一鈍化層中形成一開口；在該開口中形成一通孔環並與該密封環的該下部物理接觸；在該第一鈍化層上方形成一金屬環並與該通孔環相接，其中該通孔環和該金屬環形成該密封環的一上部，且其中該金屬環包括具有鋸齒形圖案的一第一邊緣部分，該通孔環包括位於該金屬環的該第一邊緣部分下方並被該金屬環的該第一邊緣部分重疊的一第二邊緣部分，且該通孔環的該第二邊緣部分是直的，其中在一俯視圖中，該金屬環的該第一邊緣部分相對於該通孔環的該第二邊緣部分擺動；在該金屬環上形成一第二鈍化層；以及執行一分割製程以形成一裝置晶粒，其中該密封環靠近該裝置晶粒的邊緣。
  2. 如請求項1之方法，其中該第一邊緣部分包括複數個重複單元，各該些重複單元包括在平行於該裝置晶粒的一最近邊緣的一方向上延伸的一第一段部和一第二段部，其中該第一段部和該第二段部與該裝置晶粒的該最近邊緣具有不同的距離值。
  3. 如請求項2之方法，其中該通孔環包括： 一第一部分，直接位於該金屬環的該第一邊緣部分的該第一段部下方並與該第一段部接觸；以及一第二部分，直接位於該金屬環的該第一邊緣部分的該第二段部下方並與該第二段部接觸，其中該第一部分與該第二部分對齊以形成一直線。
  4. 如請求項1之方法，其中形成該金屬環和該通孔環包括：形成延伸到該開口中的一晶種層；鍍覆一導電材料；以及蝕刻未被該導電材料重疊的該晶種層的一部分。
  5. 如請求項1之方法，其中該金屬環包括將該第一邊緣部分互連到該金屬環的一第二邊緣部分的一角落部分，其中整個該角落部分是直的。
  6. 一種半導體結構，包括：一晶粒，包括：一基板；複數個介電層，位於該基板上方；一第一鈍化層，位於該些介電層上方；一密封環，包括：複數個導電環，各該些導電環延伸到該些介電層之一者中；一通孔環，延伸到該第一鈍化層中並與該些導電環中的一頂部導電環物理接觸；以及一金屬環，位於該第一鈍化層上方並與該通孔環相接，其中該金屬環包括具有鋸齒形圖案的一第一邊緣部分，其中該第一邊緣部分鄰近該晶粒的一邊緣；以及 一第二鈍化層，位於該金屬環上方，其中該通孔環包括位於該金屬環的該第一邊緣部分下方並被該金屬環的該第一邊緣部分重疊的一第二邊緣部分，且該通孔環的該第二邊緣部分是直的，其中在該半導體結構的一俯視圖中，該金屬環的該第一邊緣部分相對於該通孔環的該第二邊緣部分擺動。
  7. 如請求項6之半導體結構，其中該第一邊緣部分包括複數個重複單元，各該些重複單元包括具有平行於該晶粒的該邊緣的縱向方向的一第一段部和一第二段部，其中該第一段部和該第二段部與該晶粒的該邊緣具有不同的距離值。
  8. 如請求項7之半導體結構，其中各該些重複單元更包括將該第一段部和該第二段部互連的一互連段部。
  9. 如請求項7之半導體結構，其中各該些重複單元具有小於約90微米的節距。
  10. 如請求項6之半導體結構，其中在該俯視圖中，該第一邊緣部分包括：一第一段部，具有一第一中線，該第一中線位於該通孔環的該第二邊緣部分的一第二中線的一第一側；以及一第二段部，具有一第三中線，該第三中線位於與該第一側相對的該第二中線的一第二側。
  11. 如請求項6之半導體結構，其中在該俯視圖中，該第一邊緣部分包括：一第一段部，具有一第一中線，該第一中線位於該通孔環的該第二邊緣部 分的一第二中線的一側；以及一第二段部，具有一第三中線，該第三中線與該第二中線對齊。
  12. 如請求項6之半導體結構，其中該金屬環更包括：一第二邊緣部分，具有額外鋸齒形圖案；以及一角落部分，將該第一邊緣部分和該第二邊緣部分互連，其中該角落部分是直的。
  13. 一種半導體結構，包括：一晶粒，包括：一第一邊緣和一第二邊緣，在該晶粒的一角落處彼此相接；一金屬環，包括：一第一邊緣部分和一第二邊緣部分，分別靠近該第一邊緣和該第二邊緣，其中該第一邊緣部分包括：一第一段部，平行於該第一邊緣，其中該第一段部與該第一邊緣間隔開一第一距離；一第二段部，平行於該第一邊緣，其中該第二段部與該第一邊緣間隔開一第二距離，該第二距離不同於該第一距離；以及一互連段部，將該第一段部和該第二段部互連並物理相接；以及一通孔環，包括位於該金屬環的該第一邊緣部分下方並被該金屬環的該第一邊緣部分重疊的一第二邊緣部分，且該通孔環的該第二邊緣部分是直的，其中在該半導體結構的一俯視圖中，該金屬環的該第一邊緣部分相對於該通孔環的該第二邊緣部分擺動。
  14. 如請求項13之半導體結構，其中該通孔環的該第二邊緣部分包括分別位於該第一段部和該第二段部下方並與該第一段部和該第二段部物理相接的一第三段部和一第四段部，其中該第三段部與該第四段部相互連接以形成一直的連續段部。
TW111131842A 2021-08-27 2022-08-24 半導體結構及其形成方法 TWI831338B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163237677P 2021-08-27 2021-08-27
US63/237,677 2021-08-27
US17/659,048 2022-04-13
US17/659,048 US20230066360A1 (en) 2021-08-27 2022-04-13 Seal Ring Structure with Zigzag Patterns and Method Forming Same

Publications (2)

Publication Number Publication Date
TW202310266A TW202310266A (zh) 2023-03-01
TWI831338B true TWI831338B (zh) 2024-02-01

Family

ID=85175591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131842A TWI831338B (zh) 2021-08-27 2022-08-24 半導體結構及其形成方法

Country Status (5)

Country Link
US (1) US20230066360A1 (zh)
KR (1) KR102628145B1 (zh)
CN (1) CN115732427A (zh)
DE (1) DE102022109859A1 (zh)
TW (1) TWI831338B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516671A (en) * 2003-11-10 2005-05-16 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP2005167198A (ja) * 2003-11-10 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW200616019A (en) * 2004-11-08 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Integrated stress relief pattern and registration structure
US20120104541A1 (en) * 2010-11-03 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with polyimide layer adhesion
US20120313217A1 (en) * 2011-06-13 2012-12-13 Mediatek Inc. Seal ring structure with capacitor
JP2014165403A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置および半導体ウェハ
TW201740513A (zh) * 2016-02-05 2017-11-16 台灣積體電路製造股份有限公司 積體電路結構及密封環結構
KR20200050417A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그를 형성하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305851B (zh) * 2016-11-02 2023-11-10 马维尔以色列(M.I.S.L.)有限公司 裸片上密封环

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516671A (en) * 2003-11-10 2005-05-16 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP2005167198A (ja) * 2003-11-10 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW200616019A (en) * 2004-11-08 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Integrated stress relief pattern and registration structure
US20120104541A1 (en) * 2010-11-03 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with polyimide layer adhesion
US20120313217A1 (en) * 2011-06-13 2012-12-13 Mediatek Inc. Seal ring structure with capacitor
JP2014165403A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置および半導体ウェハ
TW201740513A (zh) * 2016-02-05 2017-11-16 台灣積體電路製造股份有限公司 積體電路結構及密封環結構
KR20200050417A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그를 형성하는 방법
TW202036809A (zh) * 2018-10-31 2020-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20230066360A1 (en) 2023-03-02
TW202310266A (zh) 2023-03-01
KR102628145B1 (ko) 2024-01-23
KR20230031772A (ko) 2023-03-07
DE102022109859A1 (de) 2023-03-02
CN115732427A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US11670609B2 (en) Method for manufacturing a semiconductor device including patterning a polymer layer to reduce stress
US10068868B2 (en) Multi-strike process for bonding packages and the packages thereof
TWI767676B (zh) 半導體裝置結構及其製造方法
US20210375675A1 (en) Package Component with Stepped Passivation Layer
US12051622B2 (en) Passivation layer and planarization layer and method of forming the same
US11387143B2 (en) Redistribution lines with protection layers and method forming same
TWI829079B (zh) 半導體結構及其形成方法
TWI831338B (zh) 半導體結構及其形成方法
US20220246565A1 (en) Bump Integration with Redistribution Layer
KR102580566B1 (ko) 재분배층과의 하이브리드 마이크로 범프의 통합
TWI793597B (zh) 半導體裝置及其製造方法
TWI824245B (zh) 半導體裝置及其形成方法
TWI792311B (zh) 半導體裝置及其製造方法
US20230275047A1 (en) Shifting Contact Pad for Reducing Stress
TWI807315B (zh) 積體電路裝置及其製造方法
US11955423B2 (en) Semiconductor device and method
US20230411329A1 (en) Dielectric Blocking Layer and Method Forming the Same