TWI675494B - 單光子崩潰二極體影像感測器以及相關製造方法 - Google Patents

單光子崩潰二極體影像感測器以及相關製造方法 Download PDF

Info

Publication number
TWI675494B
TWI675494B TW107114291A TW107114291A TWI675494B TW I675494 B TWI675494 B TW I675494B TW 107114291 A TW107114291 A TW 107114291A TW 107114291 A TW107114291 A TW 107114291A TW I675494 B TWI675494 B TW I675494B
Authority
TW
Taiwan
Prior art keywords
layer
conductivity type
epitaxial layer
substrate
front surface
Prior art date
Application number
TW107114291A
Other languages
English (en)
Other versions
TW201919251A (zh
Inventor
王子睿
施俊吉
山下雄一郎
黃國欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919251A publication Critical patent/TW201919251A/zh
Application granted granted Critical
Publication of TWI675494B publication Critical patent/TWI675494B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66113—Avalanche diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明實施例揭露一種單光子崩潰二極體(SPAD)影像感測器。該SPAD影像感測器包含：一基板，其具有一第一導電類型，該基板具有一前表面及一後表面；一深溝槽隔離(DTI)，其自該基板之該前表面朝向該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該基板之該前表面齊平；一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面；及一植入區，其具有該第一導電類型，該植入區自該基板之該前表面延伸至該後表面。亦揭露一種用於製造該SPAD影像感測器之相關方法。

Description

單光子崩潰二極體影像感測器以及相關製造方法
本發明實施例係有關單光子崩潰二極體影像感測器以及相關製造方法。
數位相機及光學成像裝置採用影像感測器。影像感測器將光學影像轉換為數位資料，數位資料可表示為數位影像。一影像感測器通常包含像素感測器陣列，其等係用於將一光學影像轉換為電訊號之單元裝置。像素感測器通常顯現為電荷耦合裝置(CCD)或互補式金屬氧化物半導體(CMOS)裝置。 崩潰光電二極體(APD)係與傳統CMOS裝置相容之固態裝置。當一反向偏壓之p-n接面接收額外載子(諸如由入射輻射產生之載子)時，可觸發一崩潰程序。舉例而言，為了偵測具有低強度之輻射，p-n接面經加偏壓而高於其崩潰電壓，藉此容許一單光生載子觸發可偵測之一崩潰電流。在此模式中操作之影像感測器被稱為單光子崩潰二極體(SPAD)影像感測器，或蓋格(Geiger)模式崩潰光電二極體或G-APD。
本發明的一實施例係關於一種單光子崩潰二極體(SPAD)影像感測器，其包括：一基板，其具有一第一導電類型，該基板具有一前表面及一後表面；一深溝槽隔離(DTI)，其自該基板之該前表面朝向該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該基板之該前表面齊平；一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面；及一植入區，其具有該第一導電類型，其自該基板之該前表面延伸至該後表面。 本發明的一實施例係關於一種單光子崩潰二極體(SPAD)影像感測器，其包括：一第一磊晶層，其具有一第一導電類型，該第一磊晶層具有一前表面及一後表面；一第二磊晶層，其具有該第一導電類型，該第二磊晶層具有一前表面及一後表面，該第二磊晶層形成於該第一磊晶層上方，其中該第二磊晶層之該前表面面向該第一磊晶層之該後表面，該第一磊晶層之該第一導電類型之一摻雜物濃度高於該第二磊晶層之該第一導電類型之一摻雜物濃度；一深溝槽隔離(DTI)，其自該第一磊晶層之該前表面朝向該第二磊晶層之該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該第一磊晶層之該前表面齊平；及一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面。 本發明的一實施例係關於一種製造一單光子崩潰二極體(SPAD)影像感測器之方法，其包括：提供一第一導電類型之一基板，該基板具有一前表面及一後表面；在該基板之該前表面處形成一凹槽；在該凹槽之曝光側壁及一底部上形成與該第一導電類型相反之一第二導電類型之一磊晶層；使用一介電材料填充該凹槽；及執行離子植入以形成該第一導電類型之一植入區。
以下揭露內容提供用於實施本揭露之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。舉例而言，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。 此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式經定向(旋轉90度或按其他定向)且本文中使用之空間相對描述符同樣可相應地解釋。 儘管闡述本揭露之廣範疇之數值範圍及參數係近似值，但儘可能精確地報告在具體實例中闡述之數值。然而，任何數值固有地含有必然源自在各自測試量測中發現之標準偏差之某些誤差。又，如本文中使用，術語「約」通常意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，術語「約」意謂在由一般技術者考量時在平均值之一可接受標準誤差內。除了在操作/工作實例中之外，或除非另外明確指定，否則全部數值範圍、量、值及百分比(諸如針對材料數量、持續時間、溫度、操作條件、量之比率及本文中揭示之其類似者之數值範圍、量、值及百分比)應理解為在全部例項中由術語「約」修飾。因此，除非相反地指示，否則本揭露及隨附發明申請專利範圍中闡述之數值參數係可視需要變動之近似值。至少，各數值參數應至少依據所報告有效數字之數目且藉由應用普通捨入技術而理解。可在本文中將範圍表達為自一個端點至另一端點或在兩個端點之間。除非另外指定，否則本文中揭示之全部範圍皆包含端點。 SPAD (單光子崩潰二極體)影像感測器可偵測具有非常低強度之入射輻射(例如，單光子)。SPAD影像感測器包含配置成一陣列之複數個SPAD胞元。SPAD胞元分別包含一p-n接面、一滅弧電路及一讀取電路。p-n接面在遠高於其崩潰電壓之一反向偏壓下操作。在操作期間，光生載子移動至p-n接面之一空乏區(即，一倍增區)且觸發一崩潰效應使得可偵測一訊號電流。使用滅弧電路來切斷崩潰效應且重設SPAD胞元。讀取電路接收且傳輸訊號電流。 一現有平面SPAD影像感測器經組態以包含一防護環。防護換消耗一大面積且因此限制填充因數、特性化光電二極體面積對總像素面積之一比率之一參數。又，減小總像素面積之整個面積難以達成。另外，取決於入射光之一波長，可在平面SPAD影像感測器中藉由不同深度吸收入射光，且所產生之電子需要額外時間來擴散至平面SPAD中之一空乏區。額外時間不可預測且引發時序抖動。本揭露係關於改良現有SPAD影像感測器之光譜回應、偵測效率及時序抖動。 本揭露係關於一種具有一垂直p-n接面結構之SPAD影像感測器。相較於具有一水平p-n接面結構之現有平面SPAD影像感測器，可在SPAD影像感測器之不同深度處獲得一均勻電場。本SPAD影像感測器亦提供一經修改防護環結構。經修改防護環結構有利於獲得一更高填充因數，此在小間距應用中係一不可缺少的特徵。 圖1係繪示根據本揭露之一第一實施例之包含接合在一起之一CMOS (互補式金屬氧化物半導體)晶片103及一成像晶片101之一SPAD影像感測器100之一剖面圖之一圖式。SPAD影像感測器100包含像素101a至101c之一陣列。SPAD影像感測器100包含接合在一起之CMOS晶片103及成像晶片101。CMOS晶片103具有複數個主動裝置105且成像晶片101具有複數個SPAD胞元107。在一些實施例中，CMOS晶片103包含放置於一基板206上方之一互連結構212。在一些實施例中，互連結構212包含放置於一層間介電(ILD)層203內之複數個金屬層201。主動裝置105放置於基板206內。成像晶片101包含放置於CMOS晶片103之互連結構212與成像晶片101之一基板109之間之一互連結構124。互連結構124包含放置於一ILD層128內之複數個金屬層111。 SPAD胞元107放置於基板109內。基板109包含面向互連結構124之一前表面100a及背朝互連結構124之一後表面100b。在一些實施例中，基板109包含一第一層102及在第一層102上之一第二層104。第一層102可摻雜有一第一導電類型之摻雜物，且具有處於約1e17/cm3 之一位準之一摻雜物濃度。第一層102係用於吸收入射光115。第二層104可摻雜有第一導電類型之摻雜物，且具有輕於第一層102之處於約1e15/cm3 之一位準之一摻雜物濃度。第二層104可用作用於電場鬆弛以防止SPAD胞元107之過早邊緣崩潰之一等效防護環，且第二層104之一厚度可係約0.5 um。在一些實施例中，第一層102及第二層104係p型磊晶層。SPAD胞元107放置於基板109中且毗連基板109之一前表面100a (亦稱為一前側)。SPAD胞元107可朝向一後表面100b (亦稱為一後側)延伸且通過第一層102與一第二層104之間之一介面。在許多例項中，SPAD胞元107停止在第二層104中而不接觸基板109之後表面100b。 SPAD胞元107分別包含一深溝槽隔離(DTI) 110、一磊晶層108及一重度摻雜區118。DTI 110係由一介電材料(諸如氧化物(例如，氧化矽)、氮化物(例如，氮化矽或氮氧化矽)、一低介電係數介電質及/或另一適合介電材料)形成。DTI 110包含毗連基板109之前表面100a之一第一部分110a及毗連第一部分110a之一第二部分110b。在許多例項中，DTI 110之第一部分110a具有寬於第二部分110b之一寬度。換言之，第一部分110a之側壁可自第二部分110b之側壁橫向突出。第一部分110a可完全放置於基板109之第一層102中，其中一表面與前表面100a齊平。第二部分110b可跨第一層102與第二層104之間之介面放置且未到達後表面100b。DTI 110係一實心柱，且DTI 110之第二部分110b之側壁及一底部由磊晶層108包圍。磊晶層108摻雜有與第一導電類型相反之一第二導電類型之摻雜物。在一些實施例中，磊晶層108用於接收具有小於500 cm2 /(V-s)之遷移率之載子。在一些實施例中，磊晶層108係用於接收電洞之摻雜有一n型摻雜物之一n型磊晶層。 磊晶層108包含一主要部分108_1及一底部部分108_2。主要部分108_1實質上定位於第一層102中且具有處於約1e18/cm3 之一位準之一均勻摻雜物濃度。磊晶層108之主要部分108_1經組態為一感測節點以偵測在第一層102中產生之電子。磊晶層108之主要部分108_1之均勻性對於跨第一層102之深度產生具有一均勻電場之一環境尤其重要。以該方式，可藉由減少載子漂移之時間(尤其電洞之漂移時間)而直接感測在第一層102中之任何深度處吸收之入射光。磊晶層108之底部部分108_2之一功能可更類似於電場鬆弛。在許多例項中，第二層104中之磊晶層108之一底部部分108_2中之一摻雜物濃度可自主要部分108_1朝向後表面100b逐漸降低。舉例而言，磊晶層108之底部部分108_2可具有在自約1e16/cm3 至約1e18/cm3 之範圍中之一摻雜物濃度。磊晶層108之一深度D及一寬度W未經限制。一較長深度可係有利的，此係因為可在不同深度處吸收具有不同波長之入射光。在許多例項中，磊晶層108之深度D可在自約1 um至約30 um之範圍中。磊晶層108之寬度W可係約3 um或更小。 重度摻雜區118摻雜有與第一導電類型相反之第二導電類型之摻雜物，且重度摻雜區118之一摻雜物濃度高於磊晶層108之摻雜物濃度。舉例而言，重度摻雜區118之摻雜物濃度可在自約1e19/cm3 至約1e20/cm3 之範圍中。重度摻雜區118充當SPAD胞元107之一電極。像素101a至101c由植入區112隔離。植入區112可自基板109之前表面100a延伸至基板109之後表面100b。植入區112摻雜有第一導電類型之摻雜物，且具有相同於或大於第一層102之一摻雜物濃度。在一些實施例中，第一導電類型之一淺井區114可視情況放置於植入區112與基板109之前表面100a之間。第一導電類型之一重度摻雜區116可毗連基板109之前表面100a放置於淺井區114中，且重度摻雜區116之一摻雜物濃度高於植入區112之摻雜物濃度。重度摻雜區116充當由鄰近像素共用之SPAD胞元107之另一電極。 重度摻雜區116及118可耦合至複數個金屬層111且透過複數個金屬層201進一步耦合至CMOS晶片103之主動裝置105。在一些實施例中，主動裝置105可包含主動滅弧電路以停止SPAD胞元107之崩潰效應及重設偏壓。主動裝置105亦可包含讀取電路及其他控制或邏輯電路。舉例而言，主動裝置105可包含具有一閘極結構202及源極/汲極區204之一電晶體裝置。重度摻雜區116及118可透過一接觸插塞208耦合至電晶體之一源極/汲極區204。 在一些實施例中，藉由一混合接合(包含一金屬間接合及一介電質間接合)將成像晶片101及CMOS晶片103接合在一起。金屬間接合(例如，一擴散接合)可在複數個金屬層111之一頂部金屬層126與複數個金屬層201之一頂部金屬層210之間。介電質間接合可在ILD層128與ILD層203之間使得ILD層128及ILD層203彼此直接接觸。頂部金屬層126及210充當一對接墊且可包含重佈層(RDL)。在一些實施例中，介電質間接合係氧化物間接合。 在一些實施例中，成像晶片101亦可具有在基板109之周邊區中像素101a至101c之陣列周圍之複數個主動裝置。舉例而言，主動滅弧電路、讀取電路及上文提及之其他控制或邏輯電路之一部分或全部可放置於成像晶片101之基板109中而非CMOS晶片103中。 在一些實施例中，SPAD影像感測器100進一步包含放置於基板109之後表面100b上方之一高介電係數介電層214及/或一抗反射塗層(ARC)層216，其經組態以促進將入射光子115自後表面100b透射至SPAD胞元107。SPAD影像感測器100可進一步包含在ARC層216上方之一彩色濾光器層217。在許多例項中，彩色濾光器層217含有經定位使得傳入輻射被引導於其上且穿過其之複數個彩色濾光器。彩色濾光器包含用於對傳入輻射之一特定波長帶濾光之一基於染料(或基於顏料)之聚合物或樹脂，該特定波長帶對應於一色譜(例如，紅色、綠色及藍色)。含有複數個微透鏡之一微透鏡層218形成於彩色濾光器層217上方。微透鏡218引導且聚焦傳入輻射115朝向SPAD胞元107。取決於用於微透鏡218之一材料之一折射率及距一感測器表面之距離，微透鏡218可以各種配置定位且具有各種形狀。在許多例項中，自一俯視圖，微透鏡218之各者之一中心與對應SPAD胞元107之各者之一中心重疊。 圖2係繪示沿著圖1之線1-1截取之SPAD影像感測器100之一剖面圖之圖式。一感測區域包含除植入區112、磊晶層108之主要部分108_1及DTI 110之第二部分110b之外之區。填充因數大於約80%。DTI 110之第二部分110b呈一正方形形狀，如圖2中展示。然而，此非本揭露之一限制。在許多例項中，DTI 110可具有沿著圖1之線1-1截取之一矩形、圓形或八邊形形狀剖面圖。 圖3係繪示根據本揭露之一第二實施例之包含接合在一起之CMOS晶片103及一成像晶片301之一SPAD影像感測器300之一剖面圖之一圖式。成像晶片301與成像晶片101相同，惟成像晶片301之一基板309進一步包含一第三層302除外。第三層302摻雜有第一導電類型之摻雜物，且具有與第二層104實質上相同之一摻雜物濃度(即，處於約1e15/cm3 之一位準)。如同第二層104，第三層302可用作用於電場鬆弛以防止SPAD胞元107之過早邊緣崩潰之一等效防護環。第三層302之一厚度可係約0.5 um。在一些實施例中，第三層302係一p型磊晶層。在一些實施例中，重度摻雜區118係在第三層302中。 圖4係繪示根據本揭露之一第三實施例之包含接合在一起之CMOS晶片103及一成像晶片401之一SPAD影像感測器400之一剖面圖之一圖式。成像晶片401與成像晶片101相同，惟成像晶片401進一步包含植入區112中之一背側深溝槽隔離(BDTI) 402以便抑制鄰近SPAD胞元107之間之串擾除外。BDTI 402可由一介電材料(諸如氧化物(例如，氧化矽)、氮化物(例如，氮化矽或氮氧化矽)、一低介電係數介電質及/或另一適合介電材料)形成。BDTI 402自基板109之後表面100b延伸至淺井區114，且BDTI 402之側壁由植入區112包圍。 圖5係繪示根據本揭露之一第四實施例之包含一成像晶片501之一SPAD影像感測器500之一剖面圖之一圖式。成像晶片501與成像晶片101相同，惟成像晶片501透過一緩衝層502接合至一載體基板504除外。緩衝層502可包含一介電材料，諸如氧化矽。替代地，緩衝層502可視情況包含氮化矽。載體基板504可包含矽材料。替代地，載體基板504可包含一玻璃基板或其他適合材料。載體基板504可藉由分子力(即，稱為直接接合或光學熔合接合之一技術)或藉由此項技術中已知之其他接合技術(諸如金屬擴散或陽極接合)接合至緩衝層502。緩衝層502提供針對形成於基板109之前表面100a上之各種特徵之電隔離及保護。載體基板504亦提供用於處理SPAD影像感測器500之機械強度及支撐。 在一些實施例中，複數個主動裝置(未展示)可整合於成像晶片501中。主動裝置可形成於基板109中像素101a至101c之陣列周圍。舉例而言，主動裝置可包含主動滅弧電路、讀取電路及其他控制或邏輯電路。 圖6係繪示根據本揭露之一第五實施例之包含一成像晶片601之一SPAD影像感測器600之一剖面圖之一圖式。成像晶片601與成像晶片101相同，惟成像晶片601之SPAD胞元607具有不同於SPAD胞元107之一結構除外。請結合圖6參考圖7。圖7係繪示沿著圖6之線6-6截取之SPAD影像感測器600之一剖面圖之圖式。SPAD胞元607分別包含一DTI 602、一磊晶層604及一重度摻雜區606。不同於DTI 110(其係其外側壁由磊晶層108包圍之一實心柱)，自一俯視圖，DTI 602被結構化為一正方形環，其內側壁及外側壁以及一底部由磊晶層604包圍，如圖7中展示。SPAD胞元607之結構能夠進一步抑制高濃度接面帶間穿隧洩漏。DTI 602包含毗連基板109之前表面100a之一第一部分602a及毗連第一部分602a之一第二部分602b。在許多例項中，DTI 602之第一部分602a具有寬於第二部分602b之一寬度。換言之，第一部分602a之內及外側壁可分別自第二部分602b之內及外側壁橫向突出。第一部分602a可完全放置於基板109之第一層102中。第二部分602b可跨第一層102與第二層104之間之介面放置。 DTI 602之第二部分602b之側壁及一底部由磊晶層604包圍。磊晶層604摻雜有與第一導電類型相反之第二導電類型之摻雜物。磊晶層604包含一主要部分604_1及一底部部分604_2。主要部分604_1實質上定位於第一層102中且具有處於約1e18/cm3 之一位準之一均勻摻雜物濃度。磊晶層604之主要部分604_1經組態為一感測節點以偵測在第一層102中產生之電子。磊晶層604之底部部分604_2之一功能可類似於電場鬆弛。在許多例項中，第二層104中之磊晶層604之一底部部分604_2之一摻雜物濃度可自主要部分604_1朝向後表面100b逐漸降低。舉例而言，磊晶層604之底部部分604_2可具有在自約1e16/cm3 至約1e18/cm3 之範圍中之一摻雜物濃度。 一重度摻雜區606實質上形成於第一部分602a之內側壁之間。換言之，重度摻雜區606填充由DTI 602之第一部分602a圈定之空間。以該方式，防止重度摻雜區606與第一層102橫向接觸，且第一部分602a充當一防護環。在一些實施例中，重度摻雜區606可朝向第二部分602b之內側壁之間之區延伸。重度摻雜區606摻雜有與第一導電類型相反之第二導電類型之摻雜物，且重度摻雜區606之一摻雜物濃度高於磊晶層604之摻雜物濃度。重度摻雜區606充當SPAD胞元607之一電極。 圖8至圖15係繪示根據本揭露之一較佳實施例之在製造之各個階段之SPAD影像感測器100之局部剖面圖之圖式。應理解，為了更佳理解本揭露之發明概念，圖8至圖15已經簡化且可不按比例繪製。參考圖8，提供基板109。基板109包含第一層102及第一層102上之第二層104。第一層102可摻雜有第一導電類型之摻雜物，且具有處於約1e17/cm3 之一位準之一摻雜物濃度。第二層104可摻雜有第一導電類型之摻雜物，且具有輕於第一層102之處於約1e15/cm3 之一位準之一摻雜物濃度。在一些實施例中，第一層102及第二層104係摻雜有一p型摻雜物(諸如硼)之p型磊晶層。基板109具有前表面100a及後表面100b。針對本實施例之一SPAD影像感測器，輻射自後表面100b投射且透過第二層104進入第一層102。 參考圖9，可執行一蝕刻程序以在前表面100a處獲得凹槽結構106。凹槽結構106分別包含毗連基板109之前表面100a之一第一部分106a及毗連第一部分106a之一第二部分106b。在許多例項中，凹槽結構106之第一部分106a具有寬於第二部分106b之一寬度。換言之，第一部分106a之側壁可自第二部分106b之側壁橫向突出。第一部分106a可完全放置於基板109之第一層102中。第二部分106b可放置於第一層102中且進一步向下至第二層104，藉此隔離各個別像素之SPAD胞元。在此實施例中，蝕刻程序包含一乾式蝕刻程序。可在執行蝕刻程序之前形成一蝕刻遮罩(例如，一硬遮罩，本文中未繪示)以界定凹槽結構106之大小及位置。為提供一圖解起見，在圖9中繪示此等凹槽結構106之三者。凹槽結構106之第一部分106a及第二部分106b可經形成以分別具有矩形形狀，某種程度梯形形狀或另一適合形狀。 現參考圖10，可藉由在一適當壓力下利用適合氣體以引入摻雜物而實施在包含凹槽結構106之側壁及底部之曝光表面上之一磊晶生長。可根據本揭露之一項實施例以一保形方式圍繞凹槽結構106形成磊晶層108。磊晶層108摻雜有與第一導電類型相反之第二導電類型之摻雜物。在一些實施例中，磊晶層108係摻雜有一n型摻雜物之一n型磊晶層。磊晶層108與基板109之間之邊界或介面係p-n接面。磊晶層108之保形形狀可意謂磊晶層108之輪廓遵循或呈現其對應凹槽結構106之輪廓。可藉由選擇性原位磊晶生長、固相摻雜方法或氣相摻雜方法將摻雜物引入至磊晶層108中。 磊晶層108包含一主要部分108_1及一底部部分108_2。主要部分108_1實質上定位於第一層102中且具有處於約1e18/cm3 之一位準之一均勻摻雜物濃度。第二層104中之磊晶層108之一底部部分108_2中之一摻雜物濃度可自主要部分108_1朝向後表面100b逐漸降低。舉例而言，磊晶層108之底部部分108_2可具有在自約1e16/cm3 至約1e18/cm3 之範圍中之一摻雜物濃度。 現參考圖11，在形成磊晶層108之後，沉積一介電材料以填充凹槽結構106，從而導致DTI 110。上文提及之介電材料包含氧化物(例如，氧化矽)、氮化物(例如，氮化矽或氮氧化矽)、一低介電係數介電質及/或另一適合介電材料。DTI 110包含毗連基板109之前表面100a之第一部分110a及毗連第一部分110a之第二部分110b。在許多例項中，DTI 110之第一部分110a具有寬於第二部分110b之一寬度。換言之，第一部分110a之側壁可自第二部分110b之側壁橫向突出。第一部分110a可完全放置於基板109之第一層102中。第二部分110b可跨第一層102與第二層104之間之介面放置。 參考圖12，藉由使用第一導電類型之摻雜物(例如，p型摻雜物)之離子植入而形成植入區112。植入區112可具有相同於或大於第一層102之一摻雜物濃度。接著，第一導電類型(例如，p型)之淺井區114可視情況放置於植入區112與基板109之前表面100a之間。可執行一快速熱退火(RTA)程序以驅動磊晶層108之摻雜物擴散至其鄰近區中。以此方式，因此在基板109與磊晶層108之間形成自p型摻雜至n型摻雜之一漸變轉變。參考圖13，可分別在淺井區114及磊晶層108之一頂表面上形成重度摻雜區116及118用於低電阻接觸。 如圖14中展示，針對重度摻雜區116及118形成接觸插塞122。在一些實施例中，可藉由在基板109之前表面100a上方形成一介電層129而形成接觸插塞122。隨後蝕刻介電層129以形成通孔及/或金屬溝槽。接著使用一導電材料填充通孔及/或金屬溝槽以形成接觸插塞122。在一些實施例中，接觸插塞122可由(例如)鎢、銅或鋁銅構成。在基板109上方形成互連結構124，從而形成成像晶片101。在一些實施例中，可藉由在介電層129上方形成ILD層128 (其包含一或多個ILD材料層)而形成互連結構124。隨後蝕刻ILD層128以形成通孔及/或金屬溝槽。接著使用一導電材料填充通孔及/或金屬溝槽以形成複數個金屬層111。在一些實施例中，可藉由一物理氣相沉積技術(例如，PVD、CVD等)沉積ILD層128。可使用一沉積程序及/或一鍍覆程序(例如，電鍍、無電式電鍍等)形成複數個金屬層111。在各項實施例中，複數個金屬層111可由(例如)鎢、銅或鋁銅構成。在一些實施例中，複數個金屬層111之一頂部金屬層126具有與ILD層128之一上表面對準之一上表面。 如圖15中展示，將成像晶片101接合至CMOS晶片103。CMOS晶片103包含基板206。在基板206內形成主動裝置105。在各項實施例中，基板206可包含任何類型之半導體本體(例如，矽/CMOS塊體、SiGe、SOI等)，諸如一半導體晶圓或一晶圓上之一或多個晶粒，以及任何其他類型之半導體及/或形成於其上及/或以其他方式與其相關之磊晶層。在一些實施例中，主動裝置105可包含藉由以下者形成之電晶體：在基板206上方沉積閘極結構202且藉由植入或磊晶生長而形成源極/汲極區204。在基板206上方形成互連結構212以形成CMOS晶片103。在一些實施例中，可藉由在基板206上方形成ILD層203 (其包含一或多個ILD材料層)而形成互連結構212。隨後蝕刻ILD層203以形成通孔及/或金屬溝槽。接著使用一導電材料填充通孔及/或金屬溝槽以形成複數個金屬層201。在一些實施例中，可藉由一物理氣相沉積技術(例如，PVD、CVD等)沉積ILD層203。可使用一沉積程序及/或一鍍覆程序(例如，電鍍、無電式電鍍等)形成金屬層201。在各項實施例中，複數個金屬層201可由(例如)鎢、銅或鋁銅構成。在一些實施例中，複數個金屬層201之頂部金屬層210具有與ILD層203之一上表面對準之一上表面。 在一些實施例中，接合程序可形成一混合接合，包含一金屬間接合及一介電質間接合。頂部金屬層210及頂部金屬層126可直接接合在一起。ILD層128及ILD層203可彼此毗連以定義混合接合之一介電質間接合。在一些實施例中，介電質間接合係氧化物間接合。在一些其他實施例中，接合程序可使用配置於ILD層128與ILD層203之間之一中間接合氧化物層(未展示)。 再次參考圖1，可減小經接合成像晶片101之一厚度。薄化基板109容許入射輻射穿過基板109之一後表面100b以到達SPAD胞元107。在一些實施例中，可藉由蝕刻基板109之後表面100b而薄化基板109。在其他實施例中，可藉由機械研磨基板109之後表面100b而薄化基板109。在一些實施例中，可薄化基板109但不曝光磊晶層108。在基板109之後表面100b上方形成高介電係數介電層214。可在高介電係數介電層214上方形成一ARC層216。在一些實施例中，可使用一物理氣相沉積技術沉積高介電係數介電層214及ARC層216。 可在基板109之後表面100b上方形成彩色濾光器217。在一些實施例中，可藉由形成一彩色濾光器層且圖案化該彩色濾光器層而形成彩色濾光器217。彩色濾光器層係由容許透射具有一特定波長範圍之輻射(例如，光)同時阻擋具有在指定範圍之外之波長之光之一材料形成。此外，在一些實施例中，彩色濾光器層在形成之後經平坦化。亦可在彩色濾光器217上方形成微透鏡218。在一些實施例中，可藉由在複數個彩色濾光器上方沉積一微透鏡材料(例如，藉由一旋塗方法或一沉積程序)而形成微透鏡218。在微透鏡材料上方圖案化具有一彎曲上表面之一微透鏡模板(未展示)。在一些實施例中，微透鏡模板可包含一光阻劑材料，其使用分散曝光劑量進行曝光(例如，針對一負光阻劑，在曲面之底部處曝光較多光且在曲面之頂部處曝光較少光)、顯影且烘烤以形成一圓形形狀。接著藉由根據微透鏡模板選擇性地蝕刻微透鏡材料而形成微透鏡218。 圖16至圖20係繪示根據本揭露之一較佳實施例之在製造之各個階段之SPAD影像感測器600之局部剖面圖之圖式。應理解，為了更佳理解本揭露之發明概念，圖16至圖20已經簡化且可不按比例繪製。參考圖16，提供類似於圖8之基板109。可執行一蝕刻程序以在前表面100a處獲得凹槽結構113。自一俯視圖，凹槽結構113被結構化為正方形環，且分別包含毗連基板109之前表面100a之一第一部分113a及毗連第一部分113a之一第二部分113b。在許多例項中，凹槽結構113之第一部分113a具有寬於第二部分113b之一寬度。換言之，第一部分113a之側壁可自第二部分113b之側壁橫向突出。第一部分113a可完全放置於基板109之第一層102中。第二部分113b可放置於第一層102中且進一步向下至第二層104，藉此隔離各個別像素之SPAD胞元。蝕刻程序可類似於圖9之蝕刻程序。 現參考圖17，可藉由在一適當壓力下利用適合氣體以引入摻雜物而實施在包含凹槽結構113之第二部分113b之側壁及底部之曝光表面上之一磊晶生長。凹槽結構113之第一部分113a之側壁未藉由磊晶生長覆蓋。可根據本揭露之一項實施例以一保形方式圍繞凹槽結構113之第二部分113b形成磊晶層604。磊晶層604包含一主要部分604_1及一底部部分 604_2。磊晶層604之其他細節類似於圖10之細節。 現參考圖18，沉積一介電材料以填充凹槽結構113，從而導致DTI 602。DTI 602包含毗連基板109之前表面100a之第一部分602a及毗連第一部分602a之第二部分602b。磊晶層604之其他細節類似於圖11之細節。圖19之操作類似於圖12之操作。關於圖20，可分別在淺井區114之一頂表面及第一層102之前表面100a上形成重度摻雜區116及606用於低電阻接觸。特定言之，實質上在DTI 602之第一部分602a之內側壁之間形成重度摻雜區606。用於形成SPAD影像感測器600之剩餘程序類似於SPAD影像感測器100之剩餘程序且因此為了簡潔起見在此處省略。 本揭露之一些實施例提供一種單光子崩潰二極體(SPAD)影像感測器。該SPAD影像感測器包含：一基板，其具有一第一導電類型，該基板具有一前表面及一後表面；一深溝槽隔離(DTI)，其自該基板之該前表面朝向該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該基板之該前表面齊平；一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面；及一植入區，其具有該第一導電類型，該植入區自該基板之該前表面延伸至該後表面。 本揭露之一些實施例提供一種單光子崩潰二極體(SPAD)影像感測器。該SPAD影像感測器包含：一第一磊晶層，其具有一第一導電類型，該第一磊晶層具有一前表面及一後表面；一第二磊晶層，其具有該第一導電類型，該第二磊晶層具有一前表面及一後表面，該第二磊晶層形成於該第一磊晶層上方，其中該第二磊晶層之該前表面面向該第一磊晶層之該後表面，該第一磊晶層之該第一導電類型之一摻雜物濃度高於該第二磊晶層之該第一導電類型之一摻雜物濃度；一深溝槽隔離(DTI)，其自該第一磊晶層之該前表面朝向該第二磊晶層之該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該第一磊晶層之該前表面齊平；及一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面。 本揭露之一些實施例提供一種製造一單光子崩潰二極體(SPAD)影像感測器之方法。該方法包含：提供一第一導電類型之一基板，該基板具有一前表面及一後表面；在該基板之該前表面處形成一凹槽；在該凹槽之經曝光側壁及一底部上形成與該第一導電類型相反之一第二導電類型之一磊晶層；使用一介電材料填充該凹槽；及執行離子植入以形成該第一導電類型之一植入區。 上文概述若干實施例之特徵，使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
100‧‧‧單光子崩潰二極體(SPAD)影像感測器
100a‧‧‧前表面
100b‧‧‧後表面
101‧‧‧成像晶片
101a‧‧‧像素
101b‧‧‧像素
101c‧‧‧像素
102‧‧‧第一層
103‧‧‧互補式金屬氧化物半導體(CMOS)晶片
104‧‧‧第二層
105‧‧‧主動裝置
106‧‧‧凹槽結構
106a‧‧‧第一部分
106b‧‧‧第二部分
107‧‧‧單光子崩潰二極體(SPAD)胞元
108‧‧‧磊晶層
108_1‧‧‧主要部分
108_2‧‧‧底部部分
109‧‧‧基板
110‧‧‧深溝槽隔離(DTI)
110a‧‧‧第一部分
110b‧‧‧第二部分
111‧‧‧金屬層
112‧‧‧植入區
113‧‧‧凹槽結構
113a‧‧‧第一部分
113b‧‧‧第二部分
114‧‧‧淺井區
115‧‧‧入射光
116‧‧‧重度摻雜區
118‧‧‧重度摻雜區
122‧‧‧接觸插塞
124‧‧‧互連結構
126‧‧‧頂部金屬層
128‧‧‧層間介電(ILD)層
129‧‧‧介電層
201‧‧‧金屬層
202‧‧‧閘極結構
203‧‧‧層間介電(ILD)層
204‧‧‧源極/汲極區
206‧‧‧基板
208‧‧‧接觸插塞
210‧‧‧頂部金屬層
212‧‧‧互連結構
214‧‧‧高介電係數介電層
216‧‧‧抗反射塗層(ARC)層
217‧‧‧彩色濾光器/彩色濾光器層
218‧‧‧微透鏡/微透鏡層
300‧‧‧單光子崩潰二極體(SPAD)影像感測器
301‧‧‧成像晶片
302‧‧‧第三層
309‧‧‧基板
400‧‧‧單光子崩潰二極體(SPAD)影像感測器
401‧‧‧成像晶片
402‧‧‧背側深溝槽隔離(BDTI)
500‧‧‧單光子崩潰二極體(SPAD)影像感測器
501‧‧‧成像晶片
502‧‧‧緩衝層
504‧‧‧載體基板
600‧‧‧單光子崩潰二極體(SPAD)影像感測器
601‧‧‧成像晶片
602‧‧‧深溝槽隔離(DTI)
602a‧‧‧第一部分
602b‧‧‧第二部分
604‧‧‧磊晶層
604_1‧‧‧主要部分
604_2‧‧‧底部部分
606‧‧‧重度摻雜區
607‧‧‧SPAD胞元
D‧‧‧深度
W‧‧‧寬度
當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。 圖1係繪示根據本揭露之一第一實施例之包含接合在一起之一CMOS (互補式金屬氧化物半導體)晶片及一成像晶片之一SPAD影像感測器之一剖面圖之一圖式； 圖2係繪示沿著圖1之線1-1截取之SPAD影像感測器之一剖面圖之圖式； 圖3係繪示根據本揭露之一第二實施例之包含接合在一起之一CMOS晶片及一成像晶片之一SPAD影像感測器之一剖面圖之一圖式； 圖4係繪示根據本揭露之一第三實施例之包含接合在一起之一CMOS晶片及一成像晶片之一SPAD影像感測器之一剖面圖之一圖式； 圖5係繪示根據本揭露之一第四實施例之包含一CMOS晶片之一SPAD影像感測器之一剖面圖之一圖式； 圖6係繪示根據本揭露之一第五實施例之包含接合在一起之一CMOS晶片及一成像晶片之一SPAD影像感測器之一剖面圖之一圖式； 圖7係繪示沿著圖6之線6-6截取之SPAD影像感測器之一剖面圖之圖式； 圖8至圖15係繪示根據本揭露之一較佳實施例之在製造之各個階段之圖1之一SPAD影像感測器之局部剖面圖之圖式；及 圖16至圖20係繪示根據本揭露之一較佳實施例之在製造之各個階段之圖6之一SPAD影像感測器之局部剖面圖之圖式。

Claims (10)

  1. 一種單光子崩潰二極體(SPAD)影像感測器，其包括：一基板，其具有一第一導電類型，該基板具有一前表面及一後表面；一第一深溝槽隔離(DTI)，其自該基板之該前表面朝向該後表面延伸，該第一DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該基板之該前表面齊平；一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該第一DTI之側壁及該第二表面；及一植入區，其具有該第一導電類型，其自該基板之該前表面延伸至該後表面。
  2. 如請求項1之SPAD影像感測器，其中該基板包含在該前表面處之一第一層及在該後表面處之一第二層，且該第一層之該第一導電類型之一摻雜物濃度高於該第二層之該第一導電類型之一摻雜物濃度，其中該第一DTI自該第一層延伸至該第二層，且該第一DTI在到達該後表面之前停止，其中該磊晶層包含分別在該第一層及該第二層中之一第一部分及一第二部分，且該第一部分之該第二導電類型之一摻雜物濃度實質上均勻，且該第二部分之該第二導電類型之一摻雜物濃度自該第一部分與該第二部分之間之一介面朝向該第一DTI之該第二表面降低。
  3. 如請求項1之SPAD影像感測器，其進一步包括毗連該磊晶層及該基板之該前表面之該第二導電類型之一重度摻雜區，其中該基板包含在該前表面處之一第一層、在該後表面處之一第三層及在該第一層與該第三層之間之一第二層，且該第二層之該第一導電類型之一摻雜物濃度高於該第一層及該第三層之該第一導電類型之一摻雜物濃度，其中該重度摻雜區係在該第三層中。
  4. 如請求項1之SPAD影像感測器，其進一步包括毗連該基板之該前表面之該植入區中之該第一導電類型之一重度摻雜區。
  5. 如請求項1之SPAD影像感測器，其進一步包括在該植入區中之一第二DTI。
  6. 一種單光子崩潰二極體(SPAD)影像感測器，其包括：一第一磊晶層，其具有一第一導電類型，該第一磊晶層具有一前表面及一後表面；一第二磊晶層，其具有該第一導電類型，該第二磊晶層具有一前表面及一後表面，該第二磊晶層形成於該第一磊晶層上方，其中該第二磊晶層之該前表面面向該第一磊晶層之該後表面，該第一磊晶層之該第一導電類型之一摻雜物濃度高於該第二磊晶層之該第一導電類型之一摻雜物濃度；一深溝槽隔離(DTI)，其自該第一磊晶層之該前表面朝向該第二磊晶層之該後表面延伸，該DTI具有一第一表面及與該第一表面相對之一第二表面，該第一表面與該第一磊晶層之該前表面齊平；及一磊晶層，其具有與該第一導電類型相反之一第二導電類型，該磊晶層包圍該DTI之側壁及該第二表面。
  7. 如請求項6之SPAD影像感測器，其進一步包括自該第一磊晶層之該前表面延伸至該第二磊晶層之該後表面之該第一導電類型之一植入區，其中該植入區之該第一導電類型之一摻雜物濃度大於或等於該第一磊晶層之該第一導電類型之該摻雜物濃度。
  8. 如請求項6之SPAD影像感測器，其中該DTI在到達該第二磊晶層之該後表面之前停止，其中該磊晶層包含分別在該第一層及該第二層中之一第一部分及一第二部分，且該第一部分之該第二導電類型之一摻雜物濃度實質上均勻，且該第二部分之該第二導電類型之一摻雜物濃度自該第一部分與該第二部分之間之一介面朝向該DTI之該第二表面逐漸降低。
  9. 如請求項6之SPAD影像感測器，其進一步包括在該第一磊晶層之該前表面上之一第一層間介電(ILD)層，該第一ILD層包含複數個金屬層；以及進一步包括一晶片，該晶片包含複數個主動裝置及接合至該第一ILD層之一第二ILD層；以及進一步包括接合至該第一ILD層之一載體。
  10. 一種製造一單光子崩潰二極體(SPAD)影像感測器之方法，其包括：提供一第一導電類型之一基板，該基板具有一前表面及一後表面；在該基板之該前表面處形成一凹槽；在該凹槽之曝光側壁及一底部上形成與該第一導電類型相反之一第二導電類型之一磊晶層；使用一介電材料填充該凹槽；及執行離子植入以形成該第一導電類型之一植入區。
TW107114291A 2017-10-31 2018-04-26 單光子崩潰二極體影像感測器以及相關製造方法 TWI675494B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762579535P 2017-10-31 2017-10-31
US62/579,535 2017-10-31
US15/873,289 US10672934B2 (en) 2017-10-31 2018-01-17 SPAD image sensor and associated fabricating method
US15/873,289 2018-01-17

Publications (2)

Publication Number Publication Date
TW201919251A TW201919251A (zh) 2019-05-16
TWI675494B true TWI675494B (zh) 2019-10-21

Family

ID=66243306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114291A TWI675494B (zh) 2017-10-31 2018-04-26 單光子崩潰二極體影像感測器以及相關製造方法

Country Status (5)

Country Link
US (2) US10672934B2 (zh)
KR (1) KR102213406B1 (zh)
CN (1) CN109728009B (zh)
DE (1) DE102018124677A1 (zh)
TW (1) TWI675494B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
TW202006788A (zh) * 2018-07-18 2020-02-01 日商索尼半導體解決方案公司 受光元件及測距模組
JP2020013906A (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
KR102662233B1 (ko) 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11398516B2 (en) 2019-08-29 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive contact for ion through-substrate via
DE102020101246A1 (de) 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co. Ltd. Leitfähiger kontakt für ionen-substratdurchkontaktierung
CN112909033A (zh) 2019-12-04 2021-06-04 半导体元件工业有限责任公司 半导体器件
US11764314B2 (en) * 2019-12-04 2023-09-19 Semiconductor Components Industries, Llc Scattering structures for single-photon avalanche diodes
CN112909034A (zh) 2019-12-04 2021-06-04 半导体元件工业有限责任公司 半导体器件
TWI725765B (zh) * 2020-03-10 2021-04-21 力晶積成電子製造股份有限公司 具有表面微柱體結構的固態影像感測器暨其製作方法
CN115461868A (zh) * 2020-03-20 2022-12-09 灵明光子有限公司 用于直接飞行时间传感器的spad像素电路及其方法
KR20220019895A (ko) 2020-08-10 2022-02-18 삼성전자주식회사 이미지 센서
FR3115158B1 (fr) * 2020-10-12 2022-10-14 St Microelectronics Res & Dev Ltd Pixel à SPAD
US11830778B2 (en) * 2020-11-12 2023-11-28 International Business Machines Corporation Back-side wafer modification
KR20220094866A (ko) * 2020-12-29 2022-07-06 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220121394A (ko) 2021-02-25 2022-09-01 주식회사 디비하이텍 Spad 픽셀 구조 및 제조방법
KR20230001795A (ko) 2021-06-29 2023-01-05 주식회사 디비하이텍 Spad 픽셀 구조 및 제조방법
KR20230021300A (ko) 2021-08-05 2023-02-14 주식회사 디비하이텍 후면조사 이미지센서에서의 spad 픽셀 구조
KR20230032568A (ko) 2021-08-31 2023-03-07 주식회사 디비하이텍 Spad 구조
KR20230032667A (ko) 2021-08-31 2023-03-07 주식회사 디비하이텍 Spad 픽셀 구조
US20230065873A1 (en) * 2021-08-31 2023-03-02 Korea Institute Of Science And Technology Single-photon detection device, single-photon detector, and single-photon detector array
KR102687743B1 (ko) * 2021-08-31 2024-07-23 주식회사 트루픽셀 단일 광자 검출 소자, 단일 광자 검출기, 및 단일 광자 검출기 어레이
CN113690337B (zh) * 2021-09-13 2023-12-08 武汉新芯集成电路制造有限公司 单光子雪崩二极管及其制作方法、单光子雪崩二极管阵列
US20230131505A1 (en) * 2021-10-21 2023-04-27 Globalfoundries Singapore Pte. Ltd. Photodetectors with a deep trench isolation region that includes a bragg mirror
US20240105741A1 (en) * 2022-09-28 2024-03-28 Korea Institute Of Science And Technology Single photon avalanche diode, electronic device, and lidar device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193546A1 (en) * 2010-09-08 2013-08-01 The University Court Of The University Of Edinburg Single photon avalanche diode for cmos circuits
TW201724488A (zh) * 2015-12-28 2017-07-01 台灣積體電路製造股份有限公司 堆疊式單光子雪崩二極體影像感測器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子
AU2003270212A1 (en) * 2002-09-19 2004-04-08 Quantum Semiconductor Llc Light-sensing device
US20060180885A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Image sensor using deep trench isolation
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors
KR100748342B1 (ko) 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
US20070069309A1 (en) * 2005-09-26 2007-03-29 Richard Lindsay Buried well for semiconductor devices
KR100761829B1 (ko) 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US8222710B2 (en) * 2008-06-13 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor structure for optical performance enhancement
EP2455985A3 (en) * 2008-07-10 2013-07-17 STMicroelectronics (Research & Development) Limited Improvements in single photon avalanche diodes
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US7898026B2 (en) * 2009-03-23 2011-03-01 Force Mos Technology Co., Ltd. LDMOS with double LDD and trenched drain
JP2012038986A (ja) * 2010-08-10 2012-02-23 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
US8455971B2 (en) * 2011-02-14 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for improving charge transfer in backside illuminated image sensor
KR101232282B1 (ko) * 2011-04-27 2013-02-12 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP2592661B8 (en) * 2011-11-11 2019-05-22 ams AG Lateral avalanche photodiode device and method of production
KR20130134292A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 이미지 센서, 상기 이미지 센서를 포함하는 이미지 처리 시스템 및 상기 이미지 센서의 제조 방법
US9040341B2 (en) * 2012-06-04 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
US9048115B2 (en) * 2012-10-26 2015-06-02 Vanguard International Semiconductor Corporation Superjunction transistor with implantation barrier at the bottom of a trench
ITTO20130398A1 (it) * 2013-05-16 2014-11-17 St Microelectronics Srl Fotodiodo a valanga operante in modalita' geiger includente una struttura di confinamento elettro-ottico per la riduzione dell'interferenza, e schiera di fotodiodi
EP2816601B1 (en) * 2013-06-20 2017-03-01 IMEC vzw Improvements in or relating to pinned photodiodes for use in image sensors
US9564515B2 (en) * 2014-07-28 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having super junction structure and method for manufacturing the same
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
KR102383649B1 (ko) * 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
US10103190B2 (en) * 2016-05-13 2018-10-16 Semiconductor Components Industries, Llc Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
KR102604687B1 (ko) * 2017-02-01 2023-11-20 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10658409B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193546A1 (en) * 2010-09-08 2013-08-01 The University Court Of The University Of Edinburg Single photon avalanche diode for cmos circuits
TW201724488A (zh) * 2015-12-28 2017-07-01 台灣積體電路製造股份有限公司 堆疊式單光子雪崩二極體影像感測器

Also Published As

Publication number Publication date
US20200279969A1 (en) 2020-09-03
CN109728009B (zh) 2024-05-10
CN109728009A (zh) 2019-05-07
KR102213406B1 (ko) 2021-02-09
KR20190049598A (ko) 2019-05-09
US10672934B2 (en) 2020-06-02
DE102018124677A1 (de) 2019-05-02
US20190131478A1 (en) 2019-05-02
US11264525B2 (en) 2022-03-01
TW201919251A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
TWI675494B (zh) 單光子崩潰二極體影像感測器以及相關製造方法
TWI665796B (zh) 單光子崩潰二極體影像感測器以及相關製造方法
CN109585466B (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
US11063080B2 (en) Implant damage free image sensor and method of the same
TWI722060B (zh) 堆疊式單光子雪崩二極體影像感測器及其形成方法
TWI669813B (zh) 單光子崩潰二極體影像感測器和單光子崩潰二極體影像感測器製造方法
US8390089B2 (en) Image sensor with deep trench isolation structure
TWI669812B (zh) 影像感測器和影像感測器製造方法
US20210151479A1 (en) Semiconductor device with a radiation sensing region and method for forming the same
KR20190054881A (ko) 흡수 강화 반도체 층을 가진 이미지 센서
KR20130121647A (ko) 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치
TWI674669B (zh) 影像感測器裝置結構及其形成方法
CN115663006A (zh) 半导体图像传感器件及其制造方法
US11239383B2 (en) SPAD image sensor and associated fabricating method