TWI590388B - 記憶體裝置及其形成方法 - Google Patents

記憶體裝置及其形成方法 Download PDF

Info

Publication number
TWI590388B
TWI590388B TW105111319A TW105111319A TWI590388B TW I590388 B TWI590388 B TW I590388B TW 105111319 A TW105111319 A TW 105111319A TW 105111319 A TW105111319 A TW 105111319A TW I590388 B TWI590388 B TW I590388B
Authority
TW
Taiwan
Prior art keywords
memory device
data storage
polysilicon gate
substrate
polysilicon
Prior art date
Application number
TW105111319A
Other languages
English (en)
Other versions
TW201737470A (zh
Inventor
溫文瑩
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW105111319A priority Critical patent/TWI590388B/zh
Priority to CN201610597229.7A priority patent/CN107293547B/zh
Application granted granted Critical
Publication of TWI590388B publication Critical patent/TWI590388B/zh
Publication of TW201737470A publication Critical patent/TW201737470A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

記憶體裝置及其形成方法
本發明係有關於記憶體裝置，特別係有關於記憶體裝置的資料儲存元件。
記憶體大致上可以區分為兩類，一種是非揮發性記憶體(Non-volatile memory)，另一種是揮發性記憶體(Volatile memory)，而非揮發性記憶體與揮發性記憶體最大的差別就在於非揮發性記憶體在不通電之下，還能保有所儲存的資料，揮發性記憶體一旦不通電資料則隨之消失。由於非揮發性記憶體具有可進行多次資料之存入、讀取、抹除等動作，且存入之資料在斷電後也不會消失的優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作，而成為個人電腦和電子設備所廣泛採用的一種記憶體元件。非揮發性記憶體可再細分為光罩式唯讀記憶體(Mask ROM)、可抹除式唯讀記憶體(EPROM)、電氣式可抹除唯讀記憶(EEPROM)及快閃記憶體(Flash Memory)。
常用的非揮發性記憶體為利用通道電晶體當作記憶單元，藉由改變臨界電壓(Threshold Voltage)來控制記憶單元導通或是關閉，並以字元線(Word Line，WL)橫跨在位元線(Bit Line，BL)之上的陣列結構，對應連接每個記憶單元，達 到控制讀取二位元數據「0」或「1」，由此可知，字元線、位元線的線寬及記憶單元的大小面積，直接影響非揮發性記憶體的面積大小。因此，如何縮減每一個記憶單元的大小面積成為一個重要的課題。
再者，非揮發性記憶體常被嵌入於互補式金屬-氧化物-半導體場效電晶體(CMOSFET)的邏輯(Logic)產品中，所以如何利用CMOS製程來生產非揮發性記憶體，且不影響原有邏輯產品的特性仍是現今值得探討的問題。
本揭露的一些實施例係關於記憶體裝置，其包含基底，介電層設置於基底上，第一多晶矽閘極設置於介電層上；資料儲存元件設置於第一多晶矽閘極的相對兩側壁上。
本揭露的另一些實施例係關於記憶體裝置的形成方法，其包含提供基底，形成介電層於基底上，形成第一多晶矽閘極於介電層上，形成資料儲存元件於第一多晶矽閘極的相對兩側壁上，且資料儲存元件直接接觸第一多晶矽閘極，形成摻雜區於基底內，且摻雜區位於資料儲存元件的相對兩側。
100‧‧‧記憶體裝置
110‧‧‧基底
120‧‧‧介電層
130‧‧‧第一多晶矽閘極
140‧‧‧資料儲存元件
150‧‧‧第一摻雜區
160‧‧‧第二多晶矽層
170‧‧‧第二摻雜區
本揭露的各種樣態最好的理解方式為閱讀以下說明書的詳細說明並配合所附圖式。應該注意的是，本揭露的各種不同特徵部件並未依據工業標準作業的尺寸而繪製。事實上，為使說明書能清楚敘述，各種不同特徵部件的尺寸可以任意放大或縮小。
第1A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。
第1B圖係顯示根據一些實施例，沿第1A圖中AA’線段的剖面示意圖。
第2A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。
第2B圖係顯示根據一些實施例，沿第2A圖中AA’線段的剖面示意圖。
第3A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。
第3B圖係顯示根據一些實施例，沿第3A圖中AA’線段的剖面示意圖。
第4A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。
第4B圖係顯示根據一些實施例，沿第4A圖中AA’線段的剖面示意圖。
第4C圖係顯示根據一些實施例，沿第4A圖中BB’線段的剖面示意圖。
第5圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。
以下針對本揭露之記憶體裝置及其製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露之不同樣態。以下所述特定的元件及排列 方式儘為簡單描述本揭露。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。
必需了解的是，為特別描述圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指其它層或基板之間夾設其它層。
此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
本發明係揭露記憶體裝置之實施例，且上述實施例可被包含於例如微處理器、記憶體及/或其他積體電路(IC)之積體電路(IC)中。上述積體電路(IC)也可包含不同的被動和主動微電子元件，例如薄膜電阻、其他類型電容(例如金屬-絕緣體-金屬電容(MIMCAP))、電感、二極體、金屬-氧化物-半導體(MOS)場效電晶體(FETs)、互補式MOS電晶體、雙載子接面電晶體(BJTs)、橫向擴散型MOS電晶體(LDMOS)、高功率MOS 電晶體或其他類型的電晶體，上述記憶體例如反及閘快閃記憶體(NAND flash memory)、或是固態硬碟(solid state disk)。在其他實施例中，非揮發性記憶體亦可為電阻式隨機存取記憶體(resistive random access memory，RRAM)、磁阻式隨機存取記憶體(magnetoresistance random access memory，MRAM)、鐵電式隨機存取記憶體(ferroelectric random access memory，FRAM)、相變式隨機存取記憶體(phase change random access memory，PRAM)、電導橋式隨機存取記憶體conductive bridge random access memory，CBRAM)或是其他可實現本發明實施例的記憶體。該發明所屬技術領域中具有通常知識者可以了解也可使用其他類型的半導體元件或記憶元件。
本揭示的一些實施例如下所述，並且額外的製程可以在如下所述的第1A-5圖所述的階段之前、之中、及/或之後提供。一些所述的階段在不同的實施例中可以被取代或移除。記憶體裝置可以增加額外的特徵部件。一些如下所述的元件在不同的實施例中可以被取代或移除。
參閱第1A-1B圖，第1A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。第1B圖係顯示根據一些實施例，沿第1A圖中AA’線段的剖面示意圖。應該注意的是在第1A圖中，為了簡潔敘述各元件的配置關係，因此未繪示介電層120。
參閱第1A-1B圖，首先，提供基底110。基底110包含矽。或者，基底110可包含其他元素半導體，也可包含化合物半導體，例如碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、砷化銦(indium arsenide)及磷化銦(indium phosphide)。基底110可包含合金半導體，例如矽鍺(silicon germanium)、矽鍺碳(silicon germanium carbide)、砷磷化鎵(gallium arsenic phosphide)及銦磷化鎵(gallium indium phosphide)。在一些實施例，基底110包含磊晶層，例如，基底110具有位於半導體塊材上的磊晶層。再者，基底110可包含絕緣上覆半導體(semiconductor-on-insulator,SOI)結構。例如，基底110可包含下埋氧化(buried oxide,BOX)層，其藉由例如植氧分離(separation by implanted oxide,SIMOX)或其他適合的技術，例如晶圓接合(bonding)和研磨製程來形成。在一些實施例，基底110具有第一導電型態，例如為P型井區。
如第1B圖所示，記憶體裝置亦包含介電層120。介電層120設置於基底110上，且第一多晶矽閘極130設置於介電層120上。介電層120係由氮化矽、氮氧化矽、碳化矽、氧化矽、氮碳化矽、其他適合的材料或其組合製成。此外，介電層120可藉由化學氣相沉積製程、原子層沉積(atomic layer deposition,ALD)製程、物理氣相沉積製程、其他可應用的製程或其組合沉積。在一些實施例，介電層120由氧化矽製成。
如第1B圖所示，記憶體裝置亦包含第一多晶矽閘極130，如第1A圖所示，第一多晶矽閘極130以第一方向(例如為Y方向)排列在基底110上。第一多晶矽閘極130由含矽氣體製成，含矽氣體包括二氯矽烷(DCS)、矽烷(SiH4)、甲基矽烷(SiCH6)及其他適合的氣體或其組合。第一多晶矽閘極130可藉由化學氣相沉積(chemical vapor deposition,CVD)製程、物理氣相沉 積(physical vapor deposition,PVD)製程或其他適合的製程來沉積多晶矽材料，並且藉由微影製程及蝕刻製程來圖案化多晶矽材料，再實施化學機械研磨製程來平坦化多晶矽材料而形成第一多晶矽閘極130的圖案，並且使第一多晶矽閘極130的該些多晶性條狀物以第一方向排列在基底110上。
參閱第2A-2B圖，第2A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。第2B圖係顯示根據一些實施例，沿第2A圖中AA’線段的剖面示意圖。應該注意的是在第2A圖中，為了簡潔敘述各元件的配置關係，因此未繪示介電層120。
如第2A圖所示，在一些實施例，形成第一多晶矽閘極130後，形成資料儲存元件140於基底110上。資料儲存元件140以第一方向(例如Y方向)排列在基底110上，且位於第一多晶矽閘極130的兩側，資料儲存元件140係形成於第一多晶矽閘極130的相對兩側壁上。
資料儲存元件140係選自能夠使電荷陷入(trap)於其中的材料，例如為氮化矽、氮氧化矽、氧化鉭、鈦酸鍶或多晶矽。資料儲存元件140可藉由化學氣相沉積製程、物理氣相沉積製程或其他適合的製程在第一多晶矽閘極130及介電層120上沉積資料儲存材料，再藉由微影製程和蝕刻製程以圖案化上述介電材料或氮化矽來形成資料儲存元件140。微影製程包含光阻塗佈(例如旋轉塗佈)、軟烤、光罩對位、曝光、曝後烤、將光阻顯影、沖洗、乾燥(例如硬烤)、其他合適的製程或前述之組合。另外，微影製程可由其他適當的方法，例如無遮 罩微影、電子束寫入(electron-beam writing)及離子束寫入(ion-beam writing)進行或取代。蝕刻製程包含乾蝕刻、濕蝕刻或其他蝕刻方法。在一些實施例，資料儲存元件140由氮化矽製成。在一些實施例，資料儲存元件140與第一多晶矽閘極130直接接觸。在一些實施例，如第2B圖所示，資料儲存元件140設置於第一多晶矽閘極130的兩側。
在一些實施例，可在形成資料儲存元件140前，形成穿隧氧化層(未繪示)於基底110上，穿隧氧化層可藉由熱氧化製程形成，穿隧氧化層的材料例如為氧化矽，其厚度範圍介於30-100Å的範圍間。
參閱第3A-3B圖，第3A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。第3B圖係顯示根據一些實施例，沿第3A圖中AA’線段的剖面示意圖。應該注意的是在第3A圖中，為了簡潔敘述各元件的配置關係，因此未繪示介電層120。
在一些實施例，如第3A圖所示，在第一多晶矽閘極130的兩側形成資料儲存元件140後，在第一多晶矽閘極130的兩側的基底110內形成第一摻雜區150。第一摻雜區150位於第一多晶矽閘極130兩個相鄰多晶矽條狀物之側壁上的相鄰的兩個資料儲存元件140間，且以第一方向(例如Y方向)排列於基底110內。
第一摻雜區150可藉由離子佈值製程將具有第二導電型態的摻雜質植入基底110內來形成。在一些實施例，第一摻雜區150係形成在如上述之兩個相鄰的資料儲存元件140 之間，並且利用此相鄰的資料儲存元件140和第一多晶矽閘極130作為佈植的遮罩來實施自我對準(self-aligned)製程而形成。在此實施例，由於第一摻雜區150係利用自我對準製程來植入，相較於習知技術利用光罩來植入摻雜區，此實施例可以減少一道光罩的製程及光罩的使用，且可避免因為使用微影製程而造成第一摻雜區偏移(shift)的問題。此外，在一些實施例，第一多晶矽閘極130亦可被植入此具有第二導電型態的摻雜質。
在一些實施例，第二導電型態例如為N型，第一摻雜區150的摻雜濃度介於1019-1021/cm3。第二導電型態的摻雜質例如為砷(As)或磷(P)。
參閱第4A-4C圖，第4A圖係顯示根據一些實施例，形成記憶體裝置之一階段的上視圖。第4B圖係顯示根據一些實施例，沿第4A圖中AA’線段的剖面示意圖。第4C圖係顯示根據一些實施例，沿第4A圖中BB’線段的剖面示意圖。應該注意的是在第4A圖中，為了簡潔敘述各元件的配置關係，因此未繪示介電層120。
在一些實施例，如第4A圖所示，形成第一摻雜區150後，形成第二多晶矽層160於基底110上，並且移除第二方向(例如為X方向)排列於基板上BB’線段區域之第一多晶矽閘極130、資料儲存元件140、第二多晶矽層160及部分的介電層120，如第4C圖所示。如第4A圖所示，第二多晶矽層160包含複數個多晶矽條狀物以第二方向(例如為X方向)排列在基底110上。
第二多晶矽層160係藉由在第一多晶矽閘極130、資料儲存元件140及介電層120上沉積多晶矽材料，並且經由微影製程及蝕刻製程來圖案化多晶矽材料，使第二多晶矽層160的該些多晶矽條狀物以第二方向(例如為X方向)排列在基底110上。此外，亦藉由上述的微影製程及蝕刻製程，來移除未被第二多晶矽層160覆蓋的第一多晶矽閘極130、資料儲存元件140及介電層120，以定義出第一多晶矽閘極130的圖案。第二多晶矽層160的材料可及形成方法可與第一多晶矽閘極130類似，在此不再贅述。如第4B圖所示，在一些實施例，第二多晶矽層160與第一多晶矽閘極130直接接觸，第二多晶矽層160亦與資料儲存元件140直接接觸。此外，在一些實施例，如第4B圖所示，第二多晶矽層160覆蓋第一摻雜區150。
如第4A圖所示，在前述圖案化第二多晶矽層160的蝕刻製程中，亦移除部分的第一多晶矽閘極130、資料儲存元件140及介電層120而露出基底110和第一摻雜區150。如第4A圖所示，第二多晶矽層160的該些多晶矽條狀物以垂直於第一方向(例如Y方向)的第二方向(例如X方向)延伸排列在基底110上。此外，第二多晶矽層160所露出基底110的區域亦沿第二方向(例如X方向)排列，且與第一摻雜區150延伸排列的第一方向(例如Y方向)垂直，在此第二多晶矽層160所露出基底110和第一摻雜區150的區域，原本沉積於基底110和第一摻雜區150上的介電層120、第一多晶矽閘極130及資料儲存元件140藉由用來圖案化第二多晶矽層160的微影製程及蝕刻製程來移除。
參閱第5圖，第5圖係顯示根據一些實施例，形成 記憶體裝置之一階段的上視圖。如第5圖所示，在一些實施例，形成第二多晶矽層160後，在未被第二多晶矽層160覆蓋的基底110內實施離子佈值製程，將具有第一導電型態的摻雜質植入基底110內以形成第二摻雜區170，完成記憶體裝置100。第二摻雜區170具有第一導電型態，例如為P型，其摻雜濃度介於1016-1018/cm3的範圍間。第一導電型態的摻雜質包含硼(B)。
如上所述，記憶體裝置100包含基底110、介電層120、第一多晶矽閘極130、資料儲存元件140、第一摻雜區150、第二多晶矽層160及第二摻雜區170。
第一摻雜區150可做為記憶體裝置100的位元線(bit line)，而第二多晶矽層160可做為記憶體裝置100的字元線(word line)，第一摻雜區150與第二多晶矽層160藉由介電層120來電性隔絕。而記憶體裝置100可利用施加在位元線(例如第一摻雜區150)、字元線(例如第二多晶矽層160)上的不同電壓而使原本只會在通道區(例如為相鄰兩個第一摻雜區150內的基底110)內流通的電荷穿透介電層120，使電荷寫入資料儲存元件140(例如將電子植入資料儲存元件140)或從資料儲存元件140抹除(例如將電洞植入資料儲存元件140)。在本實施例，作為閘極的第一多晶矽閘極130的相對兩側壁上各別具有一個資料儲存元件140，每一個資料儲存元件140可儲存一個位元資料，因此本實施例的記憶體裝置100的一個胞元(cell)可儲存兩個位元資料。
在一些實施例中，資料儲存元件140為一層氮化矽間隔物，且此氮化矽間隔物與第一多晶矽閘極130直接接觸。 習知記憶體裝置的資料儲存構件係由氧化物-氮化物-氧化物(ONO)膜組成，由於ONO膜組成的資料儲存構件佔據了較大的體積，因此習知記憶體裝置的每一個胞元也占據了較大的空間。在本實施例，僅用一氮化矽間隔物組成的資料儲存元件140可以縮減每一胞元的體積，因此本實施例的記憶體裝置100相對於習知的記憶體裝置具有更大的功能密度(即，單位面積內互相連接的裝置數目)，亦即，可在相同的單位面積內容納更多胞元的記憶體裝置100。
此外，習知的記憶體裝置利用矽的局部氧化(Local Oxidation of Silicon，LOCOS)作為記憶體裝置每一胞元間的隔離構件。本揭示的實施例則是利用在具有P型的第一摻雜區150兩側植入具有N型的第二摻雜區170來形成隔離構件，相較於習知記憶體裝置利用矽的局部氧化製程形成隔離構件，本實施例的記憶體裝置100可得到較平整的結構，不會發生使用矽的局部氧化製程產生的鳥嘴(bird's beak)效應所導致結構不平整的問題。
再者，本揭示的記憶體裝置100與一般形成互補式金屬-氧化物-半導體場效電晶體的製程相似，可輕易地嵌入於一般製作互補式金屬-氧化物-半導體場效電晶體的製程中，且不影響互補式金屬-氧化物-半導體場效電晶體的產品品質。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解以下的說明。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的 及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。
100‧‧‧記憶體裝置
110‧‧‧基底
120‧‧‧介電層
130‧‧‧第一多晶矽閘極
140‧‧‧資料儲存元件
150‧‧‧第一摻雜區
160‧‧‧第二多晶矽層

Claims (9)

  1. 一種記憶體裝置，包括：一基底；一介電層，設置於該基底上；一第一多晶矽閘極，設置於該介電層上；一資料儲存元件，設置於該第一多晶矽閘極的相對兩側壁上；以及一第二多晶矽層，設置於該第一多晶矽閘極上，且該第二多晶矽層直接接觸該第一多晶矽閘極和該資料儲存元件。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中該資料儲存元件係一氮化物間隔物。
  3. 如申請專利範圍第1項所述之記憶體裝置，更包括：一摻雜區，設置於該基底內且位於該第一多晶矽閘極的兩側，其中該基底具有一第一導電型態，且該摻雜區具有一第二導電型態。
  4. 如申請專利範圍第3項所述之記憶體裝置，其中該第二多晶矽層覆蓋該摻雜區。
  5. 如申請專利範圍第1項所述之記憶體裝置，其中該資料儲存元件設置於該介電層上，且該第二多晶矽層直接接觸該介電層。
  6. 一種記憶體裝置的形成方法，包括：提供一基底；形成一介電層於該基底上；形成一第一多晶矽閘極於該介電層上； 形成一資料儲存元件於該第一多晶矽閘極的相對兩側壁上，且該資料儲存元件直接接觸該第一多晶矽閘極；以及形成一摻雜區於該基底內，且該摻雜區位於該第一多晶矽閘極的相對兩側。
  7. 如申請專利範圍第6項所述之記憶體裝置的形成方法，其中該資料儲存元件係一氮化物間隔物。
  8. 如申請專利範圍第6項所述之記憶體裝置的形成方法，更包括：形成一第二多晶矽層於該第一多晶矽閘極上，該第二多晶矽層直接接觸該第一多晶矽閘極和該資料儲存元件。
  9. 如申請專利範圍第6項所述之記憶體裝置的形成方法，其中該摻雜區係利用該資料儲存元件和該第一多晶矽閘極作為一佈植遮罩進行自我對準(self-align)製程而形成。
TW105111319A 2016-04-12 2016-04-12 記憶體裝置及其形成方法 TWI590388B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105111319A TWI590388B (zh) 2016-04-12 2016-04-12 記憶體裝置及其形成方法
CN201610597229.7A CN107293547B (zh) 2016-04-12 2016-07-27 存储器装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105111319A TWI590388B (zh) 2016-04-12 2016-04-12 記憶體裝置及其形成方法

Publications (2)

Publication Number Publication Date
TWI590388B true TWI590388B (zh) 2017-07-01
TW201737470A TW201737470A (zh) 2017-10-16

Family

ID=60048213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111319A TWI590388B (zh) 2016-04-12 2016-04-12 記憶體裝置及其形成方法

Country Status (2)

Country Link
CN (1) CN107293547B (zh)
TW (1) TWI590388B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588031B2 (en) 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
US11508753B2 (en) 2020-02-24 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded ferroelectric FinFET memory device
CN111979524B (zh) * 2020-08-19 2021-12-14 福建省晋华集成电路有限公司 一种多晶硅层形成方法、多晶硅层以及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980171B2 (ja) * 1997-06-04 1999-11-22 日本電気株式会社 スプリットゲート型フラッシュメモリセルの製造方法
CN1131559C (zh) * 1998-06-24 2003-12-17 台湾积体电路制造股份有限公司 快闪存储器分离栅极结构的制造方法
TWI266389B (en) * 2005-11-11 2006-11-11 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
TWI311796B (en) * 2005-11-17 2009-07-01 Ememory Technology Inc Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN107293547B (zh) 2020-04-03
CN107293547A (zh) 2017-10-24
TW201737470A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
JP4909737B2 (ja) 電荷蓄積場所を有するメモリ
US8679915B2 (en) Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate
JP4451594B2 (ja) 半導体集積回路装置及びその製造方法
US8941170B2 (en) TFT floating gate memory cell structures
US9196363B2 (en) Semiconductor device
KR20070017552A (ko) 듀얼 폴리를 사용하는 비트라인 임플랜트
US8247864B2 (en) Amorphous silicon MONOS or MAS memory cell structure with OTP function
JP2013239597A (ja) 半導体集積回路
TWI555212B (zh) 採用富含矽之層的積體電路記憶體系統
TWI590388B (zh) 記憶體裝置及其形成方法
CN101257026A (zh) 半导体装置及其制造方法
US7618864B2 (en) Nonvolatile memory device and methods of forming the same
US7105888B2 (en) Nonvolatile semiconductor memory device and method of manufacturing same
US8487366B2 (en) TFT MONOS or SONOS memory cell structures
CN107564912A (zh) 具有nvm结构的集成电路及其制造方法
US20220262808A1 (en) Method for forming silicon-oxide-nitride-oxide-silicon (sonos) memory cell
US7602005B2 (en) Memory devices including spacer-shaped electrodes on pedestals and methods of manufacturing the same
US20200027962A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI606578B (zh) 非揮發性記憶體陣列及其製造方法
JP2017022219A (ja) 半導体装置
JP4994437B2 (ja) 半導体集積回路装置及びその製造方法
KR20100033028A (ko) 비휘발성 메모리 소자 및 이의 제조 방법
KR20100111462A (ko) 플래시 메모리소자 및 그 제조방법