TWI571982B - 用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構 - Google Patents
用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構 Download PDFInfo
- Publication number
- TWI571982B TWI571982B TW103118023A TW103118023A TWI571982B TW I571982 B TWI571982 B TW I571982B TW 103118023 A TW103118023 A TW 103118023A TW 103118023 A TW103118023 A TW 103118023A TW I571982 B TWI571982 B TW I571982B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- getter
- bonding
- getter layer
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
- B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Description
本發明是有關於一種用吸氣劑吸氣之方法及成型吸氣劑層之方法,特別是有關於一種微機電系統結構。
用吸氣劑吸氣是一種製程,而不需要之微粒是藉由此種製程從一系統被移除掉。舉例來說,用吸氣劑吸氣可以被使用去從處於真空狀態下之一處理室移除不需要之殘餘氣體分子。藉由從處理室移除不需要之氣體分子,用吸氣劑吸氣製程會降低真空之壓力。
用吸氣劑吸氣可以藉由使用一氣相沉積技術而被執行於一處理室之內,以沉積具有複數個吸氣劑分子之一吸氣劑層。當位於處理室內之一殘餘氣體分子接觸一蒸發吸氣劑分子時,殘餘氣體分子會與蒸發吸氣劑分子結合。結合在一起之氣體分子及吸氣劑分子是隨後被沉積於一底材之上,因而可以從真空移除氣體分子。
本發明基本上採用如下所詳述之特徵以為了要解決上述之問題。
本發明之一實施例提供一種用吸氣劑吸氣之方法,其包括:提供一底材至具有一或多個殘餘氣體之一處理室之中;成型一凹洞於該底材之一上表面之內,其中,該凹洞具有一下表面及複數個側壁,以及該等側壁係從該下表面延伸至該底材之該上表面;以及沉積用於吸收該一或多個殘餘氣體之一吸氣劑層於該底材之上,於一位置從該凹洞之該下表面延伸至位於該等側壁上之一地點處。
根據上述之實施例,該用吸氣劑吸氣之方法更包括:成型一結合層至該底材之該上表面之上,其中,該凹洞係位於該結合層之複數個區段之間;以及選擇性地蝕刻該吸氣劑層以暴露該結合層。
根據上述之實施例,該用吸氣劑吸氣之方法更包括:沉積一保護層於該吸氣劑層之上;降低該保護層之一厚度以暴露位於該結合層上之該吸氣劑層;以及根據該保護層選擇性地蝕刻該吸氣劑層以移除位於該結合層上之該吸氣劑層。
根據上述之實施例,該用吸氣劑吸氣之方法更包括:降低該保護層之該厚度以進一步暴露位於該凹洞之一部分之內之該吸氣劑層;以及根據該保護層選擇性地蝕刻該吸氣劑層以選擇性地移除位於該凹洞之該部分之內之該吸氣劑層。
根據上述之實施例,該用吸氣劑吸氣之方法更包括:使用一濕蝕刻製程或一乾蝕刻製程從該吸氣劑層上移除該保護層。
根據上述之實施例,該用吸氣劑吸氣之方法更包括:藉由使該底材接觸該結合層而結合該底材於具有一微機電
系統裝置之一裝置晶圓,以形成抵接於該微機電系統裝置之一密封室。
根據上述之實施例,該裝置晶圓具有一特殊應用積體電路晶圓,以及該特殊應用積體電路晶圓係連接於具有一或多個金屬內連線層之一內金屬介電層。
根據上述之實施例,該裝置晶圓具有一額外吸氣劑層,係用以吸收該一或多個殘餘氣體。
根據上述之實施例,該底材包括具有複數個半導體裝置之一裝置晶圓,以及該吸氣劑層係被成型於該等半導體裝置之一個或多個之上。
根據上述之實施例,該等半導體裝置包括一暴露氧化物材料或一暴露氮化物材料。
根據上述之實施例,該裝置晶圓具有一特殊應用積體電路晶圓。
根據上述之實施例,該吸氣劑層包括有鋇、鈦、鋯、鉿、釩、鐵、鈷、鋁或矽。
本發明之另一實施例提供一種成型吸氣劑層之方法,其包括:提供一底材至具有一或多個殘餘氣體之一處理室之中;成型一凹洞於該底材之一上表面之內;沉積一結合層於複數個結合區域之內,其中,該等結合區域係繞著該凹洞被設置;沉積一吸氣劑層於該底材之上,於一位置從該凹洞之一下表面延伸至位於該結合層上之一地點處;沉積一保護層於該吸氣劑層之上;降低該保護層之一厚度以暴露該吸氣劑層於位於該結合層上之複數個開口處;移除位於該等開口處之該吸氣劑
層,以產生延伸通過該吸氣劑層之一結合層;以及移除該保護層。
根據上述之實施例,該成型吸氣劑層之方法更包括:藉由使該底材接觸該結合層而結合該底材於具有一微機電系統裝置之一裝置晶圓,以形成抵接於該微機電系統裝置之一密封室。
根據上述之實施例,該裝置晶圓具有一額外吸氣劑層,係用以吸收該一或多個殘餘氣體。
根據上述之實施例,該裝置晶圓具有一特殊應用積體電路。
本發明之又一實施例提供一種微機電系統結構,其包括一底材,具有一或多個凹洞,其中,該一或多個凹洞係被設置於位於該底材之一上表面上之複數個結合區域之間,該一或多個凹洞具有一下表面及複數個側壁,以及該等側壁係從該下表面延伸至該底材之該上表面;一結合層,係被設置於該等結合區域之內;以及一吸氣劑層,係被設置於該底材之上,於一位置從該下表面延伸至位於該結合層上之一地點處。
根據上述之實施例,該微機電系統結構更包括一裝置晶圓,具有一微機電系統裝置,其中,該微機電系統裝置係被固定於該底材於具有該結合層之一介面處,以及抵接於該微機電系統裝置之一密封室係被設置於該底材與該裝置晶圓之間。
根據上述之實施例,該裝置晶圓具有一特殊應用積體電路晶圓,以及該特殊應用積體電路晶圓係連接於具有一
或多個金屬內連線層之一內金屬介電層。
根據上述之實施例,該底材包括具有複數個半導體裝置之一裝置晶圓,以及該吸氣劑層係被成型於該等半導體裝置之一個或多個之上。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉較佳實施例並配合所附圖式做詳細說明。
202‧‧‧底材
204、306、702‧‧‧凹洞
205、205a、205b‧‧‧側壁
206‧‧‧下表面
207、207a、207b‧‧‧上表面
204b、208、208b、302、302b、308、402、502、802‧‧‧吸氣劑層
210‧‧‧結合層
212‧‧‧第二結合層
214、403、503‧‧‧裝置晶圓
216、1302‧‧‧微機電系統裝置
200、300、900、1000、1008、1100、1104、1200、1204、1300、1304‧‧‧剖面示意圖
304、304b、1004a、1004b、1010‧‧‧開口
400、500‧‧‧微機電系統(MEMS)結構
401、501‧‧‧蓋晶圓
404、504‧‧‧半導體底材
406‧‧‧內金屬介電層
408‧‧‧金屬內連線層
410‧‧‧微機電系統晶圓
412‧‧‧驗證質量
414‧‧‧密封室、室
416a‧‧‧第一凹洞
416b‧‧‧第二凹洞
418a、508a‧‧‧第一均衡結構
418b、508b‧‧‧第二均衡結構
506‧‧‧室
902、1002、1002a、1002b‧‧‧保護層
1006、1102‧‧‧蝕刻劑
1306‧‧‧密封室
t1‧‧‧第一厚度
t2‧‧‧第二厚度
第1圖係顯示根據本發明之一些實施例之用吸氣劑吸氣之一方法之流程圖;第2圖係顯示根據本發明之一些實施例之一吸氣劑層已被沉積於一底材上之剖面示意圖;第3圖係顯示根據本發明之一些實施例之一吸氣劑層已被沉積於另一底材上之剖面示意圖;第4圖係顯示根據本發明之一些實施例之一微機電系統(MEMS)裝置之剖面示意圖,其中,微機電系統裝置具有一插座式共熔結合,以提供具有一吸氣劑層之一室;第5圖係顯示根據本發明之一些實施例之一微機電系統(MEMS)裝置之剖面示意圖,其中,微機電系統裝置具有一在微機電系統上結合式共熔結合,以提供具有一吸氣劑層之一室;第6圖係顯示根據本發明之一些實施例之用吸氣劑吸氣以從一微機電系統凹洞移除殘餘氣體之一方法之流程圖;以及第7-9、10A-13A、10B-13B圖係顯示根據本發明之一些實
施例之一底材之剖面示意圖,其中,用吸氣劑吸氣之一方法係被執行於底材之上。
茲配合圖式說明本發明之較佳實施例。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一較佳實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本發明。
微機電系統(MEMS)感測器裝置通常是藉由感測圍繞裝置之一環境之一特徵而運作。舉例來說,為了量測一角動量,一微機電系統震動迴轉儀可以量測靠近裝置之震動微粒之一電場改變。舉例來說,在一微機電系統震動迴轉儀之例子之中,一低壓真空係提供一較好的量測,因為其減輕了背景噪音。
因此,微機電系統裝置典型地會具有一密封室,其係被固持於一被控制之壓力程度處,以使得裝置運作。為了成型該室,一蓋晶圓可以共熔結合至位於一處理室內之一裝置晶圓之上。對於一些微機電系統裝置而言,在處理室內之殘餘氣體之出氣將會增加密封室內之一壓力以及因而降低一關聯之微機電系統裝置的敏感度。為了改善在處理室內之一真空,一用吸氣劑吸氣之製程可以被使用去吸收殘餘氣體。用吸氣劑吸氣之製程係藉由一氣相沉積製程沉積一吸氣劑層至位於一蓋晶圓內之一凹洞之一下表面之上,以吸收殘餘氣體。然而,
可以被理解的是,倘若處理室是很大的,則沉積一吸氣劑層至凹洞之一下表面之上可能無法吸收足夠之殘餘氣體以實質降低在處理室內之一壓力。
如上所述,本發明係有關於一種用吸氣劑吸氣之方法以及一關聯之裝置,其係藉由增加一吸氣劑層被沉積之一面積來提供一高效率之用吸氣劑吸氣之製程。
第1圖係顯示根據本發明之一些實施例之用吸氣劑吸氣之一方法100之流程圖。方法100係藉由提供一用吸氣劑吸氣之面積來增加吸氣效率,以接收一吸氣劑層,其係延伸超過位於一蓋晶圓內之一凹洞之一下表面。
在步驟102,一底材是被提供至具有一或多個殘餘氣體之一處理室之中。此一或多個殘餘氣體包括有氣體繼續存在於一低壓真空已被成型於處理室之內。底材可以包括有一半導體底材(例如,一矽底材)。在一些實施例之中,底材可以包括有一蓋晶圓,係用以成型一密封室之一蓋結構於一微機電系統結構之中。在其他實施例之中,底材可以包括有一裝置晶圓(例如,一特殊應用積體電路(ASIC)晶圓),其具有一或多個半導體裝置。
在步驟104,一凹洞是被成型於底材之內。在一些實施例之中,凹洞是被成型於位於具有一結合層之複數個區段之結合區域間之一位置處,其中,結合層係固著底材(例如,一蓋晶圓)於一額外底材(例如,具有一或多個微機電系統裝置之一裝置晶圓)。凹洞係具有一凹陷於底材之中,其中,底材具有從底材之一上表面延伸至凹洞之一下表面之複數個側壁。
在步驟106,一吸氣劑層是被沉積至底材之上,於一位置從凹洞之下表面延伸至位於複數個側壁上之一地點處。在一些實施例之中,吸氣劑層是從凹洞之下表面延伸至位於結合層上之一地點處。在如此之實施例之中,所形成之吸氣劑層係覆蓋凹洞之下表面、凹洞之複數個側壁以及底材之上表面之一部分。藉由沉積吸氣劑層以沿著底材之側壁及上表面延伸,用於接收吸氣劑層之吸氣面積是被增加,因而增加了能夠吸收一或多個殘餘氣體之底材的表面積。在一些實施例之中,吸氣劑層可以藉由一氣相沉積技術(例如,一化學氣相沉積、物理氣相沉積等)而被沉積。
在步驟108,吸氣劑層可以被選擇性地蝕刻以暴露該結合層。
在步驟110,底材可以被結合於一額外之底材,以形成一密閉室於其間。在一些實施例之中,底材可以包括有結合於一額外底材之一蓋晶圓,其中,該額外底材包括具有一或多個微機電系統裝置之一裝置晶圓。在其他實施例之中,底材可以包括有一裝置晶圓(例如,一特殊應用積體電路(ASIC)晶圓),其是被結合於具有一蓋晶圓之一額外晶圓。底材可以藉由一共熔結合製程而被結合於額外底材。在一些實施例之中,底材可以被結合於位於處理室內之額外底材(亦即,不需從一處理室移除底材),如此一來,結合係發生於降低之壓力處。
第2圖係顯示根據本發明之一些實施例之一吸氣劑層208已被沉積於一底材202上之剖面示意圖200。
底材202包括有一凹洞204。凹洞204是從底材202
之一上表面207延伸至位於底材202內之一位置處。凹洞204具有一內表面。內表面具有一下表面206及複數個側壁205。在一些實施例之中,底材202可以包括有一半導體材料,例如,矽。
一結合層210是被成型於底材202之上表面207之上,並且結合層210是鄰接於凹洞204。在一些實施例之中,結合層210是從凹洞204之邊緣被設定回,以為了提供一空間於結合層210與凹洞204之間。在一些實施例之中,在一些實施例之中,結合層210可以包括有一共熔結合層,其具有一金屬(例如,鋁或鍺)。在其他實施例之中,結合層210可以包括有一氧化物(對於一熔接結合製程)、一金屬或一聚合物(對於一熱壓結合製程)。
一吸氣劑層208(係用以吸收不需要之殘餘氣體)是被設置於底材202之上。吸氣劑層208係從凹洞204之下表面206延伸至複數個側壁205之上。在一些實施例之中,吸氣劑層208可以被設置於下表面206、側壁205及上表面207之一部份之上。在如此之實施例之中,結合層210係從底材202延伸通過吸氣劑層208至位於吸氣劑層208上之一位置處。在各種實施例之中,吸氣劑層208可以包括有鋇(Ba)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鐵(Fe)、鈷(Co)、鋁(Al)或矽(Si)。
由於吸氣劑層208是被設置於底材202之下表面206、側壁205及上表面207之上,故其可提供一大吸氣面積,以吸收位於一處理室內之殘餘氣體。因此,吸氣劑層208係提供了殘餘氣體之有效擷取。
在一些實施例之中,底材202可以包括有一蓋晶圓
以形成一密封室之一蓋結構於一微機電系統結構之中。在如此之實施例之中,具有一微機電系統裝置216之一裝置晶圓214可以被設置於結合層210之上。結合層210是用於固著裝置晶圓214於底材202(亦即,蓋晶圓),以使得凹洞204形成抵接於微機電系統裝置216之一密封室。在一些實施例之中,結合層210可以被結合於裝置晶圓214於具有一第二結合層212之一界面處。舉例來說,在一共熔結合製程之中,結合層210可以包括有鍺,以及第二結合層212可以包括有鋁。
在一些實施例之中,一額外之吸氣劑層208b可以被沉積至具有一或多個半導體裝置之裝置晶圓214(亦即,特殊應用積體電路(ASIC)晶圓)之上。沉積額外之吸氣劑層208b至裝置晶圓214之上可以降低在一處理室內之壓力,藉由吸收殘餘氣體以及藉由降低從裝置晶圓214之出氣。這是因為吸氣劑層208將會覆蓋一或多個半導體裝置,其可以包括一暴露氧化物金屬材料及/或一暴露氮化物材料,其可以提供殘餘氣體之顯著出氣。在一些實施例之中,吸氣劑層208b可以被沉積至裝置晶圓214之上,而不被沉積至底材202之上。
第3圖係顯示根據本發明之一些實施例之一吸氣劑層308已被沉積於另一底材202上之剖面示意圖300。
底材202可以包括有如上所述之一凹洞306。一結合層210是被設置於底材202之上表面207之上,並且結合層210是鄰接於凹洞306。在一些實施例之中,結合層210可以包括有一共熔結合層,此共熔結合層具有一金屬(例如,鋁或鍺)。在其他實施例之中,結合層210可以包括有一氧化物(對於一熔接
結合製程)、一金屬或一聚合物(對於一熱壓結合製程)。
用於吸收不需要之殘餘氣體之一吸氣劑層302是被設置於底材202之上。在一些實施例之中,吸氣劑層302是從凹洞306之下表面206延伸至抵接於結合層210之一地點處。結合層210是從底材202延伸通過吸氣劑層302至位於吸氣劑層302上之一位置處。吸氣劑層302包括有一或多個開口304。開口304係暴露下方之底材202。可以了解的是,雖然一或多個開口304是被繪示於下表面206之上,但一或多個開口304可以是位於吸氣劑層302內之任何位置處。舉例來說,在一些實施例之中,一或多個開口304可以沿著底材202之上表面207被定位或沿著凹洞306之側壁205被定位。
在一些實施例之中,一額外之吸氣劑層302b可以被沉積至具有一或多個半導體裝置之裝置晶圓214(亦即,特殊應用積體電路(ASIC)晶圓)之上。額外之吸氣劑層302b包括有一或多個開口304b。開口304b係暴露下方之裝置晶圓214。在一些實施例之中,吸氣劑層302b可以被沉積至裝置晶圓214之上,而不被沉積至底材202之上。
第4圖係顯示根據本發明之一些實施例之一微機電系統(MEMS)結構400之剖面示意圖,其中,微機電系統(MEMS)結構400具有一插座式共熔結合,以提供具有一吸氣劑層402之一密封室414。
微機電系統(MEMS)結構400包括有一蓋晶圓401及一裝置晶圓403。裝置晶圓403包括有一微機電系統裝置。微機電系統裝置具有位於一室414(亦即,一密封室)內之一驗證質
量412。驗證質量412是根據運作於微機電系統(MEMS)結構400上之一力量移動於室414之內。當驗證質量412移動時,複數個感測器(未顯示)係量測由移動所造成之系統中的改變,並且複數個感測器係根據所量測到之改變計算一所需參數。舉例來說,對於一微機電系統加速度計而言,驗證質量412係根據一加速度力改變位置。當驗證質量412移動時,電容之改變(對應於加速)可以被量測。在各種實施例之中,微機電系統裝置可以包括有一微機電系統迴轉儀、一微機電系統加速度計或一微機電系統壓力感測器。
裝置晶圓403之內包括有第一凹洞416a及第二凹洞416b。在一些實施例之中,裝置晶圓403包括有設置於一微機電系統晶圓410上之一內金屬介電層406。在一些實施例之中,微機電系統晶圓410可以包括有一特殊應用積體電路(ASIC)底材。內金屬介電層406包括有一或多個金屬內連線層408。金屬內連線層408是用以電性連接微機電系統裝置於一或多個邏輯裝置(例如,可驅使微機電系統裝置運作之CMOS電晶體)。在一些實施例之中,內金屬介電層406可以連接驗證質量412於具有一或多個堆疊晶圓(例如,一2.5D積體晶片)之一微機電系統晶圓410,其中,該一或多個堆疊晶圓包括有一或多個可驅使微機電系統裝置運作之邏輯裝置。
在一些實施例之中,一半導體底材404可以被設置於內金屬介電層406之一相反側邊之上。在如此之實施例之中,第一凹洞416a及第二凹洞416b可以延伸通過半導體底材404,以暴露內金屬介電層406。
蓋晶圓401包括有第一均衡結構418a及第二均衡結構418b。第一均衡結構418a及第二均衡結構418b是從底材202向外延伸做為正浮雕。第一均衡結構418a及第二均衡結構418b是被設置對應於第一凹洞416a及第二凹洞416b。第一凹洞416a及第二凹洞416b係提供一開口對於第一均衡結構418a及第二均衡結構418b,以結合內金屬介電層406於具有一結合層210之一界面處。在此,結合層210係固著蓋晶圓401於裝置晶圓403。當裝置晶圓403與蓋晶圓401接觸時,室414是被成型於其間。
一吸氣劑層402是被定位於蓋晶圓401之上。吸氣劑層402是被設置於蓋晶圓401之上,沿著第一均衡結構418a及第二均衡結構418b之複數個側壁及上表面。在一些實施例之中,吸氣劑層402係抵接於結合層210,如此一來,結合層210係延伸通過吸氣劑層402。
第5圖係顯示根據本發明之一些實施例之一微機電系統(MEMS)結構500之剖面示意圖,其中,微機電系統(MEMS)結構500具有一在微機電系統上結合式共熔結合,以提供具有一吸氣劑層502之一密封室。
微機電系統(MEMS)結構500包括有一蓋晶圓501及具有一微機電系統裝置之一裝置晶圓503。裝置晶圓503包括具有一驗證質量412之一微機電系統裝置。在此,驗證質量412是位於一室506(例如,一密封室)之內。在一些實施例之中,裝置晶圓503包括有設置於一微機電系統晶圓410上之一內金屬介電層406。內金屬介電層406包括有一或多個金屬內連線層
408(例如,銅線及/或中介窗)。金屬內連線層408是用以電性連接微機電系統裝置於一或多個邏輯裝置(例如,CMOS電晶體)。在一些實施例之中,一半導體底材504可以被設置於內金屬介電層406之一相反側邊之上做為微機電系統晶圓410。
蓋晶圓501包括有第一均衡結構508a及第二均衡結構508b。第一均衡結構508a及第二均衡結構508b是從蓋晶圓501之一矩形結構向外延伸做為正浮雕。用於固著裝置晶圓503於蓋晶圓501之一結合層210是被設置於第一均衡結構508a及第二均衡結構508b之上。結合層210係接觸裝置晶圓503於半導體底材504處。當裝置晶圓503與蓋晶圓501接觸時,室506是被成型於其間。
一吸氣劑層502是被定位於蓋晶圓501之上。吸氣劑層502是被設置於蓋晶圓501之上,沿著第一均衡結構508a及第二均衡結構508b之複數個側壁及上表面。在一些實施例之中,吸氣劑層502係抵接於結合層210,如此一來,結合層210係延伸通過吸氣劑層502。
第6圖係顯示根據本發明之一些實施例之用吸氣劑吸氣以從一微機電系統凹洞移除殘餘氣體之一方法600之流程圖。
在步驟602,一底材是被提供於處於真空下之一處理室之中。在一些實施例之中,底材可以包括有一蓋晶圓,係用以運作做為一蓋結構。蓋結構係成型一微機電系統裝置之複數個密封室。在其他實施例之中,底材可以包括有一裝置晶圓(例如,一特殊應用積體電路(ASIC)晶圓),其具有一或多個半
導體裝置。
在步驟604,一或多個凹洞是被選擇性地蝕刻於底材之中位於結合區域之間。在一些實施例之中,一或多個凹洞是被選擇性地成型於底材之中,藉由成型一硬罩於底材之上以及然後藉由根據硬罩蝕刻底材。
在步驟606,一結合層是被成型於結合區域之內。在一些實施例之中,結合層包括有被使用於一共熔結合製程中之一共熔金屬。在一些實施例之中,共熔金屬可以包括有鋁或鍺。
在步驟608,一吸氣劑層是被沉積至底材之上,吸氣劑層是被沉積至底材之上,以從凹洞之一下表面延伸至位於結合層上之一位置。在一些實施例之中,吸氣劑層是被沉積至凹洞之下表面及複數個側壁之上以及底材之上表面之上。
在步驟610,一保護層是被沉積於吸氣劑層之上。在各種實施例之中,保護層可以包括有光阻材料之一氧化物或一層。
在步驟612,保護層之一厚度是被降低去暴露吸氣劑層。在一些實施例之中,保護層之厚度可以藉由使用一乾蝕刻製程蝕刻保護層而被降低。
在步驟614,吸氣劑層是被選擇性地蝕刻,以暴露結合層。在一些實施例之中,吸氣劑層是使用一濕蝕刻製程而被被選擇性地蝕刻。
在步驟616,保護層是從底材被移除掉。在一些實施例之中,保護層可以藉由使用一濕蝕刻製程或一乾蝕刻製程
蝕刻保護層而從底材被移除掉。
在步驟618,底材是結合於位於一界面處之一額外的底材。在此,該界面係具有結合層。在一些實施例之中,底材包括有一蓋晶圓,底材是結合於具有一或多個微機電系統裝置及/或半導體裝置之一裝置晶圓。
第7圖至第13B圖係顯示根據本發明之一些實施例之一底材之剖面示意圖,其中,用吸氣劑吸氣之一方法係被執行於底材之上。雖然第7圖至第13B圖是關聯於方法600,但第7圖至第13B圖中所揭露之結構並不局限於此一方法。
第7圖係顯示對應於步驟602至604之一剖面示意圖700。如第7圖所示,一底材202是被提供。底材202可以包括有一半導體底材,例如,一矽底材。一凹洞702是被成型於底材202之內。凹洞702是從底材202之一上表面207延伸至底材202之內。凹洞702具有一內表面,此內表面具有複數個側壁205及一下表面206。在一些實施例之中,凹洞702可以藉由根據一硬罩(未顯示)選擇性地蝕刻底材202而被成型,其中,硬罩係用以界定在底材202內之凹洞702的位置。在各種實施例之中,硬罩可以包括有一氧化物或一氮化物(例如,SiN)。
一結合層210是被成型於底材202之上表面207之上。在一些實施例之中,結合層210是從凹洞702之邊緣被設定,以為了提供介於結合層210與凹洞702間之一空間。在一些實施例之中,結合層210可以包括有一共熔結合層。在此,共熔結合層係具有一金屬,例如,鋁或鍺。在其他實施例之中,結合層210可以包括有一氧化物(對於一熔接結合製程)、一金屬
或一聚合物(對於一熱壓結合製程)。
第8圖係顯示對應於步驟606之一剖面示意圖800。如第8圖所示,一吸氣劑層802是被沉積於底材202之上。吸氣劑層802是被沉積於凹洞702之下表面206之上、凹洞702之側壁205之上以及底材202之上表面之上。在一些實施例之中,吸氣劑層可以藉由一氣相沉積技術(例如,一化學氣相沉積、物理氣相沉積等)而被沉積。在各種實施例之中,吸氣劑層208可以包括有鋇(Ba)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鐵(Fe)、鈷(Co)、鋁(Al)或矽(Si)。
第9圖係顯示對應於步驟608之一剖面示意圖900。如第9圖所示,一保護層902是被成型於底材202之上。保護層902可以具有一第一厚度t1,其中,第一厚度t1是大於吸氣劑層802與結合層210之結合厚度。在一些實施例之中,保護層902是被成型於吸氣劑層802之上。在各種實施例之中,保護層902可以包括有藉由一旋塗製程所成型之一光阻層以及藉由一氣相沉積製程所成型之一氧化物層。
第10A圖及第10B圖係顯示對應於步驟610之剖面示意圖1000及1008。
如第10A圖所示,保護層902之厚度是從第一厚度t1降低至一第二厚度t2。第二厚度t2是小於吸氣劑層802與結合層210之結合厚度,因而能夠導致開口1004a及1004b。在此,開口1004a及1004b係暴露位於結合層210上之吸氣劑層802。在一些實施例之中,保護層1002a之厚度可以藉由暴露保護層1002a於一蝕刻劑1006而被降低,其中,蝕刻劑1006係用於蝕
刻保護層1002a以形成開口1004a及1004b。在一些實施例之中,保護層1002a可以利用一乾蝕刻製程而被選擇性地蝕刻。舉例來說,乾蝕刻製程可以使用一蝕刻化學物質,其包括C4F8(八氟環丁烷)。在其他實施例之中,保護層1002a可以利用一濕蝕刻製程而被選擇性地蝕刻(例如,包括NH4F及HF)。
如第10B圖所示,保護層1002b可以被選擇性地暴露於一蝕刻劑1006,其中,蝕刻劑1006係用以蝕刻保護層1002b以形成額外之開口1010。在此,開口1010係暴露吸氣劑層802於額外之位置處。藉由暴露吸氣劑層802於額外之位置處,吸氣劑層802之位置能夠被控制。
第11A圖及第11B圖係顯示對應於步驟612之剖面示意圖1100及1104。
如第11A圖所示,由開口1004a及1004b所暴露之吸氣劑層208之區段是被暴露於一蝕刻劑1102。在此,蝕刻劑1102係用以從結合層210上移除吸氣劑層208。在一些實施例之中,吸氣劑層208可以利用一蝕刻劑而被選擇性地蝕刻,其中,蝕刻劑具有一高蝕刻選擇性以移除暴露之吸氣劑層208,而不會移除保護層1002。所產生之吸氣劑層208係圍繞著結合層210,如此一來,結合層210係從底材202延伸通過吸氣劑層208至位於吸氣劑層208上之一位置。
如第11B圖所示,由額外之開口1010所暴露之吸氣劑層302之區段亦可以是被暴露於一蝕刻劑1102。在此,蝕刻劑1102係用以移除位於額外位置處之吸氣劑層302。藉由移除位於額外位置處之吸氣劑層302,吸氣劑層302之位置能夠被控
制。
第12A圖及第12B圖係顯示對應於步驟614之剖面示意圖1200及1204。如第12A圖及第12B圖所示,保護層1002可以使用一濕蝕刻製程或一乾蝕刻製程而被移除掉。舉例來說,具有C4F8(八氟環丁烷)蝕刻化學物質之一乾蝕刻製程可以被使用去移除具有一氧化物之一保護層。此外,具有光阻之一保護層可以使用一濕蝕刻製程或一乾蝕刻製程而被移除掉。
第13A圖及第13B圖係顯示對應於步驟616之剖面示意圖1300及1304。如第13A圖及第13B圖所示,具有一或多個微機電系統裝置216之一裝置晶圓214(例如,特殊應用積體電路(ASIC)底材)可以接觸位於一界面處之底材202,其中,該界面係具有結合層210。在一些實施例之中,結合層210可以接觸一第二結合層212。使裝置晶圓214接觸底材202會導致抵接於一或多個微機電系統裝置1302之密封室1306之形成。
如第13A圖所示,在一些實施例之中,裝置晶圓可以包括有根據方法600之步驟602至616所沉積之一吸氣劑層204b。
如第13A圖所示,在一些實施例之中,裝置晶圓可以包括有根據方法600之步驟602至616所沉積之一吸氣劑層302b。吸氣劑層302b包括有暴露下方裝置晶圓214之一或多個開口304b。
雖然本發明已以較佳實施例揭露於上,然其並非用以限定本發明,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範
圍當視後附之申請專利範圍所界定者為準。
200‧‧‧剖面示意圖
202‧‧‧底材
204‧‧‧凹洞
205a、205b‧‧‧側壁
206‧‧‧下表面
207a、207b‧‧‧上表面
208、208b‧‧‧吸氣劑層
210‧‧‧結合層
212‧‧‧第二結合層
214‧‧‧裝置晶圓
216‧‧‧微機電系統裝置
Claims (10)
- 一種用吸氣劑吸氣之方法,包括:提供一底材至具有一或多個殘餘氣體之一處理室之中;成型一凹洞於該底材之一上表面之內,其中,該凹洞具有一下表面及複數個側壁,以及該等側壁係從該下表面延伸至該底材之該上表面;成型一結合層至該底材之該上表面之上,其中該凹洞係位於該結合層之複數個區段之間;沉積用於吸收該一或多個殘餘氣體之一吸氣劑層於該底材之上,於一位置從該凹洞之該下表面延伸至位於該等側壁上之一地點處,其中該吸氣劑層包括沿著該結合層相對側壁設置之部分。
- 如申請專利範圍第1項所述之用吸氣劑吸氣之方法,更包括:選擇性地蝕刻該吸氣劑層以暴露該結合層;沉積一保護層於該吸氣劑層之上;降低該保護層之一厚度以暴露位於該結合層上之該吸氣劑層;根據該保護層選擇性地蝕刻該吸氣劑層以移除位於該結合層上之該吸氣劑層;降低該保護層之該厚度以進一步暴露位於該凹洞之一部分之內之該吸氣劑層;以及根據該保護層選擇性地蝕刻該吸氣劑層以選擇性地移除位於該凹洞之該部分之內之該吸氣劑層。
- 如申請專利範圍第2項所述之用吸氣劑吸氣之方法,更包括:藉由使該底材接觸該結合層而結合該底材於具有一微機電系統裝置之一裝置晶圓,以形成抵接於該微機電系統裝置之一密封室,其中,該裝置晶圓具有一特殊應用積體電路晶圓,該特殊應用積體電路晶圓係連接於具有一或多個金屬內連線層之一內金屬介電層,以及該裝置晶圓具有一額外吸氣劑層,係用以吸收該一或多個殘餘氣體。
- 如申請專利範圍第1項所述之用吸氣劑吸氣之方法,其中,該底材包括具有複數個半導體裝置之一裝置晶圓,該吸氣劑層係被成型於該等半導體裝置之一個或多個之上,該等半導體裝置包括一暴露氧化物材料或一暴露氮化物材料,以及該裝置晶圓具有一特殊應用積體電路晶圓。
- 一種成型吸氣劑層之方法,包括:提供一底材至具有一或多個殘餘氣體之一處理室之中;成型一凹洞於該底材之一上表面之內;沉積一結合層於複數個結合區域之內,其中,該等結合區域係繞著該凹洞被設置;沉積一吸氣劑層於該底材之上,於一位置從該凹洞之一下表面延伸至位於該結合層上之一地點處;沉積一保護層於該吸氣劑層之上;降低該保護層之一厚度以暴露該吸氣劑層於位於該結合層上之複數個開口處;移除位於該等開口處之該吸氣劑層,以產生延伸通過該吸氣劑層之一結合層;以及 移除該保護層。
- 如申請專利範圍第5項所述之成型吸氣劑層之方法,更包括:藉由使該底材接觸該結合層而結合該底材於具有一微機電系統裝置之一裝置晶圓,以形成抵接於該微機電系統裝置之一密封室,其中,該裝置晶圓具有一額外吸氣劑層,係用以吸收該一或多個殘餘氣體,以及該裝置晶圓具有一特殊應用積體電路。
- 一種微機電系統結構,包括:一底材,具有一或多個凹洞,其中,該一或多個凹洞係被設置於位於該底材之一上表面上之複數個結合區域之間,該一或多個凹洞具有一下表面及複數個側壁,以及該等側壁係從該下表面延伸至該底材之該上表面;一結合層,係被設置於該等結合區域之內;以及一吸氣劑層,係被設置於該底材之上,於一位置從該下表面延伸至位於該結合層上之一地點處,其中該吸氣劑層包括沿著該結合層相對側壁設置之部分。
- 如申請專利範圍第7項所述之微機電系統結構,更包括:一裝置晶圓,具有一微機電系統裝置,其中,該微機電系統裝置係被固定於該底材於具有該結合層之一介面處,以及抵接於該微機電系統裝置之一密封室係被設置於該底材與該裝置晶圓之間。
- 如申請專利範圍第8項所述之微機電系統結構,其中,該裝置晶圓具有一特殊應用積體電路晶圓,以及該特殊應用積 體電路晶圓係連接於具有一或多個金屬內連線層之一內金屬介電層。
- 如申請專利範圍第7項所述之微機電系統結構,其中,該底材包括具有複數個半導體裝置之一裝置晶圓,以及該吸氣劑層係被成型於該等半導體裝置之一個或多個之上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/023,572 US9637378B2 (en) | 2013-09-11 | 2013-09-11 | Cup-like getter scheme |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201511196A TW201511196A (zh) | 2015-03-16 |
TWI571982B true TWI571982B (zh) | 2017-02-21 |
Family
ID=52624761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103118023A TWI571982B (zh) | 2013-09-11 | 2014-05-23 | 用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9637378B2 (zh) |
TW (1) | TWI571982B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3014240B1 (fr) * | 2013-11-29 | 2017-05-05 | Commissariat Energie Atomique | Procede de realisation d'un substrat comportant un materiau getter dispose sur des parois d'un ou plusieurs trous borgnes formes dans le substrat |
KR101719911B1 (ko) * | 2015-07-22 | 2017-03-24 | 한국항공우주연구원 | 설정 기압을 제공하는 저압 챔버 |
US10457549B2 (en) * | 2017-02-03 | 2019-10-29 | Taiwan Semiconductor Manfacturing Company Ltd. | Semiconductive structure and manufacturing method thereof |
US10384930B2 (en) | 2017-04-26 | 2019-08-20 | Invensense, Inc. | Systems and methods for providing getters in microelectromechanical systems |
US10526199B1 (en) * | 2018-09-27 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | High efficiency getter design in vacuum MEMS device |
CN112978675B (zh) * | 2021-05-17 | 2021-08-13 | 中芯集成电路制造(绍兴)有限公司 | 电子器件及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2922202A1 (fr) * | 2007-10-15 | 2009-04-17 | Commissariat Energie Atomique | Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication. |
US7736929B1 (en) * | 2007-03-09 | 2010-06-15 | Silicon Clocks, Inc. | Thin film microshells incorporating a getter layer |
US20140175590A1 (en) * | 2012-12-20 | 2014-06-26 | Raytheon Company | Getter structure for wafer level vacuum packaged device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5244842A (en) | 1991-12-17 | 1993-09-14 | Micron Technology, Inc. | Method of increasing capacitance by surface roughening in semiconductor wafer processing |
US6806557B2 (en) | 2002-09-30 | 2004-10-19 | Motorola, Inc. | Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum |
US7952189B2 (en) * | 2004-05-27 | 2011-05-31 | Chang-Feng Wan | Hermetic packaging and method of manufacture and use therefore |
JP5452922B2 (ja) | 2005-09-13 | 2014-03-26 | アフィメトリックス・インコーポレーテッド | コード化されたマイクロ粒子 |
US7462931B2 (en) | 2006-05-15 | 2008-12-09 | Innovative Micro Technology | Indented structure for encapsulated devices and method of manufacture |
US8476809B2 (en) | 2008-04-29 | 2013-07-02 | Sand 9, Inc. | Microelectromechanical systems (MEMS) resonators and related apparatus and methods |
SE537499C2 (sv) | 2009-04-30 | 2015-05-26 | Silex Microsystems Ab | Bondningsmaterialstruktur och process med bondningsmaterialstruktur |
US8710638B2 (en) | 2009-07-15 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Socket type MEMS device with stand-off portion |
US9388628B2 (en) | 2012-07-31 | 2016-07-12 | Guardian Industries Corp. | Vacuum insulated glass (VIG) window unit with getter structure and method of making same |
-
2013
- 2013-09-11 US US14/023,572 patent/US9637378B2/en active Active
-
2014
- 2014-05-23 TW TW103118023A patent/TWI571982B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7736929B1 (en) * | 2007-03-09 | 2010-06-15 | Silicon Clocks, Inc. | Thin film microshells incorporating a getter layer |
FR2922202A1 (fr) * | 2007-10-15 | 2009-04-17 | Commissariat Energie Atomique | Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication. |
JP2011501426A (ja) * | 2007-10-15 | 2011-01-06 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | ゲッタ層と調整サブ層とを備える構造および製造方法 |
US20140175590A1 (en) * | 2012-12-20 | 2014-06-26 | Raytheon Company | Getter structure for wafer level vacuum packaged device |
Also Published As
Publication number | Publication date |
---|---|
US20150069539A1 (en) | 2015-03-12 |
US9637378B2 (en) | 2017-05-02 |
TW201511196A (zh) | 2015-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI571982B (zh) | 用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構 | |
CN107098309B (zh) | 包括多材料填充物的改进型硅通孔 | |
US10138118B2 (en) | Structure to reduce backside silicon damage | |
US9567207B2 (en) | Recess with tapered sidewalls for hermetic seal in MEMS devices | |
US9708179B2 (en) | Method of improving getter efficiency by increasing superficial area | |
JP4144640B2 (ja) | 振動センサの製造方法 | |
JP5068742B2 (ja) | マイクロ機械部品の製造方法 | |
JP2014523815A (ja) | 環境に曝露される部分を備える封止型memsデバイスのための工程 | |
US10800649B2 (en) | Planar processing of suspended microelectromechanical systems (MEMS) devices | |
JP2008534306A5 (zh) | ||
US11945713B2 (en) | Systems and methods for providing getters in microelectromechanical systems | |
US8980698B2 (en) | MEMS devices | |
TW201727780A (zh) | 微機電系統封裝之製造方法 | |
US20120193732A1 (en) | Mems device and method for forming the same | |
CN104627948B (zh) | 微机械传感器设备以及相应的制造方法 | |
US11533565B2 (en) | Dual back-plate and diaphragm microphone | |
EP3507238B1 (en) | Mems structure with graphene component | |
CN111108758B (zh) | Mems麦克风系统 | |
JP2008271568A (ja) | 振動センサ | |
US9593008B2 (en) | MEMS sensor including an over-travel stop and method of manufacture | |
CN211770288U (zh) | 一种mems器件 | |
US20160039668A1 (en) | Apparatus and method to fabricate mems devce | |
CN218491481U (zh) | 半导体器件 |