TWI523018B - 解碼方法、記憶體儲存裝置、記憶體控制電路單元 - Google Patents
解碼方法、記憶體儲存裝置、記憶體控制電路單元 Download PDFInfo
- Publication number
- TWI523018B TWI523018B TW102149310A TW102149310A TWI523018B TW I523018 B TWI523018 B TW I523018B TW 102149310 A TW102149310 A TW 102149310A TW 102149310 A TW102149310 A TW 102149310A TW I523018 B TWI523018 B TW I523018B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- data
- memory cells
- bit
- voltages
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
本發明是有關於一種解碼方法,且特別是有關於一種可複寫式非揮發性記憶體模組的解碼方法、記憶體儲存裝置與記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速,使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如,快閃記憶體)具有資料非揮發性、省電、體積小,以及無機械結構等特性,所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說,寫入至可複寫式非揮發性記憶體模組的資料都會根據一個錯誤更正碼來編碼。從可複寫式非揮發性記憶體模組中所讀取的資料也會經過對應的解碼程序。在一些情況下,若所讀取的資料中有錯誤位元,並且這些錯誤位元無法被更正,則需要的解碼時間會更長。因此,如何增加解碼的速度,為此領域技術人員所關心的議題。
本發明提供一種解碼方法、記憶體儲存裝置與記憶體控制電路單元,可以增加解碼的速度。
本發明一範例實施例提出一種解碼方法,用於可複寫式非揮發性記憶體模組。此可複寫式非揮發性記憶體模組包括多個記憶胞。此解碼方法包括:根據第一讀取電壓讀取至少一個記憶胞以取得至少一個第一驗證位元;根據第一驗證位元執行硬位元模式解碼程序,並且判斷硬位元模式解碼程序是否產生第一有效碼字;若硬位元模式解碼程序沒有產生第一有效碼字,取得記憶胞的儲存資訊;根據儲存資訊決定一電壓個數;根據符合電壓個數的多個第二讀取電壓來讀取記憶胞以取得多個第二驗證位元;以及根據第二驗證位元執行第一軟位元模式解碼程序。
在一範例實施例中,上述的解碼方法更包括:判斷第一軟位元模式解碼程序是否產生第二有效碼字;若第一軟位元模式解碼程序沒有產生第二有效碼字,增加電壓個數;根據符合增加後的電壓個數的多個第三讀取電壓來讀取記憶胞以取得多個第三驗證位元;以及根據第三驗證位元執行第二軟位元模式解碼程序。
在一範例實施例中,資料儲存在記憶胞中,並且根據儲存資訊決定電壓個數的步驟包括:根據儲存資訊估測資料中錯誤位元的總數,其中電壓個數與資料中錯誤位元的總數呈正相關。
在一範例實施例中,上述的儲存資訊包括記憶胞的一抹除次數。
在一範例實施例中,上述的儲存資訊包括資料儲存在記憶胞所經過的時間。
在一範例實施例中,上述的儲存資訊包括資料在記憶胞中被讀取的次數。
本發明一範例實施例提出一種記憶體儲存裝置,包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元是用以耦接至一主機系統。可複寫式非揮發性記憶體模組包括多個記憶胞。記憶體控制電路單元是耦接至連接介面單元與可複寫式非揮發性記憶體模組,用以根據第一讀取電壓讀取至少一個記憶胞以取得至少一個第一驗證位元,根據第一驗證位元執行一硬位元模式解碼程序,並且判斷硬位元模式解碼程序是否產生第一有效碼字。若硬位元模式解碼程序沒有產生第一有效碼字,記憶體控制電路單元用以取得記憶胞的一儲存資訊,根據儲存資訊決定一電壓個數,根據符合電壓個數的多個第二讀取電壓來讀取記憶胞以取得多個第二驗證位元,並且根據第二驗證位元執行第一軟位元模式解碼程序。
在一範例實施例中,上述的記憶體控制電路單元更用以判斷第一軟位元模式解碼程序是否產生第二有效碼字。若第一軟位元模式解碼程序沒有產生第二有效碼字,記憶體控制電路單元用以增加電壓個數,根據符合增加後的電壓個數的多個第三讀取電壓來讀取記憶胞以取得多個第三驗證位元,並且根據第三驗證位元執行第二軟位元模式解碼程序。
在一範例實施例中,記憶體控制電路單元根據儲存資訊估測資料中錯誤位元的總數,其中電壓個數與資料中錯誤位元的總數呈正相關。
本發明一範例實施例提出一種記憶體控制電路單元,用於控制上述的可複寫式非揮發性記憶體模組。記憶體控制電路單元包括主機介面、記憶體介面與記憶體管理電路、以及錯誤檢查與校正電路。主機介面是用以耦接至主機系統。記憶體介面是用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路是耦接至主機介面與記憶體介面,用以根據第一讀取電壓讀取至少一個記憶胞以取得至少一個第一驗證位元。錯誤檢查與校正電路是用以根據第一驗證位元執行硬位元模式解碼程序,並且判斷硬位元模式解碼程序是否產生第一有效碼字。若硬位元模式解碼程序沒有產生第一有效碼字,記憶體管理電路用以取得記憶胞的一儲存資訊,根據儲存資訊決定電壓個數,根據符合電壓個數的多個第二讀取電壓來讀取記憶胞以取得多個第二驗證位元。錯誤檢查與校正電路用以根據第二驗證位元執行第一軟位元模式解碼程序。
在一範例實施例中,錯誤檢查與校正電路更用以判斷第一軟位元模式解碼程序是否產生第二有效碼字。若第一軟位元模式解碼程序沒有產生第二有效碼字,記憶體管理電路用以增加電壓個數,並且根據符合增加後的電壓個數的多個第三讀取電壓來讀取記憶胞以取得多個第三驗證位元。錯誤檢查與校正電路更用以根據第三驗證位元執行第二軟位元模式解碼程序。
在一範例實施例中,記憶體管理電路根據儲存資訊估測資料中錯誤位元的總數,其中電壓個數與資料中錯誤位元的總數呈正相關。
基於上述,本發明範例實施例提出的解碼方法、記憶體儲存裝置與記憶體控制電路單元,會逐漸地增加讀取電壓的個數,藉此可以增加解碼的速度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接介面單元
104‧‧‧記憶體控制電路單元
106‧‧‧可複寫式非揮發性記憶體模組
2202‧‧‧記憶胞陣列
2204‧‧‧字元線控制電路
2206‧‧‧位元線控制電路
2208‧‧‧行解碼器
2210‧‧‧資料輸入/輸出緩衝器
2212‧‧‧控制電路
702‧‧‧記憶胞
704‧‧‧位元線
706‧‧‧字元線
708‧‧‧源極線
712‧‧‧選擇閘汲極電晶體
714‧‧‧選擇閘源極電晶體
SGS‧‧‧選擇閘源極
SGD‧‧‧選擇閘汲極
LSB‧‧‧最低有效位元
CSB‧‧‧中間有效位元
MSB‧‧‧最高有效位元
VA、VB、VC、VD、VE、VF、VG、V1~V5‧‧‧讀取電壓
400(0)~400(N)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧錯誤檢查與校正電路
210‧‧‧緩衝記憶體
212‧‧‧電源管理電路
1330‧‧‧圖
1332(1)~1332(k)‧‧‧奇偶節點
1334(1)~1334(n)‧‧‧資料節點
L1~Ln‧‧‧通道可靠度資訊
L i→j 、L j→i ‧‧‧可靠度資訊
1510、1520‧‧‧儲存狀態
1501~1506‧‧‧區間
b1~b5‧‧‧驗証位元
S1401~S1410‧‧‧步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。
圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。
圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入
資料所對應的閘極電壓的統計分配圖。
圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖。
圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。
圖10是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。
圖11是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖12是根據一範例實施例繪示奇偶檢查矩陣的示意圖。
圖13是根據一範例實施例繪示讀取驗證位元的示意圖。
圖14是根據一範例實施例繪示解碼方法的流程圖。
一般而言,記憶體儲存裝置(亦稱,記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱,控制電路)。通常記憶體儲存裝置是與主機系統一起使用,以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
請參照圖1,主機系統1000一般包括電腦1100與輸入/
輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是,圖2所示的裝置非限制輸入/輸出裝置1106,輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中,記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如,記憶體儲存裝置100可以是如圖2所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
一般而言,主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中,主機系統1000是以電腦系統來作說明,然而,在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如,在主機系統為數位相機(攝影機)1310時,可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318
或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是,嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
請參照圖4,記憶體儲存裝置100包括連接介面單元102、記憶體控制電路單元104與可複寫式非揮發性記憶體模組106。
在本範例實施例中,連接介面單元102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而,必須瞭解的是,本發明不限於此,連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)
標準或其他適合的標準。連接介面單元102可與記憶體控制電路單元104封裝在一個晶片中,或者連接介面單元102是佈設於一包含記憶體控制電路單元104之晶片外。
記憶體控制電路單元104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令,並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制電路單元104,並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106可以是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即,一個記憶胞中可儲存2個位元資料的快閃記憶體模組)、複數階記憶胞(Triple Level Cell,TLC)NAND型快閃記憶體模組(即,一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。
請參照圖5,可複寫式非揮發性記憶體模組106包括記憶胞陣列2202、字元線控制電路2204、位元線控制電路2206、行解碼器(column decoder)2208、資料輸入/輸出緩衝器2210與控制電
路2212。
在本範例實施例中,記憶胞陣列2202可包括用以儲存資料的多個記憶胞702、多個選擇閘汲極(select gate drain,SGD)電晶體712與多個選擇閘源極(select gate source,SGS)電晶體714、以及連接此些記憶胞的多條位元線704、多條字元線706、與共用源極線708(如圖6所示)。記憶胞702是以陣列方式(或立體堆疊的方式)配置在位元線704與字元線706的交叉點上。當從記憶體控制電路單元104接收到寫入指令或讀取指令時,控制電路2212會控制字元線控制電路2204、位元線控制電路2206、行解碼器2208、資料輸入/輸出緩衝器2210來寫入資料至記憶胞陣列2202或從記憶胞陣列2202中讀取資料,其中字元線控制電路2204用以控制施予至字元線706的電壓,位元線控制電路2206用以控制施予至位元線704的電壓,行解碼器2208依據指令中的列位址以選擇對應的位元線,並且資料輸入/輸出緩衝器2210用以暫存資料。
可複寫式非揮發性記憶體模組106中的記憶胞是以臨界電壓的改變來儲存多位元(bits)。具體來說,每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極,可以改變電荷補捉層的電子量,因而改變了記憶胞的臨界電壓。此改變臨界電壓的程序亦稱為”把資料寫入至記憶胞”或”程式化記憶胞”。隨著臨界電壓的改變,記憶胞陣列2202的每一記憶胞具有多個儲存狀態。並且透過讀取電壓可以判斷記憶胞是屬於哪一個儲存狀態,藉此取得記憶胞所儲存的位元。
圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入資料所對應的閘極電壓的統計分配圖。
請參照圖7,以MLC NAND型快閃記憶體為例,隨著不同的臨界電壓,每一記憶胞具有4種儲存狀態,並且此些儲存狀態分別地代表"11"、"10"、"00"與"01"等位元。換言之,每一個儲存狀態包括最低有效位元(Least Significant Bit,LSB)以及最高有效位元(Most Significant Bit,MSB)。在本範例實施例中,儲存狀態(即,"11"、"10"、"00"與"01")中從左側算起之第1個位元為LSB,而從左側算起之第2個位元為MSB。因此,在此範例實施例中,每一記憶胞可儲存2個位元。必須瞭解的是,圖7所繪示的臨界電壓及其儲存狀態的對應僅為一個範例。在本發明另一範例實施例中,臨界電壓與儲存狀態的對應亦可是隨著臨界電壓越大而以"11"、"10"、"01"與"00"排列,或是其他排列。此外,在另一範例實施例中,亦可定義從左側算起之第1個位元為MSB,而從左側算起之第2個位元為LSB。
圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖,其是以MLC NAND型快閃記憶體為例。
請參照圖8,記憶胞陣列2202之記憶胞的讀取運作是藉由施予讀取電壓於控制閘極,藉由記憶胞通道的導通狀態,來識別記憶胞儲存之資料。驗證位元(VA)是用以指示施予讀取電壓VA時記憶胞通道是否為導通;驗證位元(VC)是用以指示施予讀取電壓VC時,記憶胞通道是否為導通;驗證位元(VB)是用以指示施
予讀取電壓VB時,記憶胞通道是否為導通。在此假設驗證位元是”1”時表示對應的記憶胞通道導通,而驗證位元是”0”時表示對應的記憶胞通道沒有導通。如圖8所示,透過驗證位元(VA)~(VC)可以判斷記憶胞是處於哪一個儲存狀態,進而取得所儲存的位元。
圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。
請參照圖9,以一TLC NAND型快閃記憶體為例,每一個儲存狀態包括左側算起之第1個位元的最低有效位元LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit,CSB)以及從左側算起之第3個位元的最高有效位元MSB。在此範例中,依照不同的臨界電壓,記憶胞具有8種儲存狀態(即,"111"、"110"、"100"、"101"、"001"、"000"、"010"與"011")。藉由施加讀取電壓VA~VG於控制閘極,可以識別記憶胞所儲存的位元。其中,值得說明的是,此8種儲存狀態之排列順序,可依製造商之設計而訂,非以本範例之排列方式為限。
圖10是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖10,可複寫式非揮發性記憶體模組106的記憶胞702會構成多個實體程式化單元,並且此些實體程式化單元會構成多個實體抹除單元400(0)~400(N)。具體來說,同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元,則同一條字元線上的實體程式化單元可被
分類為下實體程式化單元與上實體程式化單元。例如,每一記憶胞的LSB是屬於下實體程式化單元,並且每一記憶胞的MSB是屬於上實體程式化單元。一般來說,在MLC NAND型快閃記憶體中,下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度,或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。在此範例實施例中,實體程式化單元為程式化的最小單元。即,實體程式化單元為寫入資料的最小單元。例如,實體程式化單元為實體頁面或是實體扇(sector)。若實體程式化單元為實體頁面,則每一個實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體扇,用以儲存使用者的資料,而冗餘位元區用以儲存系統的資料(例如,錯誤更正碼)。在本範例實施例中,每一個資料位元區包含32個實體扇,且一個實體扇的大小為512位元組(byte,B)。然而,在其他範例實施例中,資料位元區中也可包含8個、16個或數目更多或更少的實體扇,本發明並不限制實體扇的大小以及個數。另一方面,實體抹除單元為抹除之最小單位。亦即,每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如,實體抹除單元為實體區塊。
圖11是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。必須瞭解的是,圖11所示之記憶體控制電路單元的結構僅為一範例,本發明不以此為限。
請參照圖11,記憶體控制電路單元104包括記憶體管理電路202、主機介面204、記憶體介面206與錯誤檢查與校正電路
208。
記憶體管理電路202用以控制記憶體控制電路單元104的整體運作。具體來說,記憶體管理電路202具有多個控制指令,並且在記憶體儲存裝置100運作時,此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路202的操作時,等同於說明記憶體控制電路單元104的操作,以下並不再贅述。
在本範例實施例中,記憶體管理電路202的控制指令是以韌體型式來實作。例如,記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示),並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時,此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中,記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如,記憶體模組中專用於存放系統資料的系統區)中。此外,記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是,此唯讀記憶體具有驅動碼,並且當記憶體控制電路單元104被致能時,微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後,微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外,在本發明另一範例實施例中,記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如,記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中,記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體區塊;記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中;記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料;記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除;而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說,主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中,主機介面204是相容於SATA標準。然而,必須瞭解的是本發明不限於此,主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標
準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說,欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
錯誤檢查與校正電路208是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說,當記憶體管理電路202從主機系統1000中接收到寫入指令時,錯誤檢查與校正電路208會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC code)或錯誤檢查碼(error detecting code,EDC),並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤更正碼或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組106中。之後,當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤更正碼或錯誤檢查碼,並且錯誤檢查與校正電路208會依據此錯誤更正碼或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正程序。在此範例實施例中,錯誤檢查與校正電路208所使用的是低密度奇偶檢查校正碼(low density parity code,LDPC)。然而,在另一範例實施例中,錯誤檢查與校正電路208所使用的也可以是迴旋碼(convolutional code)、渦輪碼(turbo code)、或其他可具有硬位元模式解碼程序與軟位元模式解碼程序
的演算法。
在低密度奇偶檢查校正碼中,是用一個奇偶檢查矩陣來定義有效的碼字。以下將奇偶檢查矩陣標記為矩陣H,並且一碼字標記為CW。依照以下方程式(1),若奇偶檢查矩陣H與碼字CW的相乘是零向量,表示碼字CW為有效的碼字。其中運算子表示模2(mod 2)的矩陣相乘。換言之,矩陣H的零空間(null space)便包含了所有的有效碼字。然而,本發明並不限制碼字CW的內容。例如,碼字CW也可以包括用任意演算法所產生的錯誤更正碼或是錯誤檢查碼。
其中矩陣H的維度是k-乘-n(k-by-n),碼字CW的維度是1-乘-n。k與n為正整數。碼字CW中包括了訊息位元與奇偶位元,即碼字CW可以表示成[M P],其中向量M是由訊息位元所組成,向量P是由奇偶位元所組成。向量M的維度是1-乘-(n-k),而向量P的維度是1-乘-k。以下將訊息位元與奇偶位元統稱為資料位元。換言之,碼字CW中具有n個資料位元,其中訊息位元的長度為(n-k)位元,並且奇偶位元的長度是k位元,即碼字CW的碼率(code rate)為(n-k)/n。
一般來說在編碼時會使用一個產生矩陣(以下標記為G),使得對於任意的向量M都可滿足以下方程式(2)。其中產生矩陣G的維度是(n-k)-乘-n。
由方程式(2)所產生的碼字CW為有效的碼字。因此可將方程式(2)代入方程式(1),藉此得到以下方程式(3)。
由於向量M可以是任意的向量,因此以下方程式(4)必定會滿足。也就是說,在決定奇偶檢查矩陣H以後,對應的產生矩陣G也可被決定。
在解碼一個碼字CW時,會先對碼字中的資料位元執行一個奇偶檢查程序,例如將奇偶檢查矩陣H與碼字CW相乘以產生一個向量(以下標記為S,如以下方程式(5)所示)。若向量S是零向量,則可直接輸出碼字CW。若向量S不是零向量,則表示碼字CW不是有效的碼字。
向量S的維度是k-乘-1,其中每一個元素亦稱為校驗子(syndrome)。若碼字CW不是有效的碼字,則錯誤檢查與校正電路208會執行一個解碼程序,以嘗試更正碼字CW中的錯誤位元。
圖12是根據一範例實施例繪示奇偶檢查矩陣的示意圖。
請參照圖12,一般來說,奇耦檢查矩陣H可以表示為圖(graph)1330,其中包括奇偶節點1332(1)~1332(k)與訊息節點1334(1)~1334(n)。每一個奇偶節點1332(1)~1332(k)是對應到一個校驗子,而每一個訊息節點1334(1)~1334(n)是對應一個資料位元。資料位元與校驗子之間的對應關係(即,訊息節點
1334(1)~1334(n)與奇偶節點1332(1)~1332(m)之間的連結關係)是根據奇偶檢查矩陣所產生。具體來說,若奇耦檢查矩陣中第i列第j行的元素為1,則第i個奇偶節點1332(i)便會連接到第j個訊息節點1334(j),其中i與j為正整數。
當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取n個資料位元(形成一個碼字)時,當記憶體管理電路202也會取得每一個資料位元的一通道可靠度資訊。此通道可靠度資訊是用以表示對應的資料位元被解碼為位元”1”或是”0”的機率(或稱信心度),以下再詳細說明。在圖1330中,訊息節點1334(1)~1334(n)也會接收到對應的通道可靠度資訊。例如,訊息節點1334(1)會接收第1個資料位元的通道可靠度資訊L 1 ,而訊息節點1334(j)會接收第j個資料位元的通道可靠度資訊L j 。
錯誤檢查與校正電路208會根據圖1330的結構與通道可靠度資訊L 1 ~L n 來執行解碼程序。此解碼程序會包括疊代解碼。具體來說,在疊代解碼中,訊息節點1334(1)~1334(n)會計算出可靠度資訊給奇偶節點1332(1)~1332(m),並且奇偶節點1332(1)~1332(m)也會計算出可靠度資訊給訊息節點1334(1)~1334(n)。這些可靠度資訊會沿著這些圖1330中的邊(edge)來傳送。例如,奇偶節點1332(i)傳送給訊息節點1334(j)的是可靠度資訊L i→j ,而訊息節點1334(j)傳送給奇偶節點1332(i)是可靠度資訊L j→i 。這些可靠度資訊是用來表示一個節點認為某一個資料位元被解碼為”1”或是”0”的機率(亦稱為信心度)有多少。舉例來說,
可靠度資訊L j→i 表示訊息節點1334(j)認為第j個資料位元被解碼為”1”或是”0”的信心度(可為正或是負),而可靠度資訊L i→j 表示奇偶節點1332(i)認為第j個資料位元被解碼為”1”或是”0”的信心度。而訊息節點1334(1)~1334(n)與奇偶節點1332(1)~1332(m)會根據輸入的可靠度資訊來計算輸出的可靠度資訊,其近似於計算一個資料位元被解碼為”1”或是”0”的條件機率。因此,上述傳送可靠度資訊的過程又被稱為置信傳播(belief propagation)。
當採用不同的演算法,訊息節點1334(1)~1334(n)及/或奇偶節點1332(1)~1332(m)會計算出不同的可靠度資訊。例如,錯誤檢查與校正電路208可以採用總和-乘積演算法(Sum-Product Algorithm)、最小值-總和演算法(Min-Sum Algorithm)、或是位元翻轉(bit-flipping Algorithm),本發明並不限制採用何種演算法。
在疊代解碼的每一次疊代中,訊息節點1334(1)~1334(n)會傳遞可靠度資訊給奇偶節點1332(1)~1332(m),並且奇偶節點1332(1)~1332(m)會傳遞可靠度資訊給訊息節點1334(1)~1334(n)。在每一次疊代過後,訊息節點1334(1)~1334(n)會根據目前的可靠度資訊計算出每一個資料位元應該被解碼為位元”1”或是”0”。接下來對這些計算出的資料位元執行奇偶檢查程序,即將資料位元所形成的碼字與奇偶檢查矩陣相乘,藉此判斷該碼字是否為有效的碼字。若所產生的碼字為有效的碼字,則疊代解碼會停止。若所產生的碼字不是有效的碼字,則會進行下一次的疊代。若疊代解碼的疊代次數超過一個預設值,則疊代解碼也會停止,表示解碼
失敗。
圖13是根據一範例實施例繪示讀取驗證位元的示意圖。請參照圖13,在此假設屬於儲存狀態1510的記憶胞所儲存的是位元”1”,而屬於儲存狀態1520的記憶胞所儲存的是位元”0”。儲存狀態1510與儲存狀態1520有部份的重疊,亦即在某些讀取電壓,部份屬於儲存狀態1510的記憶胞會被判別為屬於儲存狀態1520,而部份屬於儲存狀態1520的記憶胞會被判別為屬於儲存狀態1510。當施加讀取電壓於記憶胞的控制閘極以後,隨著記憶胞通道是否導通,記憶體管理電路202所取得的驗證位元會是”0”或是”1”。在此假設若記憶胞通道沒有導通時則對應的驗證位元是”0”,反之則是”1”。在一範例實施例中,若記憶體管理電路202施加了讀取電壓V1~V5至某一記憶胞,則記憶體管理電路202會取得5個驗證位元。舉例來說,讀取電壓V1是對應到驗證位元b1;讀取電壓V2是對應到驗證位元b2;讀取電壓V3是對應到驗證位元b3;讀取電壓V4是對應到驗證位元b4;讀取電壓V5是對應到驗證位元b5。若一個記憶胞的臨界電壓是在區間1501,則從驗證位元b1至驗證位元b5,記憶體管理電路202所取得的驗證位元會是”11111”;若記憶胞的臨界電壓是在區間1502,則驗證位元會是”01111”;若記憶胞的臨界電壓是在區間1503,則驗證位元會是”00111”;若記憶胞的臨界電壓是在區間1504,則驗證位元會是”00011”;若記憶胞的臨界電壓是在區間1505,則驗證位元會是”00001”;若記憶胞的臨界電壓是在區間1506,則驗證位元會
是”00000”。在另一範例實施例中,可複寫式非揮發性記憶體模組106也可以將對驗證位元b1~b5做運算以後,把運算後的驗證位元傳送給記憶體管理電路202。例如,驗證位元b2與b4會進行互斥或運算,而驗證位元b1與b5會進行互斥或運算。如此一來,記憶體管理電路202只會取得3個驗證位元。本發明並不限制驗證位元的個數與內容。
在此範例實施例中,讀取電壓V1~V5的其中之一會被設定為正負號(sign)讀取電壓。此正負號讀取電壓是用來決定資料位元為何。例如,若讀取電壓V3為正負號讀取電壓,則資料位元會相同於驗證位元b3;若讀取電壓V2為正負號讀取電壓,則資料位元會相同於驗證位元b2,以此類推。在每一個區間中,根據記憶胞屬於儲存狀態1510的機率與屬於儲存狀態1520的機率,可以計算出對數可能性比值(Log Likelihood Ratio,LLR),而在此範例實施例中此對數可能性比值亦被稱為資料位元的通道可靠度資訊。在一範例實施例中,各個區間所對應的對數可能性比值可以事先被計算出來並且儲存在一個查找表中。記憶體管理電路202可以將驗證位元b1~b5輸入此查找表中,藉此取得對應的對數可能性比值以作為通道可靠度資訊。所取得的通道可靠度資訊便可以來執行上述的疊代解碼(即,圖12中的L1~Ln)。在一範例實施例中,若設定不同的正負號讀取電壓,則會使用不同的查找表來取得通道可靠度資訊。
值得注意的是,若讀取電壓的個數為x個,則通道可靠
度資訊便會有x+1種可能的數值,其中x為正整數。若讀取電壓的個數為1(例如,僅使用讀取電壓V3),則所進行的解碼程序亦被稱為硬位元模式解碼程序。若讀取電壓的個數大於1,則所進行的解碼程序亦被稱為軟位元模式解碼程序。此外,在一範例實施例中,當進行硬位元模式解碼程序時,記憶體管理電路202可以直接根據所取得的驗證位元來計算出通道可靠度資訊,並不會透過查找表。例如,若驗證位元為”1”,則通道可靠度資訊可設定為y;若驗證位元為”0”,則通道可靠度資訊可設定為-y,其中y為實數。
一般來說,軟位元模式解碼程序所使用的資訊較多,因此能更正較多的錯誤位元,但執行速度也比較慢。在此範例實施例中,當硬位元模式解碼程序沒有產生有效的碼字時,記憶體管理電路202會逐漸增加讀取電壓的個數,如此可以增加解碼的速度。
具體來說,假設記憶體管理電路202要讀取多個記憶胞,並且這些記憶胞中儲存了資料。這些記憶胞可以屬於相同的實體程式化單元或是不相同的實體程式化單元,本發明並不在此限。本發明也不限制記憶胞的個數與資料的內容。記憶體管理電路202會先根據一第一讀取電壓來讀取至少一個記憶胞以取得至少一個第一驗證位元。錯誤檢查與校正電路208會根據這些第一驗證位元來執行硬位元模式解碼程序,並且判斷硬位元模式解碼程序是否產生有效碼字(亦稱第一有效碼字)。例如,錯誤檢查與校正電路208可以將驗証位元當作資料位元(形成一碼字),取得通道可靠
度,執行迭代解碼,並且執行奇偶檢查程序。然而,硬位元模式解碼程序已詳細說明如上,在此並不再贅述。若硬位元模式解碼程序沒有產生有效碼字,記憶體管理電路202會取得前述經硬位元模式解碼程序所解碼過的記憶胞的儲存資訊,並且根據此儲存資訊來決定一電壓個數。然而,本發明並不限制所取得的儲存資訊僅限於從前述經硬位元模式解碼程序所解碼過的記憶胞所取得;在另一個實施例中,儲存資訊也可以是從有別於前述經硬位元模式解碼程序所解碼過的記憶胞之鄰近記憶胞中來獲得,而該鄰近的記憶胞可以是儲存有別於前述資料的資料位元,也可以是未存有任何資料位元的記憶胞。而為了解說方便起見,在本實施例中以前述經硬位元模式解碼程序所解碼過的記憶胞(以下簡稱前述記憶胞)做為例子來說明。在得到此儲存資訊後,記憶體管理電路202例如會根據儲存資訊來估測上述資料中錯誤位元的總數,其中電壓個數與資料中錯誤位元的總數呈正相關,即資料中錯誤位元的總數越大,則上述的電壓個數越大。接著,記憶體管理電路202會根據符合此電壓個數的多個第二讀取電壓來讀取前述記憶胞以取得多個第二驗證位元。例如,電壓個數為正整數p,則記憶體管理電路202會跟據p個第二讀取電壓來讀取前述記憶胞。錯誤檢查與校正電路208會根據這些第二驗證位元執行第一軟位元模式解碼程序。然而,軟位元模式解碼程序已詳細說明如上,在此不再贅述。如此一來,在硬位元模式解碼程序沒有產生有效碼字之後,若估測出的錯誤位元總數沒有很多,有可能只用p
個讀取電壓便可以成功地解碼,而不需要使用更多的讀取電壓(多於p個),藉此增加解碼的速度。
在一範例實施例中,上述的儲存資訊可包括前述記憶胞的抹除次數、資料儲存在前述記憶胞所經過的時間、資料在前述記憶胞中被讀取的次數、或者是其任意的組合。詳細來說,若前述記憶胞的抹除次數越大,則資料中錯誤位元的總數可能越大,藉此計算出的電壓個數越大。相似地,若資料儲存在前述記憶胞所經過的時間越長,則資料中錯誤位元的總數也可能越大;或者,若資料被寫入前述記憶胞以後已經被讀取了許多次,則資料中錯誤位元的總數也可能越大。記憶體管理電路202可以藉由一個計時器來計算資料儲存在前述記憶胞所經過的時間,此計時器可以用軟體或是硬體的形式來實作,本發明並不在此限。
下列的表1是計算錯誤位元的總數的一個範例。為方便說明起見,表1中的儲存資訊只包括抹除次數以及資料儲存在前述記憶胞所經過的時間,但本發明應不在此限。
舉例來說,若前述記憶胞的抹除次數是100次,並且資
料儲存在前述記憶胞經過了1年,則所估測出來錯誤位元的總數是10;若前述記憶胞的抹除次數是700次,並且資料儲存在前述記憶胞經過了3年,則所估測出來錯誤位元的總數是200。然而,隨著可複寫式非揮發性記憶體模組106的製程不同,表1中的錯誤位元個數可能不相同。在一範例實施例中,若錯誤位元的總數大於一第一臨界值(例如,30),則記憶體管理電路202會設定電壓個數為3。若錯誤位元的總數大於一第二臨界值(例如,70),則記憶體管理電路202會設定電壓個數為5。然而,本發明並不限制第一臨界值與第二臨界值為多少。此外,本發明也不限制如何根據錯誤位元的總數計算出電壓個數。
在執行第一軟位元模式解碼程序以後,錯誤檢查與校正電路208會判斷第一軟位元模式解碼程序是否產生有效碼字(亦稱第二有效碼字)。若第一軟位元模式解碼程序沒有產生有效碼字,記憶體管理電路202會增加電壓個數(例如加上2,但不在此限)。接著,記憶體管理電路202會根據符合增加後的電壓個數的多個第三讀取電壓來讀取前述記憶胞以取得多個第三驗證位元。例如,記憶體管理電路202會跟據(p+2)個第三讀取電壓來讀取前述記憶胞。錯誤檢查與校正電路208會根據這些第三驗證位元執行一第二軟位元模式解碼程序。由於第二讀取電壓的個數會小於第三讀取電壓的個數,因此相較於第一軟位元模式解碼程序,第二軟位模式解碼程序有較高的機率更正更多錯誤位元。然而,第二軟位元模式解碼程序與第一軟位模式解碼程序可以採用相同或是
不同的演算法,本發明並不在此限。在一範例實施例中,若第二軟位元模式解碼程序沒有產生有效碼字,記憶體管理電路202可以再增加電壓個數,本發明並不限制電壓個數的上限。若電壓個數已達到一上限,並且對應的軟位元模式解碼程序依然沒有產生有效碼字,則表示解碼失敗。
圖14是根據一範例實施例繪示解碼方法的流程圖。
請參照圖14,在步驟S1401中,根據第一讀取電壓讀取記憶胞以取得至少一個第一驗證位元。在步驟S1402中,根據第一驗證位元執行硬位元模式解碼程序。在步驟S1403中,判斷是否產生有效碼字。若產生有效碼字,在步驟S1404中,輸出有效碼字。若沒有產生有效碼字,在步驟S1405中,取得前述記憶胞的儲存資訊,根據儲存資訊決定電壓個數,根據符合該電壓個數的第二讀取電壓來讀取前述記憶胞以取得多個第二驗證位元。在步驟S1406中,根據第二驗證位元執行第一軟位元模式解碼程序。在步驟S1407中,判斷是否產生有效碼字。若步驟S1407中產生了有效碼字,在步驟S1408中輸出有效碼字。若步驟S1407中沒有產生有效碼字,在步驟S1409中,增加電壓個數,並且根據符合增加後的電壓個數的第三讀取電壓來讀取前述記憶胞以取得多個第三驗證位元。在步驟S1410中,根據第三驗證位元執行第二軟位元模式解碼程序。然而,圖14中各步驟已詳細說明如上,在此便不再贅述。值得注意的是,圖14中各步驟可以實作為多個程式碼或是電路,本發明並不在此限。
綜上所述,本發明範例實施例所提出的解碼方法、記憶體儲存裝置與記憶體控制電路單元,可以根據儲存資訊來決定電壓個數,並且會逐漸地增加電壓個數。藉此,不會在硬位元模式解碼程序沒有產生有效碼字以後便使用過多的讀取電壓,進而可以增加解碼的速度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S1401~S1410‧‧‧步驟
Claims (18)
- 一種解碼方法,用於一可複寫式非揮發性記憶體模組,其中該可複寫式非揮發性記憶體模組包括多個記憶胞,該解碼方法包括:根據一第一讀取電壓讀取該些記憶胞的至少其中之一以取得至少一第一驗證位元;根據該至少一第一驗證位元執行一硬位元模式解碼程序,並且判斷該硬位元模式解碼程序是否產生一第一有效碼字;若該硬位元模式解碼程序沒有產生該第一有效碼字,取得該些記憶胞的該至少其中之一的一儲存資訊;根據該儲存資訊決定一電壓個數;根據符合該電壓個數的多個第二讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第二驗證位元;以及根據該些第二驗證位元執行一第一軟位元模式解碼程序。
- 如申請專利範圍第1項所述的解碼方法,更包括:判斷該第一軟位元模式解碼程序是否產生一第二有效碼字;若該第一軟位元模式解碼程序沒有產生該第二有效碼字,增加該電壓個數;根據符合增加後的該電壓個數的多個第三讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第三驗證位元;以及根據該些第三驗證位元執行一第二軟位元模式解碼程序。
- 如申請專利範圍第1項所述的解碼方法,其中一資料儲存 在該些記憶胞的該至少其中之一,並且根據該儲存資訊決定該電壓個數的步驟包括:根據該儲存資訊估測該資料中錯誤位元的總數,其中該電壓個數與該資料中錯誤位元的總數呈正相關。
- 如申請專利範圍第1項所述的解碼方法,其中該儲存資訊包括該些記憶胞的該至少其中之一的一抹除次數。
- 如申請專利範圍第1項所述的解碼方法,其中一資料儲存在該些記憶胞的該至少其中之一,該儲存資訊包括該資料儲存在該些記憶胞的該至少其中之一所經過的時間。
- 如申請專利範圍第1項所述的解碼方法,其中一資料儲存在該些記憶胞的該至少其中之一,該儲存資訊包括該資料在該些記憶胞的該至少其中之一被讀取的次數。
- 一種記憶體儲存裝置,包括:一連接介面單元,用以耦接至一主機系統;一可複寫式非揮發性記憶體模組,包括多個記憶胞;以及一記憶體控制電路單元,耦接至該連接介面單元與該可複寫式非揮發性記憶體模組,用以根據一第一讀取電壓讀取該些記憶胞的至少其中之一以取得至少一第一驗證位元,根據該至少一第一驗證位元執行一硬位元模式解碼程序,並且判斷該硬位元模式解碼程序是否產生一第一有效碼字,其中,若該硬位元模式解碼程序沒有產生該第一有效碼字,該記憶體控制電路單元用以取得該些記憶胞的該至少其中之一的 一儲存資訊,根據該儲存資訊決定一電壓個數,根據符合該電壓個數的多個第二讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第二驗證位元,並且根據該些第二驗證位元執行一第一軟位元模式解碼程序。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中該記憶體控制電路單元更用以判斷該第一軟位元模式解碼程序是否產生一第二有效碼字,若該第一軟位元模式解碼程序沒有產生該第二有效碼字,該記憶體控制電路單元用以增加該電壓個數,根據符合增加後的該電壓個數的多個第三讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第三驗證位元,並且根據該些第三驗證位元執行一第二軟位元模式解碼程序。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中一資料儲存在該些記憶胞的該至少其中之一中,並且該記憶體控制電路單元根據該儲存資訊決定該電壓個數的操作包括:該記憶體控制電路單元根據該儲存資訊估測該資料中錯誤位元的總數,其中該電壓個數與該資料中錯誤位元的總數呈正相關。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中該儲存資訊包括該些記憶胞的該至少其中之一的一抹除次數。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中一資料儲存在該些記憶胞的該至少其中之一中,該儲存資訊包括該資料儲存在該些記憶胞的該至少其中之一所經過的時間。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中一資料儲存在該些記憶胞的該至少其中之一中,該儲存資訊包括該資料在該些記憶胞的該至少其中之一中被讀取的次數。
- 一種記憶體控制電路單元,用於控制一可複寫式非揮發性記憶體模組,其中該可複寫式非揮發性記憶體模組包括多個記憶胞,該記憶體控制電路單元包括:一主機介面,用以耦接至一主機系統;一記憶體介面,用以耦接至該可複寫式非揮發性記憶體模組;一記憶體管理電路,耦接至該主機介面與該記憶體介面,用以根據一第一讀取電壓讀取該些記憶胞的該至少其中之一以取得至少一第一驗證位元;以及一錯誤檢查與校正電路,用以根據該至少一第一驗證位元執行一硬位元模式解碼程序,並且判斷該硬位元模式解碼程序是否產生一第一有效碼字,其中,若該硬位元模式解碼程序沒有產生該第一有效碼字,該記憶體管理電路用以取得該些記憶胞的該至少其中之一的一儲存資訊,根據該儲存資訊決定一電壓個數,根據符合該電壓個數的多個第二讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第二驗證位元,其中該錯誤檢查與校正電路用以根據該些第二驗證位元執行一第一軟位元模式解碼程序。
- 如申請專利範圍第13項所述的記憶體控制電路單元,其 中該錯誤檢查與校正電路更用以判斷該第一軟位元模式解碼程序是否產生一第二有效碼字,若該第一軟位元模式解碼程序沒有產生該第二有效碼字,該記憶體管理電路用以增加該電壓個數,並且根據符合增加後的該電壓個數的多個第三讀取電壓來讀取該些記憶胞的該至少其中之一以取得多個第三驗證位元,其中,該錯誤檢查與校正電路更用以根據該些第三驗證位元執行一第二軟位元模式解碼程序。
- 如申請專利範圍第13項所述的記憶體控制電路單元,其中一資料儲存在該些記憶胞的該至少其中之一中,並且該記憶體管理電路根據該儲存資訊決定該電壓個數的操作包括:該記憶體管理電路根據該儲存資訊估測該資料中錯誤位元的總數,其中該電壓個數與該資料中錯誤位元的總數呈正相關。
- 如申請專利範圍第13項所述的記憶體控制電路單元,其中該儲存資訊包括該些記憶胞的該至少其中之一的一抹除次數。
- 如申請專利範圍第13項所述的記憶體控制電路單元,其中一資料儲存在該些記憶胞的該至少其中之一中,該儲存資訊包括該資料儲存在該些記憶胞的該至少其中之一所經過的時間。
- 如申請專利範圍第13項所述的記憶體控制電路單元,其中一資料儲存在該些記憶胞的該至少其中之一中,該儲存資訊包括該資料在該些記憶胞的該至少其中之一中被讀取的次數。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102149310A TWI523018B (zh) | 2013-12-31 | 2013-12-31 | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |
US14/190,103 US9274891B2 (en) | 2013-12-31 | 2014-02-26 | Decoding method, memory storage device, and memory controlling circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102149310A TWI523018B (zh) | 2013-12-31 | 2013-12-31 | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201526004A TW201526004A (zh) | 2015-07-01 |
TWI523018B true TWI523018B (zh) | 2016-02-21 |
Family
ID=53481874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102149310A TWI523018B (zh) | 2013-12-31 | 2013-12-31 | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9274891B2 (zh) |
TW (1) | TWI523018B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102149668B1 (ko) * | 2014-04-22 | 2020-08-31 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 디코딩 방법 |
TWI512750B (zh) * | 2014-07-30 | 2015-12-11 | Phison Electronics Corp | 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置 |
US10474525B2 (en) * | 2015-08-11 | 2019-11-12 | Sandisk Technologies Llc | Soft bit techniques for a data storage device |
TWI592869B (zh) * | 2016-04-22 | 2017-07-21 | 大心電子(英屬維京群島)股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
TWI584304B (zh) * | 2016-05-23 | 2017-05-21 | 大心電子(英屬維京群島)股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
TWI607452B (zh) * | 2016-08-12 | 2017-12-01 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
TWI670715B (zh) * | 2017-04-06 | 2019-09-01 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
TWI695378B (zh) * | 2017-12-15 | 2020-06-01 | 群聯電子股份有限公司 | 位元標記方法、記憶體控制電路單元以及記憶體儲存裝置 |
CN111913829B (zh) * | 2019-05-10 | 2024-05-17 | 深圳大心电子科技有限公司 | 数据读取方法、存储控制器与存储装置 |
US11533064B2 (en) | 2020-11-09 | 2022-12-20 | Micron Technology, Inc. | Error correcting code poisoning for memory devices and associated methods and systems |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8001441B2 (en) * | 2006-11-03 | 2011-08-16 | Sandisk Technologies Inc. | Nonvolatile memory with modulated error correction coding |
US8843691B2 (en) | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
KR101618311B1 (ko) * | 2010-02-08 | 2016-05-04 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
US8627175B2 (en) * | 2010-09-27 | 2014-01-07 | Seagate Technology Llc | Opportunistic decoding in memory systems |
US20120240007A1 (en) * | 2010-10-20 | 2012-09-20 | Stec, Inc. | Ldpc decoding for solid state storage devices |
US9106264B2 (en) * | 2011-01-04 | 2015-08-11 | Lsi Corporation | Encoding and decoding in flash memories using convolutional-type low-density parity check codes |
US8812939B2 (en) | 2011-01-28 | 2014-08-19 | Marvell World Trade Ltd. | Soft decoding systems and methods for flash based memory systems |
KR101968746B1 (ko) * | 2011-12-30 | 2019-04-15 | 삼성전자주식회사 | 저장 장치로부터 데이터를 읽는 읽기 방법, 에러 정정 장치, 그리고 에러 정정 코드 디코더를 포함하는 저장 시스템 |
US9141467B2 (en) * | 2012-03-23 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor memory system including Reed-Solomon low density parity check decoder and read method thereof |
US8924824B1 (en) * | 2013-03-12 | 2014-12-30 | Western Digital Technologies, Inc. | Soft-decision input generation for data storage systems |
-
2013
- 2013-12-31 TW TW102149310A patent/TWI523018B/zh active
-
2014
- 2014-02-26 US US14/190,103 patent/US9274891B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201526004A (zh) | 2015-07-01 |
US9274891B2 (en) | 2016-03-01 |
US20150186212A1 (en) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540586B (zh) | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 | |
TWI523018B (zh) | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 | |
TWI537966B (zh) | 錯誤處理方法、記憶體儲存裝置及記憶體控制電路單元 | |
US9268634B2 (en) | Decoding method, memory storage device and memory controlling circuit unit | |
TWI550615B (zh) | 資料存取方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI543178B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI595498B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI592937B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI541820B (zh) | 解碼方法、記憶體控制電路單元及記憶體儲存裝置 | |
TWI512732B (zh) | 解碼方法、記憶體儲存裝置與非揮發性記憶體模組 | |
TWI527382B (zh) | 解碼方法、解碼電路、記憶體儲存裝置與控制電路單元 | |
TWI612527B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI550628B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI672698B (zh) | 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 | |
TWI527036B (zh) | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 | |
CN104778975B (zh) | 译码方法、存储器存储装置、存储器控制电路单元 | |
TWI525633B (zh) | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |