TWI447944B - 具載子注入之矽發光裝置 - Google Patents

具載子注入之矽發光裝置 Download PDF

Info

Publication number
TWI447944B
TWI447944B TW097138783A TW97138783A TWI447944B TW I447944 B TWI447944 B TW I447944B TW 097138783 A TW097138783 A TW 097138783A TW 97138783 A TW97138783 A TW 97138783A TW I447944 B TWI447944 B TW I447944B
Authority
TW
Taiwan
Prior art keywords
region
bonding region
wall
doping type
bonding
Prior art date
Application number
TW097138783A
Other languages
English (en)
Other versions
TW200943586A (en
Inventor
Plessis Monuko Du
Original Assignee
Insiava Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Insiava Pty Ltd filed Critical Insiava Pty Ltd
Publication of TW200943586A publication Critical patent/TW200943586A/zh
Application granted granted Critical
Publication of TWI447944B publication Critical patent/TWI447944B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

具載子注入之矽發光裝置
本發明係關於光電子裝置及更具體言之係關於由間接能帶隙半導體材料製造之發光裝置及關於在一間接能帶隙半導體材料中產生光之方法。
美國專利案第6,111,271號中揭示一由間接能帶隙半導體材料(諸如矽)製造之多終端發光裝置。該多終端裝置包含第一pn接合及第二pn接合。終端係經提供以使用時反向偏壓而使第一接合進入崩潰或場發射模式以產生光及正向偏壓第二接合以將"冷"載子注入崩潰或場發射區域,因此引起藉由崩潰或場發射通電之"冷"載子及"熱"載子之輻射再組合以增加裝置之光發生效率。
然而,根據一標準CMOS過程製造之裝置,已發現由於此等裝置之側面佈置,有限百分比之注入載子到達反向偏壓接合之區域,該反向偏壓接合區域係處於崩潰或場發射崩潰。大部分注入載子係經由第二接合之底部壁垂直地注入塊狀材料中以經由第二接合之側壁沿其他方向以塊狀或側面再組合,使得僅一小部分注入載子到達反向偏壓接合之區域,該反向偏壓接合係處於崩潰或場發射崩潰。
另一問題是塊狀材料中的掩埋氧化物絕緣區域(局部氧化或淺溝槽絕緣技術之典型結果,此等區域係用以減低接合之側壁效應)可從崩潰或場發射區域中遮蔽注入載子,因此進一步減低到達崩潰或場發射區域之注入載子的數量。
本發明之一目的是提供一替換發光裝置及產生光之方法,其中申請者相信前述缺點可至少被減輕。
根據本發明,提供一發光裝置,該發光裝置包含:
-一間接能帶隙半導體材料之第一本體;
-該本體中之第一接合區域,其係形成於第一摻雜類型之本體之第一區域與第二摻雜類型之本體之第二區域之間;
-本體中之第二接合區域,其係形成於本體之第二區域與第一摻雜類型之本體之第三區域之間;
-彼此藉由短於少數載子擴散長度間隔開之第一及第二接合區域;
-一終端配置,其係連接至本體之第一、第二及第三區域以使用時反向偏壓第一接合區域使其進入崩潰或場發射模式及正向偏壓該第二接合區域以將載子注入該第一接合區域中;及
-一絕緣材料之第二本體,其係緊鄰該第三區域之至少一壁,因此減低來自該第三區域之寄生接合。
第一及第二接合區域可經對準。第一及第二接合區域較佳係經軸向對準且彼此平行延伸以面對彼此。
第一本體可經封裝在第二本體中。
利用絕緣體上覆矽(SOI)互補金屬氧化物半導體(CMOS)技術可將第一本體封裝在第二本體中。
第二本體可經提供在塊狀材料之本體之一表面上;第一及第二接合區域可在相對第一本體之第一與第二壁之間延伸且第二壁可位於第一壁與表面之間。
第二本體之掩埋部分或壁可使第一本體之第二壁與塊狀材料層之表面間隔開。
掩埋壁可經組態以作為朝向塊狀材料傳播光子之反射體。
第一本體之第一壁的橫剖面可是凹面的。
第一壁之橫剖面可係圓弧形。
根據本發明之另一態樣,一種在一間接能帶隙半導體材料中產生光之方法,該方法包含以下步驟:
-利用一間接能帶隙半導體材料之第一本體中之第一接合區域,該第一接合區域係形成在第一摻雜類型之本體之第一區域與第二摻雜類型之本體之第二區域之間;及本體中第二接合區域,該第二接合區域係形成在本體之第二區域與第一摻雜類型之本體之第三區域之間;
-反向偏壓使第一接合區域使其進入崩潰或場發射模式以引起光產生;
-正向偏壓第二接合區域以將載子注入第一接合區域中;及
-利用一絕緣材料之第二本體終止第三區域之至少一壁以減低來自第三區域之寄生注入。
另一包含於本發明之範圍是一發光裝置,其包含:
-一間接能帶隙半導體材料之第一本體;
-該本體中之第一接合區域,該第一接合區域係形成於第一摻雜類型之本體之第一區域與第二摻雜類型之本體之第二區域之間;
-一終端配置,其係連接至該本體之第一及第二區域以使用時反向偏壓使第一接合區域進入崩潰或場發射模式;及
-一絕緣材料之第二本體,其係緊鄰該第一區域之至少一壁。
另一包含於本發明之範圍內者是在一間接能帶隙半導體材料中產生光之方法,該方法包含以下步驟:
-利用一間接能帶隙半導體材料之第一本體中之第一接合區域,該第一接合區域係形成於第一摻雜類型之本體之第一區域與第二摻雜類型之本體之第二區域之間;
-反向偏壓使第一接合區域進入崩潰或場發射模式以產生光;
-利用一絕緣材料之第二本體終止該第一區域之至少一壁以減低來自第一區域之寄生注入。
一種由間接能帶隙半導體材料(諸如,矽,鍺及矽-鍺)製造之多終端發光裝置通常是藉由圖1及2中之參考數字10表明。
該裝置包含間接能帶隙半導體材料之第一本體12,在該情況下是矽。第一本體的厚度尺寸為d(典型地短於10奈米),及其相關部分之寬度尺寸為w(典型地短於100奈米),其橫剖面一般是矩形及具有第一或頂部壁14,第二或底部壁16及側壁32,如圖2繪示般。第一本體提供第一接合區域18,該第一接合區域18係介於第一摻雜類型之本體之第一區域12.1與第二摻雜類型之第一本體之第二區域12.2之間。該第一本體進一步包含第二接合區域20,該第二接合區域20係介於第二區域12.2與第一本體之第三區域12.3之間,該第一本體亦屬於第一摻雜類型。該第一摻雜類型可為n+及第二摻雜類型可為p。在另一實施例中可使用相對摻雜類型。
如圖1及2繪示般,第一及第二接合區域各在頂部壁14與底部壁16之間延伸且二接合區域可成一直線,較佳地軸向成一直線及實質上彼此平行面對彼此。在另一實施例中,接合區域可不成一直線。然而,接合區域彼此係藉由短於少數載子擴散長度間隔開。
第三區域12.3之頂部壁、底部壁及側壁中之至少一者,較佳係多者係藉由一絕緣材料(諸如二氧化矽)之第二本體22緊鄰相關壁地設置而邊界化或終止。在一較佳實施例中,第一本體12係封裝在第二本體22中。利用所謂絕緣體上覆矽(SOI)互補金屬氧化物半導體(CMOS)技術,使第一本體12因此可封裝在第二本體22中。第二本體係被提供在塊狀矽26之表面24上。厚度為t之掩埋二氧化矽壁27將第一本體12之底部壁16從塊狀材料中間隔開。因此,第三區域12.3至塊狀沒有底部壁且側壁是藉由氧化物終止於32,因此降低側壁效應。
一終端配置28之適宜電終端28.1至28.3係分別連接至第一區域12.1、第二區域12.2及第三區域12.3。使用時,第一接合區域18係經反向偏壓以進入光產生崩潰或場發射模式及第二接合係經正向偏壓以將"冷"載子注入產生光之第一接合區域18中,如此後將說明般。此將促進由於反向偏壓接合18之大電場通電之"熱"能量載子與自正向偏壓接合注入之相反類型(例如,"熱"洞及"冷"電子)之"冷"載子再組合。接合區域18及20之偏壓較佳地可個別控制。
如此後所說明般,第二pn接合20具有一實質上二維幾何結構。如果接合是正向偏壓,載子將如圖1及2繪示般沿方向A注入區域w x d中。此意味著實質上所有載子係定向在一方向A並由於30(如圖1繪示)之寄生底部注入及32(如圖2繪示)之側壁注入所產生之損失係經減低或消除。
w及d之尺寸可經選擇以用於載子封閉及高電流密度以增加量子效率。
參考圖3,藉由提供第一本體12之頂部壁14一凹面輪廓之橫剖面可改良發光裝置10。在一較佳實施例中,該輪廓係經製成圓弧形以限制內反射並經由頂部壁14傳輸欲感覺或偵測之光子。使用前述矩形輪廓之濕式化學蝕刻或矩形輪廓之熱氧化可獲得圓弧形。而且,掩埋層27之厚度tox 可經選擇以在感興趣之發射波長具有最大反射特徵,使得期望波長之大比例光子(其等係向下沿B方向朝塊狀26發射)沿C方向反射回朝向及透過頂部壁14。
據信在p型材料12.2中之注入載子到達反向偏壓接合18之前,其再組合應該是小的,因為二接合18及20之間的間隔或距離係短於少數載子擴散長度,典型地約等於第一本體之寬度w,在現代技術中,該長度可被限制在短於100奈米。然而,一些注入載子可朝向p型接觸點28.2擴散及因此遠離第一接合18。此可藉由適當幾何形狀,如圖4中所繪般減輕、減低或消除,其中使用類似圖1及2之參考數字以指明類似零件或特徵。在此實施例中,第一接合區域18界定一銳角α及第二接合區域20在本體12係以約45度從p型分支向後延伸至接觸點28.2。
預期獲激勵之"熱"及"冷"載子之再組合可增加光產生機制之效率。已繪示可存在二種光產生機制。第一種係集中在約2eV且為已知的。第二者係尚未經報告,其峰值係約在2.8eV。前述之載子注入增加約在2.8eV(約450奈米波長)之此光子產生組分,使其更有效率及可作為矽中藍光之源極。
圖5繪示矽載子注入裝置之光譜,其指示隨載子注入之強2.8eV光子能量發射。圖6繪示波長光譜,其顯示峰值大約在450奈米。
本發明亦包含在其範圍內,圖7繪製一裝置100。該裝置100包含間接能帶隙半導體材料之第一本體112。第一本體提供第一接合區域118,該第一接合區域118係介於第一摻雜類型之第一本體之第一區域112.1與第二摻雜類型之第一本體之第二區域112.2之間。多頂部壁114、底部壁116及第一區域112.1之側壁中之至少一者或多者係藉由一緊鄰前述壁放置之絕緣材料(諸如二氧化矽)之第二本體122圍住或終止。在一較佳實施例中,利用所謂絕緣體上覆矽(SOI)互補金屬-氧化物半導體場效應電晶體氧化物半導體(CMOS)技術,將第一本體112封裝在第二本體122中。第二本體122係提供在塊狀矽126之表面124上。
10...多終端發光裝置
12...第一本體
12.1...第一區域
12.2...第二區域
12.3...第三區域
14...第一或頂部壁
16...第二或底部壁
18...第一接合區域
20...第二接合區域
22...第二本體
24...表面
26...塊狀矽
27...掩埋二氧化矽壁
28...終端配置
28.1...電終端
28.2...電終端
28.3...電終端
28.4...電終端
30...寄生底部
32...側壁
112...第一本體
112.1...第一區域
112.2...第二區域
114...頂部壁
116...底部壁
118...第一接合區域
122...第二本體
124...表面
126...塊狀矽
現在,將僅以實例方式參考附隨圖式進一步說明本發明,其中:
圖1是由一間接能帶隙半導體材料製造之發光裝置之第一實施例之截面圖。
圖2是該裝置之相關部分之平面圖;
圖3是圖2中直線III之部分;
圖4是發光裝置之第二實施例之相關部分之平面圖;
圖5是光強度對光子能之曲線圖;
圖6是該裝置之相關光功率對波長之曲線圖;及
圖7是類似於圖1之發光裝置之另一實施例之視圖。
10...多終端發光裝置
12...第一本體
12.1...第一區域
12.2...第二區域
12.3...第三區域
14...第一或頂部壁
16...第二或底部壁
18...第一接合區域
20...第二接合區域
22...第二本體
24...表面
26...塊狀矽
27...掩埋二氧化矽壁
28...終端配置
28.1...電終端
28.2...電終端
28.3...電終端
30...寄生底部

Claims (11)

  1. 一種發光裝置,其包含:- 一間接能帶隙材料之第一本體;- 該第一本體中之第一接合區域,該第一接合區域係形成在第一摻雜類型之該第一本體之第一區域與第二摻雜類型之該第一本體之第二區域之間;- 該第一本體中之第二接合區域,該第二接合區域係形成在該第一本體之該第二區域與該第一摻雜類型之該第一本體之第三區域之間;- 該第一及第二接合區域彼此係藉由短於少數載子擴散長度間隔開;- 一終端配置,其連接至該第一本體之該第一、第二及第三區域以於使用時,反向偏壓該第一接合區域使其進入崩潰或場發射模式及正向偏壓該第二接合區域以將載子注入該第一接合區域中;及- 一絕緣材料之第二本體,其係緊鄰該第一本體之第三區域之頂部壁、底部壁及側壁之至少兩者的各一部分,藉此減低來自該第一本體之寄生注入。
  2. 如請求項1之發光裝置,其中該第一本體係封裝在該第二本體中。
  3. 如請求項2之發光裝置,其中該第一本體係利用絕緣體上覆矽(SOI)互補金屬氧化物半導體(CMOS)技術封裝在該第二本體中。
  4. 如請求項2或3之發光裝置,其中該第二本體係提供於一 塊狀材料之本體之表面上;其中該第一及第二接合區域在該第一本體之相對第一及第二壁之間延伸及使該第二壁設置於該第一壁與該表面之間。
  5. 如請求項4之發光裝置,其中該第二本體之掩埋壁使該第一本體之第二壁與該塊狀材料層之該表面間隔開。
  6. 如請求項5之發光裝置,其中該掩埋壁係作為朝向該塊狀材料傳播光子之反射體。
  7. 如請求項4之發光裝置,其中該第一本體之該第一壁的橫剖面是凹面的。
  8. 如請求項7之發光裝置,其中該第一壁的橫剖面係圓弧形。
  9. 一種在一間接半導體能帶隙材料中產生光之方法,該方法包含以下步驟:- 利用一間接能帶隙半導體材料之第一本體中之第一接合區域,其中該第一接合區域係形成於第一摻雜類型之該第一本體之第一區域與第二摻雜類型之該第一本體之第二區域之間;及該第一本體中之第二接合區域,其中該第二接合區域係形成於該第一本體之第二區域與該第一摻雜類型之該第一本體之第三區域之間;- 反向偏壓該第一接合區域使其進入崩潰或場發射模式以使光產生;- 正向偏壓該第二接合區域以將載子注入該第一接合區域;及 - 利用一絕緣材料之第二本體終止該第一本體之第三區域之頂部壁、底部壁及側壁之至少兩者的各一部分以減低來自該第一本體之寄生注入。
  10. 一種發光裝置,其包含:- 一間接能帶隙半導體材料之第一本體;- 該第一本體中之第一接合區域,該第一接合區域係形成於第一摻雜類型之該第一本體之第一區域與第二摻雜類型之該第一本體之第二區域之間;- 一終端配置,其係連接至該第一本體之第一及第二區域以於使用時反向偏壓該第一接合區域使其進入崩潰或場發射模式;及- 一絕緣材料之第二本體,其係緊鄰該第一本體之第一區域之頂部壁、底部壁及側壁之至少兩者的各一部分,藉此減低來自該第一本體之寄生注入。
  11. 一種在一間接能帶隙半導體材料中產生光之方法,該方法包含以下步驟:- 利用一間接能帶隙半導體材料之第一本體中之第一接合區域,該第一接合區域係形成於第一摻雜類型之該第一本體之第一區域與第二摻雜類型之該第一本體之第二區域之間;- 反向偏壓該第一接合區域使其進入崩潰或場發射模式以使光產生;- 利用一絕緣材料之第二本體終止該第一本體之第一區域之頂部壁、底部壁及側壁之至少兩者的各一部分以減低來自該第一本體之寄生注入。
TW097138783A 2007-10-08 2008-10-08 具載子注入之矽發光裝置 TWI447944B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ZA200708559 2007-10-08

Publications (2)

Publication Number Publication Date
TW200943586A TW200943586A (en) 2009-10-16
TWI447944B true TWI447944B (zh) 2014-08-01

Family

ID=40344870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138783A TWI447944B (zh) 2007-10-08 2008-10-08 具載子注入之矽發光裝置

Country Status (9)

Country Link
US (1) US8362679B2 (zh)
EP (2) EP2198466B1 (zh)
JP (1) JP5420550B2 (zh)
KR (1) KR101439165B1 (zh)
CN (1) CN101855736B (zh)
CA (1) CA2702002C (zh)
TW (1) TWI447944B (zh)
WO (1) WO2009047716A1 (zh)
ZA (1) ZA201002300B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057075A2 (en) * 2007-11-01 2009-05-07 Insiava (Pty) Ltd Optoelectronic device with light directing arrangement and method of forming the arrangement
US8759845B2 (en) * 2008-01-21 2014-06-24 Insiava (Pty) Limited Semiconductor light emitting device utilising punch-through effects
EP2238630B1 (en) * 2008-02-01 2011-09-07 Insiava (Pty) Limited Semiconductor light emitting device comprising heterojunction
CN102292834A (zh) 2008-12-15 2011-12-21 因西亚瓦(控股)有限公司 利用穿通效应的硅发光器件
WO2011038422A2 (en) * 2009-05-21 2011-03-31 Tshwane University Of Technology Wavelength specific silicon light emitting structure
KR101316596B1 (ko) 2009-06-15 2013-10-15 트시와네 유니버시티 오브 테크놀로지 엠오디-이 애밸런치 엘이디들을 사용하는 올 실리콘 750 나노미터 및 시모스 기반 광통신 시스템
JP6008742B2 (ja) * 2010-01-22 2016-10-19 インシアヴァ (ピーテーワイ) リミテッド シリコン発光デバイス及び該デバイスを製造する方法
WO2013038346A1 (en) * 2011-09-16 2013-03-21 Insiava (Pty) Limited Near infrared light source in bulk silicon
CN110140209A (zh) * 2016-03-08 2019-08-16 因西亚瓦(控股)有限公司 间接带隙发光器件
WO2018049434A2 (en) * 2016-09-06 2018-03-15 University Of South Africa Optimised 650 nm silicon avalanche led

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251639A (ja) * 1998-02-27 1999-09-17 Omron Corp 半導体発光素子
US6111271A (en) * 1996-03-28 2000-08-29 University Of Pretoria Optoelectronic device with separately controllable carrier injection means
US20050017257A1 (en) * 2001-05-30 2005-01-27 Green Martin Andrew High efficiency silicon light emitting device and modulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861731A (en) * 1988-02-02 1989-08-29 General Motors Corporation Method of fabricating a lateral dual gate thyristor
JPH0382170A (ja) * 1989-08-25 1991-04-08 Nippon Hoso Kyokai <Nhk> 半導体光電変換装置
US6365951B1 (en) * 1998-08-13 2002-04-02 Eugene Robert Worley Methods on constructing an avalanche light emitting diode
JP3859069B2 (ja) * 2000-11-21 2006-12-20 日亜化学工業株式会社 窒化物半導体素子
KR20040048429A (ko) * 2001-10-25 2004-06-09 하리슨 도시바 라이팅 가부시키가이샤 발광장치
US7180098B2 (en) * 2004-04-05 2007-02-20 Legerity, Inc. Optical isolator device, and method of making same
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111271A (en) * 1996-03-28 2000-08-29 University Of Pretoria Optoelectronic device with separately controllable carrier injection means
JPH11251639A (ja) * 1998-02-27 1999-09-17 Omron Corp 半導体発光素子
US20050017257A1 (en) * 2001-05-30 2005-01-27 Green Martin Andrew High efficiency silicon light emitting device and modulator

Also Published As

Publication number Publication date
US20110012502A1 (en) 2011-01-20
US8362679B2 (en) 2013-01-29
CA2702002A1 (en) 2009-04-16
KR101439165B1 (ko) 2014-09-11
TW200943586A (en) 2009-10-16
EP2674991A1 (en) 2013-12-18
JP5420550B2 (ja) 2014-02-19
EP2198466B1 (en) 2013-12-04
KR20100080808A (ko) 2010-07-12
CN101855736B (zh) 2011-12-21
EP2198466A1 (en) 2010-06-23
CN101855736A (zh) 2010-10-06
ZA201002300B (en) 2011-08-31
WO2009047716A1 (en) 2009-04-16
JP2010541294A (ja) 2010-12-24
CA2702002C (en) 2014-02-25

Similar Documents

Publication Publication Date Title
TWI447944B (zh) 具載子注入之矽發光裝置
JP6914608B2 (ja) オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
TWI378569B (en) Photonic crystal light emitting device
TWI400822B (zh) 單石式光電半導體本體及其製造方法
US20120018755A1 (en) Light emitting devices with embedded void-gap structures through bonding of structured materials on active devices
CA2567794A1 (en) Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
JP2009182346A5 (zh)
JP5636373B2 (ja) リーチスルー領域が封入されている発光デバイス
TW200618430A (en) Semiconductor heterostructure
KR20030061069A (ko) 실리콘 광소자 및 이를 적용한 발광 디바이스 장치
JP2012009810A (ja) 改良された活性領域を備える発光デバイス
JP5676273B2 (ja) パンチスルー効果を利用した半導体発光デバイス
JP2008515172A (ja) 半導体光源およびその製造方法
JP6008742B2 (ja) シリコン発光デバイス及び該デバイスを製造する方法
KR101144842B1 (ko) 접합기판 제조방법
TW201725660A (zh) 發光元件及其製造方法
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
KR100672553B1 (ko) 질화물 발광소자 및 그 제조방법
KR102701214B1 (ko) 갈륨 함유 발광 장치의 성능 향상 방법
US20220208828A1 (en) Methods for integration of light emitting diodes and image sensors
TW202410486A (zh) 光電裝置及用於製造光電裝置的方法
TW200524176A (en) Light emitting diode utilizing a photonic crystal and device made from the same
KR102109131B1 (ko) 발광소자 및 조명시스템
KR102224127B1 (ko) 발광소자 및 조명시스템
TWI584499B (zh) 半導體發光二極體結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees