TWI446458B - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI446458B TWI446458B TW100109919A TW100109919A TWI446458B TW I446458 B TWI446458 B TW I446458B TW 100109919 A TW100109919 A TW 100109919A TW 100109919 A TW100109919 A TW 100109919A TW I446458 B TWI446458 B TW I446458B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor layer
- patterned
- thin film
- film transistor
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明是有關於一種薄膜電晶體及其製造方法,且特別是有關於一種具有氧化物半導體層的薄膜電晶體及其製造方法。
近來環保意識抬頭,具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的液晶顯示面板(Liquid crystal display panels)已成為市場主流。
以往,液晶顯示面板大多採用非晶矽(a-Si)薄膜電晶體、或低溫多晶矽(Low-temperature polysilicon,LTPS)薄膜電晶體作為各個畫素結構的開關元件。然而,近年來,已有研究指出:相較於非晶矽薄膜電晶體,氧化物半導體(oxide semiconductor)薄膜電晶體具有較高的載子移動率(mobility);並且,相較於低溫多晶矽薄膜電晶體,氧化物半導體薄膜電晶體具有較佳的臨界電壓(threshold voltage,Vth)均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器的關鍵元件。
一般而言,氧化物半導體薄膜電晶體的製造流程大致會使用到七道光罩製程。首先,使用第一道光罩製程,於基板上形成閘極。然後,於基板上全面性地形成閘絕緣層以覆蓋閘極。接著,使用第二道光罩製程,於閘極上方的閘絕緣層上形成氧化物半導體層。再來,使用第三道光罩
製程,於部分的氧化物半導體層上形成蝕刻阻擋層。接著,於閘絕緣層、氧化物半導體層以及蝕刻阻擋層上形成介電層,且對於位於蝕刻阻擋層兩側的氧化物半導體層進行氫摻雜而使其轉變成兩歐姆接觸層。之後,利用第四道光罩製程,於兩歐姆接觸層上方的介電層中形成兩開口,而分別曝露出兩歐姆接觸層。再來,利用第五道光罩製程,於介電層上形成彼此電性絕緣的源極與汲極,且源極與汲極分別填入兩開口中而與兩歐姆接觸層連接。然後,在基板上形成絕緣層以覆蓋源極與汲極。之後,利用第六道光罩製程,於絕緣層上形成接觸窗口以曝露出汲極。最後,利用第七道光罩,於基板上形成畫素電極,此畫素電極填入接觸窗口而與汲極電性連接。於此,便完成習知氧化物半導體薄膜電晶體的製作。然而,上述的氧化物半導體薄膜電晶體的製作過程繁複、且製作成本高。
有鑑於此,本發明提供一種薄膜電晶體的製造方法,可簡化薄膜電晶體的製程、並降低製作成本。
本發明還提供一種薄膜電晶體,具有簡單的結構、且製作成本低。
本發明提供一種薄膜電晶體的製造方法。於基板上形成彼此電性絕緣的源極與汲極。於基板上同時形成圖案化氧化物半導體層與畫素半導體層,其中,圖案化氧化物半導體層位於源極與汲極之間,畫素半導體層位於畫素電極
預定區域。於圖案化氧化物半導體層上形成圖案化蝕刻阻擋層,圖案化蝕刻阻擋層曝露出位於圖案化蝕刻阻擋層兩側之部分的圖案化氧化物半導體層。於基板上形成閘絕緣層,於形成閘絕緣層的過程中同時使被圖案化蝕刻阻擋層所曝露出的部分圖案化氧化物半導體層形成為兩歐姆接觸層、且使位於畫素預定區域的畫素半導體層形成為畫素電極,畫素電極與汲極電性連接,而兩歐姆接觸層分別與源極與汲極電性連接。於圖案化氧化物半導體層上方的閘絕緣層上形成閘極。
本發明提供一種薄膜電晶體,包括:源極、汲極、圖案化氧化物半導體層、圖案化蝕刻阻擋層、閘絕緣層、閘極以及畫素電極。圖案化氧化物半導體層位於源極與汲極之間,圖案化氧化物半導體層具有兩歐姆接觸層。圖案化蝕刻阻擋層位於圖案化氧化物半導體層上並曝露出歐姆接觸層。閘絕緣層覆蓋圖案化蝕刻阻擋層與圖案化氧化物半導體層。閘極位於圖案化氧化物半導體層上方的閘絕緣層上。畫素電極經由歐姆接觸層而電性連接汲極,其中,畫素電極、圖案化氧化物半導體層與歐姆接觸層為位置相同的膜層,且畫素電極與歐姆接觸層的材質相同。
在本發明的一實施例中,上述的畫素半導體層與圖案化氧化物半導體層的材質相同、且選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
在本發明的一實施例中,上述的形成歐姆接觸層與畫素電極的方法包括:於形成閘絕緣層的同時,對於圖案化氧化物半導體層以及畫素半導體進行氫摻雜。
在本發明的一實施例中,上述的歐姆接觸層與畫素電極的材質是選自於含氫的氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
在本發明的一實施例中,上述的薄膜電晶體製造方法更包括:於基板上形成彼此電性絕緣的源極與汲極的同時,於基板上形成資料線,且資料線與源極電性連接。
在本發明的一實施例中,上述的薄膜電晶體製造方法更包括:於圖案化氧化物半導體層上方的閘絕緣層上形成閘極的同時,於基板上形成掃描線,且掃描線與閘極電性連接。
在本發明的一實施例中,上述的薄膜電晶體的製造方法更包括:於圖案化氧化物半導體層上方的閘絕緣層上形成閘極之後,於基板上形成圖案化保護層。圖案化保護層具有多個接觸窗開口,接觸窗開口曝露出薄膜電晶體的掃描線的端部與資料線的端部,以使掃描線與資料線經由接觸窗開口電性連接到外部驅動訊號提供源。
在本發明的一實施例中,上述的源極、汲極與閘極的材質包括:單一膜層的金屬、或複合膜層的金屬。
基於上述,在本發明的薄膜電晶體及其製造方法中,藉由形成閘絕緣層的同時,一併形成了歐姆接觸層與畫素
電極,可在同一道步驟中同時降低圖案化氧化物半導體層與畫素半導體層的電阻值,能夠簡化薄膜電晶體的製程,且使薄膜電晶體具有極佳的電氣特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為本發明一實施例的薄膜電晶體製造流程的上視示意圖。圖2A至圖2F為根據圖1A至圖1F的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
請參照圖1A及圖2A,首先,於基板110上形成彼此電性絕緣的源極S與汲極D。形成源極S與汲極D的同時,更可於基板110上形成資料線DL,且資料線DL電性連接到源極S。源極S、汲極D與資料線DL的材質可使用金屬材料(如Ti、Mo、Al等)合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等,且源極S、汲極D與資料線DL可為單一膜層或複合堆疊膜層。
源極S、汲極D與資料線DL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成源極S、汲極D與資料線DL的圖案,在此不予詳述。
請參照圖1B及圖2B,接著,於基板110上同時形成圖案化氧化物半導體層122與畫素半導體層124,其中,
圖案化氧化物半導體層122位於源極S與汲極D之間,畫素半導體層124位於畫素電極預定區域R。
更進一步地說,如圖1B所示,圖案化氧化物半導體層122與畫素半導體層124是以同一道光罩製作的,圖案化氧化物半導體層122覆蓋部份的源極S與汲極D,且圖案化氧化物半導體層122可連接到畫素半導體層124。在另外的實施例中,圖案化氧化物半導體層122也可不連接到畫素半導體層124,只要圖案化氧化物半導體層122與畫素半導體層124都有位於汲極D上即可(後續可經由汲極D進行電性連接)。
畫素半導體層124與圖案化氧化物半導體層122的材質相同、且可選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合,但不以此為限。
圖案化氧化物半導體層122與畫素半導體層124的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成如圖1B及圖2B所示的圖案化氧化物半導體層122與畫素半導體層124的圖案,在此不予詳述。
請參照圖1C及圖2C,接著,於圖案化氧化物半導體層122上形成圖案化蝕刻阻擋層130。圖案化蝕刻阻擋層130曝露出位於圖案化蝕刻阻擋層130兩側之部分的圖案化氧化物半導體層122。
圖案化蝕刻阻擋層130覆蓋部分區域的圖案化氧化物
半導體層122,用以保護圖案化蝕刻阻擋層130下方的圖案化氧化物半導體層122在經過後續製程後仍維持半導體特性(可作為後續源極S與汲極D之間的通道層),因此圖案化蝕刻阻擋層130又可稱為通道保護層。
圖案化蝕刻阻擋層130的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成如圖1C及圖2C所示的圖案化蝕刻阻擋層130的圖案,在此不予詳述。圖案化蝕刻阻擋層130的材質可以是二氧化矽或其他適合的材質。
請參照圖1D及圖2D,接著,於基板110上全面地形成閘絕緣層140,於形成閘絕緣層140的過程中同時使被圖案化蝕刻阻擋層130所曝露出的部分圖案化氧化物半導體層122形成為兩歐姆接觸層122a、且使位於畫素預定區域R的畫素半導體層124形成為畫素電極124a,畫素電極124a與汲極D電性連接,而兩歐姆接觸層122a分別與源極S與汲極D電性連接。
更進一步地說,形成兩歐姆接觸層122a與畫素電極124a的方法包括:於形成閘絕緣層140的同時,對於圖案化氧化物半導體層122以及畫素半導體層124進行氫摻雜,而使未被圖案化蝕刻阻擋層130覆蓋的圖案化氧化物半導體層122形成可導電的歐姆接觸層122a,畫素半導體124形成可導電的畫素電極124a。
舉例而言,可採用電漿輔助化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition,PECVD)形成閘絕緣層
140,電漿輔助化學氣相沉積法中所使用的氣體是選自於四氫化矽(SiH4)、氧化二氮(N2O)、氦(He)及其組合,本實施例之閘絕緣層140例如是氧化矽(SiOx)。然,本發明不限於此,在其他實施例中,用以形成閘絕緣層140的氣體可選自於四氫化矽(SiH4)、氫化氮(NH3)、氮(N2)、氫(H2)及其組合,閘絕緣層140亦可為氮化矽(SiNx)。因此,在形成閘絕緣層140時,露出來的圖案化氧化物半導體層122以及畫素半導體層124(如氧化銦鎵鋅(IGZO))會曝露於含氫離子的電漿中被氫離子所掺雜,而分別轉變為具有導電特性的材料,即歐姆接觸層122a與畫素電極124a。
亦即,歐姆接觸層122a與畫素電極124a的材質可選自於含氫的氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
值得一提的是,由於在圖1D與圖2D的製程步驟中,是利用形成閘絕緣層140的同時一併形成歐姆接觸層122a與畫素電極124a,因此,不需額外的製程即可降低圖案化氧化物半導體層122與畫素半導體層124的電阻值,分別轉變為可導電的歐姆接觸層122a與畫素電極124a。如此一來,可簡化此薄膜電晶體的製程。
請參照圖1E及圖2E,接著,於圖案化氧化物半導體層122上方的閘絕緣層140上形成閘極G。形成閘極G的同時,更可於基板110上形成掃描線SL,且掃描線SL與閘極G電性連接。
閘極G與掃描線SL的材質可使用金屬材料(如Ti、Mo、Al等)合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等,且閘極G與掃描線SL可為單一膜層或複合堆疊膜層。閘極G與掃描線SL的製作方式可採用一般的濺鍍成膜、配合微影蝕刻製程(亦即光阻塗布、微影、蝕刻、剝膜等步驟),而形成閘極G與掃描線SL的圖案,在此不予詳述。至此,閘極G、源極S與汲極D可構成薄膜電晶體100。
請參照圖1F及圖2F,還可於基板110上形成圖案化保護層150。圖案化保護層150具有多個接觸窗開口H,接觸窗開口H曝露出薄膜電晶體的掃描線SL的端部SLT與資料線DL的端部DLT,以使掃描線SL與資料線DL經由接觸窗開口H電性連接到外部驅動訊號提供源PS。
圖案化保護層150的材料可為無機材料(例如:氮化矽、氧化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述的組合。外部驅動訊號提供源PS例如為驅動晶片。
綜上所述,薄膜電晶體100的製造方法是藉由形成閘絕緣層140的同時,一併形成了歐姆接觸層122a與畫素電極124a,因此,不需額外的製程即可降低圖案化氧化物半導體層122與畫素半導體層124的電阻值。整體所需的光罩製程數量可減少、簡化薄膜電晶體100的製程,且薄膜電晶體100可具有極佳的電氣特性。
圖1F為本發明一實施例的薄膜電晶體的上視示意圖。圖2F為根據圖1F的線A-A’所繪示的薄膜電晶體的剖面示意圖。
請同時參照圖1F及圖2F,薄膜電晶體100可包括:源極S、汲極D、圖案化氧化物半導體層122、圖案化蝕刻阻擋層130、閘絕緣層140、閘極G以及畫素電極124a。圖案化氧化物半導體層122位於源極S與汲極D之間,圖案化氧化物半導體層122具有兩歐姆接觸層122a。圖案化蝕刻阻擋層130位於圖案化氧化物半導體層122上並曝露出歐姆接觸層122a。閘絕緣層140覆蓋圖案化蝕刻阻擋層130與圖案化氧化物半導體層122。閘極G位於圖案化氧化物半導體層122上方的閘絕緣層140上。畫素電極124a經由歐姆接觸層122a而電性連接汲極D,其中,畫素電極124a、圖案化氧化物半導體層122與歐姆接觸層122a為位置相同的膜層,且畫素電極124a與歐姆接觸層122a的材質相同。
此外,薄膜電晶體100可進一步包括資料線DL與掃描線SL。資料線DL與源極S電性連接。掃描線SL與閘極G電性連接。薄膜電晶體100更可包括圖案化保護層150,圖案化保護層150覆蓋整個薄膜電晶體,圖案化保護層150具有多個接觸窗開口H,接觸窗開口H曝露出薄膜電晶體的掃描線SL的端部SLT與資料線DL的端部DLT,以使掃描線SL與資料線DL經由接觸窗開口H電性連接
到外部驅動訊號提供源PS。
關於薄膜電晶體100的各元件的材質已於上述薄膜電晶體的製造方法敘述過,在此不予以重述。上述的薄膜電晶體100具有簡單的結構、製作成本低與極佳的電氣特性。
綜上所述,本發明的薄膜電晶體及其製造方法至少具有以下優點:藉由形成閘絕緣層的同時,對於圖案化氧化物半導體層與畫素半導體層進行氫摻雜而一併形成了歐姆接觸層與畫素電極,因此,不需額外的製程即可降低圖案化氧化物半導體層與畫素半導體層的電阻值,使薄膜電晶體的製程簡化且具有極佳的電氣特性。並且,相對於習知的氧化物半導體薄膜電晶體的光罩製程而言,上述的薄膜電晶體的製作方法的光罩製程的數量可減少。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧薄膜電晶體
110‧‧‧基板
122‧‧‧圖案化氧化物半導體
122a‧‧‧歐姆接觸層
124‧‧‧畫素半導體層
124a‧‧‧畫素電極
130‧‧‧圖案化蝕刻阻擋層
140‧‧‧閘絕緣層
150‧‧‧圖案化保護層
D‧‧‧汲極
DLT‧‧‧資料線的端部
DL‧‧‧資料線
G‧‧‧閘極
H‧‧‧開口
PS‧‧‧外部驅動訊號提供源
R‧‧‧畫素電極預定區域
S‧‧‧源極
SLT‧‧‧掃描線的端部
SL‧‧‧掃描線
圖1A至圖1F為本發明的一實施例的薄膜電晶體製造流程的上視示意圖。
圖2A至圖2F為根據圖1A至圖1F的線A-A’所繪示的薄膜電晶體製造流程的剖面示意圖。
100‧‧‧薄膜電晶體
110‧‧‧基板
122‧‧‧圖案化氧化物半導體
122a‧‧‧歐姆接觸層
124a‧‧‧畫素電極
130‧‧‧圖案化蝕刻阻擋層
140‧‧‧閘絕緣層
150‧‧‧圖案化保護層
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極
Claims (14)
- 一種薄膜電晶體的製造方法,包括:於一基板上形成彼此電性絕緣的一源極與一汲極;於該基板上同時形成一圖案化氧化物半導體層與一畫素半導體層,其中,該圖案化氧化物半導體層位於該源極與該汲極之間,該畫素半導體層位於一畫素電極預定區域;於該圖案化氧化物半導體層上形成一圖案化蝕刻阻擋層,曝露出位於該圖案化蝕刻阻擋層兩側之部分的該圖案化氧化物半導體層;於該基板上形成一閘絕緣層,於形成該閘絕緣層的過程中同時使被該圖案化蝕刻阻擋層所曝露出的部分該圖案化氧化物半導體層形成為兩歐姆接觸層、且使位於該畫素預定區域的該畫素半導體層形成為一畫素電極,該畫素電極與該汲極電性連接,而兩該些歐姆接觸層分別與該源極與該汲極電性連接;以及於該圖案化氧化物半導體層上方的該閘絕緣層上形成一閘極。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,該畫素半導體層與該圖案化氧化物半導體層的材質相同、且選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
- 如申請專利範圍第1項所述的薄膜電晶體的製造 方法,其中,形成該些歐姆接觸層與該畫素電極的方法包括:於形成該閘絕緣層的同時,對於該圖案化氧化物半導體層以及該畫素半導體進行一氫摻雜。
- 如申請專利範圍第1項所述的薄膜電晶體,其中,該些歐姆接觸層與該畫素電極的材質是選自於含氫的氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,於該基板上形成彼此電性絕緣的該源極與該汲極的同時,更包括:於該基板上形成一資料線,且該資料線與該源極電性連接。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,於該圖案化氧化物半導體層上方的該閘絕緣層上形成該閘極的同時,更包括:於該基板上形成一掃描線,且該掃描線與該閘極電性連接。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,於該圖案化氧化物半導體層上方的該閘絕緣層上形成該閘極之後,更包括:於該基板上形成一圖案化保護層,具有多個接觸窗開口,曝露出該薄膜電晶體的一掃描線的端部與一資料線的端部,以使該掃描線與該資料線經由該些接觸窗開口電性連接到一外部驅動訊號提供源。
- 如申請專利範圍第1項所述的薄膜電晶體的製造方法,其中,該源極、該汲極與該閘極的材質包括:單一膜層的金屬、或複合膜層的金屬。
- 一種薄膜電晶體,包括:一源極與一汲極;一圖案化氧化物半導體層,位於該源極與該汲極之間,該圖案化氧化物半導體層具有兩歐姆接觸層;一圖案化蝕刻阻擋層,位於該圖案化氧化物半導體層上,曝露出該些歐姆接觸層;一閘絕緣層,覆蓋該圖案化蝕刻阻擋層與該圖案化氧化物半導體層;一閘極,位於該圖案化氧化物半導體層上方的該閘絕緣層上;以及一畫素電極,經由該歐姆接觸層而電性連接該汲極,其中,該畫素電極、該圖案化氧化物半導體層與該些歐姆接觸層為位置相同的膜層,且該畫素電極與該些歐姆接觸層的材質相同。
- 如申請專利範圍第9項所述的薄膜電晶體,其中,該圖案化氧化物半導體層的材質是選自於:氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
- 如申請專利範圍第9項所述的薄膜電晶體,其中,該些歐姆接觸層與該畫素電極的材質是選自於含氫的氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧 化鋅(ZnO)、氧化鎘、氧化鍺(2CdO.GeO2)、氧化鎳鈷(NiCo2O4)及其組合。
- 如申請專利範圍第9項所述的薄膜電晶體,更包括:一資料線,與該源極電性連接。
- 如申請專利範圍第9項所述的薄膜電晶體,更包括:一掃描線,與該閘極電性連接。
- 如申請專利範圍第9項所述的薄膜電晶體,更包括:一圖案化保護層,覆蓋整個該薄膜電晶體,該圖案化保護層具有多個接觸窗開口,曝露出該薄膜電晶體的一掃描線的端部與一資料線的端部,以使該掃描線與該資料線經由該些接觸窗開口電性連接到一外部驅動訊號提供源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100109919A TWI446458B (zh) | 2011-03-23 | 2011-03-23 | 薄膜電晶體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100109919A TWI446458B (zh) | 2011-03-23 | 2011-03-23 | 薄膜電晶體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201239993A TW201239993A (en) | 2012-10-01 |
TWI446458B true TWI446458B (zh) | 2014-07-21 |
Family
ID=47599679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100109919A TWI446458B (zh) | 2011-03-23 | 2011-03-23 | 薄膜電晶體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI446458B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI683152B (zh) * | 2018-12-28 | 2020-01-21 | 友達光電股份有限公司 | 畫素結構 |
-
2011
- 2011-03-23 TW TW100109919A patent/TWI446458B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI683152B (zh) * | 2018-12-28 | 2020-01-21 | 友達光電股份有限公司 | 畫素結構 |
Also Published As
Publication number | Publication date |
---|---|
TW201239993A (en) | 2012-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438868B (zh) | 互補金氧半電晶體及其製作方法 | |
US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
JP2016194703A (ja) | 表示装置及びその製造方法 | |
US20070252207A1 (en) | Thin film transistor and method of fabricating the same | |
US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
TWI478355B (zh) | 薄膜電晶體 | |
US20150318311A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
CN102646699A (zh) | 一种氧化物薄膜晶体管及其制备方法 | |
CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
WO2015074420A1 (zh) | 阵列基板及其制备方法和显示装置 | |
US20130134514A1 (en) | Thin film transistor and method for fabricating the same | |
WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
CN105097944A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN108269856B (zh) | 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板 | |
CN111710725A (zh) | 双栅电极金属氧化物薄膜晶体管及其制备方法 | |
TWI446458B (zh) | 薄膜電晶體及其製造方法 | |
KR101232170B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 | |
WO2022001468A1 (zh) | 薄膜晶体管、显示基板及显示装置 | |
CN114284299A (zh) | 显示面板及其制备方法、移动终端 | |
CN102184865B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |