TWI424318B - 通用序列匯流排裝置、匯流排介面裝置及方法 - Google Patents

通用序列匯流排裝置、匯流排介面裝置及方法 Download PDF

Info

Publication number
TWI424318B
TWI424318B TW100116323A TW100116323A TWI424318B TW I424318 B TWI424318 B TW I424318B TW 100116323 A TW100116323 A TW 100116323A TW 100116323 A TW100116323 A TW 100116323A TW I424318 B TWI424318 B TW I424318B
Authority
TW
Taiwan
Prior art keywords
pin
circuit
voltage
core
coupled
Prior art date
Application number
TW100116323A
Other languages
English (en)
Other versions
TW201202937A (en
Inventor
Hao Ping Hong
Shang Ping Chen
Ding Shiuan Shen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201202937A publication Critical patent/TW201202937A/zh
Application granted granted Critical
Publication of TWI424318B publication Critical patent/TWI424318B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H02J7/0045—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction concerning the insertion or the connection of the batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H02J7/007184—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage in response to battery voltage gradient
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries

Description

通用序列匯流排裝置、匯流排介面裝置及方法
本發明有關於通用序列匯流排裝置及相關方法，且特別有關於通用序列匯流排裝置之充電控制電路及相關方法。
當具有通用序列匯流排(Universal Serial Bus，以下簡稱為USB)埠(例如，USB 2.0埠)之可攜式裝置之電池處於無電電池(dead battery)或弱電池(weak battery)狀態下時，可攜式裝置能夠經由USB 2.0埠對可攜式裝置之電池充電。當具有無電電池或弱電池狀態之可攜式裝置連接至下行埠(downstream port)時，允許可攜式裝置自下行埠引入(draw)外部電流來對電池進行充電。於外部電流高於預定電流幅度之後，亦要求可攜式裝置於第一預定時間內於USB 2.0埠之第一輸入/輸出(Input/Output，以下簡稱為I/O)接腳保持(assert)預定電壓。然後，當自下行埠引入之外部電流高於預定電流幅度之後，預定電壓仍然被保持。當可攜式裝置準備被連接時，於USB 2.0埠之第一I/O接腳之預定電壓應被失能，以及於USB 2.0埠之第二I/O接腳預定電流應被使能，所述預定電流持續預定的時間段以檢查所述資料接腳(亦即，第一及第二I/O接腳)是否連接至主裝置。換言之，於可攜式裝置之充電電池經由USB 2.0埠被充電期間，於第一預定時間段內USB 2.0埠之第一I/O接腳應保持預定電壓，以及於第二預定時間段內USB 2.0埠之第二I/O接腳應保持預定電流。然而，當可攜式裝置之電池處於無電電池或弱電池狀態下時，可攜式裝置之核心電路及相關系統可能未準備好，故充電過程中USB 2.0埠之第一I/O接腳之電壓難以保持於預定電壓。類似地，充電過程中USB 2.0埠之第二I/O接腳之電流難以保持於預定電流。因此，充電過程中如何高效且低成本地於USB 2.0埠之資料接腳提供預定電壓及預定電流係USB可攜式裝置領域之重要課題。
有鑑於此，本發明特提供以下技術方案：
根據本發明之第一實施範例，一種通用序列匯流排裝置包含核心電路以及充電控制電路。核心電路具有第一接腳及第二接腳，自第一接腳及第二接腳看進去核心電路，核心電路具有輸入阻抗。充電控制電路耦接於核心電路，用於選擇性地提供電壓源至第一接腳及第二接腳其中之一；其中核心電路之輸入阻抗被配置為使得當電壓源耦接於第一接腳及第二接腳其中之一時，電壓源大體上穩定。
根據本發明之第二實施範例，一種匯流排介面裝置包含啟動電路、第一控制電路、轉換電路、第二控制電路、實體層電路以及充電控制電路。啟動電路用於產生啟動準備訊號。第一控制電路用於接收電池輸出電壓且根據啟動準備訊號產生第一控制訊號。轉換電路用於接收電池輸出電壓以根據第一控制訊號提供核心電壓。第二控制電路用於接收核心電壓且根據啟動準備訊號產生第二控制訊號。實體層電路具有第一接腳及第二接腳，實體層電路被第二控制訊號配置且被核心電壓加電，以及自第一接腳及第二接腳看進去實體層電路，實體層電路具有輸入阻抗。充電控制電路更包含充電器偵測器以及開關電路。充電器偵測器用於產生預定電壓；開關電路用於選擇性地將預定電壓耦接至第一接腳及第二接腳其中之一。其中實體層電路之輸入阻抗被配置為使得當預定電壓耦接於第一接腳及第二接腳其中之一時預定電壓大體上穩定。
根據本發明之第三實施範例，一種匯流排介面裝置包含啟動電路、轉換電路、核心電路以及充電控制電路。啟動電路用於產生啟動準備訊號。轉換電路用於接收電池輸出電壓以提供核心電壓。核心電路具有第一接腳及第二接腳，核心電路用於根據啟動準備訊號被配置且被核心電壓加電，以及自第一接腳及第二接腳看進去核心電路，核心電路具有輸入阻抗。充電控制電路更包含充電器偵測器以及開關電路。充電器偵測器用於產生預定電壓；開關電路用於選擇性地將預定電壓耦接至第一接腳及第二接腳其中之一。其中核心電路之輸入阻抗被配置為使得當預定電壓耦接於第一接腳及第二接腳其中之一時，預定電壓大體上穩定。
根據本發明之第四實施範例，一種匯流排介面方法包含：提供具有第一接腳及第二接腳之核心電路；選擇性地提供具有預定電壓之電壓源至第一接腳及第二接腳其中之一；以及配置自第一接腳及第二接腳看進去核心電路之輸入阻抗，以使得當電壓源耦接於第一接腳及第二接腳其中之一時，預定電壓大體上穩定。
上述通用序列匯流排裝置、匯流排介面裝置及方法可簡化電路設計所須的元件及其複雜度，且使得通用序列匯流排介面符合於電池充電1.1規範無電電池、弱電池及正常工作之操作。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖。第1圖係根據本發明之一實施範例之匯流排介面裝置(bus interfacing device)之示意圖，其中匯流排介面裝置例如為USB裝置100。USB裝置100可為具有USB 2.0埠之可攜式裝置。然而，本發明並非僅限於此。USB裝置100可具有與USB 2.0規格或電池充電(Battery Charging，以下簡稱為BC)1.1規格相容(compatible)之USB埠。USB裝置100包含核心電路(core circuit)102及充電控制電路104。核心電路102具有第一接腳Dp及第二接腳Dm。核心電路102被設計為自第一接腳Dp及第二接腳Dm看進去，核心電路102具有輸入阻抗Ri。充電控制電路104耦接於核心電路102，且用於選擇性地提供具有預定電壓Vp之電壓源至第一接腳Dp及第二接腳Dm其中之一，以及選擇性地提供具有預定電流Ip之電流源至第一接腳Dp及第二接腳Dm其中之一。此外，核心電路102之輸入阻抗Ri使得當電壓源耦接於第一接腳Dp及第二接腳Dm其中之一時，預定電壓Vp大體上穩定(intact)，以及使得當電流源耦接於第一接腳及第二接腳其中之一時，預定電流Ip大體上穩定。應注意，於本實施範例中，充電控制電路104之電壓源用於提供預定電壓Vp至第一接腳Dp，以及充電控制電路104之電流源用於提供預定電流Ip至第二接腳Dm。然而，此實施例係用於簡化說明，並非本發明之限制。此外，第一接腳Dp及第二接腳Dm固定(permanently)耦接於核心電路102。對於本實施範例，第一傳導路徑1022固定連接於核心電路102與第一接腳Dp之間，以及第二傳導路徑1024固定連接於核心電路102與第二接腳Dm之間。換言之，連接於核心電路102與第一及第二接腳Dp、Dm之間之傳導路徑上無需開關裝置。應注意，第一及第二接腳Dp、Dm係USB裝置100之埠(port)，用於自USB裝置100電路外部接收訊號或者用於輸出訊號至USB裝置100電路外部。
充電控制電路104包含充電器控制器(charger controller)1042、充電器偵測器(charger detector)1044及開關電路(switch circuit)1046。充電器控制器1042用於產生控制訊號Sc1。充電器偵測器1044包含根據控制訊號Sc1產生預定電壓Vp之電壓源1044a以及根據控制訊號Sc1產生預定電流Ip之電流源1044b。開關電路1046以並接方式耦接於第一接腳Dp及第二接腳Dm，以及開關電路1046用於根據開關控制訊號Sc2選擇性地將電壓源1044a耦接於第一接腳Dp及第二接腳Dm其中之一，及根據開關控制訊號Sc2選擇性地將電流源1044b耦接於第一接腳Dp及第二接腳Dm其中之一。類似地，於本實施範例中，開關電路1046用於根據開關控制訊號Sc2選擇性地將電壓源1044a耦接於第一接腳Dp，以及根據開關控制訊號Sc2選擇性地將電流源1044b耦接於第二接腳Dm。此亦僅用於簡述本發明之目的。於另一實施例中，電流源1044b可替換為電阻器(resistor)，以及根據埠類型，可有電流或者無電流流過所述電阻器。
此外，於本實施範例中，USB裝置100更包含轉換電路(converting circuit)106、第一控制電路(first control circuit)108、啟動電路(start-up circuit)110、暫存器(register)112以及電池裝置114。核心電路102更包含實體層電路(physical layer circuit)1026及第二控制電路1028。轉換電路106用於將電池輸出電壓Vbat轉換為核心電壓Vcore，其中核心電壓Vcore低於或高於電池輸出電壓Vbat。於本較佳實施例中，轉換電路106包含低漏碼(low dropout)電路，其中低漏碼電路接收電池裝置114所產生之電池輸出電壓Vbat以提供核心電壓Vcore，用於根據控制訊號Sc3對實體層電路1026及第二控制電路1028供電。第一控制電路108及第二控制電路1028分別根據啟動電路110及暫存器112之訊號輸出產生控制訊號Sc3及Sc2。於本較佳實施例中，第一控制電路108及第二控制電路1028分別包含第一準位移位器(level shifter)及第二準位移位器，其中第一準位移位器對啟動準備訊號Sr及自暫存器112輸出之訊號執行準位移位以產生用於轉換電路106之控制訊號Sc3，以及第二準位移位器對啟動準備訊號(start-up ready signal)Sr及自暫存器112輸出之訊號執行準位移位以產生用於實體層電路1026及充電控制電路104之控制訊號Sc2。啟動電路110產生啟動準備訊號Sr至第一控制電路108及第二控制電路1028。實體層電路1026係藉由控制訊號Sc2進行配置。更具體地，實體層電路1026係USB裝置100之主電路(main circuit)，可用於處理自第一接腳Dp及第二接腳Dm輸入之資料，或者產生輸出至第一接腳Dp及第二接腳Dm之資料。舉例而言，於本發明之一較佳實施例中，實體層電路1026可為記憶體控制器(memory controller)。此外，當第一控制電路108及第二控制電路1028被啟動準備訊號Sr啟動時，暫存器112儲存用於配置第一控制電路108及第二控制電路1028之預定配置資料。
於本實施範例中，開關電路1046包含第一開關1046a及第二開關1046b。第一開關1046a具有耦接於第一接腳Dp之第一端(terminal)、耦接於電壓源1044a且提供預定電壓Vp之第二端，以及耦接於控制訊號Sc2之控制端。第二開關1046b具有耦接於第二接腳Dm之第一端、耦接於電流源1044b且提供預定電流Ip之第二端，以及耦接於控制訊號Sc2之控制端。
當USB裝置100處於無電電池狀態時，亦即，當電池裝置114之充電準位達到預定閾值時(其中預定閾值保證USB裝置100不能被成功加電)，USB裝置100可耦接於外部充電器116(例如USB主裝置或具有USB埠之標準/非標準充電器)以對電池裝置114進行充電，其中，如第1圖所示，外部充電器116具有耦接於USB裝置100之4個接腳，其中第一接腳N1產生第一供電電壓Vbus至USB裝置100，第二及第三接腳分別耦接於USB裝置100之第一接腳Dp及第二接腳Dm，以及第四接腳N2產生接地電壓(ground voltage)Vgnd至USB裝置100。更具體地，於本實施範例中，外部充電器116之第一供電電壓Vbus首先將電池裝置114充電直至電池裝置114之電池輸出電壓Vbat足夠高以加電轉換電路106及第一控制電路108。當電池裝置114之電池輸出電壓Vbat足夠高以加電第一控制電路108、轉換電路106及充電控制電路104時，當第一控制電路108被加電時，第一控制電路108產生控制訊號Sc3(例如，控制訊號Sc3之默認值)以使能轉換電路106，以及當充電器控制器1042被加電時，充電器控制器1042產生控制訊號Sc1。然後，轉換電路106提供核心電壓Vcore以加電實體層電路1026及第二控制電路1028。當核心電壓Vcore足夠高以加電實體層電路1026及第二控制電路1028時，第二控制電路1028產生開關控制訊號Sc2(例如，開關控制訊號Sc2之默認值)以配置實體層電路1026，以使得當電壓源耦接於第一接腳Dp時，核心電路102之輸入阻抗Ri使得預定電壓Vp大體上穩定以及當電流源耦接於第二接腳Dm時，使得預定電流Ip大體上穩定，因此，當第二控制電路1028被加電時，打開開關電路1046(亦即，第一開關1046a及第二開關1046b)。換言之，於本實施範例中，核心電路102被加電之後，充電控制電路104用於提供預定電壓Vp至第一接腳Dp且提供預定電流Ip至第二接腳Dm，以及核心電路102之輸入阻抗Ri配置為使得預定電壓Vp大體上穩定且使得預定電流Ip大體上穩定。亦可注意到，於核心電路102被加電之前，開關控制訊號Sc2用於關閉開關電路1046(第一開關1046a及第二開關1046b)。
請參考第2圖。第2圖係根據本發明之一實施範例之第1圖中之第一供電電壓Vbus、電池輸出電壓Vbat、核心電壓Vcore、充電電流Ic、控制訊號Sc1、開關控制訊號Sc2、控制訊號Sc3及啟動準備訊號Sr之時序示意圖。於時間點t1，外部充電器116耦接於處於無電電池狀態下之USB裝置100，接腳N1處之第一供電電壓Vbus之電壓被轉變至高電壓準位，以及外部充電器116經由第一接腳N1提供充電電流Ic以對電池裝置114充電。於時間點t2，當電池裝置114之輸出(亦即，電池輸出電壓Vbat)達到第一電壓V1時，控制訊號Sc3之電壓被自低電壓準位搬移到高電壓準位以使能轉換電路106，以及開關控制訊號Sc2之電壓被自低電壓準位搬移到高電壓準位(或者自高電壓準位搬移到低電壓準位)以配置實體層電路1026及打開開關電路1046。然後，於時間點t3，當電池裝置114之輸出(亦即，電池輸出電壓Vbat)達到第二電壓V2，充電器控制器1042將控制訊號Sc1之電壓自低電壓準位搬移到高電壓準位以打開充電器偵測器1044。
時間點t3之後，充電器偵測器1044在時間段Tp內保持打開狀態，以使得外部充電器116對電池裝置114充電。在時間段Tp，電池輸出電壓Vbat及核心電壓Vcore之電壓準位保持增加，直到其於時間點t4達到預定電壓準位V3。然後，於時間點t4，啟動電路110被啟動且產生啟動準備訊號Sr至第一控制電路108及第二控制電路1028。亦即，啟動電路110能夠偵測無電電池狀態，而啟動準備訊號Sr係無電電池狀況之指示(於時間點t4之前，USB裝置處於無電電池狀態下)。因此，第一控制電路108將控制訊號Sc3自高電壓準位搬移至低電壓準位以失能轉換電路106，以及於時間點t4，第二控制電路1028將開關控制訊號Sc2自高電壓準位搬移至低電壓準位以配置實體層電路1026及關閉開關電路1046(第一開關1046a及第二開關1046b)。此外，於時間點t4，充電器控制器1042亦將控制訊號Sc1自高電壓準位搬移至低電壓準位以關閉充電器偵測器1044。然後，於時間點t5，接腳N1處之第一供電電壓Vbus之電壓被搬移至低電壓準位，以及外部充電器116停止經由第一接腳N1向充電電池裝置114提供充電電流Ic。於時間點t5之後，USB裝置100之充電過程結束。
應注意，時間點t2至t4之時間段中，第二控制電路1028產生開關控制訊號Sc2以配置實體層電路1026，從而使得從核心電路102看進去之輸入阻抗Ri係高輸入阻抗。舉例而言，輸入阻抗Ri之阻抗值可不少於300千歐姆(kilo Ohm，k Ohm)。藉由將輸入阻抗Ri設定為高輸入阻抗，當電壓源1044a耦接於第一接腳Dp時，電壓源1044a產生之預定電壓Vp可保持大體上穩定，以及當電流源1044b耦接於第二接腳Dm時，預定電流Ip亦可保持大體上穩定。因此，本充電控制電路104及相關充電過程可遵從BC 1.1規格之標準。
此外，於本實施例中，USB裝置100係單晶片裝置。換言之，充電控制電路104係USB裝置100內部之裝置，以及當USB裝置100未處於充電過程時，開關電路1046亦可由USB裝置100之其他功能塊使用。
於另一實施例中，第一控制電路108可被省略。轉換電路106耦接於電池裝置114及核心電路102。當電池裝置114被耦接時，轉換電路106使能且轉換電池輸出電壓Vbat至核心電壓Vcore，而不需要控制訊號Sc3之控制。此修改仍屬於本發明之範圍。
請參考第3圖。第3圖係根據本發明之一實施範例之第1圖之轉換電路106及實體層電路1026之輸出級1030之示意圖。轉換電路106包含第一N型電晶體(N-type transistor)M1、第二N型電晶體M2、第一電阻器106a及運算放大器(operational amplifier)106b，其中第一N型電晶體M1之閘極耦接於控制訊號Sc3，運算放大器106b及第二N型電晶體M2被配置為閉環電路(closed loop circuit)以根據電池輸出電壓Vbat及預定電壓準位V3產生核心電壓Vcore。實體層電路1026之輸出級1030包含保護電路(protection circuit)1031、拉高電路(pull high circuit)1032、拉低電路(pull low circuit)1033、負載電路(loading circuit)1034及驅動電路(driving circuit)1035。保護電路1031包含兩個保護單元1031a及1031b，分別耦接於第一接腳Dp及第二接腳Dm。第一保護單元1031a包含P型電晶體M3、N型電晶體M4及緩沖器B1，其中N型電晶體M4之閘極及緩沖器B1之輸入端連接至預定電壓Va，以及P型電晶體M3之汲極及N型電晶體M4之汲極連接至第一接腳Dp。第二保護單元1031b包含P型電晶體M5、N型電晶體M6以及緩沖器B2，其中N型電晶體M6之閘極及緩沖器B2之輸入端連接至預定電壓Vb，以及P型電晶體M5之汲極及N型電晶體M6之汲極連接至第二接腳Dm。
拉高電路1032包含P型電晶體M7、M8，以及電阻器R1、R2，其中P型電晶體M7及電阻器R1串接於第一接腳Dp與核心電壓Vcore之間，以及P型電晶體M8及電阻器R2串接於第二接腳Dm與核心電壓Vcore之間。拉低電路1033包含N型電晶體M9、M10，以及電阻器R3、R4，其中N型電晶體M9及電阻器R3串接於第一接腳Dp與接地電壓Vgnd之間，以及N型電晶體M10及電阻器R4串接於第二接腳Dm與接地電壓Vgnd之間。此外，P型電晶體M7之閘極連接於預定電壓Vc以選擇性地拉高第一接腳Dp，P型電晶體M8之閘極連接於預定電壓Vd以選擇性地拉高第二接腳Dm，N型電晶體M9之閘極連接於預定電壓Vb以選擇性地拉低第一接腳Dp，以及N型電晶體M10之閘極連接於預定電壓Ve以選擇性地拉低第二接腳Dm。驅動電路1035包含P型電晶體M11、M12、M13，其中P型電晶體M11與M12之閘極分別連接於第一預驅動(pre-drive)訊號Vp1及第二預驅動訊號Vp2，以及P型電晶體M11與M12之汲極分別連接於第一接腳Dp及第二接腳Dm。此外，P型電晶體M13根據控制電壓Vg控制驅動電路1035之電流。
如第2圖所示，根據本實施範例，於時間點t2，P型電晶體M11與M12之閘極保持為高電壓準位以根據開關控制訊號Sc2關閉P型電晶體M11與M12。因此，從第一接腳Dp及第二接腳Dm看進去之輸入阻抗Ri係高輸入阻抗。為保證從第一接腳Dp及第二接腳Dm看進去之輸入阻抗Ri於自時間點t2至t4之時間段係高輸入阻抗，P型電晶體M3、M5、M7、M8以及N型電晶體M4、M6、M9、M10於自時間點t2至t4之時間段根據開關控制訊號Sc2被控制為關閉，此種變形亦屬於本發明之範圍。當連接於第一接腳Dp及第二接腳Dm之所有電晶體皆被關閉時，意味著第一接腳Dp及第二接腳Dm具有浮動電壓且核心電路102之輸入阻抗Ri阻止電流流入核心電路102，當預定電壓Vp耦接於第一接腳Dp且預定電流Ip耦接於第二接腳Dm時，沒有電流經由第一接腳Dp及第二接腳Dm流入核心電路102。
請注意，儘管核心電路102被加電之後，第3圖所示之輸出級1030用於在時間點t2至t4之時間段提供從第一接腳Dp及第二接腳Dm看進去之高輸入阻抗，此並非本發明之必要條件。於另一實施範例中，核心電路102亦可未被加電，但仍於時間點t2至t4之時間段提供從第一接腳Dp及第二接腳Dm看進去之高輸入阻抗。請參考第4圖。第4圖係根據本發明之一實施範例之核心裝置402及充電控制電路404之示意圖。於本實施範例中，充電控制電路404包含充電器控制器4042、充電器偵測器4044以及開關電路4046。充電器控制器4042用於產生控制訊號Sc’。充電器偵測器4044包含電壓源4044a以根據控制訊號Sc’產生預定電壓Vp’，且包含電流源4044b以根據控制訊號Sc’產生預定電流Ip’。開關電路4046以並接方式耦接於第一接腳Dp’及第二接腳Dm’，以及開關電路4046用於根據控制訊號Sc’選擇性地將電壓源4044a耦接於第一接腳Dp’及第二接腳Dm’其中之一，且根據控制訊號Sc’選擇性地將電流源4044b耦接於第一接腳Dp’及第二接腳Dm’其中之一。簡而言之，於本實施範例中，開關電路4046用於根據控制訊號Sc’選擇性地將電壓源4044a耦接於第一接腳Dp’，以及根據控制訊號Sc’選擇性地將電流源4044b耦接於第二接腳Dm’。
此外，當核心電路402未被加電時，核心電路402被設計為自第一接腳Dp’及第二接腳Dm’看進去核心電路402具有輸入阻抗Ri’，其中輸入阻抗Ri’係高輸入阻抗以使得當電壓源4044a耦接於第一接腳Dp’時電壓源4044a產生之預定電壓Vp’可保持大體上穩定，以及當電流源4044b耦接於第二接腳Dm’時預定電流Ip’亦可保持大體上穩定。
開關電路4046包含第一開關4046a及第二開關4046b。第一開關4046a具有耦接於第一接腳Dp’之第一端、耦接於電壓源4044a且提供預定電壓Vp’之第二端、以及耦接於控制訊號Sc’之控制端。第二開關4046b具有耦接於第二接腳Dm’之第一端、耦接於電流源4044b且提供預定電流Ip’之第二端、以及耦接於控制訊號Sc’之控制端。
於本實施範例中，當核心電路402及充電控制電路404耦接於外部充電器時，充電控制電路404根據外部充電器提供之供電電壓被打開。當充電控制電路404被打開時，充電器控制器4042產生控制訊號Sc’以打開第一開關4046a及第二開關4046b。類似於第1圖所示之實施範例，當電壓源4044a耦接於第一接腳Dp’時，輸入阻抗Ri’足夠高以保持預定電壓Vp’大體上穩定，以及當電流源4044b耦接於第二接腳Dm’時，保持預定電流Ip’大體上穩定，外部充電器能夠持續充電過程以對核心電路402之電池裝置充電。
請參考第5圖。第5圖係根據本發明之一實施例之用於匯流排介面的方法500之流程圖。匯流排介面方法500旨在使得當電壓源耦接於第一接腳Dp及第二接腳Dm其中之一時，上述預定電壓Vp大體上穩定，以及當電流源耦接於第一接腳及第二接腳其中之一時，使得預定電流Ip大體上穩定。因此，上述USB裝置之實施例可視為使用匯流排介面方法500以獲得類似結果。簡而言之，匯流排介面方法500將結合上述USB裝置100進行描述。此外，假設可達到大體上相同的結果，第5圖所示之流程圖中之步驟並不需要嚴格按照所示的確定的順序且不需要連續執行；亦即，亦可插入其他的步驟。匯流排介面方法500包含：步驟502：提供具有第一接腳Dp及第二接腳Dm之核心電路102；步驟504：配置第一接腳Dp及第二接腳Dm固定耦接於核心電路102；步驟506：選擇性地提供具有預定電壓Vp之電壓源1044a至第一接腳Dp；步驟508：選擇性地提供具有預定電流Ip之電流源1044b至第二接腳Dm；步驟510：配置自第一接腳Dp及第二接腳Dm看進去核心電路102之輸入阻抗Ri以使得當電壓源1044a耦接於第一接腳Dp時預定電壓Vp大體上穩定；以及步驟512：配置所述輸入阻抗Ri以使得當電流源1044b耦接於第二接腳Dm時，預定電流Ip大體上穩定。
請參考第1圖、第2圖及第5圖。當外部充電器(external charger)116經由接腳N1、Dp、Dm及N2耦接於USB裝置100時，外部充電器116對USB裝置100之電池裝置114充電。如上所述，於自時間點t2至t4之時間段，第二控制電路1028產生開關控制訊號Sc2以配置實體層電路1026，從而使得從核心電路102看進去之輸入阻抗Ri係高輸入阻抗，因此當電壓源1044a耦接於第一接腳Dp時，預定電壓Vp可保持大體上穩定；以及當電流源1044b耦接於第二接腳Dm時，預定電流Ip可保持大體上穩定。因此，藉由使用本方法502-512，即使USB裝置處於弱/無電電池狀態下，USB裝置100之充電過程仍可符合BC 1.1規格之標準。
簡言之，本發明將充電控制電路(例如，104、404)整合進USB裝置(例如，100)以執行充電器偵測，其中連接於核心電路(例如，102、402)與第一及第二接腳(例如，Dp、Dm)之間的傳導路徑上不存在開關裝置(例如，1046、4046)，然而輸入阻抗(例如，Ri、Ri’)係足夠高以使得當電壓源(例如，1044a、4044a)耦接於第一接腳時，保持預定電壓(例如，Vp、Vp’)大體上穩定，以及當電流源(例如，1044b、4044b)耦接於第二接腳時，預定電流(例如，Ip、Ip’)大體上穩定。因此，本發明不僅可以減小USB裝置之尺寸，亦可符合BC 1.1規格之標準。
上述描述僅用於闡述本發明之目的，但並不作為本發明之限制。於不脫離本發明之精神之前提下，所屬技術領域中具有通常知識者對上述實施例進行之等效變換及修飾仍屬於本發明之範圍。本發明之權利範圍以申請專利範圍為準。
100．．．USB裝置
102、402．．．核心電路
104、404．．．充電控制電路
106．．．轉換電路
106a．．．第一電阻器
106b．．．運算放大器
108．．．第一控制電路
110．．．啟動電路
112．．．暫存器
114．．．電池裝置
116．．．外部充電器
1022．．．第一傳導路徑
1024．．．第二傳導路徑
1026．．．實體層電路
1028．．．第二控制電路
1042、4042．．．充電器控制器
4044、1044．．．充電器偵測器
1044a、4044a．．．電壓源
1044b、4044b．．．電流源
1046、4046．．．開關電路
1046a、4046a．．．第一開關
1046b、4046b．．．第二開關
1031．．．保護電路
1031a、1031b．．．保護單元
1032．．．拉高電路
1033．．．拉低電路
1034．．．負載電路
1035．．．驅動電路
1030．．．輸出級
500．．．匯流排介面方法
502、504、506、508、510、512．．．步驟
B1、B2．．．緩沖器
R1、R2、R3、R4．．．電阻器
N1、N2、Dp、Dp’、Dm、Dm’．．．接腳
M1、M2、M4、M6、M9、M10．．．N型電晶體
M3、M5、M7、M8、M11、M12、M13．．．P型電晶體
第1圖係根據本發明之一實施範例之匯流排介面裝置之示意圖。
第2圖係根據本發明之一實施範例之第1圖中之第一供電電壓、電池輸出電壓、核心電壓、充電電流、控制訊號、開關控制訊號、控制訊號及啟動準備訊號之時序示意圖。
第3圖係根據本發明之一實施範例之第1圖之轉換電路及實體層電路之輸出級之示意圖。
第4圖係根據本發明之一實施範例之核心裝置及充電控制電路之示意圖。
第5圖係根據本發明之一實施例之用於匯流排介面之方法之流程圖。
100．．．USB裝置
102．．．核心電路
104．．．充電控制電路
106．．．轉換電路
108．．．第一控制電路
110．．．啟動電路
112．．．暫存器
114．．．電池裝置
116．．．外部充電器
1022．．．第一傳導路徑
1024．．．第二傳導路徑
1026．．．實體層電路
1028．．．第二控制電路
1042．．．充電器控制器
1044．．．充電器偵測器
1044a．．．電壓源
1044b．．．電流源
1046．．．開關電路
1046a．．．第一開關
1046b．．．第二開關
N1、N2、Dp、Dm．．．接腳

Claims (29)

  1. 一種通用序列匯流排裝置，包含：一核心電路，具有一第一接腳及一第二接腳，自該第一接腳及該第二接腳看該核心電路，該核心電路具有一輸入阻抗；以及一充電控制電路，耦接於該核心電路，用於選擇性地提供一電壓源至該第一接腳及該第二接腳其中之一；其中該核心電路之該輸入阻抗配置為使得當該電壓源耦接於該第一接腳及該第二接腳其中之一時，該電壓源大體上穩定。
  2. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中該第一接腳及該第二接腳固定耦接於該核心電路。
  3. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中當該第一接腳及該第二接腳具有浮動電壓時，該核心電路之該輸入阻抗阻止一電流流入該核心電路。
  4. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中該充電控制電路更選擇性地提供一電流源至該第一接腳及該第二接腳其中之一，以及該核心電路之該輸入阻抗被配置為使得當該電流源耦接於該第一接腳及該第二接腳其中之一時，該電流源大體上穩定。
  5. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中該充電控制電路更選擇性地提供一電阻器至該第一接腳及該第二接腳其中之一。
  6. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中當該通用序列匯流排裝置係處於一無電電池狀態時，該核心電路之該輸入阻抗被配置為使得該預定電壓及該預定電流大體上穩定。
  7. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中該通用序列匯流排裝置更耦接於一外部充電器，該外部充電器用於產生一第一供電電壓，該充電控制電路被該第一供電電壓加電，以及該核心電路被一第二供電電壓加電，該第二供電電壓自該第一供電電壓獲得。
  8. 如申請專利範圍第7項所述之通用序列匯流排裝置，其中當該充電控制電路運作時，該第一供電電壓及該第二供電電壓可分別用於該充電控制電路及該核心電路。
  9. 如申請專利範圍第7項所述之通用序列匯流排裝置，其中當該充電控制電路運作時，該第一供電電壓可用於該充電控制電路以及該第二供電電壓不可用於該核心電路。
  10. 如申請專利範圍第7項所述之通用序列匯流排裝置，其中該充電控制電路包含：一充電器控制器，用於產生一控制訊號；一充電器偵測器，用於提供該電壓源；以及一開關電路，以並接方式耦接於該第一接腳及該第二接腳，該開關電路用於選擇性地將該電壓源耦接至該第一接腳及該第二接腳其中之一。
  11. 如申請專利範圍第10項所述之通用序列匯流排裝置，其中該充電控制電路產生該開關控制訊號以響應該第一供電電壓。
  12. 如申請專利範圍第11項所述之通用序列匯流排裝置，其中當該充電控制電路被該第一供電電壓加電時，該充電控制電路產生該開關控制訊號。
  13. 如申請專利範圍第10項所述之通用序列匯流排裝置，其中該核心電路產生該開關控制訊號以響應該第二供電電壓。
  14. 如申請專利範圍第13項所述之通用序列匯流排裝置，其中當該核心電路被該第二供電電壓加電時，該核心電路產生該開關控制訊號。
  15. 如申請專利範圍第7項所述之通用序列匯流排裝置，其中該核心電路包含：一第一P型電晶體，具有耦接於該第一接腳之一輸出節點；以及一第二P型電晶體，具有耦接於該第二接腳之一輸出節點；其中該第一P型電晶體之一控制節點及該第二P型電晶體之一控制節點保持為該第二供電電壓，從而產生該輸入阻抗。
  16. 如申請專利範圍第1項所述之通用序列匯流排裝置，其中該核心電路包含：一控制電路，用於接收一核心電壓且產生一控制訊號；以及一實體層電路，具有該第一接腳及該第二接腳，該實體層電路被該控制訊號配置且被該核心電壓加電。
  17. 如申請專利範圍第1項所述之通用序列匯流排裝置，更包含一啟動電路，耦接於該核心電路及該充電控制電路，該啟動電路用於產生一啟動準備訊號，該啟動準備訊號用於指示該通用序列匯流排裝置之一無電電池狀態。
  18. 如申請專利範圍第1項所述之通用序列匯流排裝置，更包含一轉換電路，用於接收一電池輸出電壓以提供一核心電壓，從而加電該核心電路。
  19. 如申請專利範圍第18項所述之通用序列匯流排裝置，更包含一控制電路，用於接收該電池輸出電壓且產生一控制訊號，以使能該轉換電路。
  20. 一種匯流排介面裝置，包含：一啟動電路，用於產生一啟動準備訊號；一第一控制電路，用於接收一電池輸出電壓且根據該啟動準備訊號產生一第一控制訊號；一轉換電路，用於接收該電池輸出電壓以根據該第一控制訊號提供一核心電壓；一第二控制電路，用於接收該核心電壓且根據該啟動準備訊號產生一第二控制訊號；一實體層電路，具有一第一接腳及一第二接腳，該實體層電路被該第二控制訊號配置且被該核心電壓加電，以及自該第一接腳及該第二接腳看該實體層電路，該實體層電路具有一輸入阻抗；以及一充電控制電路，該充電控制電路更包含：一充電器偵測器，用於產生一預定電壓；以及一開關電路，用於選擇性地將該預定電壓耦接至該第一接腳及該第二接腳其中之一；其中該實體層電路之該輸入阻抗被配置為使得當該預定電壓耦接於該第一接腳及該第二接腳其中之一時該預定電壓大體上穩定。
  21. 如申請專利範圍第20項所述之匯流排介面裝置，其中該第一接腳及該第二接腳固定耦接於該實體層電路。
  22. 如申請專利範圍第20項所述之匯流排介面裝置，其中該充電器偵測器更產生一預定電流，且該開關電路更選擇性地將該預定電流耦接於該第一接腳及該第二接腳其中之一，以及該實體層電路之該輸入阻抗被配置為使得當該預定電流耦接於該第一接腳及該第二接腳其中之一時該預定電流大體上穩定。
  23. 如申請專利範圍第20項所述之匯流排介面裝置，其中當該匯流排介面裝置處於一無電電池狀態時，該實體層電路之該輸入阻抗被配置為使得該預定電壓大體上穩定。
  24. 一種匯流排介面裝置，包含：一啟動電路，用於產生一啟動準備訊號；一轉換電路，用於接收一電池輸出電壓以提供一核心電壓；一核心電路，具有一第一接腳及一第二接腳，該核心電路用於根據該啟動準備訊號被配置且被該核心電壓加電，以及自該第一接腳及該第二接腳看該核心電路，該核心電路具有一輸入阻抗；以及一充電控制電路，該充電控制電路更包含：一充電器偵測器，用於產生一預定電壓；以及一開關電路，用於選擇性地將該預定電壓耦接至該第一接腳及該第二接腳其中之一；其中該核心電路之該輸入阻抗被配置為使得當該預定電壓耦接於該第一接腳及該第二接腳其中之一時，該預定電壓大體上穩定。
  25. 如申請專利範圍第24項所述之匯流排介面裝置，其中該第一接腳及該第二接腳固定耦接於該核心電路。
  26. 如申請專利範圍第24項所述之匯流排介面裝置，其中當該匯流排介面裝置處於一無電電池狀態時，該實體層電路之該輸入阻抗被配置為使得該預定電壓大體上穩定。
  27. 一種匯流排介面方法，包含：提供具有一第一接腳及一第二接腳之一核心電路；選擇性地提供具有一預定電壓之一電壓源至該第一接腳及該第二接腳其中之一；以及配置自該第一接腳及該第二接腳看該核心電路之一輸入阻抗，以使得當該電壓源耦接於該第一接腳及該第二接腳其中之一時，該預定電壓大體上穩定。
  28. 如申請專利範圍第27項所述之匯流排介面方法，更包含：選擇性地提供具有一預定電流之一電流源至該第一接腳及該第二接腳其中之一；以及配置該輸入阻抗以使得當該電流源耦接於該第一接腳及該第二接腳其中之一時，該預定電流大體上穩定。
  29. 如申請專利範圍第27項所述之匯流排介面方法，其中該第一接腳及該第二接腳固定耦接於該核心電路。
TW100116323A 2010-05-11 2011-05-10 通用序列匯流排裝置、匯流排介面裝置及方法 TWI424318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33333610P 2010-05-11 2010-05-11
US13/031,616 US9336170B2 (en) 2010-05-11 2011-02-22 Universal serial bus device and charging and enumeration method

Publications (2)

Publication Number Publication Date
TW201202937A TW201202937A (en) 2012-01-16
TWI424318B true TWI424318B (zh) 2014-01-21

Family

ID=44911188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116323A TWI424318B (zh) 2010-05-11 2011-05-10 通用序列匯流排裝置、匯流排介面裝置及方法

Country Status (3)

Country Link
US (2) US9336170B2 (zh)
CN (2) CN102243618B (zh)
TW (1) TWI424318B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731150B (zh) * 2016-08-26 2021-06-21 美商菲爾卻德半導體公司 埠控制器及對裝置充電之方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522228A (ja) * 2011-08-10 2014-08-28 深▲せん▼市力可普爾電子有限公司 知的認識充電方法及び知的認識充電装置、並びにコネクター
US9120132B2 (en) * 2011-11-09 2015-09-01 ZZ Ventures, LLC Pallet washing apparatus
US9142982B2 (en) * 2011-11-14 2015-09-22 Mediatek Inc. Method and apparatus for performing charging port detection control
JP6177496B2 (ja) 2012-01-25 2017-08-09 ミツミ電機株式会社 保護機能付き充電制御装置および電池パック
JP5974500B2 (ja) * 2012-01-25 2016-08-23 ミツミ電機株式会社 保護機能付き充電制御装置および電池パック
US10041982B2 (en) * 2012-08-15 2018-08-07 Texas Instruments Incorporated Switch mode power converter current sensing apparatus and method
CN102882261B (zh) * 2012-10-29 2014-11-19 成都芯源系统有限公司 充电系统、数字接口电路及其控制方法
TW201427221A (zh) * 2012-12-26 2014-07-01 Inno Tech Co Ltd 供電通知方法
US9824045B2 (en) 2014-10-23 2017-11-21 Texas Instruments Incorporated USB port controller with automatic transmit retries and receive acknowledgements
US9817458B2 (en) * 2015-05-25 2017-11-14 Active-Semi, Inc. Adaptive USB port controller
US9740261B2 (en) * 2015-08-31 2017-08-22 Texas Instruments Incorporated USB power delivery dead-battery control
CN106528472A (zh) * 2015-09-10 2017-03-22 深圳市中兴微电子技术有限公司 一种通用串行总线高效利用方法、通用串行总线设备
CN113031740A (zh) * 2015-11-13 2021-06-25 德州仪器公司 具有供电合约协商能力的端口控制器
CN105677420B (zh) * 2016-01-08 2020-01-31 深圳前海达闼云端智能科技有限公司 一种接口管脚配置的方法及装置
US10317867B2 (en) * 2016-02-26 2019-06-11 Braeburn Systems Llc Thermostat update and copy methods and systems
WO2017158413A1 (en) * 2016-03-18 2017-09-21 Battery-Biz Inc. Power supply system
TWI608356B (zh) * 2016-07-20 2017-12-11 聯陽半導體股份有限公司 週邊介面晶片及其資料傳送方法
CN106374582A (zh) * 2016-10-27 2017-02-01 努比亚技术有限公司 一种充电方法及装置
TWI618356B (zh) 2017-03-22 2018-03-11 台達電子工業股份有限公司 上電控制電路及應用其之行動電源裝置
US11451067B2 (en) * 2017-12-19 2022-09-20 Intel Corporation Method, apparatus and system to enhance a device policy manager to manage devices based on battery condition
US11009930B2 (en) * 2018-04-26 2021-05-18 Microchip Technology Incorporated Automatic USB host detection and port configuration
WO2020101657A1 (en) * 2018-11-13 2020-05-22 Hewlett-Packard Development Company, L.P. Power source determination based on power contracts
CN111446693A (zh) * 2019-01-17 2020-07-24 鸿富锦精密电子(郑州)有限公司 保护电路及应用所述保护电路的usb传输装置
CN112436577B (zh) * 2021-01-27 2021-04-23 展讯通信（上海）有限公司 可充电设备、充电器及充电系统
CN116742761B (zh) * 2023-08-10 2023-11-17 北京小米移动软件有限公司 充电方法、装置、电子设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200740005A (en) * 2006-02-16 2007-10-16 Summit Microelectronics Inc Switching battery charging systems and methods
US20100060233A1 (en) * 2008-09-08 2010-03-11 Nien-Hui Kung Charger with USB detection
US20100201308A1 (en) * 2006-06-29 2010-08-12 Nokia Corporation Device and method for battery charging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324339B1 (en) * 1999-11-29 2001-11-27 Eveready Battery Company, Inc. Battery pack including input and output waveform modification capability
CA2374342C (en) * 2001-03-01 2005-12-20 Research In Motion Limited System and method for powering and charging a mobile communication device
ATE441249T1 (de) * 2004-01-15 2009-09-15 Nxp Bv Pullup-schaltung
US7581119B2 (en) * 2004-07-18 2009-08-25 Apple Inc. Method and system for discovering a power source on a peripheral bus
US7631111B2 (en) * 2006-08-17 2009-12-08 Standard Microsystems Corporation System method for rapidly charging USB device's battery wherein USB device requests charging the battery at a higher power level
CN101663634B (zh) * 2007-03-29 2012-05-23 诺基亚公司 Usb设备的连接
US8028178B2 (en) * 2008-09-09 2011-09-27 Freescale Semiconductor, Inc. System and method for providing external power on a universal serial bus
KR101579146B1 (ko) * 2009-02-27 2015-12-21 페어차일드 세미컨덕터 코포레이션 주변 장치 호스트 충전
US8085008B2 (en) * 2009-05-04 2011-12-27 Texas Instruments Incorporated System for accounting for switch impendances
US8639954B2 (en) * 2010-12-20 2014-01-28 Motorola Mobility Llc Portable electronic device and method for recovering power to a rechargeable battery used therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200740005A (en) * 2006-02-16 2007-10-16 Summit Microelectronics Inc Switching battery charging systems and methods
US20100201308A1 (en) * 2006-06-29 2010-08-12 Nokia Corporation Device and method for battery charging
US20100060233A1 (en) * 2008-09-08 2010-03-11 Nien-Hui Kung Charger with USB detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731150B (zh) * 2016-08-26 2021-06-21 美商菲爾卻德半導體公司 埠控制器及對裝置充電之方法

Also Published As

Publication number Publication date
TW201202937A (en) 2012-01-16
US9336170B2 (en) 2016-05-10
CN102243618A (zh) 2011-11-16
CN103984658B (zh) 2017-11-10
CN102243618B (zh) 2014-06-25
US20110279095A1 (en) 2011-11-17
CN103984658A (zh) 2014-08-13
US20160233710A1 (en) 2016-08-11
US9525294B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
TWI424318B (zh) 通用序列匯流排裝置、匯流排介面裝置及方法
US8237414B1 (en) Multi-mode charger device
TWI506936B (zh) 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統
JP5354397B2 (ja) 静電放電から供給ノードを保護する装置、およびシステム
KR20110123218A (ko) Ｈｄｍｉ 케이블 연결 장치 및 방법
TWI413893B (zh) 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統
US20110115533A1 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
TWI453726B (zh) 驅動電路級及其驅動方法
TW201328111A (zh) 充電控制電路
WO2018077022A1 (en) Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus
US8823445B2 (en) Systems and methods for controlling power in semiconductor circuits
JP6297758B1 (ja) 自己検出型逆電流保護スイッチ
US7741870B2 (en) Multi-function input terminal
JP2005323195A (ja) レベルシフト回路
CN110941305B (zh) 恒流电路
US6563353B2 (en) Circuit to eliminate bus contention at chip power up
US9191008B2 (en) Dual use delay capacitor
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
TWI809868B (zh) 電力提供電路及其電力提供方法
CN103093813B (zh) 半导体器件
CN110661517B (zh) 一种开机启动电路及其终端
TWI634407B (zh) 上電控制電路及控制電路
JP2007049671A (ja) 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法
TW202345502A (zh) 電壓產生器及其電壓產生方法
KR100609994B1 (ko) 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로