TWI408926B - 用於無參考時鐘與資料回復應用的相位／頻率檢測器及電荷泵架構 - Google Patents

用於無參考時鐘與資料回復應用的相位／頻率檢測器及電荷泵架構 Download PDF

Info

Publication number
TWI408926B
TWI408926B TW097134658A TW97134658A TWI408926B TW I408926 B TWI408926 B TW I408926B TW 097134658 A TW097134658 A TW 097134658A TW 97134658 A TW97134658 A TW 97134658A TW I408926 B TWI408926 B TW I408926B
Authority
TW
Taiwan
Prior art keywords
phase
clock
signal
charge pump
frequency
Prior art date
Application number
TW097134658A
Other languages
English (en)
Other versions
TW200924448A (en
Inventor
Yu Li Hsueh
Miaobin Gao
Chien Chang Liu
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200924448A publication Critical patent/TW200924448A/zh
Application granted granted Critical
Publication of TWI408926B publication Critical patent/TWI408926B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Description

用於無參考時鐘與資料回復應用的相位/頻率檢測器及電荷泵架構 發明領域
本發明的實施例可有關於邏輯電路，且較特別地，本發明的實施例可有關於時鐘與資料回復電路。
 發明背景
在許多電子系統中，資料可在沒有任何時序參考的情況下被傳送或擷取。例如，在光學通訊中，一資料流可在沒有任何隨同時鐘信號的情況下流過一光纖。然後，接收裝置可被要求同步處理此資料。因此，在該接收器必須利用時鐘與資料回復(CDR)電路從該資料回復該時鐘或時序資訊。隨著電及光鏈接能力的快速成長，CDR電路可能需要操作在諸如每秒幾百億位元之高速率。
而且，時鐘與資料回復(CDR)電路對於現代收發器系統減小抖動及提高信號品質是重要的。鎖相迴路(PLL)為基的CDR被廣泛用在連續模式之CDR電路的單石實施中。由於PLL的狹小的頻率獲取範圍，大部分CDR實施需要外部參考時鐘源。然而，當這樣一參考時鐘源不容易得到時，例如在重定時器(retimer)應用中，無參考CDR電路可能是必要的，該無參考CDR電路可以僅根據進入的資料流來執行頻率獲取及相位鎖定。
用以實現無參考CDR的多個不同的方法已經被提出，包括專用鎖頻及鎖相迴路、一條件閉合迴路、轉動頻率檢 測器、半速率相頻檢測器(PFD)與V/I轉換器、及基於轉態計數機制的FD。
依據本發明之一實施例，係特地提出一種時鐘與資料回復電路，其包含：用以接收一資料信號及一時鐘信號作為輸入的一相位檢測器，該相位檢測器驅動一相位檢測器電荷泵；用以接收出自該相位檢測器的中間信號作為輸入的一頻率檢測器，該頻率檢測器驅動一頻率檢測器電荷泵；用以組合該頻率檢測器電荷泵及該相位檢測器電荷泵的輸出的一組合器；用以接收該組合器的輸出的一環路濾波器；及由該環路濾波器驅動以輸出連接到該相位檢測器的時鐘信號的一壓控振盪器。
圖式簡單說明
當結合附圖閲讀時，從下面對配置及示範實施例的詳細描述及申請專利範圍(所有這些形成本發明的揭露的一部分)中，對本發明的前述及一較佳的理解可變得更清楚。雖然該前述及下面所寫的及所說明的揭露集中於揭露本發明的配置及示範實施例，但是應該被清楚地理解，其僅以說明及舉例的方式，且本發明不被限制於此。
第1圖是根據本發明的一實施例的一無參考CDR的一方塊圖；第2A圖是在時域中資料流上的取樣點的一時序圖；第2B圖是在相域中第2A圖中所顯示的該等相同的取樣點的一相量圖； 第3A及3B圖是說明當時鐘分別快於該資料及慢於該資料時一習知的FD電荷泵的資料轉態邊緣旋轉的相量圖；第4A圖是包含一正反(bang－bang)型亞歷山大(Alexander)PD之該PFD的一實施例的一方塊圖；第4B圖是包含一線性型三波哈吉(Hogge)PD之該PFD的另一實施例的一方塊圖；第4C圖是根據一實施例的一相區識別電路(PRIC)的一方塊圖；第5A圖是根據一實施例的一PD電荷泵的一電路圖；第5B圖是根據一實施例利用電流鏡的一FD電荷泵的一電路圖；第5C圖是根據另一實施例利用一餓流技術的一FD電荷泵的一電路圖；第6圖是說明當被鎖相時在隨機抖動存在的情況下FD回應的一相量圖；第7A圖是在一正反CDR迴路的頻率及相位鎖定處理期間的VCO控制的一電腦模擬的一圖式；及第7B圖是在使用一測試晶片量測Vcntrl ＋及Vcntrl －的一正反CDR迴路的頻率及相位鎖定處理期間的VCO控制的一圖式。
 較佳實施例之詳細說明
在下面的詳細描述中，相同的參考數字及符號在不同圖的圖式中可被用以標示相同的、相對應的或相似的元 件。為了說明及討論簡便，眾所周知連接到積體電路(IC)及其它元件的電源/接地可不被顯示在該等圖式中。在為了描述本發明的示範實施例而提出特定細節的地方，該領域中具有通常知識者應該能清楚瞭解，本發明在沒有這些特定細節的情況下也可被實施。
現在參見第1圖，顯示的是一時鐘與資料回復(CDR)電路100。該CDR電路100包括一相位/頻率檢測器(PFD)101，該相位/頻率檢測器(PFD)101包含接收一資料信號103的一自對準相位檢測器(PD)102。該PD 102驅動一PD電荷泵104，且一頻率檢測器(FD)106驅動一FD電荷泵108。該兩個電荷泵104及108的輸出依電流形式在組合器110被組合以驅動一環路濾波器112。可以是一同相及正交VCO(I/Q VCO)的一壓控振盪器(VCO)114為該PD 102提供同相及正交時鐘116，該壓控振盪器(VCO)114的振盪頻率由該環路濾波器112的穩定輸出電壓控制。從該PD 102到該VCO 114的虛線116說明一正反(bang－bang)VCO 114的可取捨實施。
該所提出的PFD結構101可併入包括該哈吉(Hogge)PD及該亞歷山大(Alexander)PD的多個一般線性型或正反(bang－bang)型PD結構101。該FD 106可以是處理出自該PD 102的中間信號的一旋轉FD。當時鐘頻率偏離資料速率時，該FD 106及它的相關聯電荷泵108將該VCO 114頻率拉向該資料速率。當該頻率被鎖定時，該FD電荷泵108保持無動作以便不干擾該鎖相處理。
第2A圖顯示用以說明該PFD 101工作原理的一時序 圖，其中，信號A、B、C、D及E表示資料流103上的取樣點。當被鎖相時，信號A及B與資料位元的中心對準，而信號C與轉態邊緣(transition edge)對準。信號B、C、D及E將一時鐘週期劃分成四個相區：P1、P2、P3及P4。藉由檢測該資料轉態邊緣落入的相區，該PFD可判定該頻率是否被鎖定且相對應地做出反應。
一相域表示法被顯示在第2B圖中。在該相平面上，一2π角對應於一完整時鐘週期。鎖相點及取樣點B、C、D及E被標示在該相平面上。該資料轉態邊緣與該時鐘相位之間的相對相位可由該相平面上的一相量表示。對於用以鎖相的一PD 102而言，它檢測該相量是否落在左平面或右平面，且分別產生用以驅動該VCO 114頻率升高或降低的信號。然而，如果該時鐘運行在不同於該資料速率的一頻率上，則該相量在該相平面上以等於拍頻的速率旋轉。
如第3A及3B圖中所說明，一習知的PLL不能鎖定相位或頻率，因為由於該相量旋轉，該PD輸出被平均。檢測且對該相量旋轉適當地做出反應是本發明的實施例實現頻率檢測的一種方式。
第1圖中的該所提出的PFD結構101包括一PD 102，該PD 102可包含如第4A圖中所顯示的用於正反相位檢測的一習知的亞歷山大PD或如第4B圖中所顯示的用於線性相位檢測的一個三波(tri－wave)哈吉PD。
第4A圖顯示如第1圖所顯示之包含一亞歷山大PD 102及一頻率檢測器106的該PFD 101的一範例。四個D正反器 (DFF)被顯示為400、402、404及406，每一個接收該資料信號作為輸入。一第一DFF對400及402由出自該I/Q VCO 114(第1圖)的同相時鐘信號CLKI 計時，及一第二DFF對404及406由出自該I/Q VCO 114的正交時鐘信號CLKQ 計時。
在該PD 102中，CLKI 及CLKQ 對DATA(資料)進行取樣以產生信號B、C、D及E。信號B及C分別被輸入DFF 408及410，且由時鐘信號CLKI 計時。DFF 408輸出信號A，及DFF 410輸出信號T，這裏，T指示該“轉態”。一非或閘412對信號B及T求值，且輸出一DOWN(降低)信號。同樣地，非或閘414對信號A及T求值，且輸出一UP(升高)信號。然後，中間信號B、C、D及E被該FD 106處理以識別該相區以及該時鐘116與該資料103之間的相對速率。
該FD 106包含兩個相區識別電路(PRIC)420及422，及一低速DFF 424。PRIC 420接收信號B及C，且輸出一時序信號TIMING(時序)(P2/P3)。PRIC 422接收信號D及E，且輸出一UNLOCKED(未鎖定)(P1/P2)信號。DFF 424接收這兩個信號，且輸出一SPEED(速率)信號。
第4C圖顯示關於PRIC 420及422的一示範電路。每一PRIC包含兩個DFF 430及432，及一多工器434。該第一DFF430的輸入可以是一樣本信號(即信號B、C、D或E)及一觸發，該觸發可以是信號B、C、D或E。藉由在一較新的信號的轉態邊緣上對一較舊信號進行取樣，該PRIC 420及422識別該瞬時相量落入的該相區(P2/P3或P1/P2)。作為一操作範例，考慮第4A圖中具有信號D及E的位於下面的PRIC 422。 如果信號E經歷一轉態，且信號D的並行(concurrent)值不同於信號E，則該轉態邊緣一定發生在信號D及E被產生的時間之間。在信號E的一下降轉態上獲取信號D的該值，指示該相量是否落入P3/P4區。在信號E的一上升轉態上獲取信號D的反向值也提供相同的資訊。
因此，該PRIC 422包含由相反的信號觸發的非反相D閂鎖器430及反相D閂鎖器432，以在上升及下降邊緣上識別該相區。該多工器434總是選擇處於保持模式的D閂鎖器來輸出。在該FD 106中，位於上方的PRIC 420產生指示該相量是否落入P2/P3區的TIMING信號。這指示該瞬時資料相位是否領先或落後於該時鐘相位。下面的PRIC 422產生指示該相量是否落入P1/P2區的該UNLOCKED信號。一旦該相量進入P1或P2，該迴路未被鎖相。利用該UNLOCKED信號對該TIMING信號取樣，辨別該資料轉態邊緣是否橫越該P3－P2或P4－P1邊界，產生該SPEED信號。該所產生的TIMING、UNLOCKED及SPEED信號驅動該FD電荷泵(出自第1圖的108)執行頻率鎖定。
第4B圖顯示如第1圖中所顯示之包含一個三波哈吉PD 102及一頻率檢測器106的該PFD 101的一另一範例。與第4A圖相似，四個D正反器(DFF)被顯示為400、402、404及406，每一個接收該資料信號作為輸入。一第一DFF對400及402由出自該I/Q VCO 114(第1圖)的同相時鐘信號CLKI 計時，及一第二DFF對404及406由出自該I/Q VCO 114(第1圖)的正交時鐘信號CLKQ 計時。
在該PD 102中，CLKI 及CLKQ 對DATA進行取樣以產生信號B、C、D及E。出自DFF 400的信號B被輸入至閂鎖器450中。閂鎖器450的輸出被輸入至閂鎖器452中，且閂鎖器452的輸出被輸入至454中。閂鎖器450、452及454由時鐘信號CLKI 計時。一第一互斥或閘460對信號B及該DATA信號求值且輸出信號x1。互斥或閘462對信號B與閂鎖器450的該輸出求值且輸出信號x2。互斥或閘464對閂鎖器450及452的該等輸出求值且輸出信號x3，且互斥或閘466對閂鎖器452及454的該等輸出求值以輸出信號x4。
該三波哈吉PD產生四個輸出信號x1－x4，兩個用於UP且兩個用於DOWN，與第4A圖中的UP及DOWN相似。該進入資料流的每一轉態邊緣連續地導出x1－x4信號。當資料與時鐘之間存在相位偏移時，這些信號導致對該環路濾波器112的一淨充電或放電。在穩態操作中，當被鎖相時，它們的脈寬都相等，且因此互相抵消，表面上灌注零淨電荷進入一環路濾波電容器。
第5A圖顯示第1圖的該PD電荷泵108。該PD電荷泵108包含在輸出節點處疊接的(cascode)PMOS以擴展輸出電壓範圍，且低阻抗節點X及Y允許該FD電荷泵108接入或連接。第5A圖中的該疊接PMOS 500、502及電流源508、509、510、513有效地作為第1圖中的該電流加法器110。節點X及Y是到該電流加法器的輸入節點。所以，FD電荷泵及PD電荷泵在這些節點處被連接。
該PD電荷泵108基於一習知的差動電荷泵。當“UP”為 高且“DOWN”為低時，差動對504、505從節點X汲取一ICP－PD 的電流，且差動對506、507也從節點X汲取一ICP－PD 的電流。由於追蹤輸出電壓且設定它們的共模電壓至一預先定義的電壓位準的共模回授(CMFB)電路514，從節點X汲取的2×ICP－PD 電流導致節點處的電壓減小及節點OUT(輸出)處的電壓增加。相反，當“UP”為低且“DOWN”為高時，它從節點Y汲取2×ICP－PD 的一電流，由於CMFB，導致節點OUT處的電壓減小及節點處的電壓增加。當“UP”及“DOWN”都為低時，或兩者都為高時，它從節點X及Y汲取等量的電流，使該等輸出電壓不改變。
第5B及5C圖顯示第1圖的三態FD電荷泵104的兩個所提出的實現。
現在參見第5B圖，該三態FD電荷泵104的一第一實施例包含用以遞送2×ICP－FD 的一尾(tail)電流的一差動對520、522及電流鏡531、537及532、538。當SPEED為高時，電晶體537被驅動汲入2×ICP－FD 的一電流，而電晶體538汲入零電流。該等級聯(cascade)的差動對524、526及533、534執行邏輯及(AND)運算以選擇該相區P1，藉此該電荷泵只在該相量落入P1內時才從該X節點汲取2×ICP－FD 的一電流。相反，當SPEED為低時，電晶體537被驅動汲入零電流，而電晶體538汲入2×ICP－FD 的一電流。該等級聯的差動對528、530及535、536執行邏輯AND運算以選擇該相區P2，藉此該電荷泵只在該相量落入P2內時才從該Y節點汲取2×ICP－FD 的一電流。
現在參見第5C圖，該三態FD電荷泵104的一第二實施例包含用以汲取2×ICP－FD 的一電流以使尾電流源572或574匱乏的一差動對552、554。當SPEED為高時，它汲取2×ICP－FD 的一電流以使尾電流源574匱乏，而沒有從尾電流源572汲取電流。該等差動對556、558及560、562執行邏輯AND運算以選擇該相區P1，藉此該電荷泵只在該相量落入P1內時才從該X節點汲取2×ICP－FD 的一電流。相反，當SPEED為低時，使尾電流源572匱乏。該等級聯的差動對564、566及568、570執行邏輯AND運算以選擇該相區P2，藉此該電荷泵只在該相量落入P2內時才從該Y節點汲取2×ICP－FD 的一電流。
第5B圖或第5C圖的FD電荷泵可在該CDR迴路中被採用。該等FD電荷泵108只在P1或P2(如第3A及3B圖中的灰色區所顯示)內有條件地有效。特別地，它對UNLOCKED及TIMING信號執行邏輯AND運算以找到單一相區P1及P2，且利用該SPEED信號來選擇電流汲取路徑。第5B圖中的該電路使用電流鏡來選擇該電流汲取路徑，而第5C中的該電路利用餓流技術來執行相同的功能。
該FD電荷泵108只在該相量落入第3A及3B圖中的灰色區域中時才汲取電流。這保證該FD電荷泵108在該迴路被鎖相時保持無動作，因為當被鎖相時，該相量落入P3/P4區域內。值得注意的是，該等邏輯AND運算還可以在該FD中被實現，即代替TIMING及UNLOCKED信號，該FD 106可產生與單一相區P1及P2相對應的信號來驅動該FD電荷泵 108。然而，利用該電荷泵來執行該等邏輯AND運算不消耗額外的功率，且這允許該FD 106操作在相對較慢的速率以進一步減小功率消耗。在該FD電荷泵108中，將該等UNLOCKED信號設置在該等上方的差動對上，及將該等TIMING信號設置在該等下方的對上，使鎖相條件下從該FD 106到該電荷泵輸出的寄生耦接最小化。在頻率鎖定期間，該FD電荷泵108在該相量落入該等已指出的相區內時繼續保持有效，產生大的FD 106增益。這有助於實現快速頻率鎖定，且保證在頻率獲取處理期間的FD路徑支配。
在存在隨機抖動的情況下，該FD路徑在該進入資料與該回復時鐘之間的該相對相位不超過±0.5UI時保持無動作，如第6圖中所說明。這是因為，只有當該相量橫越該P1－P2邊界時，該FD電荷泵108才被啟動。它維持由一PLL為基CDR電路中的該習知的PD 102可達到的最大抖動容限。該所提出的PFD 101可能需要超過習知的PD的額外功率以實現頻率獲取。然而，大部分額外的功率消耗是由於該所提出的PD 102的該等額外的DFF。因為該FD 106的輸出信號相對於該資料率運行在相對低的速率上，所以該FD 106的功率消耗低於該PD 102。與習知的設計相比較，該所提出的設計實現了有效的頻率獲取能力及適度的功率消耗。
第7A圖呈現在頻率及相位鎖定處理期間對該CDR迴路行為的模擬結果。初始時鐘頻率低於該資料速率。該VCO控制電壓在該頻率鎖定處理期間展示一類似階梯的曲線， 在該曲線中，陡升邊緣對應於該FD電荷泵108在P1內的動作。漸漸地，相鄰P1持續時間之間的週期變得越來越長，表示出在該相平面上越來越慢的相量旋轉。最後，當頻率偏差變得足夠小時，該FD電荷泵108保持無動作，且該迴路以與一習知的PLL完全相同的方式執行相位鎖定。
第7B圖顯示與該行為－模型模擬一致的量測結果。在頻率/相位鎖定期間，上方及下方的曲線分別對應於電荷泵輸出電壓OUT及。第7A圖中的該行為模型模擬顯示了為OUT與之差的該差動輸出電壓。該量測結果清楚地說明了以對應於該相平面上的一順時針相量旋轉的P1－P4－P3－P2的順序的相區截線。為了驅動該VCO 114加速，該PFD 101及該FD電荷泵108在P1期間遞送額外的電流脈衝。如果沒有所提出的PFD 101及FD電荷泵108，則當頻率偏移大時，在P1－P4－P3－P2期間該PD電荷泵104的淨效應將是零，導致在習知的PLL為基CDR電路中頻率鎖定失敗。該等曲線上的該等陡升/降邊緣說明該PFD 101及FD電荷泵108的行為。
與習知的設計相比較，本發明是一相對簡單且有效的方法。它使用一自對準相位檢測器(PD)，避免迴路調換，消耗小的額外功率及用於頻率擷取的晶粒面積，且維持由它的PLL對應電路可達到的最大抖動容限。
本發明所說明的實施例的以上描述(包括在摘要中所描述的)並不意欲是詳盡無遺的，或限制本發明於所揭露的確切形式。雖然本發明的特定實施例及範例在此以說明目 的被描述，但是在本發明的範圍內，各種等效的修改是可能的，如該相關領域中具有通常知識者將所認識。
對本發明的這些修改可根據以上詳細描述被做出。下面申請專利範圍中所用的術語不應該被理解為將本發明限制於該專利說明書及該等申請專利範圍中所揭露的特定實施例。而且，本發明的範圍係完全由下面的申請專利範圍來決定，且這些申請專利範圍是依據已建立之專利範圍解讀的理論來被解讀。
100‧‧‧時鐘與資料回復(CDR)電路
101‧‧‧相位/頻率檢測器(PFD)/PFD結構
102‧‧‧相位檢測器(PD)/亞歷山大PD/三波哈吉PD
103‧‧‧資料信號/資料流/資料
104‧‧‧PD電荷泵/三態PD電荷泵
106‧‧‧頻率檢測器(FD)
108‧‧‧FD電荷泵
110‧‧‧組合器/電流加法器
112‧‧‧環路濾波器
114‧‧‧壓控振盪器(VCO)/正反VCO/I/Q VCO
116‧‧‧同相及正交時鐘
400－410‧‧‧D正反器(DFF)
412－414‧‧‧非或閘
420－422‧‧‧相區識別電路(PRIC)
424‧‧‧DFF
430‧‧‧第一DFF/非反相D閂鎖器
432‧‧‧DFF/反相D閂鎖器
434‧‧‧多工器
450－454‧‧‧閂鎖器
460‧‧‧第一互斥或閘
462－466‧‧‧互斥或閘
500－502‧‧‧疊接PMOS
504、505－506、507、520、 522－528、530、533、534－535、536、550、552－568、570‧‧‧差動對
508－513‧‧‧電流源
514‧‧‧共模回授(CMFB)電路
531－532‧‧‧電流鏡
537－538‧‧‧電流鏡/電晶體
572－574‧‧‧尾電流源
第1圖是根據本發明的一實施例的一無參考CDR的一方塊圖；第2A圖是在時域中資料流上的取樣點的一時序圖；第2B圖是在相域中第2A圖中所顯示的該等相同的取樣點的一相量圖；第3A及3B圖是說明當時鐘分別快於該資料及慢於該資料時一習知的FD電荷泵的資料轉態邊緣旋轉的相量圖；第4A圖是包含一正反(bang－bang)型亞歷山大(Alexander)PD之該PFD的一實施例的一方塊圖；第4B圖是包含一線性型三波哈吉(Hogge)PD之該PFD的另一實施例的一方塊圖；第4C圖是根據一實施例的一相區識別電路(PRIC)的一方塊圖；第5A圖是根據一實施例的一PD電荷泵的一電路圖；第5B圖是根據一實施例利用電流鏡的一FD電荷泵的 一電路圖；第5C圖是根據另一實施例利用一餓流技術的一FD電荷泵的一電路圖；第6圖是說明當被鎖相時在隨機抖動存在的情況下FD回應的一相量圖；第7A圖是在一正反CDR迴路的頻率及相位鎖定處理期間的VCO控制的一電腦模擬的一圖式；及第7B圖是在使用一測試晶片量測Vcntrl ＋及Vcntrl －的一正反CDR迴路的頻率及相位鎖定處理期間的VCO控制的一圖式。

Claims (20)

  1. 一種時鐘與資料回復電路，其包含：一相位檢測器，用以接收一資料信號及一時鐘信號作為輸入，該相位檢測器驅動一相位檢測器電荷泵；一頻率檢測器，用以接收出自該相位檢測器的多個中間信號作為輸入，該頻率檢測器驅動一頻率檢測器電荷泵；一組合器，用以組合該頻率檢測器電荷泵的輸出及該相位檢測器電荷泵的輸出；一環路濾波器，用以接收該組合器的輸出；及一壓控振盪器，由該環路濾波器驅動以輸出連接到該相位檢測器的時鐘信號。
  2. 如申請專利範圍第1項所述之時鐘與資料回復電路，其中，出自該相位檢測器的該等中間信號包含將一時鐘週期劃分成四個相區P1、P2、P3及P4之該資料信號上的取樣點，且該相位檢測器判定有一資料邊緣轉態落入的一相區來判定頻率是否被鎖定，且產生一UP信號及一DOWN信號來驅動該相位檢測電荷泵。
  3. 如申請專利範圍第2項所述之時鐘與資料回復電路，其中，該相位檢測器包含一正反型亞歷山大相位檢測器。
  4. 如申請專利範圍第2項所述之時鐘與資料回復電路，其中，該相位檢測器包含一個三波哈吉相位檢測器。
  5. 如申請專利範圍第2項所述之時鐘與資料回復電路，其中，該頻率檢測器包含用以識別一資料邊緣轉態發生時 所在之一相區的一對相區識別電路(PRIC)。
  6. 如申請專利範圍第2項所述之時鐘與資料回復電路，其中，該相位檢測器電荷泵包含用以計算電荷泵電流的總和且擴展輸出電壓範圍並在輸出節點處疊接的PMOS。
  7. 如申請專利範圍第2項所述之時鐘與資料回復電路，其中，該頻率檢測電荷泵包含一個三態電荷泵。
  8. 如申請專利範圍第7項所述之時鐘與資料回復電路，其中，該頻率檢測電荷泵僅在相區P1或P2中有條件地作動。
  9. 如申請專利範圍第1項所述之時鐘與資料回復電路，其中，該壓控振盪器輸出一同相時鐘信號CLKI 及一正交時鐘信號CLKQ 。
  10. 一種用以判定時鐘頻率是否被鎖相之方法，其包含以下步驟：在多個取樣點處對一資料信號取樣以將一時鐘週期劃分成四個相區P1、P2、P3及P4；在有一個2π角對應於一個時鐘週期的一相平面上表示該時鐘週期，該相平面被分成代表各該相區P1、P2、P3及P4的四個象限；藉由該相平面上的一相量，表示一資料信號轉態邊緣與一時鐘相位之間的一相對相位；及檢測該相量落入的一相區來判定時鐘頻率是否被鎖相。
  11. 如申請專利範圍第10項所述之方法，其進一步包含以下 步驟：判定該相量是否落在該相平面的左邊或該相平面的右邊；及分別產生一UP信號及一DOWN信號來調整該時鐘。
  12. 如申請專利範圍第11項所述之方法，其進一步包含以下步驟：在該時鐘頻率不同於該資料信號時，在該相平面上以等於一拍頻的一速率旋轉該相量。
  13. 如申請專利範圍第12項所述之方法，其進一步包含以下步驟：使用該UP信號及該DOWN信號驅動一壓控振盪器(VCO)。
  14. 一種包括時鐘與資料回復電路的光學通訊系統，其包含：一相位檢測器，用以接收一資料信號及一時鐘信號作為輸入，該相位檢測器在多個取樣點處對該資料信號取樣以將一時鐘週期劃分成四個相區P1、P2、P3及P4，該相位檢測器進一步判定一資料轉態邊緣發生在哪一個相區中，以產生一UP或DOWN信號來調整時鐘信號相位；一頻率檢測器，用以在該資料轉態邊緣橫越一P2/P3邊界時產生一TIMING信號，且在該資料轉態邊緣橫越一P1/P2邊界時產生一UNLOCKED信號，該頻率檢測器進一步包含接收該TIMING信號作為一輸入且由該 UNLOCKED信號閂鎖住以產生一SPEED信號的一閂鎖器，該TIMING信號、該UNLOCKED信號及該SPEED信號被用以調整時鐘信號頻率。
  15. 如申請專利範圍第14項所述之光學通訊系統，其進一步包含：由該UP信號及該DOWN信號驅動的一相位檢測器電荷泵。
  16. 如申請專利範圍第15項所述之光學通訊系統，其進一步包含：由該TIMING信號、該UNLOCKED信號及該SPEED信號驅動的一頻率檢測器電荷泵。
  17. 如申請專利範圍第16項所述之光學通訊系統，其進一步包含：用以組合該相位檢測器電荷泵的一輸出及該頻率檢測器電荷泵的一輸出的一組合器；及接收該組合器的一輸出以輸出該時鐘信號的一壓控振盪器(VCO)。
  18. 如申請專利範圍第17項所述之光學通訊系統，其中，該相位檢測器包含一正反型亞歷山大相位檢測器。
  19. 如申請專利範圍第17項所述之光學通訊系統，其中，該相位檢測器包含一個三波哈吉相位檢測器。
  20. 如申請專利範圍第17項所述之光學通訊系統，其中該頻率檢測電荷泵在該資料轉態邊緣落入相區P1或P2時有條件地作動。
TW097134658A 2007-09-14 2008-09-10 用於無參考時鐘與資料回復應用的相位／頻率檢測器及電荷泵架構 TWI408926B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/855,857 US7692501B2 (en) 2007-09-14 2007-09-14 Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications

Publications (2)

Publication Number Publication Date
TW200924448A TW200924448A (en) 2009-06-01
TWI408926B true TWI408926B (zh) 2013-09-11

Family

ID=40454441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097134658A TWI408926B (zh) 2007-09-14 2008-09-10 用於無參考時鐘與資料回復應用的相位／頻率檢測器及電荷泵架構

Country Status (6)

Country Link
US (1) US7692501B2 (zh)
CN (1) CN101515802B (zh)
DE (1) DE112008002478T5 (zh)
GB (1) GB2466145B (zh)
TW (1) TWI408926B (zh)
WO (1) WO2009038980A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11575498B2 (en) 2021-06-22 2023-02-07 Himax Technologies Limited Clock and data recovery circuits

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764759B2 (en) * 2006-06-13 2010-07-27 Gennum Corporation Linear sample and hold phase detector for clocking circuits
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
US20100135666A1 (en) * 2008-11-28 2010-06-03 Electronics And Telecommunications Research Institute Clock phase aligning apparatus for burst-mode data
EP2252003A1 (en) * 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector
CN102460973A (zh) * 2009-06-10 2012-05-16 松下电器产业株式会社 数字pll电路、半导体集成电路、显示装置
US20120126854A1 (en) * 2009-08-04 2012-05-24 Nec Corporation Frequency regeneration circuit and frequency regeneration method
TWI415394B (zh) * 2010-04-13 2013-11-11 Elite Semiconductor Esmt 鎖相迴路電路及其操作方法
US8497708B2 (en) * 2011-05-06 2013-07-30 National Semiconductor Corporation Fractional-rate phase frequency detector
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
TWI456905B (zh) * 2011-11-03 2014-10-11 Ncku Res & Dev Foundation 時脈與資料回復架構及其相位檢測器
US8724764B2 (en) * 2012-05-30 2014-05-13 Xilinx, Inc. Distortion tolerant clock and data recovery
EP2675070B1 (en) * 2012-06-11 2017-08-16 Ampleon Netherlands B.V. Transmitter reducing frequency pulling
CN104300966A (zh) * 2013-07-16 2015-01-21 智微科技股份有限公司 能校正自身频率的芯片上振荡方法以及芯片上振荡装置
US9520889B2 (en) * 2015-01-20 2016-12-13 Broadcom Corporation Apparatus and method for combining multiple charge pumps in phase locked loops
US9306730B1 (en) * 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
CN106330180B (zh) * 2016-08-18 2019-09-20 硅谷数模半导体（北京）有限公司 数据时钟恢复电路
US10164649B2 (en) 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
US10097190B2 (en) * 2016-12-19 2018-10-09 Futurewei Technologies, Inc. Wide capture range reference-less frequency detector
US10361706B2 (en) 2017-12-12 2019-07-23 Synopsys, Inc. Clock and data recovery (CDR) circuit
CN108768324B (zh) * 2017-12-28 2022-01-11 北京时代民芯科技有限公司 应用于输出级为反相器结构的衬底调制共模反馈电路
US10305704B1 (en) 2018-06-07 2019-05-28 Texas Instruments Incorporated Decision feedback equalization with independent data and edge feedback loops
US10630461B2 (en) 2018-09-18 2020-04-21 Samsung Display Co., Ltd. Efficient frequency detectors for clock and data recovery circuits
TWI681635B (zh) 2018-11-21 2020-01-01 國立交通大學 無參考訊號源時脈資料回復系統及其頻率偵測器
TWI718774B (zh) * 2019-11-21 2021-02-11 連恩微電子有限公司 時脈資料回復電路與其頻率維持方法
US11303283B2 (en) 2020-01-13 2022-04-12 Artilux, Inc. Clock and data recovery circuitry with asymmetrical charge pump
CN113364452A (zh) * 2020-03-05 2021-09-07 瑞昱半导体股份有限公司 时钟数据恢复装置与时钟数据恢复方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4773085A (en) * 1987-06-12 1988-09-20 Bell Communications Research, Inc. Phase and frequency detector circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Ｐｌｌ回路
KR100287887B1 (ko) * 1999-02-19 2001-04-16 김영환 데이터/클럭 복원 회로
US6307413B1 (en) * 1999-12-23 2001-10-23 Cypress Semiconductor Corp. Reference-free clock generator and data recovery PLL
US6856206B1 (en) * 2001-06-25 2005-02-15 Silicon Laboratories, Inc. Method and apparatus for acquiring a frequency without a reference clock
US7822113B2 (en) * 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
US7680232B2 (en) * 2005-01-21 2010-03-16 Altera Corporation Method and apparatus for multi-mode clock data recovery
US7580497B2 (en) * 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4773085A (en) * 1987-06-12 1988-09-20 Bell Communications Research, Inc. Phase and frequency detector circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11575498B2 (en) 2021-06-22 2023-02-07 Himax Technologies Limited Clock and data recovery circuits
TWI816258B (zh) * 2021-06-22 2023-09-21 奇景光電股份有限公司 時脈和資料回復電路

Also Published As

Publication number Publication date
DE112008002478T5 (de) 2010-07-01
CN101515802B (zh) 2016-05-18
CN101515802A (zh) 2009-08-26
US20090074123A1 (en) 2009-03-19
GB201004599D0 (en) 2010-05-05
GB2466145B (en) 2012-03-28
WO2009038980A1 (en) 2009-03-26
GB2466145A (en) 2010-06-16
US7692501B2 (en) 2010-04-06
TW200924448A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
TWI408926B (zh) 用於無參考時鐘與資料回復應用的相位／頻率檢測器及電荷泵架構
US8442178B2 (en) Linear phase detector and clock/data recovery circuit thereof
JP4158465B2 (ja) クロック再生装置、および、クロック再生装置を用いた電子機器
US8995598B2 (en) Low jitter clock recovery circuit
US10873444B2 (en) Frequency/phase lock detector for clock and data recovery circuits
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US8232844B2 (en) Synchronous oscillator, clock recovery apparatus, clock distribution circuit, and multi-mode injection circuit
US20080111597A1 (en) Systems and Arrangements for Controlling a Phase Locked Loop
TWI469524B (zh) 一種具有低時脈抖動之時脈產生裝置與相關方法
Soliman et al. An overview of design techniques for CMOS phase detectors
US7443206B1 (en) High-frequency linear phase-frequency detector with wide-pulse outputs
Cheng et al. A difference detector PFD for low jitter PLL
JP2009302692A (ja) クロック及びデータ復元回路
Koithyar et al. A faster phase frequency detector using transmission gate–based latch for the reduced response time of the PLL
US8604849B1 (en) Circuit and circuit methods for reduction of PFD noise contribution for ADPLL
Lee et al. A CMOS phase frequency detector for charge pump phase-locked loop
US20100085091A1 (en) Proportional phase comparator and method for phase-aligning digital signals
KR102396799B1 (ko) 클록 위상 생성을 위한 방법 및 장치
Seo et al. A 5-Gbit/s Clock-and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18-${\rm\mu}\hbox {m} $ CMOS Technology
TW202116035A (zh) 時脈資料回復裝置
US20030132804A1 (en) High-speed phase frequency detection module
Kim et al. Clock and data recovery circuit with two exclusive-OR phase frequency detector
US11711200B2 (en) Multiphase clock generators with digital calibration
JP3640422B2 (ja) クロック再生回路及び周波数誤差推定回路
TW201220696A (en) Time amplifier and phase locked loop using the same