TWI406303B - Semiconductor porcelain composition and method of manufacturing the same - Google Patents

Semiconductor porcelain composition and method of manufacturing the same Download PDF

Info

Publication number
TWI406303B
TWI406303B TW97104571A TW97104571A TWI406303B TW I406303 B TWI406303 B TW I406303B TW 97104571 A TW97104571 A TW 97104571A TW 97104571 A TW97104571 A TW 97104571A TW I406303 B TWI406303 B TW I406303B
Authority
TW
Taiwan
Prior art keywords
calcined powder
bina
temperature
tio
calcined
Prior art date
Application number
TW97104571A
Other languages
English (en)
Other versions
TW200935460A (en
Inventor
Shimada Takeshi
Toji Kazuya
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to TW97104571A priority Critical patent/TWI406303B/zh
Publication of TW200935460A publication Critical patent/TW200935460A/zh
Application granted granted Critical
Publication of TWI406303B publication Critical patent/TWI406303B/zh

Links

Description

半導體瓷器組成物和其製造方法
本發明係關於PTC熱阻器、PTC加熱器、PTC開關、溫度檢測器等所使用，並具有正電阻溫度的半導體瓷器組成物和其製造方法。
作為習知顯示PTCR特性(正比電阻溫度係數：Positive Temperature Coefficient of Resistivity)的材料，係提案有在BaTiO3 中添加各種半導體化元素的組成物。該等組成物的居里溫度係在120℃左右。另外，該等組成物必需配合用途而使居里溫度偏移。
例如提案有藉由在BaTiO3 中添加SrTiO3 ，而使居里溫度偏移，但此情況，居里溫度僅朝負方向偏移，在正方向上並無偏移。目前，已知使居里溫度朝正方向偏移的添加元素僅有PbTiO3 。但是，因為PbTiO3 含有會導致環境污染的元素，因而近年便渴望不使用PbTiO3 的材料。
針對BaTiO3 系半導體瓷器，在防止因Pb取代而造成的電阻溫度係數降低以及降低電壓依存性情形，並且提升生產性與可靠度等目的下，提案有未使用PbTiO3 ，而是將BaTiO3 中的部分Ba利用Bi-Na進行取代而形成Ba1-2x (BiNa)x TiO3 構造中，在將x設為0<x≦0.15範圍內的組成物中添加Nb、Ta或稀土族元素中之任一種或一種以上，並在氮中施行燒結後，再於氧化性環境中施行熱處理的BaTiO3 系半導體瓷器之製造方法(專利文獻1)。
專利文獻1：日本專利特開昭56-169301號公報
專利文獻1中，於實施例中揭示有將作為起始原料的BaCO3 、TiO2 、Bi2 O3 、Na2 O3 、PbO等構成組成物的所有元素，於煅燒前便進行混合，並施行煅燒、成形、燒成、熱處理。
但是，將BaTiO3 的部分Ba利用Bi-Na進行取代的組成物中，若如專利文獻1般，將構成組成物的所有元素於煅燒前便進行混合，於煅燒步驟中，Bi會揮散而導致Bi-Na組成發生偏差，因而促進異相的生成，引發室溫中的電阻率上升、居里溫度之變動等問題。
為抑制Bi的揮散，雖可考慮依較低溫度施行煅燒，但Bi的揮散雖被抑制，可是卻有無法形成完全固溶體，無法獲得所需特性的問題。
本發明之目的在於提供未使用Pb，可使居里溫度朝正方向偏移，且可使室溫中的電阻率大幅降低之半導體瓷器組成物和其製造方法。
再者，本發明之目的在於提供在將BaTiO3 的部分Ba利用Bi-Na進行取代的半導體瓷器組成物中，抑制煅燒步驟中的Bi揮散情形，防止Bi-Na的組成偏差情形俾抑制異相的生成，並可使室溫中的電阻率更加降低，且能抑制居里溫度變動的半導體瓷器組成物和其製造方法。
發明者等為能達成上述目的，經深入鑽研的結果，發現 當製造將BaTiO3 的部分Ba利用Bi-Na進行取代的半導體瓷器組成物時，藉由分別準備Ba(TiM)O3 煅燒粉(M係半導體化元素)和(BiNa)TiO3 煅燒粉，並將Ba(TiM)O3 煅燒粉依較高溫、而將(BiNa)TiO3 煅燒粉依較低溫，分別依各自對應的最佳溫度施行煅燒，便可抑制Ba(TiM)O3 煅燒粉的Bi揮散情形，可防止Bi-Na組成偏差俾抑制異相生成，而藉由將該等煅燒粉施行混合，並施行成形、燒結，便可獲得室溫中的電阻率低，且經抑制居里溫度變動的半導體瓷器組成物。
本發明的半導體瓷器組成物之製造方法，係將BaTiO3 的部分Ba利用Bi-Na進行取代的半導體瓷器組成物之製造方法，包括有：準備Ba(TiM)O3 煅燒粉(M係半導體化元素)的步驟；準備(BiNa)TiO3 煅燒粉的步驟；將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉進行混合的步驟；以及將混合煅燒粉施行成形、燒結的步驟。
再者，本發明係針對上述構成之製造方法，提案如下：在準備Ba(TiM)O3 煅燒粉的步驟中，煅燒溫度係900℃~1300℃；在準備(BiNa)TiO3 煅燒粉的步驟中，煅燒溫度係700℃~950℃；在將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉進行混合的步驟中，混合係依乾式實施；在準備Ba(TiM)O3 煅燒粉的步驟、或準備(BiNa)TiO3 煅燒粉的步驟、或二項步驟中，於煅燒前，添加Si氧化物 3.0莫耳%以下、Ca碳酸鹽或Ca氧化物4.0莫耳%以下；在將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉進行混合的步驟中，添加Si氧化物3.0莫耳%以下、Ca碳酸鹽或Ca氧化物4.0莫耳%以下；半導體化元素M係Nb、Sb中之至少一種，半導體瓷器組成物的組成式係依[(BiNa)x Ba1-x ][Ti1-y My ]O3 表示，x、y係滿足0<x≦0.3、0<y≦0.005；以及該構成中，Bi與Na的比係滿足Bi/Na=0.78~1的關係。
再者，本發明的半導體瓷器組成物，係將Ba(TiM)O3 煅燒粉(M係半導體化元素，且為Nb、Sb中之至少一種)與(BiNa)TiO3 煅燒粉的混合煅燒粉進行成形、燒結而成的半導體瓷器組成物，其中，組成式依[(BiNa)x Ba1-x ][Ti1-y My ]O3 表示，x、y滿足0<x≦0.3、0<y≦0.005，Bi與Na的比則滿足Bi/Na=0.78~1的關係。
根據本發明，可提供未使用會造成環境污染的Pb，且可使居里溫度上升，並能使室溫中的電阻率大幅降低之半導體瓷器組成物。
根據本發明，可提供能夠抑制煅燒步驟中的Bi揮散情形，防止Bi-Na的組成偏差情形俾抑制含有Na的異相之生成，並可使室溫中的電阻率更加降低，且能抑制居里溫度變動的半導體瓷器組成物。
本發明中準備Ba(TiM)O3 煅燒粉(M係半導體化元素)之 步驟，首先，係將主原料的BaCO3 、TiO2 與半導體化元素的Nb2 O5 或Sb2 O3 進行混合，而製成混合原料粉末，並施行煅燒。煅燒溫度最好設定在900℃~1300℃範圍內，煅燒時間最好設定在0.5小時以上。若煅燒溫度未滿900℃或煅燒時間未滿0.5小時，無法完全形成Ba(TiM)O3 ，未反應的BaO會與環境中及混合介質的水分產生反應，導致成為組成偏差的肇因，因而最好避免。此外，若煅燒溫度超過1300℃，煅燒粉中會產生燒結體，妨礙與爾後進行混合的(BiNa)TiO3 煅燒粉間之固溶，因而最好避免。
本發明中準備(BiNa)TiO3 煅燒粉之步驟，係首先將原料粉末的Na2 CO3 、Bi2 O3 、TiO2 進行混合而製作混合原料粉末，並施行煅燒。煅燒溫度最好設定在700℃~950℃範圍內，煅燒時間最好設定在0.5小時～10小時。若煅燒溫度未滿700℃或煅燒時間未滿0.5小時，未反應的NaO會與環境之水分或進行濕式混合時之溶劑產生反應，導致發生組成偏差、特性變動等情形，因而最好避免。此外，若煅燒溫度超過950℃或煅燒時間超過10小時，會促進Bi揮散，引發組成偏差情形，且促進異相生成，因而最好避免。
另外，準備上述Ba(TiM)O3 煅燒粉的步驟中之較佳煅燒溫度(900℃~1300℃)，與準備(BiNa)TiO3 煅燒粉的步驟中之較佳煅燒溫度(700℃~950℃)，最好配合用途等適當地進行最佳溫度選擇。例如(BiNa)TiO3 的煅燒溫度係為了能在抑制Bi揮散的情況下充分進行反應，最好施行經調整煅燒時間等並依較低溫實施。此外，(BiNa)TiO3 的煅燒溫 度最好設定為低於Ba(TiM)O3 的煅燒溫度。
上述分別執行準備Ba(TiM)O3 的步驟、與準備(BiNa)TiO3 煅燒粉的步驟，係本發明的主要特徵，藉此，可提供經抑制煅燒步驟中之(BiNa)TiO3 的Bi揮散情形，防止Bi-Na組成偏差俾抑制異相生成，進一步降低室溫中的電阻率，且抑制居里溫度變動的半導體瓷器組成物。
上述各自準備煅燒粉的步驟中，當進行原料粉末混合之際，亦可配合原料粉末的粒度施行粉碎。此外，混合、粉碎係可採取使用純水或乙醇的濕式混合‧粉碎或乾式混合‧粉碎等任何方式，最好施行乾式混合‧粉碎，可更加防止組成偏差。另外，上述中，作為原料粉末係舉BaCO3 、Na2 CO3 、TiO2 等為例，但即便使用其他的Ba化合物、Na化合物等，仍不致損及本發明的效果。
如上述，當分別準備Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉之後，將各煅燒粉調配既定量之後便施行混合。混合係可採取使用純水或乙醇的濕式混合或乾式混合等任何方式，最好施行乾式混合，因可更加防止組成偏差情形。此外，亦可配合煅燒粉的粒度，經混合後再施行粉碎、或者同時施行混合與粉碎。混合、粉碎後的混合煅燒粉平均粒度最好為0.6μm~1.5μm。
上述準備Ba(TiM)O3 煅燒粉的步驟及/或準備(BiNa)TiO3 煅燒粉的步驟、或將各煅燒粉進行混合的步驟中，若添加Si氧化物3.0莫耳%以下、Ca氧化物或Ca碳酸鹽4.0莫耳%以下，Si氧化物會抑制結晶粒的異常成 長，且可輕易地進行電阻率之控制，而Ca氧化物或Ca碳酸鹽可提升在低溫下的燒結性，並可控制還原性，因而屬較佳狀況。若任一者添加超過上述限定量，則組成物無法顯示半導體化，因而最好避免。添加最好在各步驟中進行混合前便實施。
藉由將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉進行混合的步驟而獲得的混合煅燒粉予以成形、燒結，便可獲得本發明的半導體瓷器組成物。以下舉出煅燒粉混合步驟以後的較佳步驟之一例，惟並不僅侷限於此，亦可採用公知之任何方法。
利用Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉進行混合的步驟而獲得的混合煅燒粉，係利用所需成形手段進行成形。在成形前，視需要亦可將粉碎粉利用造粒裝置而施行造粒。經成形後的成形體密度最好為2~3g/cm3 。
燒結係可在大氣中或還原環境中、或低氧濃度的惰性氣體環境中，且依燒結溫度1200℃~1400℃、燒結時問2小時～6小時的條件實施，此外，採用以下所示燒結步驟亦屬較佳一例。另外，當在成形前便施行造粒的情況，最好於燒結前便依300℃~700℃施行脫黏結劑處理。
燒結步驟係在溫度1290℃~1350℃、氧濃度未滿1%的環境中，(1)依未滿4小時的燒結時間實施，或者(2)依滿足式：ΔT≧25t(t=燒結時間(hr)，ΔT=燒結後的冷卻速度(℃/hr))之燒結時間實施，接著，依滿足上式的冷卻速度施行燒結後的冷卻。
上述任一燒結步驟，亦即縮短燒結時間或延長燒結時間，藉由依配合該燒結時間的適當急冷速度施行急冷，便可獲得如利用BaTiO3 系材料施行，於未在大氣中施行熱處理等的情況下，仍保持低的室溫比電阻，且於高溫區域(居里溫度以上)中提升電阻溫度係數的半導體瓷器組成物。
上述燒結步驟中，所謂「氧濃度未滿1%的環境中」，係指氧濃度未滿1%的真空中或惰性氣體環境中。較佳的惰性氣體環境中，最好在例如氮氣、氬氣環境中實施。另外，燒結後進行冷卻時的環境亦是最好設定為上述環境，但是亦可未必如此。
上述燒結步驟中，當施行上述(1)之方法時，經燒結後的冷卻條件係可任意選擇。另一方面，當施行上述(2)之方法時，冷卻速度ΔT(℃/hr)係依照燒結時間t的長度而決定。例如當燒結時間t為1小時的情況，冷卻速度ΔT便設為25×1=25℃/hr以上，當燒結時間t為4小時的情況，冷卻速度ΔT便設為25×4=100℃/hr以上。即，當燒結時間t增長的情況，便配合燒結時間，加速冷卻速度ΔT。該方法係在燒結時間t增長的情況為有效，但是即使燒結時間t較短(例如未滿4小時)仍可適用。
本發明中作為對象的半導體瓷器組成物係將BaTiO3 的部分Ba利用Bi-Na進行取代，如上述，分別執行準備Ba(TiM)O3 煅燒粉(M係半導體化元素)的步驟以及準備(BiNa)TiO3 煅燒粉的步驟，並將該等進行混合，再經成形、燒結便可獲得。
將部分BaTiO3 利用Bi-Na進行取代的組成物，係藉由添加半導體化元素並施行原子價控制，而成為半導體瓷器組成物。本發明中，半導體化元素係添加於BaTiO3 中，而成為Ba(TiM)O3 煅燒粉(M係半導體化元素)，所獲得半導體瓷器組成物的組成式係依[(BiNa)x Ba1-x ][Ti1-y My ]O3 表示，且x、y滿足0<x≦0.3、0<y≦0.005。
[(BiNa)x Ba1-x ][Ti1-y My ]O3 組成物中，x係指(BiNa)的成分範圍，0<x≦0.3係較佳範圍。若x為0，則無法將居里溫度朝高溫側偏移，反之，若超過0.3，則室溫的電阻率會接近104 Ωcm，較難應用於PTC加熱器等，因而最好避免。
再者，M係Nb、Sb中之至少一種，其中最好為Nb。組成式中，y係指M的成分範圍，0<y≦0.005係較佳範圍。若y為0，便無法進行原子價控制，組成物無法半導體化，反之，若超過0.005，則室溫的電阻率超過103 Ωcm，因而最好避免。另外，上述0<y≦0.005依莫耳%表示係為0~0.5莫耳%(未含0)。
上述[(BiNa)x Ba1-x ][Ti1-y My ]O3 組成物的情況，為執行原子價控制，係將Ti利用M元素進行取代，但是此情況下，M元素的添加(添加量0<y≦0.005)係以4價元素的Ti位之原子價控制為目的，因而具有可依少量進行原子價控制，並可減輕所獲得半導體瓷器組成物的內應變等優點。
上述[(BiNa)x Ba1-x ][Ti1-y My ]O3 組成物中，Bi與Na係設為1:1，即組成式最好成為[(Bi0.5 Na0.5 )x Ba1-x ][Ti1-y My ]O3 。 但，如習知技術中亦有記載般，若將構成組成物的所有元素於煅燒前便進行混合，便將於煅燒步驟中，發生Bi揮散導致Bi-Na出現組成偏差，因而促進異相生成，導致室溫中的電阻率上升，引發居里溫度變動的問題。
本發明中，將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉分別依各自較佳溫度施行煅燒，藉此可將Bi與Na的比形成為Bi/Na=0.78~1，且更加降低室溫中的電阻率，並可抑制居里溫度之變動。若Bi/Na超過1，則對(BiNa)TiO3 生成不具作用的Bi會殘留於材料中，導致在燒結時容易生成異相，造成室溫中的電阻率上升，反之，若未滿0.78，則燒結階段中容易生成異相，造成室溫中的電阻率上升，因而最好避免。
依照上述製造方法，可獲得組成式依[(BiNa)x Ba1-x ][Ti1-y My ]O3 (M係Nb、Sb中之至少一種)表示，而x、y滿足0<x≦0.3、0<y≦0.005，且Bi與Na的比滿足Bi/Na=0.78~1之關係的半導體瓷器組成物，該等半導體瓷器組成物係具有在未使用會造成環境污染的Pb之情況下，能使居里溫度上升，且能使室溫中的電阻率大幅降低之效果。
[實施例] [實施例1]
準備作為主原料的BaCO3 、TiO2 以及作為半導體化元素的Nb2 O5 等原料粉末，依成為Ba(Ti0.998 Nb0.002 )O3 之方式進行調配，並在純水中進行混合。將所獲得的混合原料粉末 於1000℃下施行4小時煅燒，而準備Ba(TiNb)O3 煅燒粉。
準備Na2 CO3 、Bi2 O3 、TiO2 的原料粉末，依成為(Bi0.5 Na0.5 )TiO3 的方式進行調配，並在乙醇中進行混合。將所獲得的混合原料粉末，於大氣中依600℃~900℃施行4小時煅燒，獲得(BiNa)TiO3 煅燒粉。所獲得之(Bi0.5 Na0.5 )TiO3 煅燒粉在600℃~900℃中的每個煅燒溫度之X射線繞射圖案係如圖1所示。
將上述Ba(TiNb)O3 煅燒粉及依800℃施行煅燒的(BiNa)TiO3 煅燒粉，依成為莫耳比73:7的方式進行調配，進一步添加作為燒結助劑的SiO2 (0.4莫耳%)、CaCO3 (1.4莫耳%)，以純水為介質且利用球磨機施行混合、粉碎，直到混合煅燒粉的中心粒徑成為1.0μm~2.0μm為止，然後施行乾燥。在該混合煅燒粉的粉碎粉中添加PVA並經混合後，再利用造粒裝置施行造粒。將所獲得的造粒粉利用單軸壓製裝置施行成形，然後將上述成形體依500℃施行脫黏結劑後，於大氣中，依燒結溫度1300℃~1380℃施行4小時燒結，便獲得燒結體。
將所獲得的燒結體加工成10mm×10mm×1mm的板狀，製成試驗片，經形成歐姆電極後，將各試驗片利用電阻測定器依室溫至270℃之範圍內進行比電阻值的溫度變化測定。測定結果如表1所示。另外，施行Bi與Na的成分分析，並求取Bi/Na比。結果如表1所示。另外，表1中的試料No.5係在準備(BiNa)TiO3 煅燒粉的步驟中，於大氣中施行乾式混合的例子，其餘則屬於在乙醇中進行混合的例子。 此外，試料No.旁的「﹡」記號係指比較例。
[比較例1]
準備作為主原料的BaCO3 、TiO2 ；作為半導體化元素的Nb2 O5 ；作為居里溫度偏移劑的Na2 CO3 、Bi2 O3 、TiO2 ，並將構成組成物的所有元素在最初便進行調配，添加作為燒結助劑的SiO2 (0.9莫耳%)、CaCO3 (1.3莫耳%)，再於乙醇中進行混合。將所獲得的混合原料粉末在大氣中依200℃~1200℃施行4小時煅燒，獲得煅燒粉。所獲得之[(Bi0.5 Na0.5 )x Ba1-x ][Ti1-y My ]O3 (x=0.06，y=0.005)煅燒粉，在200℃~900℃中的每個煅燒溫度之X射線繞射圖案係如圖2所示。
在依1000℃施行煅燒的煅燒粉中添加PVA，經混合後，再利用造粒裝置施行造粒。將所獲得造粒粉利用單軸壓製裝置施行成形，並將上述成形體依500℃施行脫黏結劑後，於大氣中依燒結溫度1320℃施行4小時燒結，獲得燒結體。
將所獲得的燒結體加工成10mm×10mm×1mm的板狀，製成試驗片，經形成歐姆電極後，將各試驗片利用電阻測定器依室溫至270℃之範圍內進行比電阻值的溫度變化測定。測定結果如表1中的試料No. 6所示。另外，施行Bi與Na的成分分析，並求取Bi/Na比。結果如表1的試料No. 6所示。
由圖1與圖2中得知，實施例1的(BiNa)TiO3 煅燒粉係在700℃時完全成為單相。另一方面，比較例1中係將構 成組成物的所有元素在最初便進行調配，此情況，若未達900℃以上則無法完全固溶，可知無法充分成為煅燒粉。
再者，由表1中得知，實施例的本發明半導體瓷器組成物，係可使居里溫度上升，且能使室溫中的電阻率大幅降低。此外，藉由分別執行準備Ba(TiNb)O3 煅燒粉的步驟與準備(BiNa)TiO3 煅燒粉的步驟，可抑制Bi揮散，即使經燒結後，仍具有高的Bi/Na比，故可抑制異相之生成，可更加降低室溫中的電阻率，並能抑制居里溫度之變動。
相對於此，比較例的半導體瓷器組成物雖可達成居里溫度之上升，但是電阻溫度係數低。且，在煅燒步驟、燒結步驟中，因為有大量的Bi揮散，故燒結後的Bi/Na比係在0.77以下。
另外，所有實施例中，電阻溫度係數係依下式進行求取。TCR=(InR1 -InRc )×100/(T1 -Tc )R1 係最大比電阻，Rc 係Tc 下的比電阻，T1 係表示R1 的溫度，Tc係居里溫度。
以上係針對本發明參照詳細的特定實施例進行說明，惟在不脫逸本發明精神與範疇之前提下，可進行各種變化與 修正，此係熟習此技術者均可明白。
本申請案係以2006年11月1日申請的日本專利申請案(特願2006-298304)為基礎，參照其內容並爰引於本案中。
 (產業上之可利用性)
依本發明所獲得的半導體瓷器組成物係適用為PTC熱阻器、PTC加熱器、PTC開關、溫度檢測器等的材料。
圖1為本發明的半導體瓷器組成物依每個煅燒溫度的X射線繞射圖案圖。
圖2為比較例的半導體瓷器組成物依每個煅燒溫度的X射線繞射圖案圖。

Claims (8)

  1. 一種半導體瓷器組成物之製造方法，係用以製造將BaTiO3 的部分Ba利用Bi-Na進行取代的半導體瓷器組成物者，其特徵為包括有：準備Ba(TiM)O3 煅燒粉(M係半導體化元素)的步驟；準備(BiNa)TiO3 煅燒粉的步驟；將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉混合的步驟；以及將混合煅燒粉予以成形、燒結的步驟；其中，半導體化元素M係Nb、Sb中之至少一種，半導體瓷器組成物的組成式係依[(BiNa)x Ba1-x ][Ti1-y My ]O3 表示，x、y係滿足0<x≦0.3、0<y≦0.005。
  2. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，在準備Ba(TiM)O3 煅燒粉的步驟中，煅燒溫度係900℃~1300℃。
  3. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，在準備(BiNa)TiO3 煅燒粉的步驟中，煅燒溫度係700℃~950℃。
  4. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，在將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉混合的步驟中，混合係依乾式實施。
  5. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，在準備Ba(TiM)O3 煅燒粉的步驟、或準備(BiNa)TiO3 煅燒粉的步驟、或該二項步驟中，於煅燒前係添加Si氧化物3.0莫耳%以下、Ca碳酸鹽或Ca氧化物4.0莫耳%以下。
  6. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，在將Ba(TiM)O3 煅燒粉與(BiNa)TiO3 煅燒粉混合的步驟中，係添加Si氧化物3.0莫耳%以下、Ca碳酸鹽或Ca氧化物4.0莫耳%以下。
  7. 如申請專利範圍第1項之半導體瓷器組成物之製造方法，其中，Bi與Na的比係滿足Bi/Na=0.78~1的關係。
  8. 一種半導體瓷器組成物，係將Ba(TiM)O3 煅燒粉(M係半導體化元素，且為Nb、Sb中之至少一種)與(BiNa)TiO3 煅燒粉的混合煅燒粉進行成形、燒結而成的半導體瓷器組成物，組成式係依[(BiNa)x Ba1-x ][Ti1-y My 〕O3 表示，x、y滿足0<x≦0.3、0<y≦0.005，Bi與Na的比係滿足Bi/Na=0.78~1的關係。
TW97104571A 2008-02-05 2008-02-05 Semiconductor porcelain composition and method of manufacturing the same TWI406303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97104571A TWI406303B (zh) 2008-02-05 2008-02-05 Semiconductor porcelain composition and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97104571A TWI406303B (zh) 2008-02-05 2008-02-05 Semiconductor porcelain composition and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW200935460A TW200935460A (en) 2009-08-16
TWI406303B true TWI406303B (zh) 2013-08-21

Family

ID=44866584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97104571A TWI406303B (zh) 2008-02-05 2008-02-05 Semiconductor porcelain composition and method of manufacturing the same

Country Status (1)

Country Link
TW (1) TWI406303B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006118274A1 (ja) * 2005-04-28 2006-11-09 Hitachi Metals, Ltd. 半導体磁器組成物とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006118274A1 (ja) * 2005-04-28 2006-11-09 Hitachi Metals, Ltd. 半導体磁器組成物とその製造方法

Also Published As

Publication number Publication date
TW200935460A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
JP5151477B2 (ja) 半導体磁器組成物とその製造方法
JP5228915B2 (ja) 半導体磁器組成物とその製造方法
JP5218042B2 (ja) 半導体磁器組成物
US7993547B2 (en) Semiconductor ceramic composition and process for producing the same
JP5228916B2 (ja) 半導体磁器組成物とその製造方法
JP5251119B2 (ja) 半導体磁器組成物
JP5228917B2 (ja) 半導体磁器組成物とその製造方法
US7993965B2 (en) Process for producing semiconductive porcelain composition/electrode assembly
TWI485122B (zh) Manufacturing method of semiconductor porcelain composition and heater for semiconductor porcelain composition
TWI406303B (zh) Semiconductor porcelain composition and method of manufacturing the same
TWI406304B (zh) Semiconductor porcelain composition and method of manufacturing the same
TWI430974B (zh) Semiconductor porcelain composition and method of manufacturing the same
JP2010168265A (ja) 半導体磁器組成物の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees