TWI394026B - 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法 - Google Patents

時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法 Download PDF

Info

Publication number
TWI394026B
TWI394026B TW099100260A TW99100260A TWI394026B TW I394026 B TWI394026 B TW I394026B TW 099100260 A TW099100260 A TW 099100260A TW 99100260 A TW99100260 A TW 99100260A TW I394026 B TWI394026 B TW I394026B
Authority
TW
Taiwan
Prior art keywords
signal
clock
generator
reference voltage
sawtooth
Prior art date
Application number
TW099100260A
Other languages
English (en)
Other versions
TW201124814A (en
Inventor
Isaac Y Chen
An Tung Chen
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW099100260A priority Critical patent/TWI394026B/zh
Priority to US12/977,662 priority patent/US8248139B2/en
Publication of TW201124814A publication Critical patent/TW201124814A/zh
Application granted granted Critical
Publication of TWI394026B publication Critical patent/TWI394026B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Description

時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法
本發明係有關一種應用於多脈寬調變(Pulse Width Modulation;PWM)調節器電源供應器的相位交錯時脈同步裝置及方法,特別是關於一種簡單的相位交錯時脈同步裝置及方法。
如圖1所示,多重PWM調節器系統包括多個PWM調節器10用以將輸入電壓Vin轉換為輸出電壓Vol~VoN,以及去耦合電容Cde連接電壓輸入端Vin用以降低輸入電壓Vin的漣波。每一個PWM調節器10各包括一個PWM控制器12及一個功率級14,PWM控制器12因應各PWM調節器10中的時脈觸發脈寬調變信號PWM驅動功率級14,以將輸入電壓Vin轉換為輸出電壓。由於PWM調節器10有各自的時脈,當這些時脈之間的頻率差值在20Hz~20KHz之間時,會產生人耳可聽見的噪音。
如圖2所示,使用時脈同步可改善多重PWM調節器系統的噪音問題。然而,所有的PWM調節器10使用同一個時脈,會同時觸發所有的脈寬調變信號PWM,因而造成輸入電壓Vin有大的漣波,如圖3的波形16在時間t1處所示,這可能導致PWM調節器10損毀及電磁干擾(ElectroMagnetic Interference;EMI)問題。
雖然可藉加大去耦電容Cde降低輸入電壓Vin的漣波,但是加大去耦電容Cde會增加成本。另一種改善輸入電壓Vin漣波的方法係交錯時脈同步,如圖4所示的可堆疊主從架構,由主PWM調節器20提供僕PWM調節器22所需的時脈CLK2~CLKN。僕PWM調節器22的電路如同圖1的PWM調節器10,主PWM調節器20更包括相位平移控制邏輯24平移主PWM調節器20的時脈CLK1而產生時脈CLK2~CLKN給僕PWM調節器22。由於時脈CLK1~CLKN的相位不同,因此不同時觸發所有的脈寬調變信號PWM,故輸入電壓Vin的漣波較小,如圖5的波形26所示。
目前已有許多交錯相位平移時脈同步方法,例如美國專利號7,493,504使用鎖相迴路(PLL)及外部設定來取得不同相位,然而PLL較昂貴導致成本增加,而且電路也較複雜。美國專利號7,259,687提出一種分配相位的方法,其利用主PWM調節器提供電流給多個串聯的電阻以產生多個電壓分別給多個僕PWM調節器。每一個僕PWM調節器將其接收的電壓與多個預設值比較以決定其相對位置以及啟動的時間,例如,若接收的電壓在第一及第二預設值之間,則表示接收該電壓的PWM調節器為第一個僕PWM調節器,若接收的電壓在第二及第三預設值之間,則表示接收該電壓的PWM調節器為第二個僕PWM調節器,以此類推。然而,預設值的數量決定了適用此方法的PWM調節器的最大數量。
因此,一種簡單且可任意增減PWM調節器數量的交錯相位平移時脈同步方法,乃為所冀。
本發明的目的之一,在於提出一種時脈產生器。
本發明的目的之一,在於提出一種應用於多重脈寬調變調節器系統的相位交錯時脈同步裝置及方法。
本發明的目的之一,在於提出一種產生多個同步且相位交錯之時脈的相位交錯時脈同步裝置及方法。
本發明的目的之一,在於提出一種簡單的相位交錯時脈同步裝置及方法。
根據本發明,一種時脈產生器包括參考電壓產生器連接該時脈產生器的第一輸入/輸出端,被一主信號致能後產生一第一參考電壓,鋸齒波產生器連接該時脈產生器的第二輸入/輸出端及該參考電壓產生器,被該主信號致能後產生一鋸齒波信號至該第二輸入/輸出端,並根據該鋸齒波信號及第一參考電壓決定一第一時脈,第一比較器比較該第一及第二輸入/輸出端上的信號產生一比較信號,第一脈衝產生器根據該第一比較信號產生一第二時脈,以及多工器連接該鋸齒波產生器及第一脈衝產生器,因應該主信號從該第一時脈及第二時脈中選擇其中之一輸出。
根據本發明,一種相位交錯時脈同步裝置包括主時脈產生器及僕時脈產生器,其中該主時脈產生器包含鋸齒波產生器,用以提供鋸齒波信號並根據該鋸齒波信號及第一參考電壓產生第一時脈,該僕時脈產生器包含第一比較器用以比較一第二參考電壓及該鋸齒波信號產生一第一比較信號,以及第一脈衝產生器根據該第一比較信號產生與該第一時脈同步且相位交錯的第二時脈。
根據本發明,一種相位交錯時脈同步方法包括提供一鋸齒波信號,比較第一參考電壓及該鋸齒波信號產生第一比較信號,根據該第一比較信號決定第一時脈,比較第二參考電壓及該鋸齒波信號產生第二比較信號,以及根據該第二比較信號決定與該第一時脈同步且相位交錯的第二時脈。
根據本發明,一種時脈產生器包括鋸齒波產生器連接該時脈產生器的輸入/輸出端,用以提供鋸齒波信號,根據該鋸齒波信號及一第一參考電壓決定一第一時脈,以及根據主信號提供同步重置信號至該輸入/輸出端或是根據該輸入/輸出端上的該同步重置信號重置該鋸齒波信號,參考電壓產生器連接該時脈產生器的輸入端,根據該輸入端上的信號決定一第二參考電壓,第一比較器連接該鋸齒波產生器及該參考電壓產生器,比較該鋸齒波信號及第二參考電壓產生第一比較信號;第一脈衝產生器根據該第一比較信號產生第二時脈,以及多工器連接該鋸齒波產生器及第一脈衝產生器,根據該主信號從該第一時脈及第二時脈中選擇其中之一輸出。
根據本發明,一種相位交錯時脈同步裝置包括主時脈產生器及僕時脈產生器,其中該主時脈產生器包含第一鋸齒波產生器,提供第一鋸齒波信號及與該第一鋸齒波信號同步的同步重置信號,並根據該第一鋸齒波信號及一第一參考電壓產生一第一時脈,該僕時脈產生器包含第二鋸齒波產生器根據該同步重置信號決定該第二鋸齒波信號,第一比較器比較該第二鋸齒波信號及一第二參考電壓產生第一比較信號,以及第一脈衝產生器根據該第一比較信號產生與該第一時脈同步且相位交錯的第二時脈。
根據本發明,一種相位交錯時脈同步方法包括提供第一鋸齒波信號、第二鋸齒波信號以及與該第一鋸齒波信號同步的同步重置信號,其中該同步重置信號係用以重置該第二鋸齒波信號,以使該第二鋸齒波信號與該第一鋸齒波信號同步,根據該第一鋸齒波信號及第一參考電壓產生第一時脈,以及根據該第二鋸齒波信號及第二參考電壓決定與該第一時脈同步且相位交錯的第二時脈。
本發明的相位交錯時脈同步裝置為主從式架構,其利用主時脈產生器送出信號給每一個僕時脈產生,以使該主時脈產生器與每一個該僕時脈產生器中的鋸齒波信號同步,該主時脈產生器與每一個該僕時脈產生器再根據各自的參考電壓及鋸齒波信號產生同步且相位交錯的時脈。本發明無需使用PLL,故電路較簡單,成本也較低。
圖6係根據本發明的時脈產生器。參考電壓產生器32連接輸入/輸出端IO2,當該參考電壓產生器32被主信號MST致能後產生參考電壓Vref到輸入/輸出端IO2。鋸齒波產生器34連接輸入/輸出端IO1及參考電壓產生器32,當鋸齒波產生器34被主信號MST致能後產生鋸齒波信號Vramp到輸入/輸出端IO1,並且根據鋸齒波信號Vramp及參考電壓Vref產生時脈CLK_master。比較器36比較輸入/輸出端IO1及IO2的信號產生比較信號Sc,脈衝產生器38根據比較信號Sc產生時脈CLK_slave。多工器40根據主信號MST從時脈CLK_master及CLK_slave選擇其中之一輸出。在此實施例中,當主信號MST為邏輯”1”時,參考電壓產生器32及鋸齒波產生器34被致能,而多工器40輸出時脈CLK_master;當主信號MST為邏輯”0”時,參考電壓產生器32及鋸齒波產生器34失能,而多工器40輸出時脈CLK_slave。
圖7係應用圖6電路的相位交錯時脈同步裝置,其中主時脈產生器50係圖6的電路在主信號MST為邏輯”1”時的等效電路,僕時脈產生器54及56係圖6的電路在主信號MST為邏輯”0”時的等效電路。在主時脈產生器50中,鋸齒波產生器34包括充放電電路60提供鋸齒波信號Vramp給比較器62以及經主時脈產生器50的輸入/輸出端IO1給僕時脈產生器54及56。充放電電路60包括電容C1連接主時脈產生器50的輸入/輸出端IO1,電流源Im與電容C1串聯,開關SW1與電容C1並聯。藉切換開關SW1可控制電容C1的充放電,進而決定鋸齒波信號Vramp。比較器62比較參考電壓Vref及鋸齒波信號Vramp而產生比較信號Sm,脈衝產生器64根據比較信號Sm產生控制信號Sp供切換開關SW1,脈衝產生器66根據比較信號Sm產生時脈CLK_master。在主時脈產生器50中,由參考電壓產生器32提供的參考電壓Vref經主時脈產生器50的輸入/輸出端IO2供應給分壓電路52。分壓電路52包括三個串聯且具有相等電阻值的電阻R,將參考電壓Vref分壓而產生參考電壓Vref1及Vref2分別供應給僕時脈產生器54的輸入/輸出端IO2及僕時脈產生器56的輸入輸出端IO2。僕時脈產生器54的輸入/輸出端IO1及僕時脈產生器56的輸入輸出端IO1均連接至主時脈產生器50的輸入/輸出端IO1以接收鋸齒波信號Vramp。在僕時脈產生器54中,比較器36比較僕時脈產生器54的輸入/輸出端IO1及IO2的鋸齒波信號Vramp及參考電壓Vref1而產生比較信號Sc1,脈衝產生器38根據比較信號Sc1產生時脈CLK_slave1。在僕時脈產生器56中,比較器36比較僕時脈產生器56的輸入/輸出端IO1及IO2的鋸齒波信號Vramp及參考電壓Vref2而產生比較信號Sc2,脈衝產生器38根據比較信號Sc2產生時脈CLK_slave2。連接在僕時脈產生器54及56的輸入/輸出端IO1及IO2的電容C2、C3、C4及C5是用來減少鋸齒波信號Vramp及參考電壓Vref1及Vref2的抖動(jitter)。電容C2、C3、C4及C5可為導線的寄生電容。
圖8係圖7電路的波形圖。參照圖7及圖8,在主時脈產生器50中,當鋸齒波信號Vramp大於參考電壓Vref時,如時間t1處所示,脈衝產生器66觸發時脈CLK_master,脈衝產生器64也產生工作時間為tP 的控制信號Sp以重置鋸齒波信號Vramp。在僕時脈產生器54中,當鋸齒波信號Vramp大於參考電壓Vref1時,如時間t3處所示,僕時脈產生器54觸發時脈CLK_slave1。在僕時脈產生器56中,當鋸齒波信號Vramp大於參考電壓Vref2時,如時間t2處所示,僕時脈產生器56觸發時脈CLK_slave2。在此實施例中,由於主時脈產生器50與僕時脈產生器54及56共用鋸齒波信號Vramp,因此時脈CLK_master、CLK_slave1及CLK_slave2同步,又參考電壓Vref1為參考電壓Vref的三分之二,參考電壓Vref2為參考電壓Vref的三分之一,因此時脈CLK_master、CLK_slave1及CLK_slave2的相位各相差120°。當要增加僕時脈產生器的數量時,只要增加分壓電路52中串聯電阻的數量即可產生不同準位的參考電壓給僕時脈產生器,進而得到相位交錯的時脈。例如,要在圖7的電路中增加一個僕時脈產生器,可在分壓電路52中增加一個具有相等電阻值的串聯電阻R,以提供參考電壓給新增的僕時脈產生器,因此各時脈之間的相位差為360°/4=90°。根據本發明,相位交錯時脈同步裝置可以任意增減僕時脈產生器,因此應用該相位交錯時脈同步裝置的多重PWM調節器系統可依需求任意增減PWM調節器的數量。在其他實施例中,分壓電路52也可使用具有不同電阻值的電阻串聯組成。
產生參考電壓Vref1及Vref2給僕時脈產生器54及56的方法很多,不一定要利用主時脈產生器50的參考電壓Vref來產生。圖9係應用圖6電路的另一個二實施例,其係由兩個分壓電路70及72分別提供不同準位的參考電壓Vref1及Vref2給僕時脈產生器54及56。分壓電路70包括一對串聯的電阻R11及R12將參考電壓Vref3分壓,分壓電路72包括一對串聯的電阻R21及R22將參考電壓Vref3分壓。圖10係應用圖6電路的第三實施例,其係利用電流源I1及I2及電阻R1及R2產生參考電壓Vref1及Vref2。電阻R1連接僕時脈產生器54的輸入/輸出端IO2,因為電流源I1提供的電流而產生參考電壓Vref1,電阻R2連接僕時脈產生器56的輸入/輸出端IO2,因為電流源I2提供的電流而產生參考電壓Vref2。
圖11係根據本發明的另一個時脈產生器,被主信號MST致能後,參考電壓產生器32根據輸入端Iset的信號決定參考電壓Vps,鋸齒波產生器34提供鋸齒波信號Vramp並根據鋸齒波信號Vramp及其內部的參考電壓Vref產生時脈CLK_master。鋸齒波產生器34還根據主信號MST決定是否提供同步重置信號Ssync給輸入/輸出端IO1。比較器36比較鋸齒波信號Vramp及參考電壓Vps產生比較信號Sc,脈衝產生器38根據比較信號Sc產生時脈CLK_slave,多工器40根據主信號MST決定輸出時脈CLK_master或CLK_slave。在此實施例中,當主信號MST為邏輯”1”時,鋸齒波產生器34提供同步重置信號Ssync給輸入/輸出端IO1,且多工器40輸出時脈CLK_master。當主信號MST為邏輯”0”時,參考電壓產生器32被致能,多工器40輸出時脈CLK_slave。
圖12係應用圖11電路的相位交錯時脈同步裝置,其包括主時脈產生器74及僕時脈產生器76。在此實施例中,鋸齒波產生器34包括充放電電路60提供鋸齒波信號Vramp,比較器62比較參考電壓Vref及鋸齒波信號Vramp產生比較信號Sm,脈衝產生器66根據比較信號Sm產生時脈CLK_master及CLK_S,同步驅動器78在被主信號MST致能後根據時脈CLK_S產生同步重置信號Ssync給輸入/輸出端IO1,邏輯電路80根據時脈CLK_S或輸入/輸出端IO1的同步重置信號Ssync驅動充放電電路60。充放電電路60包括電容C1,電流源Im與電容C1串聯,開關SW1與電容C1並聯受控於邏輯電路80。邏輯電路80包括開關SW2與或閘82。或閘82的輸出端連接開關SW1,第一輸入端接收時脈CLK_S,第二輸入端經開關SW2連接輸入/輸出端IO1。在主時脈產生器74中,主信號MST為邏輯”1”,因此開關SW2為開路(off),邏輯電路80根據時脈CLK_S驅動充放電電路60以產生鋸齒波信號Vramp,多工器40選擇輸出時脈CLK_master,同步驅動器78產生同步重置信號Ssync給僕時脈產生器76。在僕時脈產生器76中,主信號MST為邏輯”0”,因此參考電壓產生器32被致能並根據輸入端Iset的信號Sext產生參考電壓Vps,開關SW2閉路(on)使邏輯電路80根據輸入/輸出端IO1的同步重置信號Ssync驅動充放電電路60以產生鋸齒波信號Vramp,多工器40選擇輸出時脈CLK_slave。
圖13顯示圖12中信號的波形,其中波形84為主時脈產生器74中的鋸齒波信號Vramp,波形86為同步重置信號Ssync,波形為時脈CLK_master,波形90為僕時脈產生器76中的鋸齒波信號Vramp,波形92為參考電壓Vps,波形94為時脈CLK_slave。參照圖12及圖13,當主時脈產生器74中的鋸齒波信號Vramp大於參考電壓Vref時,如波形84及時間t4所示,同步重置信號Ssync及時脈CLK_master被觸發,如波形86及88所示,同時僕時脈產生器76根據同步重置信號Ssync重置其鋸齒波信號Vramp,如波形90所示,同步重置信號Ssync使主時脈產生器74及僕時脈產生器76中的鋸齒波信號Vramp同步重置,因此兩者的鋸齒波信號Vramp同步;此外兩者中的充放電電路60的電流源Im相同,故兩者產生完全相同的鋸齒波信號Vramp,當主時脈產生器76中的鋸齒波信號Vramp大於參考電壓Vps時,時脈CLK_slave被觸發,如波形94及時間t5所示,由於參考電壓Vref及Vps的準位不同,因此主時脈產生器74及僕時脈產生器76產生同步但不同相位的時脈CLK_master及CLK_slave。此實施例可依需求增加僕時脈產生器76,只要設定各僕時脈產生器76中參考電壓Vps在不同的準位,便可產生多個同步但相位交錯的時脈CLK_slave。
以上對於本發明之較佳實施例所作的敘述係為闡明之目的,而無意限定本發明精確地為所揭露的形式,基於以上的教導或從本發明的實施例學習而作修改或變化是可能的,實施例係為解說本發明的原理以及讓熟習該項技術者以各種實施例利用本發明在實際應用上而選擇及敘述,本發明的技術思想企圖由以下的申請專利範圍及其均等來決定。
10...PWM調節器
12...PWM控制器
14...功率級
16...輸入電壓Vin的波形
20...主PWM調節器
22...僕PWM調節器
24...相位平移控制邏輯
26...輸入電壓Vin的波形
32...參考電壓產生器
34...鋸齒波產生器
36...比較器
38...脈衝產生器
40...多工器
50...主時脈產生器
52...分壓電路
54...僕時脈產生器
56...僕時脈產生器
60...充放電電路
62...比較器
64...脈衝產生器
66...脈衝產生器
70...分壓電路
72...分壓電路
74...主時脈產生器
76...僕時脈產生器
78...同步驅動器
80...邏輯電路
82...或閘
84...主時脈產生器中的鋸齒波信號Vramp
86...同步重置信號Ssync
88...時脈CLK_master
90...僕時脈產生器中的鋸齒波信號Vramp
92...參考電壓Vps
94...時脈CLK_slave
圖1係傳統的多重PWM調節器系統;
圖2係習知的時脈同步多重PWM調節器系統;
圖3係圖2電路的波形圖;
圖4係習知的交錯時脈同步多重PWM調節器系統;
圖5係圖4電路的波形圖;
圖6係根據本發明的時脈產生器;
圖7係應用圖6電路的第一實施例;
圖8係圖7電路的波形圖;
圖9係應用圖6電路的第二實施例;
圖10係應用圖6電路的第三實施例;
圖11係根據本發明的另一時脈產生器;
圖12係應用圖11電路的實施例;以及
圖13顯示圖12中信號的波形。
32...參考電壓產生器
34...鋸齒波產生器
36...比較器
38...脈衝產生器
40...多工器

Claims (20)

  1. 一種時脈產生器,包括:第一輸入/輸出端;第二輸入/輸出端;參考電壓產生器連接該第一輸入/輸出端,被主信號致能後產生第一參考電壓;鋸齒波產生器連接該第二輸入/輸出端及參考電壓產生器,被該主信號致能後產生鋸齒波信號給該第二輸入/輸出端,並根據該鋸齒波信號及第一參考電壓決定第一時脈;第一比較器連接該第一及第二輸入/輸出端,比較該第一及第二輸入/輸出端的信號產生第一比較信號;第一脈衝產生器連接該第一比較器,根據該第一比較信號產生第二時脈;以及多工器連接該鋸齒波產生器及第一脈衝產生器,因應該主信號從該第一及第二時脈選擇其中之一輸出。
  2. 如請求項1之時脈產生器,其中該第一參考電壓供應給該第一輸入/輸出端。
  3. 如請求項1之時脈產生器,其中該鋸齒波產生器包括:充放電電路連接該第二輸入/輸出端,用以提供該鋸齒波信號;第二比較器連接該充放電電路及參考電壓產生器,比較該鋸齒波信號及第一參考電壓而產生第二比較信號;第二脈衝產生器連接該第二比較器,根據該第二比較信號產生該第一時脈;以及第三脈衝產生器連接該第二比較器及充放電電路,根據該第二比較信號產生控制信號驅動該充放電電路。
  4. 一種相位交錯時脈同步裝置,包括:主時脈產生器,包含:鋸齒波產生器,用以提供鋸齒波信號並根據該鋸齒波信號及第一參考電壓產生第一時脈;以及至少一僕時脈產生器,每一該僕時脈產生器包含:第一比較器連接該鋸齒波產生器,比較第二參考電壓及該鋸齒波信號產生第一比較信號;以及第一脈衝產生器連接該第一比較器,根據該第一比較信號產生與該第一時脈同步且相位交錯的第二時脈。
  5. 如請求項4之相位交錯時脈同步裝置,更包括分壓電路連接該第一比較器,用以分壓該第一參考電壓而產生該第二參考電壓。
  6. 如請求項4之相位交錯時脈同步裝置,更包括分壓電路連接該第一比較器,用以分壓第三參考電壓而產生該第二參考電壓。
  7. 如請求項4之相位交錯時脈同步裝置,更包括:電阻連接該第一比較器;以及電流源連接該電阻,提供電流給該電阻以產生該第二參考電壓。
  8. 如請求項4之相位交錯時脈同步裝置,其中該鋸齒波產生器包括:充放電電路,用以提供該鋸齒波信號;第二比較器連接該充放電電路,比較該鋸齒波信號及該第一參考電壓而產生第二比較信號;第二脈衝產生器連接該第二比較器,根據該第二比較信號產生該第一時脈;以及第三脈衝產生器連接該第二比較器及充放電電路,根據該第二比較信號產生控制信號驅動該充放電電路。
  9. 一種相位交錯時脈同步方法,包括下列步驟:(a)提供鋸齒波信號;(b)比較第一參考電壓及該鋸齒波信號而產生第一比較信號;(c)根據該第一比較決定第一時脈;(d)比較第二參考電壓及該鋸齒波信號而產生第二比較信號;以及(e)根據該第二比較信號決定與該第一時脈同步且相位交錯的第二時脈。
  10. 如請求項9之相位交錯時脈同步方法,更包括分壓該第一參考電壓而產生該第二參考電壓。
  11. 如請求項9之相位交錯時脈同步方法,更包括分壓第三參考電壓而產生該第二參考電壓。
  12. 如請求項9之相位交錯時脈同步方法,更包括將電流注入電阻以產生該第二參考電壓。
  13. 如請求項9之相位交錯時脈同步方法,更包括根據該第一比較信號控制電容的充放電以產生該鋸齒波信號。
  14. 一種時脈產生器,包括:輸入端;輸入/輸出端;鋸齒波產生器連接該輸入/輸出端,用以提供鋸齒波信號,根據該鋸齒波信號及第一參考電壓決定第一時脈,以及根據主信號提供同步重置信號給該輸入/輸出端或根據該輸入/輸出端的該同步重置信號重置該鋸齒波信號;參考電壓產生器連接該輸入端,根據該輸入端的信號決定第二參考電壓;第一比較器連接該鋸齒波產生器及該參考電壓產生器,比較該鋸齒波信號及第二參考電壓而產生第一比較信號;第一脈衝產生器連接該第一比較器,根據該第一比較信號產生第二時脈;以及多工器連接該鋸齒波產生器及第一脈衝產生器,根據該主信號從該第一及第二時脈選擇其中之一輸出。
  15. 如請求項14之時脈產生器,其中該鋸齒波產生器包括:充放電電路,產生該鋸齒波信號;第二比較器連接該充放電電路,比較該鋸齒波信號及第一參考電壓而產生第二比較信號;第二脈衝產生器連接該第二比較器,根據該第二比較信號產生該第一時脈及第三時脈;同步驅動器連接該第二脈衝產生器及該輸入/輸出端,在被該主信號致能後,根據該第三時脈產生該同步重置信號;以及邏輯電路連接該充放電電路、第二脈衝產生器及輸入輸出端,根據該第三時脈或該輸入/輸出端的同步重置信號驅動該充放電電路。
  16. 一種相位交錯時脈同步裝置,包括:主時脈產生器,包含:第一鋸齒波產生器,提供第一鋸齒波信號及與該第一鋸齒波信號同步的同步重置信號,並根據該第一鋸齒波信號及第一參考電壓產生第一時脈;以及至少一僕時脈產生器,每一該僕時脈產生器包含:第二鋸齒波產生器連接該第一鋸齒波產生器,提供第二鋸齒波信號,並根據該同步重置信號重置該第二鋸齒波信號;第一比較器連接該第二鋸齒波產生器,比較該第二鋸齒波信號及第二參考電壓產生第一比較信號;以及第一脈衝產生器連接該第一比較器,根據該第一比較信號產生與該第一時脈同步且相位交錯的第二時脈。
  17. 如請求項16之相位交錯時脈同步裝置,其中該第一鋸齒波產生器包括:充放電電路,產生該第一鋸齒波信號;第二比較器連接該充放電電路,比較該第一鋸齒波信號及第一參考電壓而產生第二比較信號;第二脈衝產生器連接該第二比較器,根據該第二比較信號產生該第一時脈及第三時脈;同步驅動器連接該第二脈衝產生器,根據該第三時脈產生該同步重置信號;以及邏輯電路連接該充放電電路及第二脈衝產生器,根據該第三時脈驅動該充放電電路。
  18. 如請求項16之相位交錯時脈同步裝置,其中該第二鋸齒波產生器包括:充放電電路,產生該第二鋸齒波信號;以及邏輯電路連接該充放電電路及第一鋸齒波生器,根據該同步重置信號驅動該充放電電路。
  19. 一種相位交錯時脈同步方法,包括下列步驟:(a)提供第一鋸齒波信號、第二鋸齒波信號以及與該第一鋸齒波信號同步的同步重置信號,其中該同步重置信號係用以重置該第二鋸齒波信號,以使該第二鋸齒波信號與該第一鋸齒波信號同步;(b)根據該第一鋸齒波信號及第一參考電壓產生第一時脈;以及(c)根據該第二鋸齒波信號及第二參考電壓決定與該第一時脈同步且相位交錯的第二時脈。
  20. 如請求項19之相位交錯時脈同步方法,其中該步驟a包括:比較該第一鋸齒波信號及第一參考電壓產生比較信號;根據該比較信號產生第三時脈;根據該第三時脈產生該同步重置信號及決定該第一鋸齒波信號;以及因應該同步重置信號重置該第二鋸齒波信號。
TW099100260A 2010-01-07 2010-01-07 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法 TWI394026B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099100260A TWI394026B (zh) 2010-01-07 2010-01-07 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法
US12/977,662 US8248139B2 (en) 2010-01-07 2010-12-23 Simple interleaved phase shift clock synchronization for master/slave scheme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099100260A TWI394026B (zh) 2010-01-07 2010-01-07 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法

Publications (2)

Publication Number Publication Date
TW201124814A TW201124814A (en) 2011-07-16
TWI394026B true TWI394026B (zh) 2013-04-21

Family

ID=44224361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100260A TWI394026B (zh) 2010-01-07 2010-01-07 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法

Country Status (2)

Country Link
US (1) US8248139B2 (zh)
TW (1) TWI394026B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902344B1 (ko) * 2010-08-12 2018-11-07 페어차일드코리아반도체 주식회사 위상 변환 회로 및 이를 구비하는 디밍 회로
US9270171B2 (en) * 2012-08-22 2016-02-23 Allegro Microsystems, Llc Methods and apparatus for DC-DC converter having dithered slope compensation
US9118458B1 (en) * 2014-04-24 2015-08-25 Telefonaktiebolaget L M Ericsson (Publ) Clock phase alignment
US9600019B2 (en) * 2015-05-22 2017-03-21 Nxp Usa, Inc. Method and apparatus for modulating a clock signal
JP7024440B2 (ja) * 2018-01-24 2022-02-24 富士電機株式会社 電力変換装置の制御回路、及び、電力変換装置
TWI683510B (zh) * 2019-01-23 2020-01-21 茂達電子股份有限公司 多通道功率系統及其相位移控制方法
US11036268B2 (en) * 2019-07-15 2021-06-15 Silicon Laboratories Inc. System and method to reset datapath logic within a peripheral slave device having multiple, asynchronous clock domains
CN112532241B (zh) * 2020-11-27 2023-03-24 温州大学 一种基于时间竞争的同步信号生成电路
CN112769333B (zh) * 2020-12-31 2022-12-27 深圳市核达中远通电源技术股份有限公司 一种新型的电流型交错pwm控制电路
US11664732B2 (en) * 2021-06-05 2023-05-30 Innovision Semiconductor Inc. Synchronous clock generator circuit for multiphase DC-DC converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0884878A2 (en) * 1997-06-11 1998-12-16 Industrial Technology Research Institute Synchronization of frame, symbol clock, and carrier in multicarrier receivers
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
TW200518431A (en) * 2003-11-25 2005-06-01 Intersil Inc Multiphase DC-DC converter with reduced ripple
TW200931781A (en) * 2008-01-11 2009-07-16 Richtek Technology Corp Switching power supply with improved light-load efficacy and method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078882A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 슬로프 보상 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0884878A2 (en) * 1997-06-11 1998-12-16 Industrial Technology Research Institute Synchronization of frame, symbol clock, and carrier in multicarrier receivers
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
TW200518431A (en) * 2003-11-25 2005-06-01 Intersil Inc Multiphase DC-DC converter with reduced ripple
TW200931781A (en) * 2008-01-11 2009-07-16 Richtek Technology Corp Switching power supply with improved light-load efficacy and method thereof

Also Published As

Publication number Publication date
US20110163785A1 (en) 2011-07-07
US8248139B2 (en) 2012-08-21
TW201124814A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
TWI394026B (zh) 時脈產生器以及應用該時脈產生器的相位交錯時脈同步裝置及方法
US9190909B2 (en) Control device for multiphase interleaved DC-DC converter and control method thereof
US7701730B2 (en) Method and apparatus for power converters having phases spaced at desired phase angles
US20040232964A1 (en) Distributing clock and programming phase shift in multiphase parallelable converters
US8354828B2 (en) Power supply with synchronized clocks and related DC-DC converter
JP3919116B2 (ja) マルチ位相合成リプル電圧レギュレータの同期
US7567134B2 (en) System and method for synchronizing multiple oscillators
US20120105038A1 (en) Clock phase shifter for use with buck-boost converter
JP5462810B2 (ja) スイッチング電源装置及びそれを用いたスイッチング電源システム
TWI345361B (en) System and method for reducing ripple in multiphase dc-dc converter
JP2005020083A (ja) クロック発生回路
US10367484B2 (en) Ramp based clock synchronization for stackable circuits
JP2008079274A (ja) 周波数比較器、周波数合成器及び関連方法
JP2007081935A (ja) クロック発生回路及びクロック発生方法
US10063050B2 (en) Power supply system and power supply apparatus
TW201143290A (en) Adaptive phase-shifted synchronization clock generation circuit and method for generating phase-shifted synchronization clock
TW201141027A (en) System and method for delaying phase shift within a DC/DC converter
US9300281B2 (en) Triangular wave generating circuit to provide clock synchronization
TWI404338B (zh) 多通道調節器系統的相位交錯控制方法
CN102136793B (zh) 频率产生器、相位交错频率同步装置及方法
TW201608803A (zh) 為一切換式電源供應器之一振盪器產生時鐘信號的方法
US10622899B1 (en) Power converter
US20150162858A1 (en) Motor control apparatus and motor control method
US7746045B2 (en) Distributing time slots in parallel configured, switching power supplies
US8319567B1 (en) Two oscillator synchronization system