TWI338346B - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
TWI338346B
TWI338346B TW092126012A TW92126012A TWI338346B TW I338346 B TWI338346 B TW I338346B TW 092126012 A TW092126012 A TW 092126012A TW 92126012 A TW92126012 A TW 92126012A TW I338346 B TWI338346 B TW I338346B
Authority
TW
Taiwan
Prior art keywords
film
conductive
wiring
barrier film
display device
Prior art date
Application number
TW092126012A
Other languages
English (en)
Other versions
TW200409289A (en
Inventor
Shunpei Yamazaki
Mitsuaki Osame
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200409289A publication Critical patent/TW200409289A/zh
Application granted granted Critical
Publication of TWI338346B publication Critical patent/TWI338346B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

1338346 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於具有半導體元件（明確地說，薄膜電晶 體）之半導體裝置’並且也有關設置有發光元件及液晶顯 示裝置之顯示裝置’例如，EL顯示裝置（發光裝置）， 及其製造方法，尤指大型顯示裝置及其製造方法。 【先前技術】 近年來，已經進展到使主動矩陣型半導體裝置（例如 ’ EL顯示裝置及液晶顯示裝置）中之螢幕具有大面積及 高淸晰度，並且配線（例如，訊號線及掃描線）的數目以 及配線的長度傾向增加。因此，需要防止由於配線電阻所 造成的電壓下降、將訊號寫入圖素中的不良、及灰度標的 不良。 在EL顯示裝置中，以多重灰度標來顯示影像的驅動 方法具有自訊號線輸入電壓之電壓輸入系統，及自訊號線 輸入電流之電流輸入系統，且進一步，電壓輸入系統具有 —將電流格式之資料（驅動電流）寫入發光元件中用以控 制亮度的電流寫入系統，及一將電壓格式之資料寫入發光 元件中用以控制亮度的電壓寫入系統，而同時電流輸入系 統具有該電流寫入系統。這樣的驅動方法特別會有由於配 線電阻所造成的問題，配線電阻造成訊號傳送到訊號線之 終端的延遲，並且電源線的電壓下降（明確地說，電流供 應線路）使其難以供應預定的電流或電壓。然後，因爲發 -5- (2) 1338346 射自發光元件之光線的亮度係和經由訊號線所供應 或電壓値成比例，結果造成在顯示上的擾動。此外 電壓下降，EL顯示裝置及液晶顯示裝置會有經由 輸入之脈波訊號波形失真的問題》 在使用銅做爲具有低電阻之材料用以形成配線 中，有一形成插入配線之機構（具有金屬鑲嵌之結 但是，在此金屬鑲嵌中，一絕緣膜被形成於待形成 位置處，一用來形成配線的溝槽被形成於絕緣膜中 ，一 Cu配線被形成於此溝槽中（舉例來說，曰本 報第2000-58650號案）。 因此，在習知的顯示裝置中，具有低電阻之銅 印刷電路板（PWB )之PWB側配線，以各向同性 而非一配線來使PWB側配線電氣連接至元件側配 抑制元件側配線之電壓下降及訊號延遲（舉例來說 專利公報第200 1 -23 6025號案）。 【發明內容】 本發明之目的在於防止由於配線電阻所造成的 降、將驅動電流寫入圖素中的不良、及灰度標的不 述影響，並且提供具有高淸晰度的半導體裝置，以 示裝置及液晶顯示裝置來代表。.本發明之目的也在 一配線，其具有依據較少程序所減少之配線電阻， 供一半導體裝置，其具有含有低電阻的配線。 爲了達成上述目的，在本發明中，一包含Cu 之電流 ，由於 配線所 的情況 構）。 之配線 ，而後 專利公 箔用作 導電膜 線，以 ，曰本 電壓下 良之上 EL顯 於形成 並且提 之配線 -6- (3)
(3)I3383W 被形成做爲用於由EL顯示裝置及液晶顯示裝置所代表之 顯示裝置的配線或電極。注意，包含Cu之配線包含一配 線，其中，含有Cu做爲其主成分（在下文中，一 Cu配 線）之配線以一單層結構而被層疊於一配線或電極上。又 ’注意，包含C u之配線包含一配線，其中，C11配線以一 疊層結構而被層疊於~配線或電極上，並且包含一結構， 其中，具有疊層結構之配線或電極的其中一層爲CU配線 。明確地說，訊號線、掃描線、電流供應線、電源線、源 極電極、汲極電極、及閘極電極皆被包含在此配線或電極 中〇 一功能上命名之導電膜爲該配線或電極，舉例來說， 假設薄膜電晶體（在下文中，TFT )之閛極電極、源極電 極、及汲極電極、訊號線' 掃描線、電流供應線等等。因 爲該配線或電極能夠被取得於當導電膜受到圖案化處理而 形成爲預定的形狀之時，所以該配線或電極也被統稱爲導 電膜。注意’因爲訊號線、掃描線、或電流供應線的一部 分即爲一電極，所以電極與配線的分界不明顯。 這樣的配線材料Cu擴散入半導體膜及層間絕緣膜中 ，並且對TFT的電氣特性有不良的影響。因此，在本發 明中’一阻障膜（阻障層）被設置在至少一活性層與Cu 配線之間，以便防止Cu侵入TFT的活性層（受到圖案化 處理而形成爲島形的形狀）中。 這樣的阻障膜係由含有氮或碳之導電膜所形成的（導 電性阻障膜）’並且一種或多種選自氮化鉅（TaN ) '氮 (4) (4)1338346 化欽（TiN) '氮化鎢（WN)、碳化鉬（TaC)、及碳化 鈦（TiC )之材料可以被使用。除此之外，一含有S i之三 元系非晶阻障膜可以用作導電性阻障膜，此導電性阻障膜 可以爲配線或電極的其中一層。 更佳地，一由含氮之絕緣膜（絕緣性阻障膜）所形成 之阻障膜被形成來覆蓋住Cu配線，舉例來說，一種或多 種選自氮化矽（SiN )、氧氮化矽（SiNO ) '及氮化鋁（ A1N或AlxNy)之材料可以被使用來形成含氮之絕緣性絕 緣膜。 此外，以濺擊法來形成本發明之Cu配線，較佳以濺 擊法來依序成膜而形成至少導電性阻障膜、Cu配線、及 絕緣性阻障膜。 圖 Π A到圖1 1 D顯示本發明之配線或電極的特定結 構例，並且將參照圖1 ] A到圖1 1 D來對一結構給予解釋 ，而在此結構中，在導電性阻障膜上所形成之Cu配線係 覆蓋有絕緣性阻障膜。 圖1 1 A所示之配線具有一結構，其中，含Ti之導電 膜、含ΤΓΝ之導電性阻障膜、及含SiN之絕緣性阻障膜被 設置來覆蓋住Cu配線。在下文中，疊層結構被表示成從 基板側算起的Ti/TiN/Cu/SiN。在圖]1 A的情況中，對含 Ti之導電膜和含TiN之導電性阻障膜同時實施圖案化， 形成C u配線’並且形成含S iN之絕緣性阻障膜。因此， 含Ti之導電膜的寬度係和含TiN之導電性阻障膜的寬度 相同，並且Cu配線的寬度係比含Ti之導電膜及含TiN之 -8- (5) (5)1338346 導電性阻障膜的寬度還短。注意，寬度意謂著通道長度方 向上的長度。 圖】1 B所示之配線具有一結構，其中’含ΉΝ之導 電性阻障膜及含S i N之絕緣性阻障膜被設置’並且配線的 導電膜被層疊，疊層結構被表示h成從基板側算起的 Ti/Al/TiN/Cu/SiN。在圖11B的情況中，對含Ή之導電膜 、含A1之導電膜 '和含TiN之導電性阻障膜同時實施圖 案化，形成Cu配線’並且形成含SiN之絕緣性阻障膜° 因此，含Ti之導電膜、含A1之導電膜、和含TiN之導電 性阻障膜具有相同的寬度，並且Cu配線的寬度係比含Ti 之導電膜、含A1之導電膜、及含TiN之導電性阻障膜的 寬度還短。 圖〗1 C所示之配線具有一結構，其中，含TaN之導 電性阻障膜及含SiN之絕緣性阻障膜被設置，並且疊層結 構被表示成從基板側算起的Ti/TaN/Cu/SiN。在圖HC的 情況中，對含Ή之導電膜和含TaN之導電性阻障膜同時 實施圖案化，形成Cu配線，並且形成含SiN之絕緣性阻 障膜。因此，含Ti之導電膜的寬度係和含TaN之導電性 阻障膜的寬度相同，並且Cu配線的寬度係比含Ti之導電 膜及含TaN之導電性阻障膜的寬度還短。 圖1 1 D所示之配線具有一結構，其中，含WN之導電 性阻障膜及含SiNO之絕緣性阻障膜被設置，並且疊層結 構被表示成從基板側算起的Ti/WN/Cu/SiNO。在圖1 1D 的情況中，對含Ti之導電膜和含WN之導電性阻障膜同 (6) (6)[1338346 時實施圖案化，形成C u配線，並且形成含S i N 0之絕緣 性阻障膜。因此，含Ti之導電膜的寬度係和含WN之導 電性阻障膜的寬度相同，並且Cu配線的寬度係比含Ti之 導電膜及含WN之導電性阻障膜的寬度還短。 簡言之，本發明之配線被形成，使得導電性和導電性 阻障膜具有相同的寬度，並且C U配線的寬度係比導電膜 和導電性阻障膜的寬度還短。在圖素部分中，導電膜和導 電性阻障膜的寬度爲30到40 // m的等級，並且Cu配線 較佳具有5到2 0 /z m之等級的寬度及〇 · 1到1 " m之等級 的高度。 含Cu之配線可以被用作TFT之源極電極及汲極電極 。在此情況中’一類似於圖1 1 A到圖1 1 D所示之配線結 構的結構可以被使用。特別是，含Cu之配線較佳用作 T F T的源極電極及汲極電極，周以供應大的電流（舉例來 說，驅動電路部分的緩衝器TFT )。 含Cu之配線也可以被用作閘極電極。在此情況中， Cu配線可以被形成於導電性阻障膜上而變成閘極電極的 一部分。注意，和閘極電極同時所形成之掃描線也可以是 含Cu之配線’並且此Cu配線可以被形成於導電性阻障 膜上。 亦即，本發明之含c u的配線係可應周於任何的配線 或電極，例如，訊號線、掃描線、電流供應線、源極電極 、汲極電極、及閘極電極。因爲C U具有低電阻而使得讓 大電流流動成爲可能，所以當Cu之配線用作配線或電極 -10- (7) (7)1338346 時 > 有可能使電壓下降及減弱的訊號波形減少。除此之外 ，具有含有低電阻之Cu配線的顯示裝置能夠具有減小之 配線及電極的面積，並且有可能達成縮減的框緣。此外， 在中型及大型（5英吋或5英吋以上）EL顯示裝置及液 晶顯示裝置中，需要使大電流流入配線中，而因此本發明 係有用的。 【實施方式】 將參照附圖來對本發明之實施例模式做說明。在下面 的敘述中，電晶體具有閘極電極、源極電極、及汲極電極 三個端子。但是，考慮電晶體的結構，難以淸楚地區別出 源極電極與汲極電極。因此，在敘述元件之間的連接方面 ，源極電極與汲極電極的其中一者被表示爲第一電極，而 另一者被表示爲第二電極。 [實施例模式】] 在此實施例模式中，將參照圖]A到圖4 C來說明將 含CU之配線應用於訊號線及電流供應線的情況。 圖1A顯示EL顯示裝置之圖素的等效電路。如圖1A 所示’圖素具有至少一訊號線I 〇 ]、一電流供應線]02、 一掃描線1 03、多個TFTs 1 04及]05 ' —電容器1 06、及 ~發光元件107 ’ TFTs 1〇4及1〇5可以具有多重閘極結構 ’例如’雙閘極結構或3閘極結構，而非單閘極結構。在 具有TFTs 1〇4及]〇s之大的閘極電容和可容許範圍內之 -11 - (8) (8)1338346 漏洩電流的情況中，不需要設置電容器]06。 在此，係訊號線I 、電流供應線1 02 '及掃描線 1 〇3由於配線電阻而會有問題，必須要考慮由於訊號線 丨〇 1及電流供應線1 02中之配線電阻所造成的電壓下降， 特別是當顯示裝置具有較大的尺寸時。在本實施例模式中 ，含CU之配線被用作至少訊號線1 0】及電流供應線]02 〇 圖1B顯示圖1A之頂視圖，連同圖素電極（發光元 件之第一電極）10T被形成，一 Cu配線108被層疊於訊 號線1 01及電流供應線I 02上。TFT 104具有一連接至訊 號線101之第一電極，及一連接至電容器106及TFT 105 之閘極電極的第二電極，並且掃描線103的一部分爲TFT 104的閘極電極，TFT 105具有一連接至圖素電極107'之 第一電極，及一連接至電流供應線1 02之第二電極，電容 器1 06被形成於電流供應線1 02及半導體膜被層疊的區域 中 〇 接著，將參照圖2A而對沿著圖1B ·所示之A-A1剖面 圖的結構來做解釋。圖2A顯示一具有絕緣表面之基板 111，並且有可能使用玻璃基板、陶瓷基板、石英基板、 矽基板、及塑膠基板（包含塑膠膜）的任何一者做爲基板 111。在基板111上，一氧氮化矽膜Π23及一氧氮化矽膜 I12b被層疊做爲基底膜，當然，不需要將基底膜的材料 限定於氧氮化矽。此外，用於T F T 1 0 5之活性層及用於電 容器106的半導體膜113被設置於氧氮化矽膜112b上。 -12- (9) (9)1338346 TFT 105之半導體膜103係覆蓋以閘極絕緣膜1 14， 並且氮化鉅（TaN ) 1 1 5及鎢（W ) 1 1 6之疊層的閘極 電極被設置於閘極絕緣膜114上。在本實施例模式中，雖 然氧氮化矽膜被用作閘極絕緣膜1 1 4，但是，從改善整合 層級的觀點來看，使用具有高的相對介電常數之經氮化的 絕緣膜（例如，氮化鋁膜）係有用的，這是因爲能夠減少 所需要之元件空間。雖然閘極電極之金屬膜彼此具有大的 選擇比，但是當蝕刻條件被最佳化時，這樣的結構變爲可 能。針對此等蝕刻條件’可以參考由本發明之申請人所提 出的日本專利公報第200 1 -3 1 3 3 97號案，閘極電極或抗蝕 劑被用作遮罩以形成半導體膜1 1 3中的源極區域、汲極區 域 '及通道形成區域。除此之外，和閘極電極相重疊之 LDD區域及GOLD區域可以被適當地形成。注意，雜質 被掺雜入其中之源極區域、汲極區域、LDD區域、或 GOLD區域被表示成雜質區域。此外’加熱爐或雷射被用 來使雜質區域活性化。 除此之外，氮化矽膜或氧氮化砂膜被設置當作覆蓋閘 極電極之絕緣膜Π 7，在本實施例模式中，以電漿CVD 法來形成氧氮化矽膜。此外，爲了平坦化，以濺擊、C V D 、或塗敷法所形成之感光或非感光有機材料（聚醯亞胺、 丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、或苯倂環丁稀 )、無機材料（例如，氧化矽、氮化矽、或氧氮化砂）， 或其疊層被用來形成第一絕緣膜1 1 8，做爲絕緣膜】丨7上 的層間絕緣膜。 • 13 - 1338346 do) 在第一絕緣膜1 1 8上’一包含經氮化之絕緣膜（典型 上’氮化矽膜或氧氮化矽膜）的第一鈍化膜119被形成， 在本實施例模式中’氮化矽膜用作第一鈍化膜1 1 9。之後 ’以溼式蝕刻或乾式蝕刻法來形成第一鈍化膜1 1 9、第_ 絕緣膜1 1 8、絕緣膜1 1 7、及閘極絕緣膜1 1 4中的接點（ 開口部分）。 注意，圖2A所示且在層間絕緣膜中所設置之接點具 有錐形的形狀’其中’直徑朝向底部變得較小，而且由層 間絕緣膜之頂面與接點之斜面（接點之轉角部分）所構成 的角度爲95到〗3 5度的等級。在此接點中，—汲極電極 或一源極電極（在下文中，統稱爲電極）1 2 0被形成而連 接至源極區域或汲極區域。此時，對相同層實施圖案化以 同時形成訊號線1 0 1及電流供應線1 02。在本實施例模式 中，電極 '訊號線、及電流供應線係由Ti/Al/ΤΊΝ之疊層 膜所髟成的，並且包含TiN之導電膜用作導電性阻障膜。 然後，利用遮罩之DC濺擊被使用，以形成Cu配線 1 〇 S於訊號線1 〇 1及電流供應線1 〇 2上。注意，可以參考 實施例模式4之詳細的形成程序。 如上所述，Cu配線被形成於訊號線及電流供應線上 ’以取得含Cu之配線做爲訊號線及電流供應線。 圖2B顯示和圖2A之結構不同的結構，在圖2A中’ 接點的轉角部分爲具有角度的錐形形狀。在圖2B中，接 點具有圓的轉角部分，以及朝向底部而變得較小的直徑。 做爲此情況中之層間絕緣膜的材料，可以使用感光或非感 -14 - (11) (11)I338346 光有機材料（聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺酷胺 、抗蝕劑、或苯倂環丁烯）。然後，在曝光之後，可以實 施溼式蝕刻或乾式蝕刻法來形成具有此接點之結構。但是 ’在使用感光有機材料的情況中’實施曝光以形成接點而 不需蝕刻。在提供接點於層間絕緣膜中之後，第一純化膜 π 9被形成。 此外，圖2C具有另一不同錐形形狀之接點，而且該 接點具有圓的轉角部分’以及一具有兩個或兩個以上不同 之曲率半徑的斜面。做爲此情況中之層間絕緣膜的材料， 可以使用感光或非感光有機材料（聚醯亞胺、丙烯酸、聚 醯胺 '聚醯亞胺醯胺、抗蝕劑、或苯倂環丁烯）。然後， 在曝光之後’可以實施溼式蝕刻或乾式蝕刻法來形成具有 此接點之結構。但是’在使用感光有機材料的情況中，實 施曝光以形成接點而不需蝕刻。在提供接點於層間絕緣膜 中之後，第一鈍化膜Η 9被形成。 如圖2 Α到圖2 C任一者中所示，層間絕緣膜中之接 點的形狀使其可能防止電容器〗〇 6之配線I 02及提供給 T F T I 0 5之配線〗2 0的斷裂。 然後，用來覆蓋Cu配線1 〇8之絕緣性阻障膜204較 佳被形成如圖3 A所示。爲了形成絕緣性阻障膜2 (M，可 以使用例如氮化矽（SiN )或氧氮化矽（SiNO )之材料， 在本實施例模式中’以高頻濺擊法來形成含氮化矽之膜。 注意，可以參考實施例模式4之詳細的形成程序。因爲 Cu配線係覆蓋有絕緣性阻障膜2 (M，所以進一步減小Cu -15- (12) (12)1338346 擴散入半導體膜中的危險性。 之後，一光罩被用來形成絕緣性阻障膜204中的開口 部分，並且圖素電極107'被形成來覆蓋此開口部分，圖素 電極1 0 7 Μ系經由此開口部分而連接至配線1 2 0。 注意，圖3 Β及圖3 C中所示之結構在配線1 2 0、絕緣 性阻障膜204、及圖素電極1 07 1的形成順序或絕緣性阻障 膜2 04中之開口部分的形成方法上和圖3Α的結構不同。 圖3 Β所示之結構和圖3 Α的結構在形成順序上不同 。在形成圖3 B之結構的情況中，配線1 20、訊號線1 0 1、 及電流供應線102被形成於設置圖素電極107'之後，Cu 配線I 08被形成於訊號線1 0 1及電流供應線1 02上，絕緣 性阻障膜2 04接著被形成，而後，開口部分最後被設置於 絕緣性阻障膜204中。 在形成圖3 C之結構的情況中，連同形成圖3 A之結 構的情況，配線1 20、訊號線1 0 1、及電流供應線1 02被 形成，Cu配線】08被形成於訊號線]0]及電流供應線】02 上。之後，和圖3 A的情況不同，一做爲第二層間絕緣膜 之絕緣膜1 1 8 '被形成，並且一第二鈍化膜1 1 V被形成於絕 緣膜]18·上。然後，一開口部分被設置於絕緣膜Π8'及第 二鈍化膜1 IV中，圖素電極107'被設置於此開口部分中以 便連接至配線1 20。注意’絕緣膜Π 8 1可以使用和第一絕 緣膜1 1 8相同的材料及方法來予以形成’並且第二鈍化膜 1 1 9'可以使用和第一鈍化膜1 1 9相同的材料及方法來予以 形成。 -16- (13) (13)1338346 此外，因爲圖3A之絕緣性阻障膜204的製造方法和 圖3A到圖3C之絕緣性阻障膜204的製造方法不同，所 以圖3 D所示之結構和圖3 A到圖3 C之結構不同。在形成 圖3 D之結構的情況中，在形成C u配線1 0 8之後，用遮 罩來形成絕緣性阻障膜2 04以覆蓋至少Cu配線1 0 8。因 此’不需要用光罩來設置開口部分於絕緣性阻障膜204中 〇 在圖3 D之結構的情況中，導電性阻障膜可以被用來 代替絕緣性阻障膜204 ’這是因爲用稍後所形成之第二絕 緣膜來確保圖素電極與導電性阻障膜之間的絕緣性。因爲 導電性阻障膜相較於絕緣性阻障膜具有較小的電容，所以 整個覆蓋有導電性阻障膜之C U配線係適合用於高速操作 〇 ' 注意’將圖3 D所示之絕緣性阻障膜2 0 4的上述結構 及其製造方法應用於圖3 A到圖3 C之情況係可能的，並 且使用導電性阻障膜而非絕緣性阻障膜2 0 4變成可能。 接著’將參照圖4A到圖4C來對設置用作排組（也 被稱爲隔板或障礙物）之第二絕緣膜、形成第二絕緣膜之 開口部分於圖素電極上、以及設置一發光層及第二電極於 圖素電極中等程序提出解釋。 在圖4A中’桌—絕緣膜205被形成於圖3A所示結 構之圖素電極107,的兩端，以濺擊、CVD、或塗敷法所形 成之感光或非感光有機材料（聚醯亞胺、丙烯酸、聚酷胺 、聚醯亞胺醯胺、抗蝕劑、或苯倂環丁烯）、無機材、料（ -17- (14) (14)1338346 例如，氧化矽、氮化矽 '或氧氮化矽），或其疊層被用來 形成第二絕緣膜20 5。在感光有機材料用於第二絕緣膜 2 0 5的情況中，適當地使用被槪略分類之兩種感光有機材 料的其中一者，一種經光照射而變得不溶解於蝕刻劑之負 感光性有機材料，或一種經光照射而變得可溶解於蝕刻劑 之正感光性有機材料，一開口部分被形成於圖素電極1 0 7 上，並且第二絕緣膜205被形成於圖素電極107'的兩端。 之後，一包含有機化合物之發光層206被形成於開口 部分中，並且一第二電極207被形成於發光層206上，較 佳在形成包含有機化合物的發光層206之前或之後，於真 空下實施加熱以脫氣。又，因爲包含有機化合物之發光層 2 〇 6非常地薄，所以較佳使第一電極的表面平坦化，而且 ，舉例來說，在第一電極的平坦化之前或之後，可以用化 學機械硏磨之處理（典型上，CMP)來實施平坦化。除此 之外，用來洗淨異物（例如，灰塵）之洗淨（刷洗或漏斗 洗淨）可以被實施，以便改善圖素電極之表面的淸淨度。 注意，圖4A所示之第二絕緣膜2 05的開口部分（接 點）具有錐形的形狀，其中，直徑朝向底部變得較小，而 且由第二絕緣膜205之頂面與接點之斜面（接點之轉角部 分）所構成的角度爲9 5到I 3 5度的等級。 圖4 B所示之結構和圖4 A之結構的不同在於接點的 轉角部分爲具有角度的錐形形狀。在圖4B中，接點具有 圓的轉角部分，以及朝向底部而變得較小的直徑。做爲第 二絕緣膜2 0 5的材料，可以使用感光或非感光有機材料（ (15) 1338346 聚酿亞胺 '丙烯酸、聚醯胺、聚醯亞胺醯胺、抗倉虫 苯倂環丁稀）。然後，在曝光之後，可以實施溼式 乾式鈾刻法來形成具有此接點之結構。但是，在使 有機材料的情況中，實施曝光以形成接點而不需蝕 此外’接點之另一不同的錐形形狀被顯示於圖 ’此接點具有圓的轉角部分，以及一具有至少兩個 曲率半徑R1及R2的斜面。做爲第二絕緣膜205 ’可以使用感光或非感光有機材料（聚醯亞胺、丙 聚醯胺、聚醯亞胺醯胺、抗蝕劑、或苯倂環丁烯） ’在曝光之後，可以實施溼式蝕刻或乾式蝕刻法來 接點。但是，在使用感光有機材料的情況中，實施 形成接點而不需蝕刻。 雖然圖4 A到圖4 C係根據圖3 A所示之結構來 ，但是組合圖3 B到圖3 D，甚至圖2 B及圖2 C所 構的任何一者係可能的。 雖然本實施例模式敘述了具有發光元件之顯示 情況，但是包含Cu之配線可以被用作具有液晶元 示裝置中的訊號線、電極、及其他配線係自不待言 如上所述，在本實施例模式中，包含C u之配 作以訊號線或電流供應線爲代表的配線，明確地說 C u配線被設置於配線上之配線結構。因此，C u配 配置於所有TFTs、圖素電極、及配線的結構及製 〇 此外，當包含Cu之配線被使用於本實施例模 劑 '或 蝕刻或 用感光 刻。 4C中 不同之 的材料 烯酸、 。然後 形成此 曝光以 做說明 示之結 裝置的 件之顯 的。 線被用 ，使用 線係可 造程序 式中時 -19- (16) 1338346 ，使電壓下降減少及訊號波形減少變成可能。除此之外’ 有可能減小配線及電極的面積，並達成具有含有低電阻之 包含Cu之配線的顯示裝置之框緣的窄化。 [實施例模式2] 在本實施例模式中，將參照圖5A到圖5C來說明包 含Cu之配線被應用於閘極電極的例子。
圖5A顯示EL顯示裝置中之圖素的等效電路。如圖 5A所示，圖素具有至少一訊號線601、一電流供應線602 、一掃描線603、多個TFTs 604及605、一電容器606、 及一發光元件607，注意，TFTS 604及605可以具有多重 閘極結構，例如，雙閘極結構或3閘極結構，而非單閘極 結構。 此外，圖5 B顯示圖5 A之頂視圖，其中，圖素電極 (發光元件之第一電極）6071被形成，而且具有發光元件 之訊號線6 0 1、電流洪應線6 0 2、掃描線6 0 3、T F T s 6 0 4 及605、電容器606、及圖素電極607'，一 Cu配線608 被設置於TFT 604的掃描線603及閘極電極上，其係在由 當作閘極電極之相同層所形成的配線上。
圖5 C顯示沿圖5 B之B - B '的剖面圖。類似於圖2 C， 設置一具有絕緣表面之基板611、一氧氮化矽膜612a及 —氧氮化矽膜612b做爲基底膜、TFTs 604及605的半導 體膜6 1 3 ’然後’一閘極絕緣膜6丨4被設置來覆蓋半導體 膜6 1 3 ’並且一·導電性阻障膜6 1 5及C u配線6 0 8被形成 -20- (17) (17)1338346 於半導體膜613上，亦即，本實施例模式之特徵在於包含 Cu之配線被用作閘極電極，可以參考實施例模式4之包 含Cu之配線的形成程序。使用選自氮化鉅（TaN)、氮 化鈦（TiN )、氮化鎢（WN )之其中一者或其其多個的疊 層膜來形成導電性阻障膜6 1 5，並且導電性阻障膜6 1 5具 有當作保護膜的功能，用來防止Cu由於擴散而侵入半導 體膜6 1 3中。除了閘極電極以外，和閘極電極相同的層同 時受到圖案化處理以形成掃描線603，也就是說，掃描線 603具有導電性阻障膜及Cu配線的疊層結構。 然後，以閘極電極或抗蝕劑做爲遮罩，源極區域、汲 極區域、及通道形成區域被形成於半導體膜613中。除此 之外，與閘極電極相重疊之LDD區域及GOLD區域可以 被適當地形成。注意，雜質被掺雜入其中之源極區域、汲 極區域、LDD區域、或GOLD區域被表示成雜質區域。 做爲覆室間检—極之絕緣膜6 1 7，一氮化砂膜或氧氮化石夕 膜被設置，絕緣膜6 1 7用作絕緣性阻障膜。 爲了使雜質區域活性化’使用加熱爐或雷射，此時， 由於活性化時的加熱’較佳自基板的背面（形成半導體膜 之面的背後）照射雷射（例如，準分子雷射），以便防止 Cu擴散而侵入半導體膜中。更明確地說，雜質區域係形 成於形成導電性阻障膜6 1 5之後，加熱爐或雷射被用來使 雜質區域活性化’而後形成C u配線6 0 8。 除此之外’爲了平坦化，以濺擊、C V D '或塗敷法所 开夕成之感光或非感光有機材料（聚醯亞胺、丙稀酸、聚酿 -21 - (18) (18)1338346 胺、聚醯亞胺醯胺、抗触劑、或苯倂環丁烯）、無機材料 (例如，氧化矽、氮化矽、或氧氮化矽），或其疊層被用 來形成層間絕緣膜6 1 8於絕緣膜6 1 7上。 在層間絕緣膜6 1 8上，一包含經氮化之絕緣膜（典型 上，氮化矽膜或氧氮化矽膜）的第一鈍化膜6 1 9被形成， 在本實施例模式中，氮化矽膜被用作阻障絕緣膜6 1 9。之 後，溼式蝕刻或乾式蝕刻法被用來形成第一鈍化膜6 1 9、 層間絕緣膜6 1 8、絕緣膜6 1 7、及間極絕緣膜6 1 4中的接 點（開口部分）。做爲接點的形狀，也就是說，層間絕緣 膜的形狀，可以應用圖2 A到圖2 C的任何結構。 在接點中，汲極配線或源極配線被形成且連接至源極 區域或汲極區域，並.且和配線相同層的圖案化同時形成訊 號線6 0 1及電流供應線6 0 2。之後，如圖3 A到圖3 D及圖 4A到圖4(3所不，一發光層等等被形成。注意，圖3A到 圖3 D的任何結構可以被使用於即將被形成之圖素電極， 而且圖4A到圖4C的任何結構可以被用作用來形成發光 層之絕緣膜等等的結構。 這樣，有可能將包含Cu之配線應用於閘極電極，除 了閘極電極之外，也有可能使用包含Cu之配線當作訊號 線及電流供應線。 如上所述，當包含銅之配線被應用於閘極電極及掃描 線時’有可能使電壓下降減少及訊號波形減少，並進一步 達成顯示裝置之框緣的窄化。 -22- (19) (19)1338346 [實施例模式3] 在本實施例模式中，將參照圖6A到圖6C來對應用 有Cu配線之EL (電致發光）顯示裝置的整體結構提出解 釋。圖6A顯示EL顯示裝置的頂視圖，其中，以密封材 料來密封形成有TFT之元件基板，圖6B顯示沿圖6A之 B - B '的剖面圖，且圖6 C顯示沿圖6 A之A - A '的剖面圖》 在基板301上，一圖素部分（顯示部分）302被配置 ，並且一訊號線驅動電路（源極線驅動電路）3 03、一掃 描線驅動電路（閘極線驅動電路）3 04 a及3 0 4 b、及一保 護電路305也被配置來包圍圖素部分302，密封劑306被 設置而包圍驅動電路。除此之外，Cu配線被設置於從訊 號線、電流供應線、及訊號線驅動電路到F P C (可撓印刷 電路板）之輸入端子的環繞配線上，可以參考實施例模式 1及2之圖素部分3 02的結構，特別是其配線的結構。做 爲密封材料307，玻璃、金屬（典型上，不銹鋼）、陶瓷 、或塑膠（包含塑膠膜）能夠被使用，而且有可能僅以絕 緣膜來實施密封。 此外，依據來自發光元件之光的發射方向，密封材料 3 0 7必須使用半透明材料，舉例來說，在使用透明電極（ 舉例來說，I Τ Ο )做爲圖4 A到圖4 C所示之圖素電極]0 7 1 的情況中，光係發射至基板側，而在使用透明電極（舉例 來說’ ITO )做爲第二電極207的情況中，光係發射至基 板側的相反側。 密封劑306可以被設置而與訊號線驅動電路303、掃 -23- (20) (20)1338346 描線驅動電路3 04a及3 04b、及保護電路3 0 5的一部分重 疊’密封劑3 06被用來設置密封材料307，並且形成基板 301、密封劑3 06 '及密封材料3 07以形成一密閉空間308 «密封材料3〇7具有乾燥劑309 (例如，.氧化鋇或氧化鈣 )設置於其凹部中，其具有吸附濕氣及氧氣以使密閉空間 3 08之內保持淸潔，並且抑制發光層的變差，以網狀覆蓋 材料· 3 1 〇覆蓋住凹部，並且空氣及濕氣能夠通過覆蓋材料 3 1 0 ’而乾燥劑3 09不能夠通過覆蓋材料3 1 0。注意，可 以用稀有氣體（例如，氬氣）來充塡密閉空間3 〇 8，而且 也可以使用不活潑樹脂或液體來充塡。 在本實施例模式中，保護電路3 0 5被設置在輸入端子 部分3 1 1與訊號線驅動電路3 〇 3之間，以便讓其間之靜電 (例如，突波訊號）出去外面。此時，首先使具有高電壓 之瞬時訊號減弱，並且包含半導體膜之電路能夠讓已減弱 之高電壓出去外面。當然，保護電路可以被設置在其他位 置’舉例來說’在圖素部分3 02與訊號線驅動電路3 03之 間’或者在圖素部分3 0 2與掃描線驅動電路3 0 4 a及3 0 4 b 之間。 此外’用來將訊號傳送至訊號線驅動電路3 〇 3和掃描 線驅動電路3(Ma及3(Mb之輸入端子部分31】被設置於基 板3 0]上，並且資料訊號（例如，視頻訊號）經由FPC 312而被傳送至輸入端子部分3】丨，Fpc也被連接至從發 光層之第二電極來的環繞配線及從掃描線來的環繞配線（ 此二者未顯示於圖形中）。 -24- (21) 1338346 圖6B顯示輸入端子部分311的剖面圖，並 配線係以具有導體3 1 6散布於其中之樹脂3 1 7而 接至設置於FP C 3 1 2側上的配線3 1 5，此輸入配 結構，在此結構中，導電性氧化物膜3 1 4係層疊 線（閘極配線）或訊號線（源極配線）同時所形 3 1 3中。對於導體3 1 6來說，球形聚合物可以受 或銀塗敷的處理。 圖7A顯示輸入端子部分311的放大圖（特 6A所示之部分320)，明確地說，顯示一和訊 流供應線同時所形成之第一配線7 0 1 (即用來和 的環繞配線）、設置於第一配線701上的Cu配 設置於第一絕緣膜707中的接點703、及一透明 例來說，ITO膜）704的頂視圖。注意，第一配; 含導電性阻障膜。 圖7B顯示沿圖7A之A-A旧剖面圖。首先 絕緣膜同時所形成之第一絕緣膜707被設置在和 同時所形成之第二配線706上。之後，當作環繞 —配線70 1被形成於形成在第一絕緣膜707中的 口部分）703中，並且經由此接點而被連接至 706。在第一配線701上，受到圖案化處理之Cu 被形成而延伸至接點之前，透明電極704被形成 絕緣膜7 0 7上的一位置延伸，並且可以被形成而 線7 0 1接觸。其次，一第二絕緣膜7 Π被形成於 膜7〇7上而覆蓋住第一配線701及Cu配線702 且一輸入 被電氣連 線具有一 於和掃描 成之配線 到金塗敷 別是，圖 號線及電 FPC連接 線 702 ' 電極（舉 線70 1包 ^和層間 閘極配線 配線之第 接點（開 第二配線 配線702 而自第一 和第一配 第一絕緣 ，並且一 (22) (22)1338346 開口部分被形成於第二絕緣膜7】1中以覆蓋透明電極704 的周圍（也被稱爲邊緣或框緣），而且使其表面暴露出（ 圖7A之頂視圖）。注意，在第=與第二絕緣膜707及 7 Π之間的邊限” d ”被設定爲幾以^，舉例來說，3 # m。 在此’圖7C顯示保護電路720及其周邊的放大圖。 在到FP C之連接區域的附近（在下文中，連接區域）， 包含和TFT之活性層同時所形成之矽的半導體膜712具 有一級一級（曲折）設置的矩形6然後，半導體膜7 1 2經 接點而被連接至第一及第二配線701及706而當作保護電 路用。有了如此所設置之保護電路，半導體膜712當作電 器用’其能夠防止由於靜電等而造成的過多電流流到驅 動電路部分及圖素部分》 除此之外’一 TFT或薄膜二極體（而不是半導體膜 J可以設irf ’舉例來說，一T F T或薄膜二極體，其係 設置而使訊號線（訊號輸入線）連接至輸入至訊號線驅動 電路或掃描線驅動電路之開始脈波或時鐘脈波被輸入之處 ，可以被用作保護電路》當然，多個半導體膜' TFTs、或 薄膜二極體可以被設置。 此外，在連接環繞配線到發光元件之電極的情況中， 在FPC之端子與環繞配線間的連接係和在連接環繞配線 到驅動電路部分之配線的情況中不同，也就是說，在連接 環繞配線到發光元件之電極的情況中，環繞配線被設計成 具有較寬的寬度，並且兩個FPC端子相對於環繞配線來 做連接’因爲需要使電阻盡可能地降低。另一方面，在連 -26- (25) (25)I338346 ’以便在沉積時能夠控制基板1 3與標靶1 7之間的距離。 當然，可以替基板固持機構12設置一用來上下移動的機 構，以便在沉積時控制基板1 3與標靶1 7之間的距離。 除此之外，一被覆加熱器可以當作加熱機構而被安裝 進基板固持機構12中，且進一步，經加熱之稀有氣體（ Ar氣體）可以從基板的背面導入以實施均勻地加熱，從 一氣體導入機構21，例如稀有氣體之氣體及氧氣被導入 ’而且以導通閥2 5來控制沉積室1 1內的壓力。一整流板 24被設置來整流濺擊氣體之氣流，爲標靶設置一高頻電 源20，並且施加高頻電力以實施濺擊。 當使用具有圖8之構造的濺擊時，Cu配線能夠被形 成有Cu之標靶。可以在基板加熱於室溫之條件下實施Cu 配線之沉積，但是，爲了進一步改善與基底的黏著性，較 佳也加熱沉積室之內部於從1 00到3 00 t的溫度，最好從 1 5 0到2 0 0 °C，所施加之高頻電力的典型頻率爲1 3.5 6 MHz。 第一及第三沉積室也具有和圖8之沉積系統相類似的 構造。在形成氮化矽膜的情況中，舉例來說，使用矽標靶 以及使用氮氣或稀有氣體的濺擊氣體。雖然所施加之高頻 電力的與型頻率爲]3 . 5 6 Μ Η z，但是也可以使用2 7到1 2 0 MHz的更高頻率。隨著頻率逐漸增加，化學反應在沉積 機制方面變得優先，而且希望形成緻密的膜而對基底有較 小的損壞。被使用作爲濺擊氣體的稀有氣體也可以被用作 用來加熱基板的氣體，並且稀有氣體可以從基板的背面來 -29- (26) (26)1338346 予以導入，如圖8所示。 在形成用作導電性阻障膜之TiN膜的情況中’可以用 150 W的輸出功率，使用氮及氬之濺擊氣體來實施沉積， 如此所形成之TiN膜具有多結晶結構，並且由於晶粒邊界 的存在而提高防止擴散的功能。注意，當在更大之輸出功 率、增加氬之流動速率、及更高的基板溫度的條件下實施 濺擊時，有可能形成緻密的膜。 圖9顯示用於C u配線之沉積之遮罩1 4的例子，虛線 表示掃描線驅動電路 8 1 1 a及 8 1 1 b、一訊號線驅動電路 8 1 2、及一圖素部分8 1 3的配置，圖9顯示在形成Cu配線 於訊號線驅動電路8 1 2中所設置之緩衝器TFT之環繞配 線、訊號線、及源極和汲極電極上的情況中之遮罩800， 因此’遮罩8 00係形成有環繞配線用的狹縫80丨、訊號線 用的狹縫8 02、及源極和汲極電極用的狹縫8〇3。注意， 遮罩8 0 0的狹縫具有5 a m或5 # m以上的寬度，並且寬 度可以被適當地設定，具有5到20ym之窄的寬度的Cu 配線係提供給圖素部分中的訊號線，且具有】5 〇到】〇 〇 〇 以m之寛的寬度的Cu配線係提供給環繞配線。除此之外 ’狹縫的剖面具有朝向基板的錐形形狀以便改善沉積之準 確度係較佳的。 注意’爲了強化’遮罩800具有輔助配線8〇4設置於 和狹縫垂直的方向上。爲了在沉積時不變成阻障，輔助配 線8〇4可以有被適當設定的寬度及長度，並且可以被適當 地配置。在C u配線的沉積時，輔助配線8 〇 4被固定而不 -30- (27) (27)1338346 面向基板，也就是說，輔助配線804被固定在遮罩之面向 基板面的鄕反面上。有了如此之輔助配線’有可能防止即 將被形成之配線在寬度上的改變及迂迴曲折，上述之遮罩 係由鎳、鉑、銅、不銹鋼、或石英玻璃所做的’特別是’ 由金屬材料所做的遮罩被稱爲金屬遮罩。除此之外’雖然 厚度視即將被形成之配線的寬度而定，但是遮罩被形成而 具有5到2 5 // m等級的厚度係較佳的。 有了上面所述之沉積方法，Cu配線能夠被形成’而 且有可能降低配線電阻，並且製造發熱較少的顯示裝置。 [實施例模式5] 各自使用依據本發明之顯示裝置的電子裝置包含視頻 照相機、數位照相機、護目鏡式顯示器（頭戴式顯示器） 、導航系統、音響再生裝置（例如車內聲頻系統及聲頻組 )、膝上型電腦、遊戲機 '攜帶型資訊終端機（例如移動 式電腦、蜂巢式電話、攜帶型遊戲機、及電子圖書）、包 含記錄媒體之影像再生裝置（更明確地說，能夠再生例如 數位影音碟片（DVD )之記錄媒體並顯示所再生之影像的 裝置）'等等。特別是，依據本發明之Cu配線被使用於 具有大型螢幕之電子裝置，例如，大型電視機，圖12A 到圖1 2 C係追樣的電子裝置之特定例子。 圖12A例舉一大型顯示裝置，其包含一外殼2001 ' 一支撐台2002、一顯示部分2003、一揚聲器部分2004、 一視頻輸入端子2005等等，本發明之Cu配線能夠被用作 -31 - (28) (28)1338346 設置於顯示部分2 003中的配線及電極，以完成依據本發 明之圖I2A所示的大型顯示裝置。當包含Cu之配線被提 供來達成較低電阻時，提高具有長的配線長度之大型顯示 裝置中電壓下降及減弱訊號波形的減少變成可能。此顯示 裝置包含所有用來顯示資訊的顯示裝置，例如，個人電腦 、TV廣播的接收器、及廣告顯示。 圖12B例舉一膝上型電腦，其包含一本體2201、一 外殼2202' —顯示部分2203、一鍵盤2204' —外部連接 埠2205、一指向滑鼠2206等等，本發明之Cu配線能夠 被用作設置於顯示部分2 2 0 3中的配線及電極，以完成依 據本發明之圖12B所示的膝上型電腦。 圖12C例舉一包含記錄媒體（明確地說，DVD再生 裝置）之攜帶型影像再生裝置，其包含一本體24 0 1、一 外殻2 4 02、一顯示部分A 2403、另一顯示部分B 2404、 —記錄媒體（DVD等等）讀取部分24 05、一操作鍵2406 、一揚聲器部分2407等等，顯示部分A 2403主要係用來 顯示影像資訊，而另一顯示部分B 2404則主要用來顯示 文字資訊，本發明之Cu配線能夠被甩作設置於顯示部分 A及B 2403及24 04中的配線及電極，此包含記錄媒體之 影像再生裝置另包含一家庭用遊戲機等等》 注意，本發明之包含Cu之配線能夠被用於前置型或 後置型投影機，其中，包含輸出影像資訊之光係以一透鏡 等等來予以放大及投射 此外，因爲發光部分消耗電力，所以必須將正確的訊 -32- (29) (29)1338346 號供應至發光裝置的發光部分，因此，本發明之包含Cu 之配線可以被用於移動式資訊終端機。 如上所述，本發明能夠被相當廣泛地應用於各種領域 中的電子裝置。除此之外，本實施例模式中之電子裝置能 夠使用實施例模式1到4所示之結構的任何一者。 如上所述，依據本發明，有可能使用包含Cu之配線 當作配線或電極的任何一者，例如，訊號線、掃描線、電 流供應線、源極電極、汲極電極 '及閘極電極。有了具有 低電阻並使其可能流通大電流的C u，有可能減少電壓下 降及減弱的訊號波形。特別是，將本發明之包含Cu之配 線使用於中型或大型面板係有效的。除此之外，具有含有 低電阻之包含Cu之配線的顯示裝置能夠使配線及電極的 面積減小，而且有可能達成縮減的框緣。 此外，在本發明中，以遮罩濺擊被使用而能夠製造具 有高精密度的Cu配線。因此，不需要使用複雜的程序（ 例如，金屬鑲嵌），而且有可能以低成本及高良率來提供 顯示裝置。 【圖式簡單說明】 在伴隨的圖形中： 圖1A及圖1B係顯示依據本發明之顯示裝置之圖素 的圖形； 圖2A到圖2C係顯示依據本發明之顯示裝置之圖素 的剖面圖； -33- (31) (31)1338346 104，1 05, 604, 605 薄膜電晶體 106,606 電容器 1 07, 607 發光元件 10 7', 607' 圖素電極 111, 611 基板 112a, 112b, 6 1 2 a , 612b 氧氮化砂膜 113, 613, 712 半導體膜 114,614 閘極絕緣膜 115 氮化鉅 116 鎢 117, 1 1 8(, 6 17 絕緣膜 118,707 絕緣膜 1 1 9; 6 19 第一鈍化膜 ]2 0 電極（配線）
1 0 8, 3 00, 60 8, 702 C u 酉己 H 204 絕緣性阻障膜 119' 第二鈍化膜 2 0 5, 7 Π 第二絕緣膜 2 06 發光層 615 導電性阻障膜 618 層間絕緣膜 3 02, 8 1 3 圖素部分（顯示部分） 3 03, 8 1 2 訊號線驅動電路（源極線驅動電路） 3 04 a, 3 04b; 8 11a, 811b 掃描線驅動電路（閘極線驅動 -35- (34) (34)1338346 2003, 22 03 顯示部分 2004,240 7 揚聲器部分 2 0 0 5 視頻輸入端子 2201,2401 本體 2204 鍵盤 2205 外部連接埠 2206 指向滑鼠
24 0 3 顯示部分A
24 04 顯示部分B 240 5 記錄媒體讀取部分 2406 操作鍵

Claims (1)

1338346
公告 拾、申請專利範圍 第92 1 260 1 2號專利申請案 中文申請專利範圍修正本 民國99年10月曰修正 1. 一種半導體裝置，包含： 半導體膜，在基板之上； 絕緣膜，在該半導體膜之上；及 φ 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸， 其中，該源極或汲極電極包括： 導電膜： 導電性阻障膜，在該導電膜上且與該導電膜相接觸 ;以及 含有Cu做爲其主成分之配線，在該導電性阻障膜 之上， # 其中，該導電膜的寬度係和該導電性阻障膜的寬度 對齊，且 其中，含有Cu做爲其主成分之該配線的寬度係窄 於該導電性阻障膜的寬度。 2. —種顯示裝置，其包含： 至少一訊號線及一被設置而和該訊號線交叉的掃描線 半導體膜，在基板之上： 1338346 絕緣膜，在該半導體膜之上；及 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸， ' 其中，該訊號線和該源極或汲極電極包含導電膜、導 ' 電性阻障膜在該導電膜上且與該導電膜相接觸、及含有 Cu做爲其主成分之配線在該導電性阻障膜之上，且 其中，該導電膜的寬度係和該導電性阻障膜的寬度對 春齊，並且含有Cu做爲其主成分之該配線的寬度係窄於該 導電性阻障膜的寬度。 3. —種顯示裝置，其包含： 至少一訊號線及一被設置而和該訊號線交叉的掃描線 » 半導體膜，在基板之上； 絕緣膜，在該半導體膜之上；及 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 ® 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸， 其中，該掃描線和該源極或汲極電極包含導電膜、導 電性阻障膜在該導電膜上且與該導電膜相接觸' 及含有 Cu做爲其主成分之配線在該導電性阻障膜之上，且 其中，該導電膜之寬度係和該導電性阻障膜的寬度對 - 齊’且含有Cu做爲其主成分之該配線的寬度係窄於該導 電性阻障膜的寬度。 4. 一種顯示裝置，其包含： 至少一訊號線及一被設置而和該訊號線交叉的掃描線 -2- 1338346 半導體膜，在基板之上； 絕緣膜，在該半導體膜之上；及 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸， 其中，該訊號線和該源極或汲極電極包含導電膜、第 一導電性阻障膜在該導電膜上且與該導電膜相接觸、及含 有Cu做爲其主成分之第一配線在該第一導電性阻障膜之 上， 其中，該掃描線包含一第二導電性阻障膜及一含有 Cu做爲其主成分之第二配線在該第二導電性阻障膜之上 其中，該導電膜的寬度係和該第一導電性阻障膜的寬 度對齊，並且含有Cu做爲其主成分之該第一配線的寬度 係窄於該第一導電性阻障膜的寬度，且 其中’含有Cu做爲其主成分之該第二配線的寬度係 窄於該第二導電性阻障膜的寬度。 5. 如申請專利範圍第2項之顯示裝置，另包含發光元 件，其中，驅動電流係經由該訊號線而被供應至該發光元 件。 6. 如申請專利範圍第3項之顯示裝置，另包含發光元 件’其中，電壓係經由該訊號線而被輸入至該發光元件。 7 ·如申請專利範圍第4項之顯示裝置，另包含發光元 件’其中，電壓係經由該訊號線而被輸入至該發光元件。 -3- 1338346 8 ·如申請專利範圍第4項之顯示裝置，另包含發光元 件及和該發光元件電氣連接之TFT，其中，該TFT之閘 極電極也包含該第二導電性阻障膜及含有Cu做爲其主成 ' 分之該第二配線在該第二導電性阻障膜之上。 ' 9.如申請專利範圍第4項之顯示裝置，另包含發光元 件及和該發光元件電氣連接之TFT，其中，該TFT之源 極及汲極電極也包含該導電膜、該第一導電性阻障膜、及 鲁含有Cu做爲其主成分之該第一配線在該第一導電性阻障 膜之上。 1 〇.如申請專利範圍第1項之半導體裝置，其中，該 導電性阻障膜包含TiN，TaN，TiC，TaC及WN的至少其中 一者。 1 1 ·如申請專利範圍第2項之顯示裝置，其中，該導 電性阻障膜包含TiN，TaN, TiC，TaC及WN的至少其中一 者。 ® 12.如申請專利範圍第3項之顯示裝置，其中，該導 電性阻障膜包含TiN, TaN，TiC，TaC及WN的至少其中一 者。 1 3 .如申請專利範圍第4項之顯示裝置，其中，該導 . 電性阻障膜包含ΉΝ，TaN，TiC，TaC及WN的至少其中一 . 者。 1 4 ·如申請專利範圍第1項之半導體裝置，其中，該 導電膜包含Ti。 1 5 ·如申請專利範圍第2項之顯示裝置，其中，該導 -4 - 1338346 電膜包含Ti。 1 6 ·如申請專利範圍第4項之顯示裝置，其中，該導 電膜包含Ti。 1 7 ·如申請專利範圍第1項之半導體裝置，其中，含 有C u做爲其主成分之該配線係覆蓋有絕緣性阻障膜，並 且該絕緣性阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至 少其中一者。 18.如申請專利範圍第2項之顯示裝置，其中，含有 Cu做爲其主成分之該配線係覆蓋有絕緣性阻障膜，並且 該絕緣性阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至少 其中一者。 1 9.如申請專利範圍第3項之顯示裝置，其中，含有 C u做爲其主成分之該配線係覆蓋有絕緣性阻障膜，並且 該絕緣性阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至少 其中一者。 2 0.如申請專利範圍第4項之顯示裝置，其中，該第 一及第二配線各自係覆蓋有絕緣性阻障膜，並且該絕緣性 阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至少其中一者 〇 21. 如申請專利範圍第1項之半導體裝置，其中，該 半導體裝置係結合於選自由大型顯示裝置'膝上型電腦、 包括記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機 所組成之群組中的電子裝置中。 22. 如申請專利範圍第2項之顯示裝置，其中，該顯 -5- 1338346 示裝置係結合於選自由大型顯示裝置、膝上型電腦、包括 記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機所組 成之群組中的電子裝置中。 23. 如申請專利範圍第3項之顯示裝置，其中，該顯 示裝置係結合於選自由大型顯示裝置、膝上型電腦、包括 記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機所組 成之群組中的電子裝置中。 24. 如申請專利範圍第4項之顯示裝置，其中，該顯 示裝置係結合於選自由大型顯示裝置、膝上型電腦、包括 記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機所組 成之群組中的電子裝置中。 25. 如申請專利範圍第3項之半導體裝置，其中，該 導電性阻障膜的寬度爲30到40 // m，且含有Cu做爲其主 成分之該配線的寬度爲5到20//m。 26. —種半導體裝置，其包含： 半導體膜，在絕緣表面之上： 閘極電極，在該半導體膜之上； 絕緣膜，在該絕緣表面之上；及 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸， 其中，該閘極電極和該源極或汲極電極包含導電膜、 導電性阻障膜在該導電膜上且與該導電膜相接觸、及含有 C u做爲其主成分之配線在該導電性阻障膜之上， 其中，該導電性阻障膜的寬度係和該導電膜的寬度對 -6- 1338346 齊，且 其中’含有Cu做爲其主成分之該配線的寬度係窄於 該導電性阻障膜的寬度。 27.—種半導體裝置，包含： 半導體膜，在基板之上； 絕緣膜，在該半導體膜之上； 源極或汲極電極，在該絕緣膜之上，該源極或汲極電 極經由設置於該絕緣膜中之開口而與該半導體膜相接觸； 及 配線，係電連接至輸入端子， 其中，該源極或汲極電極和該配線包含導電膜、導電 性阻障膜在該導電膜上且與該導電膜相接觸、及含有Cu 做爲其主成分之配線在該導電性阻障膜之上， 其中，該導電膜的寬度係和該導電性阻障膜的寬度對 齊， 其中，含有Cu做爲其主成分之該配線的寬度係窄於 該導電性阻障膜的寬度，且 其中，該輸入端子並未和含有Cu做爲其主成分之該 配線重疊。 2 8.如申請專利範圍第27項之半導體裝置，其中，該 輸入端子經由包含導體之樹脂而被連接至該配線。 2 9.如申請專利範圍第27項之半導體裝置，其中，該 輸入端子的邊緣並未和含有Cu做爲其主成分之該配線的 邊緣對齊。 1338346 30.如申請專利範圍第27項之半導體裝置，其中，該 配線被連接至包含半導體膜之保護° 3 1 .如申請專利範圍第3 0項之半導體裝置，另包含掃 描線，其中，該掃描線也被連接至該保護電路。 32. 如申請專利範圍第26項之半導體裝置，其中，該 導電性阻障膜包含TiN，TaN，TiC，TaC及WN的至少其中 一者。 33. 如申請專利範圍第27項之半導體裝置，其中，該 導電性阻障膜包含TiN，TaN，TiC，TaC及WN的至少其中 一者。 3 4.如申請專利範圍第26項之半導體裝置，其中，該 導電膜包含Ti。 3 5.如申請專利範圍第27項之半導體裝置，其中，該 導電膜包含Ti。 3 6.如申請專利範圍第26項之半導體裝置，其中，含 有Cu做爲其主成分之該配線係覆蓋有絕緣性阻障膜，並 且該絕緣性阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至 少其中一者。 37. 如申請專利範圍第27項之半導體裝置，其中，含 有Cu做爲其主成分之該配線係覆蓋有絕緣性阻障膜，並 且該絕緣性阻障膜包含氮化矽、氧氮化矽、及氮化鋁的至 少其中一者。 38. 如申請專利範圍第26項之半導體裝置，其中，該 半導體裝置係結合於選自由大型顯示裝置、膝上型電腦、 -8- 1338346 包括記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機 所組成之群組中的電子裝置中。 39_如申請專利範圍第27項之半導體裝置，其中，該 半導體裝置係結合於選自由大型顯示裝置、膝上型電腦、 包括記錄媒體之攜帶型影像再生裝置及攜帶型資訊終端機 所組成之群組中的電子裝置中。
TW092126012A 2002-09-20 2003-09-19 Display device and manufacturing method thereof TWI338346B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002276295 2002-09-20

Publications (2)

Publication Number Publication Date
TW200409289A TW200409289A (en) 2004-06-01
TWI338346B true TWI338346B (en) 2011-03-01

Family

ID=31987023

Family Applications (3)

Application Number Title Priority Date Filing Date
TW095134316A TWI357616B (en) 2002-09-20 2003-09-19 Display device and manufacturing method thereof
TW092126012A TWI338346B (en) 2002-09-20 2003-09-19 Display device and manufacturing method thereof
TW099134880A TWI338366B (en) 2002-09-20 2003-09-19 Display device and manufacturing method thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095134316A TWI357616B (en) 2002-09-20 2003-09-19 Display device and manufacturing method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099134880A TWI338366B (en) 2002-09-20 2003-09-19 Display device and manufacturing method thereof

Country Status (5)

Country Link
US (10) US7102231B2 (zh)
CN (1) CN100578573C (zh)
AU (1) AU2003264515A1 (zh)
TW (3) TWI357616B (zh)
WO (1) WO2004027740A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI357616B (en) 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
IL156945A0 (en) * 2003-07-15 2004-02-08 Itzhak Tavori Device and a method for orthopedic delivery of bone reconstruction medium
KR100696471B1 (ko) * 2004-07-02 2007-03-19 삼성에스디아이 주식회사 전자 발광 소자
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
WO2007148795A1 (ja) * 2006-06-22 2007-12-27 National University Corporation Kitami Institute Of Technology 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
US20090184425A1 (en) * 2008-01-17 2009-07-23 Advanced Chip Engineering Technology Inc. Conductive line structure and the method of forming the same
CN101494201B (zh) * 2008-01-25 2010-11-03 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803720B1 (ko) * 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
JP5626010B2 (ja) 2011-02-25 2014-11-19 富士通株式会社 半導体装置及びその製造方法、電源装置
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102337889B1 (ko) * 2015-02-16 2021-12-10 삼성디스플레이 주식회사 표시 장치
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN107565041B (zh) * 2016-06-30 2019-12-31 乐金显示有限公司 有机发光显示装置及其制造方法
CN106129092A (zh) * 2016-07-26 2016-11-16 昆山工研院新型平板显示技术中心有限公司 一种显示屏的边框及其制备方法、显示屏
JP2018021994A (ja) * 2016-08-02 2018-02-08 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US10181441B2 (en) * 2016-11-18 2019-01-15 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure and manufacturing method thereof
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
CN107403827B (zh) * 2017-07-25 2020-12-29 京东方科技集团股份有限公司 显示基板和显示装置
TWI710122B (zh) * 2019-01-17 2020-11-11 友達光電股份有限公司 畫素結構及其製造方法
TWI772015B (zh) * 2021-05-05 2022-07-21 友達光電股份有限公司 畫素結構及其製作方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US510499A (en) * 1893-12-12 Ventilated barrel
US10370A (en) * 1854-01-03 Floob-plate of malt-kilns
US15618A (en) * 1856-08-26 photo-litho
US70382A (en) * 1867-10-29 Improvement in machines foe making blind-slats
US30322A (en) * 1860-10-09 Machine pob straightening bale-hoops
US79503A (en) * 1868-06-30 James see
US90002A (en) * 1869-05-11 Improvement in churns
US4033833A (en) 1975-10-30 1977-07-05 Western Electric Company, Inc. Method of selectively electroplating an area of a surface
JPS57126967A (en) * 1981-01-29 1982-08-06 Fujitsu Ltd Method for holding mask for film formation
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
EP0195106B1 (de) 1985-03-22 1989-06-21 Ibm Deutschland Gmbh Herstellung einer Abhebemaske und ihre Anwendung
JPS61235560A (ja) * 1985-04-11 1986-10-20 Fujitsu Ltd マグネトロンスパツタ装置
JPH0748470B2 (ja) 1988-04-27 1995-05-24 日本電子株式会社 荷電粒子ビーム装置
JP2841560B2 (ja) 1989-10-19 1998-12-24 日本電気株式会社 静電保護回路
US5100499A (en) 1989-12-20 1992-03-31 Texas Instruments Incorporated Copper dry etch process using organic and amine radicals
JPH0566421A (ja) * 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
JP2776727B2 (ja) 1993-10-21 1998-07-16 日本電気株式会社 半導体装置の製造方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3450909B2 (ja) 1994-09-27 2003-09-29 三菱電機株式会社 半導体装置
JPH08201851A (ja) 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP3184771B2 (ja) 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
KR0161462B1 (ko) 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3647542B2 (ja) 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
US5693563A (en) 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
JPH1090711A (ja) 1996-09-17 1998-04-10 Seiko Epson Corp 反射型液晶表示装置およびその製造方法
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR100232679B1 (ko) 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3774855B2 (ja) 1997-04-25 2006-05-17 大林精工株式会社 液晶表示装置と製造方法．
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JP3492204B2 (ja) * 1997-08-13 2004-02-03 富士通株式会社 表示装置用電極及びその製造方法
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3679567B2 (ja) 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
TW565719B (en) 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JP3208124B2 (ja) 1998-06-01 2001-09-10 松下電器産業株式会社 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JPH11345974A (ja) 1998-06-01 1999-12-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP3116916B2 (ja) 1998-08-17 2000-12-11 日本電気株式会社 回路装置、その製造方法
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
US6479900B1 (en) 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3277909B2 (ja) 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2000357671A (ja) 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001015599A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2001094238A (ja) * 1999-07-16 2001-04-06 Sharp Corp 金属配線の製造方法およびその金属配線を備えた配線基板
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4613271B2 (ja) 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2001254169A (ja) 2000-03-13 2001-09-18 Optonix Seimitsu:Kk 蒸着用金属マスクおよび蒸着用金属マスク製造方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP4689009B2 (ja) 2000-07-05 2011-05-25 株式会社半導体エネルギー研究所 表示装置、電子機器および表示装置の作製方法
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP3917355B2 (ja) 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
JP4316831B2 (ja) 2000-11-28 2009-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6744198B2 (en) 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002353167A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
KR100426811B1 (ko) 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US6753217B2 (en) * 2001-11-29 2004-06-22 Thin Film Electronics Asa Method for making self-registering non-lithographic transistors with ultrashort channel lengths
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
TWI280532B (en) 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3986051B2 (ja) 2002-04-30 2007-10-03 株式会社半導体エネルギー研究所 発光装置、電子機器
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
KR100915231B1 (ko) 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
KR100685924B1 (ko) * 2002-07-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
TW200406829A (en) * 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
TWI357616B (en) 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20050020061A1 (en) * 2003-07-21 2005-01-27 Jui-Hua Fang Method of modifying conductive wiring
US7061778B2 (en) * 2004-06-07 2006-06-13 Power Integrations, Inc. Method and apparatus for extending the operating range of a flyforward converter

Also Published As

Publication number Publication date
US20180108725A1 (en) 2018-04-19
US20170207292A1 (en) 2017-07-20
TW200409289A (en) 2004-06-01
US20130256892A1 (en) 2013-10-03
US20060289889A1 (en) 2006-12-28
US10090373B2 (en) 2018-10-02
TWI338366B (en) 2011-03-01
CN100578573C (zh) 2010-01-06
US7781772B2 (en) 2010-08-24
US9082768B2 (en) 2015-07-14
US7417256B2 (en) 2008-08-26
US8749061B2 (en) 2014-06-10
TW200703479A (en) 2007-01-16
TWI357616B (en) 2012-02-01
AU2003264515A1 (en) 2004-04-08
US20140299991A1 (en) 2014-10-09
US20150313014A1 (en) 2015-10-29
US7897973B2 (en) 2011-03-01
US8450851B2 (en) 2013-05-28
TW201108409A (en) 2011-03-01
CN1682259A (zh) 2005-10-12
US20040056855A1 (en) 2004-03-25
US20110140134A1 (en) 2011-06-16
US9622345B2 (en) 2017-04-11
WO2004027740A1 (en) 2004-04-01
US9847386B2 (en) 2017-12-19
US20100276695A1 (en) 2010-11-04
US20080315205A1 (en) 2008-12-25
US7102231B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
TWI338346B (en) Display device and manufacturing method thereof
JP6613007B2 (ja) 表示装置
JP6517272B2 (ja) 発光装置
US8368072B2 (en) Display device and method of fabricating the same
JP3967081B2 (ja) 発光装置及びその作製方法
TW200537572A (en) Wiring over substrate, semiconductor device, and methods for manufacturing thereof
TW200306511A (en) Display device
JP4439861B2 (ja) 表示装置の作製方法
JP4963158B2 (ja) 表示装置の作製方法、電気光学装置の作製方法
JP2005148728A (ja) 集積回路
JP2005327745A (ja) 発光装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees