TWI302212B - - Google Patents

Download PDF

Info

Publication number
TWI302212B
TWI302212B TW090105989A TW90105989A TWI302212B TW I302212 B TWI302212 B TW I302212B TW 090105989 A TW090105989 A TW 090105989A TW 90105989 A TW90105989 A TW 90105989A TW I302212 B TWI302212 B TW I302212B
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
mounting terminal
range
groove
Prior art date
Application number
TW090105989A
Other languages
English (en)
Inventor
Masao Murade
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TWI302212B publication Critical patent/TWI302212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Description

1302212 A7 B7 五、發明説明（1 ) 【發明之背景】 (請先閲讀背面之注意事項再填寫本頁) 本發明係有關減低輸入來自外部電路之信號的安裝端 子之形成範圍之階差的光電裝置、該製造方法以及將該光 電裝置使用於顯示部的電子機器者。 【相關技術之描述】 一般而言，光電裝置，例如就光電物質而言，使用液 晶，進行所定之顯示的液晶裝置係於一對之基板間，挾持 液晶地加以構成。其中，例如令畫素電極經由三端子型之 開關元件驅動的主動型之液晶裝置係呈以下之構成。即， 構成此種之液晶裝置的一對基板中，於一方之基板設置柑 互交叉的複數之掃瞄線和複數之資料線的同時，對應此等 之各交叉部分，設置如T F T (薄膜電晶體）之三端子型 開關元件及畫素電極之對，更且，於設置此等之畫素電極 的範圍（顯示範圍）之周邊，設置爲驅動各掃瞄線及資料 線之周邊電路。更且，於兩基板之對向面，液晶分子之長 軸方向於兩基板間連續扭轉約9 〇度地，各設置硏磨處理 經濟部智慧財產局員工消費合作社印製 之配向膜，另一方面於該各背面側，各設置對應於配向方 向之偏光子。 在此，畫像信號係通常藉由畫像信號線加以供給的同 時，於各資料線，經由取樣開關於適切之時間加以取樣構 成。又，設於掃瞄線和資料線之交叉部分的開關元件係施 加於對應之掃瞄線的掃瞄信號成爲動作準位時呈開啓，將 取樣於對應之資料線的畫像信號，供予畫素電極者。更且 本紙張尺度適用中酬家標準（CNS ) A4規格（210X297公釐)--— 1302212 A7 B7 五、發明説明（2 ) ，設於對向基板之對向電極係維持於一定之電位。 (請先閱讀背面之注意事項再填寫本頁) 於如此之構成中，供予各掃瞄線之掃瞄信號，和控制 取樣開關之取樣信號，經由周邊電路，於適切之時間加以 供給時，挾持於畫素電極和對向電極之兩電極間的液晶所 成液晶容量中，對應畫像信號，電壓實效壓則施加於每畫 素。 此時。通過畫素電極和對向電極間之光係，當施加於 兩電極間之電壓差爲0時，沿液晶分子之扭轉約9 0度旋 光，另一方面伴隨電極差變大，液晶分子向電場方向傾斜 的結果，該旋光性會消失。爲此，例如於透過型之光電裝 置中，於入射側和背面側，配合硏磨方向，偏光軸將相互 正交之偏光子各別加以配置時，施加於兩電極之電壓差爲 0時，透過光之時，另一方面伴隨施加於兩電極之電壓差 變大，光會被遮斷。爲此，將施加於畫素電極之電壓，經 由控制於每畫素，可成所定之顯示。 經濟部智慧財產局員工消費合作社印製 在此，上述硏磨處理一般而言，經由旋轉移動捲回於 輥的拋光布，將聚醯亞胺等之有機膜表面，向一定方向（ 硏磨方向）擦拭之處理。然後，經由此硏磨處理，有機膜 之聚合物主鍵向硏磨方向延伸，稱沿該延伸方向排列液晶 分子。 【發明重點】 但是，於形成配向膜之基台面，尤其設置畫素電極， 或開關元件、掃瞄線、資料線、周邊電路一方之基板之基 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） -5- 1302212 A7 B7 五、發明説明（3 ) (請先閲讀背面之注意事項再填寫本頁) 台面，經由各種配線或各種元件等之有無，或連接孔之有 無等，產生5 0 0 n m〜1 0 0 0 n m程度之階差。即使 於產生如此階差之基台面形成配向膜，仍然於配向膜之表 面產生階差。更且，於如此配向膜進行硏磨處理時，拋光 布之毛前端經由階差加以撓亂的結果，擦拭的程度於基板 面整體會呈不均勻。然後，如此地於施以不均勻硏磨處理 的基板，注入.封閉液晶時，會產生液晶分子未向一定方 向排列造成之顯示斑紋。具體而言，沿硏磨方向產生條紋 狀之顯不斑紋，會有下降顯示品質的問題。 本發明係有鑑於上述之情事，而該目的係提供減低基 板表面之階差，抑制起因於不均勻之硏磨處理的顯示上的 不適當之產生的光電裝置、該製造方法及電子機器。 首先，上述階差中，令顯示品質最爲下降的階差，本 發明人認爲係自外部電路輸入各種信號的安裝端子，和自 此等之安裝端子引出的配線所產生的階差。 經濟部智慧財產局員工消費合作社印製 對於此點詳細時，畫素電極及連接此之開關元件係對 應於掃瞄線及資料線之各交叉部分加以設置之故，此等排 列間隔係相關於掃瞄線及資料線之排列間隔。又，包含取 樣開關之周邊電路係對應於掃瞄線或資料線加以設置之故 ，對於構成周邊電路之元件之排列間隔，亦相關於掃瞄線 及資料線之排列間隔。因此，起因於此等之元件或配線等 之階差的顯示斑紋，係於與畫素排列間隔同一倍率或該整 數倍加以產生之故，於顯示之上，較爲不明顯。 對此，安裝端子係由將由此拉出之配線長變短之觀點 ( CNS ) ( 210X297^ ) -6 - 1302212 A7 B7 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) ，或確保裝置整體之對稱性的觀點等，接近於爲驅動上述 取樣開關或資料線的資料線驅動電路，且沿掃瞄線之延伸 存在方向（即，與資料線之延伸存在方向交叉之方向）加 以排列，更且，令與外部容易連接的觀點視之，較掃瞄線 或資料線之排列間隔更爲寬廣，即與掃瞄線或資料線之排 列間隔無關係地加以形成。因此，對於起因於安裝端子及 到達此等之配線的階差的顯示斑紋，會變得非常明顯。 (1 )在此，有關本件之第1之發明的光電裝置，係 具備 複數之層所成之基板，和形成於前述基板之外表面的 絕緣膜，和形成於與前述絕緣膜略同一平面，輸入畫像信 號的安裝端子，和與前述安裝端子導通的配線爲特徵者。 根據此構成時，於安裝端子之表面及於該周邊之表面 可減少產生階差之故，可抑制硏磨處理之拋光布之毛前端 的擾亂。 (2 )於第1之發明中，於構成前述基板之層的至少 一層上，設置形成前述安裝端子之範圍的溝爲特徵者。 經濟部智慧財產局員工消費合作社印製 根據此構成時，可減低安裝端子之表面和形成於溝的 絕緣膜之表面的階差。 (3 )又，於第1之發明中，於形成前述安裝端子之 範圍的溝，設置成爲前述安裝端子之導電膜爲特徵者。 根據此構成時，爲形成導電膜之圖案有偏移時，可將 溝做爲邊緣加以利用之故，於安裝端子之範圍形確實形成 導電膜。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1302212 A7 B7 __ 五、發明説明（5 ) (4 )又，於第1之發明中，於構成前述基板之層的 至少一層之前述配線之至少前述安裝端子側的範圍下，設 (請先閱讀背面之注意事項再填寫本頁) 置連接於形成前述安裝端子之範圍溝的配線用溝爲特徵者 〇 根據此構成時，可減低到達安裝端子之配線的階差。 (5 )又，於第1之發明中，形成於前述基板之外表 面之絕緣膜係形成於形成前述安裝端子之範圍的溝範圍， 和形成前述配線之溝的範圍爲特徵者。 根據此構成時，伴隨安裝端子之表面和絕緣膜之表面 的階差，可減低到達安裝端子之配線的階差。 (6 )又，於第1之發明中，前述安裝端子係以多層 導電膜所形成爲特徵者。 根據此構成時，將下層側之導電膜與畫素範圍或周邊 電路之導電層共通的同時，可將上層側之導電膜以配合連 接於安裝端子之連接體的材料加以形成。 經濟部智慧財產局員工消費合作社印製 (7 )又，於第1之發明中，前述安裝端子係於形成 前述安裝端子之範圍之溝的範圍下，形成至少一層高度之 調整用之膜爲特徵者。 根據此構成時，調整溝之涂度和安裝_子之厚度，將 形成於溝之範圍上的絕緣膜之表面均勻化。 (8 )又，.於第1之發明中，前述溝之深度係與前述 安裝端子之厚度和前述高度調整用之膜厚度之合計略呈相 同爲特徵者。 根據此構成，形成於溝之安裝端乃之導電膜之表面係 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 1302212 A7 B7 五、發明説明（6 ) 與基準面呈略同一之故，安裝端子之周圍之階差可幾乎完 全除去。 (請先閱讀背面之注意事項再填寫本頁} (9 )又，於第1之發明中，前述高度調整用之膜係 形成於前述顯示範圍之配線和成爲前述周邊電路配線中的 至少一個配線爲特徵者。 根據此構成時，共通形成於顯示範圍之配線或成爲周 邊電路之配線加以使用之故，對於步驟更爲有利。 (1 0 )前述溝之深度係與前述配線之高度略爲相同 爲特徵者。 根據此構成時，無需使用高度調整用之膜亦可。 (1 1 )在此，本件之第2之發明的光電裝置，係具 備複數之層所成之基板，和設於前述基板上，輸入畫像信 號之安裝端子，和於構成前述基板之層之至少一層，設置 於形成到達前述安裝端子的配線的至少一部分的溝爲特徵 者。 經濟部智慧財產局員工消費合作社印製 根據此構成時，形成於溝之配線表面係與安裝端子（ 墊片）比較，僅對溝之深度之部分變低。爲此，減低形成 於配線上之絕緣膜和安裝端子之表面的階差之故，可抑制 硏磨處理之拋光布之毛前端的雜亂。 然而，對於溝而言，直接形成於基板亦可，形成該基 板上之堆積物亦可。又，做爲配線，以鋁等之低阻抗金屬 膜爲佳。此時，將配線本身做爲墊片加以使用亦可，經由 安裝時之情況等，於配線之上將更爲堆積之I T〇（銦錫 氧化物）等之不同種之導電膜做爲墊片加以使用亦可。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 1302212 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) (1 2 )於第2發明中，前述安裝端子係以前述配線 所成之導電膜所形成，形成於前述配線上之前述絕緣膜係 露出前述安裝端子者爲佳。 (1 3 )又，於第2發明中，前述安裝端子之表面和 前述絕緣膜之表面爲略同一之高度者爲佳。 根據此構成之時，可將到達安裝端子之配線階差幾近 完全加以除去。 (1 4 )又，於第2發明中，前述溝係形成於包圍前 述安裝端子之範圍，於包圍前述安裝端子之範圍上，形成 前述配線爲特徵者。 根據此構成之時，根據溝可形成安裝端子之範圍。又 ，鄰接之安裝端子亦無短路的情形。 (Γ5 )又，於第2發明中，形成於前述配線上之前 述絕緣膜之表面，和鄰接形成前述配線之範圍的前述絕緣 膜之表面爲呈略相同之高度者爲佳。 根據此構成之時，配線之階差可幾近完全地加以除去 〇 經濟部智慧財產局員工消費合作社印製 (1 6 )又，於第2發明中，前述配線係以形成於顯 示範圍之配線所形成爲特徵者。 根據此構成之時，配線係以形成於顯示範圍之配線加 以形成之故，無需增加工程數。 (1 7 )又，於第2發明中，前述配線係以成爲形成 於顯示範圍之周圍的周邊電路的配線加以形成爲特徵者。 根據此構成之時，配線係以成爲周邊電路之配線加以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -10- 1302212 A7 B7 五、發明説明（8 ) 形成之故，無需增加工程數。 (請先閲讀背面之注意事項再填寫本頁) (1 8 )又，於第2發明中，前述配線係以形成於顯 示範圍之配線及形成於前述顯示範圍之周圍的周邊電路所 成之配線所形成爲特徵者。 根據此構成時，共通到達安裝端子之配線，形成於顯 示範圍之配線及成爲周邊電路之配線加以使用之故，對於 步驟更爲有利。 (1 9 )又，於第2發明中，前述配線的範圍下，形 成至少一層高度之調整用之膜爲特徵者。 根據此構成時，調整溝之深度和安裝端子之厚度，將 形成於溝之範圍上的絕緣膜之表面均勻化。 (2 0 )又，於第2發明中，前述溝之深度係與前述 配線之厚度和前述高度調整用之膜厚度之合計略呈相同爲 特徵者。 根據此構成時，對應於溝所形成之配線上的表面，係 與基準面呈略同一之故，可將到達安裝端子配線之階差， 幾乎完全加以除去。 經濟部智慧財產局員工消費合作社印製 (2 1 )又，於第2發明中，前述高度調整用之膜係 形成於前述顯示範圍之配線和成爲前述周邊電路配線中的 至少一個配線爲特徵者。 根據此構成時，共通形成於顯示範圍之配線或成爲周 邊電路之配線加以使用之故，對於步驟更爲有利。 (2 2 )又，於第2發明中，前述溝之深度係與前述 配線之高度略爲相同爲特徵者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -11 - 1302212 A7 B7 五、發明説明（9 ) 於第1之發明，不使用高度調整用之膜亦可。 (請先閲讀背面之注意事項再填寫本頁) (2 3 )，有關於本件之第3之發明的光電裝置，具 備複數之層所成之基板，和形成於前述基板上的顯示範圍 ，和配設於前述顯示範圍之配線，和形成於前述基板上之 前述顯示範圍之周邊，於前述配線電氣性連接之周邊電路 ，和形成於前述基板上之安裝端子，和前述周邊電路和前 述安裝端子電氣連接的配線，和設置於構成前述基板之層 之至少一層，前述周邊電路所形成之部分的溝，和形成於 前述周邊電路上的絕緣膜爲特徵者。 根據此構成，可將周邊電路加以均化之故，可減低起 因於周邊電路上之階差的顯示斑紋。 經濟部智慧財產局員工消費合作社印製 (2 4 )有關於本件之第4之發明的光電裝置具備複 .數之層所成之基板，和形成於前述基板上的顯示範圍，和 配設於前述顯示範圍之配線，和形成於前述基板上之前述 顯示範圍之周邊，於前述配線電氣性連接之周邊電路，和 形成於前述基板上之安裝端子，和前述周邊電路和前述安 -裝端子電氣連接的配線，和設置於構成前述基板之層之至 少一層，前述周邊電路所形成之部分的溝，和形成前述安 裝端子之範圍的溝，和形成於形成前述周邊電路之溝及前 述安裝端子之範圍之溝之範圍的外表面所成之絕緣膜爲特 徵者。 根據此構成時，可均勻周邊電路上及安裝端子之周圍 之故，可減低起因於周邊電路上或安裝端子之周圍之階差 的顯示斑紋。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 1302212 A7 B7 _ 五、發明説明（10 ) (請先閲讀背面之注意事項再填寫本頁) (2 5 )有關於本件之第5之發明的光電裝置係具備 複數之層所成之基板，和形成於前述基板上的顯示範圍， 和配設於前述顯示範圍之配線，和形成於前述基板上之前 述顯示範圍之周邊，於前述配線電氣性連接之周邊電路， 和形成於前述基板上之安裝端子，和前述周邊電路和前述 安裝端子電氣連接的配線，和設置於構成前述基板之層之 至少一層，配設於前述顯示範圍的配線所形成之部分的溝 和設置於構成前述基板之層之至少一層，前述周邊電路所 形成之部分的溝，和形成前述安裝端子之範圍的溝，和形 成於形成前述周邊電路之溝及前述安裝端子之範圍之溝之 範圍的外表面所成之絕緣膜爲特徵者。 根據此構成時，可均勻顯示範圍上、周邊電路上及安 裝端子之周圍之故，可減低起因於顯示範圍上、周邊電路 上或安裝端子之周圍之階差的顯示斑紋。 經濟部智慧財產局員工消費合作社印製 (2 6 )有關於本件之第6之發明的光電裝置係具備 複數之層所成之基板，和形成於前述基板上的顯示範圔， 和配設於前述顯示範圍之資料線，和沿前述顯示範圍之一 邊所形成之資料線驅動電路，和挾持前述資料線驅動電路 ，與前述顯示範圍之一邊對向地加以形成之安裝端子，和 向與前述安裝端子電氣性連接的前述資料線，供給畫像信 號的信號線，和於構成前述基板之層之至少一層，形成安 裝端子之圍的溝，和形成則述基板之外表面，露出前述 安裝端子之絕緣膜爲特徵者。 根據此成時，尤其可均一資料線驅動電路和安裝端子 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 經濟部智慧財產局員工消費合作社印製 1302212 A7 _ B7 五、發明説明（11 ) 之周圍之故，可減低起因於該範圍之階差的顯示斑紋。 (2 7 )又，於第6之發明中，於構成前述基板之層 的至少一層，於至少前述資料線驅動電路和前述安裝端子 之間的範圍內，於形成前述信號線之部分，形成溝爲特徵 者。 根據此構成日寸，可減低形成信號線部分之階差。 (2 8 )又，於第6之發明中，於構成前述基板之層 的至少一層，於形成前述資料線驅動電路的部分，形成溝 者。 根據此構成時，可減低起因於資料線驅動電路之階差 的顯示斑紋。 (2 9 )又，於第6之發明中，於前述顯示範圍之一 邊和前述資料線驅動電路之間，具備以前述資料線驅動電 路，控制畫像信號之供給的取樣電路爲特徵者。 (3 0 )又，於第6之發明中，於構成前述基板之層 的至少一層，形成設於前述取樣電路所形成之部分的溝爲 特徵者。 根據此構成時，可減低起因於取樣電路之階差的顯示 斑紋。 (3 1 )又，於第6之發明中，於前述顯示範圍形成 配向膜，前述配向膜之硏磨方向自前述安裝端子向前述顯 示範圍爲特徵者。 根據此構成時，均化不相關於畫素之排列間隔所產生 之資料線驅動電路和安裝端子間之範圖，可減低較易辨識 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) "" -14- (請先聞讀背面之注意事項再填寫本頁)
1302212 A 7 ____ B7 五、發明説明（12 ) 的顯示斑紋。 (請先閲讀背面之注意事項再填寫本頁) (3 2 )有關本發明之第7發明之電子機器，具備射 出光之光源，和將前述光源所產生之射出光，施以對應於 畫像資訊之調變的如申請專利範圍第1項至第6項之任一 記載的光電裝置，和投射經由前述光電裝置調變之光的投 射手段爲特徵者。 將如此光電裝置做爲投射型加以使用之時，即使該顯 示斑紋很少，但在投射像，會擴大到可以辨識的程度，但 有關本件之第6之發明之電子機器，係具有安裝端子，或 到達此配線之形成範圍被平坦化之光電裝置之故，可達抑 制起因於階差之顯示斑紋的高品質顯示。 (3 3 )有關本發明之第8發明之光電裝置之製造方 .法，屬於根據藉由設於複數之層所成基板上之安裝端子加 以輸入之信號，顯示所定之畫像的光電裝置之製造方法中 ，具備 經濟部智慧財產局員工消費合作社印製 於構成前述基板之層之至少一層，於到達前述安裝端 子之配線所形成之部分，設置溝的工程，和於對應於前述 溝之範圍，形成前述配線之工程，和於前述配線上，堆積 絕緣膜之工程爲特徵者。 根據此方法，與上述第1之發明同樣，伴隨安裝端子 之表面和絕緣膜之表面的階差的同時，可減低到達女裝立而 子之配線階差。 (3 4 )又，於第8之發明中，包含前述安裝端子係 與形成前述配線之工程同時形成，於堆積前述絕緣膜之工 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15 - 1302212 A7 B7 五、發明説明（13 ) 程後，露出以前述絕緣膜被覆之安裝端子之工程爲特徵者 〇 (請先閲讀背面之注意事項再填寫本頁) 根據此方法，經由鈾刻等之較簡易的工程，可呈安裝 端子附近之階差的減低。 (3 5 )又，於第8之發明中，露出前述安裝端子之 工程係硏磨前述絕緣膜之工程爲特徵者。 根據此方法，將安裝端子所成導電膜之表面做爲阻擋 加以工作，可非常容易地完全平坦化。 【圖面之簡單說明】 圖1 ( a )係顯示有關本發明之實施形態的光電裝置
之液晶裝置的構成斜視圖，圖1 ( b )係圖1 ( a )之A 一 A ’線之截面圖。 圖2係顯示有關本發明之實施形態之液晶裝置之電氣 性構成的方塊圖。 圖3係顯示有關本發明之實施形態之液晶裝置之顯示 範圍的等價電路圖。 經濟部智慧財產局員工消費合作社印製 圖4係爲說明有關本發明之實施形態之液晶裝置動作 的時間圖。 圖5係顯示有關本發明之實施形態之液晶裝置之顯示 範圍的畫素之詳細構成平面圖。 圖6係圖4之B — B ’線之截面圖。 圖7係顯示有關本發明之實施形態之液晶裝置之周邊 範圍的反相電路詳細構成平面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 - 1302212 A7 B7 五、發明説明（14 ) 圖8係圖6之C — C ’線之截面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖9係顯示形成於有關本發明之實施形態之液晶裝置 之安裝端子附近的溝構成斜視圖。 圖1 0係圖9之D - D ’線之截面圖，顯示液晶裝置之 安裝端子和到達此安裝端子之配線構成的截面圖。 圖1 1 ( a )〜圖1 1 ( d )係顯示有關各本發明之 實施形態之液晶裝置的元件基板之製造步驟截面圖。 圖1 2 ( e )〜圖1 2 ( h )係顯示有關各本發明之 實施形態之液晶裝置的元件基板之製造步驟截面圖。 圖1 3 ( i )〜圖1 1 ( 1 )係顯示有關各本發明之 實施形態之液晶裝置的元件基板之製造步驟截面圖。 圖1 4係顯示有關本發明之實施形態之液晶裝置的元 件基板硏磨方向的平面圖。 圖1 5係顯示有關本發明之變形例的安裝端子，和到 達此安裝端子之配線的構成截面圖。 圖1 6係顯示有關本發明之應用例的安裝端子，和到 達此安裝端子之配線的構成截面圖。 經濟部智慧財產局員工消費合作社印製 圖1 7係顯示適於有關本發明之實施形態之光電裝置 的電子機器之一例的投影機構成的平面圖。 【符號說明】. 1〇 基板 12 溝 12a 範菌 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1302212 A7 B7 五、發明説明（15 ) 經濟部智慧財產局員工消費合作社印製 2 2 遮 光 膜 2 2 b 導 電 層 3 〇 半 導 體 rJ-ii 層 3 0 a 通 道 範 圍 3 〇 b 低 濃 度 源 極 範 圍 3 〇 c 低 濃 度 汲 極 範 圍 3 0 f 高 濃 度 汲 極 範 圍 3 2 絕 緣 膜 4 〇 基 材 絕 緣 膜 4 1 第 1 之 層 間 絕 緣 膜 4 2 第 2 之 層 間 絕 緣 膜 4 7 凸 部 的 部 分 5 1 連 接 孔 5 3 連 接 孔 1 0 0 液 晶 裝 置 1 〇 0 a 顯 示 範 圍 1 〇 〇 R 光 閥 1 0 〇 G 光 閥 1 〇 〇 B 光 閥 1 0 1 元 件 基 板 1 〇 2 對 向 基 板 1 〇 4 密 封 材 1 0 6 封 閉 材 1 〇 7 安 裝 端 子 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -18- 1302212 A7 五、發明説明（16 10 8 1〇9 經濟部智慧財產局員工消費合作社印製 112b 114 114b 116 1 1 6 D 1 1 6 G 1 1 6 S 118 118b 1 19 12 2 13 0 13 0a 1 4〇 14 0a 15 0 15 0a 15 1 16 0a 17 1 17 5 B7 對向電極 電極 掃猫線 導電層 資料線 導電層 TFT 高濃度汲極範圍 閘極電極 高濃度源極範圍 畫素電極 導電層 蓄積容量 畫像信號線 掃瞄線驅動電路 範圍 資料線驅動電路 範圍 取樣電路 範圍 取樣開關 範圍 配線 容量線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 1302212 A7 B7 五、發明説明（17 ) 1 9 〇 a 範 圍 1 9 2 a 範 圍 1 4 0 4 配 線 1 4 1 2 配 線 1 4 1 4 配 線 1 4 2 4 配 線 1 4 5 1 連 接孔 1 4 5 2 連 接孔 1 4 5 3 連 接孔 1 4 5 4 連 接孔 2 1 0 〇 投 影機 2 1 0 2 燈 單元 2 1 0 6 鏡 面 2 1 〇 8 分 色鏡 2 1 1 2 分 色稜 鏡 2 1 1 4 投 射透 鏡 2 1 2 0 螢 幕 2 1 2 1 中 繼透 鏡系統 2 1 2 2 入 射透 鏡 2 1 2 3 中 繼透 2 1 2 4 輸 出透 鏡 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 【較佳實施例之描述】 首先，對於有關本發明之實施形態之光電裝置加以說 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 1302212 A7 B7 五、發明説明（19 ) (請先閲讀背面之注意事項再填寫本頁) 別後述之掃瞄線驅動電路，成爲將掃瞄線自兩側驅動的構 成。然而，供予掃瞄線之掃瞄信號之延遲不成爲問題的話 ，令掃瞄線驅動電路成爲僅於單側形成一個之構成亦可。 然後，於剩下一邊之範圍1 6 0 a中，形成預充電電 路或，使用2個掃瞄線驅動電路的共用配線。在此，預充 電電路係於資料線爲減低取樣畫像信號時之負荷，將各資 料線，超前於取樣之時間中，預電至所定之電位之電路， 但是本件中因爲沒有直接的關係之故，之後則省略該說明 〇 另一方面，對向基板1 0 2之對向電極1 0 8係如後 述，與元件基板1 0 1貼合部分之4角落中，經由設於至 少一處的導通材，可達與形成於元件基板1 0 1之安裝端 .子1 0 7的電氣性導通。 經濟部智慧財產局員工消費合作社印製 另外，於對向基板1 0 2中，於與畫素電極1 1 8對 向之範圍，設置著色層（彩色濾色片），另一方面於著色 層以外之範圍，設置防止光之洩漏所造成之對比之下降或 爲包圍非顯示範圍之遮光膜。只是，如後述之投影機適於 色光調變之用途時，於對向基板1 0 2無需形成著色層。 然而，無關乎在於對向基板1 0 2設置著色層與否， 於元件基板1 0 1，爲防止經由光之照射的元件特性之下 降，設置後述之遮光膜。又，於元件基板1 0 1及對向基 板1 0 2之對向面，如後所述，液晶1 0 5之分子長軸方 向於兩基板間，約9 0度連續性扭轉地，設置硏磨處理之 配向膜（圖1中省略），另一方面，於該各背面側，各設 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -22- 1302212 A7 B7 五、發明説明（20 ) 置對應排列方向之偏光子（省略圖示）。 又，於圖1 ( b )中，對於對向電極1 〇 8或畫素電 極1 1 8、安裝端子1 〇 7使之具有厚度，但此係爲顯示 形成位置之措施，實際上，對於基板而言，爲可充分忽視 之厚薄。更且，對於安裝端子107或畫素電極11 8, 如後所述，形成於施以平坦化處理的絕緣膜上之故，於元 件基板1 0 1之對向面，階差幾近被平坦化。 <電氣性之構成> 接著，上述之液晶裝置1 0 0中，對於元件基板 1 0 1之電氣性構成加以說明。圖2係顯示此構成之槪略 圖。 如示於此圖，於元件基板1 0 1，爲輸入自外部電路 之各種信號，設置複數之安裝端子1 0 7。藉由此等之安 裝端子1 0 7加以輸入之信號係呈藉由配線1 7 1供予各 部之構成。對於此等之信號，簡單地加以說明時，第1， V I D 1〜V I D 6係如圖4所示，將同步於點時脈 D C L K加以供給的1系統之畫像信號V I D，分配至6 系統的同時，於時間軸展開至6倍，藉由6條之畫像信號 線1 2 2，供予取樣電路1 5 0。然而，畫像信號線 1 2 2係配線1 7 1中之特別者。即，配線1 7 1係將自 安裝端子1 0 7拉出之配線一般化者。此中，將供給畫像 信號V I D 1〜V I D 6之配線，特別稱之爲畫像信號線 1 2 2人 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） —J ：----— (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 1302212 A7 B7 五、發明説明（21 ) (請先閲讀背面之注意事項再填寫本頁) 第2，V s s Y及V s s X係各別掃瞄線驅動電路 1 3 0及資料線驅動電路1 4 0之電源之低位側電壓（接 地電位）。又，V d d Y及V d d X係各別掃瞄線驅動電 路1 3 0及資料線驅動電路1 4 〇之電源之高位側電壓。 此等中，電源之低位側電壓V s s Y係成爲後述之蓄勢容 量之接地電位之故，藉由容量線1 7 5，於各畫素亦有供 給。 第3，L C c 〇 m係施加於對向電極1 〇 8之電壓信 號。爲此，供給電壓信號L C c 〇 m的2個電極1 0 9係 各設置於相當於與對向基板1 0 2貼合所使用之密封材 1 〇 4 (參照圖1 )之角落的地點。因此，元件基板 1 〇 1實際貼合於對向基板1 0 2時，電極1 〇 9和對向 電極1 0 8藉由導通材加以連接，於對向電極1 0 8呈施 加電壓信號L C c 〇 m之構成。然而，電壓信號 L C c 〇 m係對於時間軸呈一定，將此電壓信號 L C c 〇 m爲基準，外部電路將畫像信號V I D 1〜 經濟部智慧財產局員工消費合作社印製 V I D 6，例如於每1水平掃瞄期間，分爲高位側及低位 側，呈進行交流驅動之構成。又，設置電極1 0 9之地點 係於本實施形態爲2處，設置此電極1 0 9之理由係藉由 導通材，於對向電極1 0 8爲施加電壓信號L C c 〇 m之 故，設置電極1 0 9之地點係有至少1處即足夠。爲此， 設置電極1 0 9之地點係可爲1處，3處以上亦可。 於第4，D Y係如圖4所示，爲供予垂直掃瞄期間之 最初傳送開始脈衝，C L Y係於掃瞄線驅動電路1 3 0所 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24- 1302212 A7 ___B7 五、發明説明（22 ) 使用之時脈信號然而，C L Y i n v係將時脈信號c L Y 準位反轉之反轉時脈信號。 (請先閲讀背面之注意事項再填寫本頁) 於第5，D X係如圖4所示，爲供予水平掃瞄期間之 最初傳送開始脈衝，C L X係於資料線驅動電路1 4 0所 使用之時脈信號然而，C L X i η ν係將時脈信號c L X 準位反轉之反轉時脈信號。Ε Ν Β 1、Ε Ν Β 2係如後述 ，爲限制資料線驅動電路1 4 〇之移位暫存器之各輸出信 號之脈衝寬度而使用之許可信號。 然而，於元件基板1 〇 1之顯示範圍1 0 0 a中，複 數條之掃瞄線1 1 2沿行（X )方向平行地加以排列，又 ，複數條之資料線1 1 4沿列（Y )方向平行地加以排列 ，對應此等之各父叉部分，設置畫素。 詳細而言，如圖3所示，交叉掃瞄線1 1 2和資料線 1 1 4部中，爲控制畫素之開關元件的T F T 1 1 6之閘 極，連接掃瞄線1 1 2，一方面T F T 1 1 6之源極連接 資料線1 1 4的同時，T F T 1 1 6之汲極連接矩形狀之 透明畫素電極1 1 8。 經濟部智慧財產局員工消費合作社印製 如上所述，液晶裝置1 0 0於元件基板1 0 1和對向 基板1 0 2之電極形成面間，挾持液晶1 0 5之故，各畫 素之液晶容量係經由畫素電極1 1 8，和對向電極1 0 8 ，挾持此等兩電極間之液晶1 0 5所構成者。在此，在說 明之方便上，將掃瞄線1 1 2之總條數呈^ m」，將資料 線1 1 4之總條數呈「6 η」時（m、η係各爲整數）， 畫素係對應掃瞄線1 1 2和資料線1 1 4之各交叉部分， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -25- 1302212 A7 B7 __ 五、發明説明（23 ) 排列於m行X 6 η列之矩陣狀。 又，矩陣狀之畫素所成顯示範圍1 0 0 a中，除此之 外，爲防止液晶容量之泄放的蓄積容量1 1 9，形成於每 畫素。此蓄積容量1 1 9之一端係連接畫素電極1 1 8 ( T F T 1 1 6之汲極）之一方面，該他端係經由容量線 1 7 5共通連接。爲此，蓄積容量1 1 9與液晶容量電氣 性並列之故，改善液晶容量之保持特性，爲實現高對比。 然而，容量線1 7 5中，本實施形態中，施加電源之低位 側電位V s s Y的構成，在此，施加電壓L C c 〇 m等之 構成亦可。又，對於包含蓄積容量1 1 9畫素之詳細構成 ，則述於後者。 在此，再將說明回到圖2，掃瞄線驅動電路1 3 0係 於水平掃瞄期間1 Η，將順序主動準位所成掃瞄信號G 1 、G 2 ..... G m，於一垂直有效顯示期間內，輸出至各 掃瞄線1 1 2者。對於詳細之構成，與本發明沒有直接關 係之故，省略圖示，移位暫存器和複數之邏輯積電路所構 成。其中，移位暫存器係如圖4所示，將供予垂直掃瞄期 間之最初的傳送開始脈衝D Y，於每當時脈信號C L Y ( 及反轉時脈信號C L Y i n v )之準位遷移時（於提升及 下降之二者），順序地移位，做爲信號G 1 ’、G 2 ’、G 3 ’、…、G m ’加以輸出，各邏輯積電路係求得信號G 1 ’、 G 2 ’、G 3，、…、G m，中相鄰信號間之邏輯積信ί，做 爲掃瞄信號G 1 ’、G 2，、G 3 ’..... G m，加以輸出者。 又，資料線驅動電路1 4 0係順序呈動作準位的取樣 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 一 ' IJ.--.------ (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -26- 1302212 A7 _ B7 __ 五、發明説明（24 ) 信號S 1、S 2 ..... s η，輸出至水平掃瞄期間1 Η內 (請先閲讀背面之注意事項再填寫本頁) 。對於此詳細之構成，亦與本發明無直接關連之故，省略 其圖示，是爲包含反相電路之移位暫存器和複數之邏輯積 電路所構成。其中，移位暫存器係如圖4所示，將供予水 平掃瞄期間之最初的傳送開始脈衝D X，於每當時脈信號 C L X (及反轉時脈信號C L X i η ν )之準位遷移時， 順序地移位，做爲信號S 1 ’、S 2，、S 3，..... S η，加 以輸出，各邏輯積電路係將信號S 1，、S 2，、S 3，、… 、S η ’之脈衝寬度，使用許可信號Ε Ν Β 1或Ε Ν Β 2， 相鄰者之間呈相互不重複地，狹隘於期間S Μ P a，做爲 信號S 1，、S 2，、S 3，..... S η，加以輸出者。 接著，各取樣電路1 5 0係由設於每資料線1 1 4之 .取樣開關1 5 1。另一方面，資料線1 1 4係每6條被區 塊化，於圖2中.，屬於由左數來第i ( i係1、2 ..... 經濟部智慧財產局員工消費合作社印製 η )之區塊的資料線1 1 4之6條中，連接於位於最左之 資料線1 1 4之一端的取樣開關1 5 1係將藉由畫像信號 線1 2 2供予之畫像信號V I D 1，於取樣信號s i成爲 動作之期間，加以取樣，成爲供予該資料線1 1 4之構成 。又，屬於同樣第i號之區塊之資料線1 1 4之6條中， 連接於位於第2之資料線1 1 4之一端的取樣開關i 5 1 ，係將藉由畫像信號線1 2 2供給之畫像信號ν I d 2， 於取樣信號S i成爲動作之期間，加以取樣，成爲供予該 資料線1 1 4之構成。 以下同樣地，屬於第i之區塊的資料線1 1 4之6條 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） -27_ 1302212 A7 B7 五、發明説明（25 ) 中，各連接於位於第3、4、5、6號之資料線1 1 4之 一端的取樣開關1 5 1，係將各藉由畫像信號線1 2 2供 給之畫像信號 VID3、VID4、VID5、VID6 ，於取樣信號S i成爲動作之期間，加以取樣，成爲供予 S亥資料線1 1 4之構成。即，取樣信號S i成爲動作準位 時，於各屬於第i之區塊之6條資料線1 1 4，各畫像信 號V I D 1〜V I D 6係同時成爲取樣之構成。 此等之掃瞄線驅動電路1 3 0或資料線驅動電路 1 4 0、取樣電路1 5 0等係伴隨爲判別製造後有無缺陷 之檢查電路，形成於顯示範圍1 0 0 a之周邊之故，做爲 周邊電路加以稱呼者。 唯，對於檢查電路，與本發明無直接關係之故，省略 該說明。 <光電裝置之動作> 接著，對於有關上述構成之光電裝置之動作，簡單加 以說明。 首先，於掃瞄線驅動電路1 3 0中，於垂直掃瞄期間 之最初，供給傳送開始脈衝D Y。此傳送開始脈衝D Y係 經由時脈信號C L Y (及反轉時脈信號C L Y i n v )順 序移位將結果，如圖4所示，於每1水平掃瞄期間，做爲 呈動作準位之掃猫信號G 1、G 2、…、G m，輸出至對 應之掃瞄線1 1 2 ° 另一方面，1系統之畫像信號V I D係經由外部電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） IJ Γ------ (請先閱讀背面之注意事項再填寫本頁) 、訂 經濟部智慧財產局員工消費合作社印製 -28- 1302212 Α7 Β7 五、發明説明（26 ) (請先閲讀背面之注意事項再填寫本頁) ，如圖4所示，伴隨分配至6系統之畫像信號v I D 1〜 V I D 6的同時，對於時間軸，展開爲6倍。又，於資料 線驅動電路1 4 0，如同圖所示，於水平掃瞄期間之最初 ，供給傳送開始脈衝D X。此傳送開始脈衝d X係於每資 料線驅動電路1 4 0，時脈信號c L X (及反轉時脈信號 C L X丨n v )之準位之遷移，順序移位，呈信號S 1，、 S 2，、S 3，..... S η，。然後，此信號 s 1 ,、S 2 ,、 S 3 ’..... s n ’係限制於許可信號E N B 1、E N B 2之 動作準位的期間S Μ P a，使此示於圖4地，做爲信號 S 1 ’、S 2，、S 3，..... S η，順序加以輸出。 在此，f市目田fg號G 1呈動作期間，即於第1之水平掃 瞒期間，取樣信號S 1成爲動作準位時，在屬於自左第1 之區塊的6條之資料線1 1 4，取樣各畫像信號V I D 1 〜V I D 6。然後，此等畫像信號v I D 1〜V I D 6於 圖2或圖3中，經由交叉自上數來第1條之掃瞄線i i 2 和該6條之資料線1 1 4的畫素的T F 丁 1 1 6，各別加 經濟部智慧財產局員工消費合作社印製 以寫入。此後，取樣信號S 2呈動作準位時，此次係在屬 於第2之區塊的6條之資料線1 1 4，取樣各畫像信號 VID1〜VID6，此等畫像信號VID1〜VID6 ’經由交叉自上數來第1條之掃瞄線1 1 2和該6條之資 料線1 1 4的畫素的T F T 1 1 6 .，各別加以寫入。 以下，同樣地，取樣信號S 3、S 4 ..... S η順序 呈動作準位時，在屬於第3、第4 .....第η之區塊的6 條之資料線1 1 4，取樣各畫像信號V I D 1〜V I D 6 尽、，，氏張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -29- 1302212 A7 B7 五、發明説明（27 ) IJ---^---- (請先閲讀背面之注意事項再填寫本頁) ，此等畫像信號V I D 1〜V I D 6，經由交叉第1條之 掃瞄線1 1 2和該6條之資料線1 1 4的畫素的 T F T 1 1 6，各別加以寫入。由此，對於第1行之畫素 所有的寫入則終了。 接著，掃瞄信號G 2呈動作期間，即於第2之水平掃 瞄期間，同樣地對於所有之第2行之畫素進行寫入，以下 同樣地，掃猫信號G 3、G 4、…、G m成爲動作，對於 第3行、第4行、第m行之畫素進行寫入。由此1，對於 所有第1行〜第m行之畫素，完成寫入。 於如此之驅動中，與令資料線1 1 4於每一條加以驅 動之方式比較，經由各取樣開關1 5 1，令畫像信號取樣 的時間會成爲6倍之故，可充分確保各畫素之充放電時間 。爲此，可實現高對比。 <畫素之詳細構成> 經濟部智慧財產局員工消費合作社印製 接著，對於上述畫素之詳細而言，參照圖5及圖6加 以說明。圖5係顯示該詳細構成之平面圖，圖6係圖5之 B — B，線之截面圖。然而，圖5中，對於成爲最上導電層 之畫素電極1 1 8，爲說明理解，僅將該輪廓經由虛線加 以顯示。 首先，如此等之圖所示，資料線1 1 4，或掃瞄線 1 1 2、容量線1 7 5、T F τ 1 1 6等之主要之要素係 形成於設在元件基板1 〇 1之基材的基板1 〇的溝1 2內 。換言之，此溝1 2係形成在需形成資料線1 1 4或、掃 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 1302212 A7 ____ B7 五、發明説明（29 ) (請先閲讀背面之注意事項再填寫本頁) 在此，高濃度源極範圍1 1 6 S係經由開孔絕緣膜 3 2及第1之層間絕緣膜4 1之連接孔5 1，連接於資料 線1 1 4，另一方面，高濃度汲極範圍1 1 6 D係經由開 孔絕緣膜3 2、第1之層間絕緣膜4 1及第2之層間絕緣 膜4 2之連接孔5 3，連接於畫素電極1 1 8。 又，半導體層3 0之高濃度汲極範圍1 1 6 D之一部 分，係做爲蓄積容量1 1 9之一方之電極加以工作。即， 蓄積容量1 1 9係半導體層3 0中，將位於容量線1 7 5 之下層之高濃度汲極範圍3 0 f，成爲一方之電極，更且 容量線1 7 5本身做爲另一方之電極，成爲挾持形成於半 導體層3 0之表面的絕緣膜3 2的構成。然而，對於蓄稹 容量1 1 9，除了經由高濃度汲極範圍3 0 f及容量線 .1 7 5，挾持絕緣膜3 2所成容量之外，經由高濃度汲極 範圍3 0 f及遮光膜2 2，有對於挾持基材絕緣膜4 0所 成容量加以配合考量之情形。 經濟部智慧財產局員工消費合作社印製 然後，於最上層（即，與液晶1 0 5接觸之面）之整 面，形成聚醯亞胺等之有機膜所成配向膜6 1。然而此配 向膜6 1係與對向基板1 〇 2貼合之前，施以如上述之硏 磨處理者。 如此地，半導體層3 〇係隱藏於形成掃瞄線1 1 2或 資料線1 1 4、容量線1 7 5範圍之下側地加以形成。另 一方面，於半導體層3 0之下層中，可防止自基板10之 下側侵入光線。爲此T F τ 1 1 6中，成爲光難以由基板 1 0之上側及下側之雙方侵入之構成之故，可達成光照射 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公楚） -32- 1302212 A7 B7 五、發明説明（30 ) 之T F 丁 1 1 6之特性變化的防止。 更且，於顯示範圍1 0 0 a中，除了畫素電極1 1 8 ，所有之配線（導電膜）或半導體層等之要素，形成於_ 1 2之故，防止此等之更爲隆起。因此，於顯示範圍 1 0 0 a中，可減低於畫素電極1 1 8形成爲供予畫像信 號之掃瞄線1 1 2或資料線1 1 4等之範圍，和未形成此 等之開口範圍的階差。 <周邊電路之詳細構成> 接著，對於周邊電路之詳細，將包含於資料線驅動電 路1 4 0之移位暫存器的反相器做爲一例加以說明。圖7 係顯示此反相器之構成的平面圖，圖8係圖7之C 一 C，線 之截面圖。 首先，形成周邊電路之周邊電路範圍中，不存在畫素 電極1 1 8之故，與圖5或圖6所示之畫素部不同，不、設 置開孔第2之層間絕緣膜4 2之連接孔5 3。又，將遮光 膜2 2形成於周邊電路範圍之一部分亦可。對於其他，配 線之用途有所不同而已，基本上成爲與畫素部同樣之構成 〇 即，圖7及圖8所示之反相器係於設於基板1 〇之溝 1 2內，形成配線或半導體層等之主要之要素。然後，此 反相器係，與開關畫素電極1 1 8之T F T 1 1 6同樣的 L D D構造之P通道型T F T和N通道型T F T，於施加 電源之高位側電壓V d d X的配線1 4 0 4，和於施加電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' — IJ.------^^1 — (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -33- 1302212 A7 B7 五、發明説明（31 ) (請先閱讀背面之注意事項再填寫本頁) 源之低位側電壓V s s X的配線1 4丨4間，成爲直接連 接之互補型構成。詳細而言，配線1 4 〇 4係藉由連接孔 1451，連接於P通道型TFT之高濃度汲極範圍，另 一方面，配線1 4 1 4係藉由連接孔1 4 5 4，連接於N 通道型T F T之高濃度源極範圍。更且，供給反相器之輸 入信號的配線1 4 1 2係分支爲二部分，成爲P通道型 T F T和N通道T F T共用的閘極電極。然後，P通道型 T F T之高濃度源極範圍係藉由連接孔1 4 5 2，又，N 通道型T F T之高濃度汲極範圍係藉由連接孔1 4 5 3， 各連接於各反相器之輸出信號的配線1 4 2 4。 此等之配線中，成爲閘極電極之配線1 4 1 2係圖案 化與顯示範圍之掃瞄線1 1 2同一之導電層者，又，配線 .1 4 0 4、1 4 1 4及1 4 2 4係圖案化與畫素部之資料 線1 1 4同一之導電層者。即，於周邊電路範圍中，使用 與顯示範圍之掃瞄線1 1 2同一之導電層，形成第1層之 配線1 4 1 2，使用與資料線1 1 4同一之導電層，形成 第2層之配線1404、1414及1424。 經濟部智慧財產局員工消費合作社印製 然而，在此，將資料線驅動電路1 4 0之反相器做爲 一例做了說明，對於資料線驅動電路1 4 0之其他元件， 例如時脈反相器，或構成邏輯積電路之N A N D閘等，更 且對於掃瞄線驅動電路1 3 0之各種元件，與在此所說明 之反相器同樣地，形成於溝1 2。爲此，於形成周邊電路 之範圍中，與顯示範圍同樣，可減低配線或元件等之有無 的不同的階差。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -34- 1302212 Α7 ΒΊ 五、發明説明（32 ) <安裝端子之詳細構成> 接著，對於安裝端子1 〇 7之詳細構成，參照圖1 〇 加以說明。圖1 〇係圖9之D - D，線之截面圖，顯示安裝 端子1 0 7及配線1 7 1之構成。 如圖1 0所示，安裝端子i 〇 7及配線1 7 1係對應 於設於基板1 0之溝1 2加以形成。在此，對於溝1 2， 如圖9所示，對應欲形成安裝端子1 〇 7之周緣（輪廓） 部分，和欲形成到達此安裝端子.之配線1 7 1的部分，形 成於基板1 0之表面者。 然而，如圖1 0所示，於溝1 2和以輪廓部分包圍之 範圍中，形成與顯示範圍或周邊電路之形成範圍的遮光膜 2 2同一層所成導電層2 2 b。於此導電層2 2 b之上層 ，形成基材絕緣膜4 0，雖被覆基板整面，但還剩有對應 於形成於基板1 0化溝1 2的凹凸部。 接著，於基材絕緣膜4 0中，對應溝1 2之凹部，、和 對應以該輪廓部分包圍範圍的凸部係形成與顯示範個之掃 瞄線1 1 2或周邊電路範圍之第1層之配線1 4 1 2同一 層所成導電層1 1 2 b。於此導電層1 1 2 b之上層，形 成第1之層間絕緣膜4 1，雖被覆基板整面，但還剩有對 應於形成於基板1 0化溝1 2的凹凸部。 更且，於對應於溝1 2之凹部，和對應以該輪廓部分 包圍範圍的凸部係形成與顯示範圍之資料線1 1 4或周邊 電路範圍之第2層之配線1 4 0 4、1 4 1 4、1 4 2 4 等同一層所成導電層1 1 4 b。然後，於此導電層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公ϋ " IJ τ -- (請先聞讀背面之注意事項再填寫本頁) 訂 - ----- j -! _ 經濟部智慧財產局員工消費合作社印製 -35- 1302212 A7 B7 五、發明説明（33 ) (請先閲讀背面之注意事項再填寫本頁) 1 1 4 b之上層，於基板整面，雖形成第2之層間絕緣膜 4 2，於對應以溝1 2之輪廓部分包圍之範圍的凸部設置 開口部4 2 a。即，導電層1 1 4 b係在於對應以溝1 2 之輪廓部分所包圍之範圍的凸部露出，此做爲安裝端子 1 0 7之墊片加以使用時，另一方面到達此凸部之導電層 1 1 4 b，成爲做爲配線1 7 1加以使用之構成。於如此 構成中，於開口部4 2 a露出之導電層1 1 4 b表面，較 其他之部分隆起之故，可減低與第2之層間絕緣膜4 2之 表面的階差。 又，自基板1 0之基準面R之溝1 2的深度d係形成 成爲幾近等於導電層2 2b之厚度t i、導電層1 1 2b之 厚度t 2及導電層1 1 4b之厚度t 3之合計。因此，形成 於溝1 2之導電層1 1 4 b之表面P，和未形成導電膜 2 2 b、1 1 2 b、1 1 4 b之部分的第1之層間絕緣膜 4 1之表面Q幾近呈相等之故，於此等之上層形成第2、之 層間絕緣膜4 2時，與形成配線1 7 1之部分，與未形成 之部分幾近呈平坦化。 經濟部智慧財產局員工消費合作社印製 然而，形成對應於以溝1 2之輪廓部分包圍的範圍的 凸部之導電膜2 2b、1 1 2b，係在電氣上雖可稱不需 要，設置導電膜2 2 b、1 1 2 b之理由係如以下所述。 即，本實施形態中，溝1 2係除端子範圍之外，於顯示範 圍或周邊電路範圍中亦有形成，由工程之簡化觀點視之， 此等之溝1 2係於同一之工程，一體加以形成者爲佳。在 此，於顯示範圍或周邊電路中，考量遮光膜、第1層及第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36- 1302212 Α7 Β7 五、發明説明（39 ) 極電極的第2層之配線1 4 0 4、1 4 1 4、1 4 2 4加 以形成，又，於端子範圍中，做爲導電層1 1 4 b加以形 (請先閲讀背面之注意事項再填寫本頁) 成。 接著，如圖1 3 ( k )所示，將第2之層間絕緣膜 4 2，被覆第2層之配線或第1之層間絕緣膜4 1等地， 例如經由C V D法等，堆積約5 〇 〇〜1 5 0 〇 n m之厚 度。然而，做爲第2之層間絕緣膜4 2之材質，與基材絕 緣膜4 0或第1之層間絕緣膜4 1同樣地，可列舉N s G ，或？30、330、；6?30等之矽玻璃膜，或氮化矽 膜、氧化矽膜等。 接著，如圖1 3 ( 1 )所示，於顯示範圍中，於對應 T F T 1 1 6之汲極範圍的位置，將開孔第2之層間絕緣 膜4 2、第1之層間絕緣膜4 1及絕緣膜3 2的連接孔 5 3，經由乾鈾刻等加以形成。另一方面，經由端子範圍 ，除去第2之層間絕緣膜4 2中，位於以溝1 2之輪廓對 應部分所包圍之凸部的部分4 7，設置開孔部4 2 a ° 經濟部智慧財產局員工消費合作社印製 然而，做爲設置開孔部4 2 a之手法，大分爲第2之 層間絕緣膜4 2中，將相當於開孔部4 2 a之部分，經由 蝕刻等，選擇性地加以除去的第1之手法，和至對應於以 溝1 2之輪廓部分包圍的範圍的凸部之導電層1 1 4 b露 出，將第2之層間絕緣膜4 2，施以C Μ P (化學機械性 硏磨）處理的第2之手法的二個。其中，有關於後者之第 2之手法者，在成爲安裝端子1 〇 7之部分和其他之部分 幾近完全平坦化的觀點視之爲有利者。惟，有關前者之第 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0><297公釐） 42- 1302212 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（40 ) 1之手法，第2之層間絕緣膜4 2中，將相當於開孔部 4 2之部分，經由與形成連接孔5 3同樣的手法，可選擇 性加以除去之故，自工程之簡化之觀點視之，有利於第1 之手法。 ' 再則，對於以後之工程，雖省略圖示，於第2之層間 絕緣膜4 2之表面，將I T〇等之透明導電性薄膜，經由 濺射等，堆積約5 0〜2 0 0 n m之厚度後，經由光蝕刻 或蝕刻等，圖案化呈所定之形狀（參照圖5 )，形成畫素 電極1 1 8。此後，將聚醯亞胺等之有機溶液，塗佈.燒 成於基板1 0之對向面之整面。由此，形成配向膜6 1。 然而，對於此配向膜6 1係於示於圖1 4之方向，施以硏 磨處理。 然後，如此形成之元件基板1 0 1係向與其約9 0度 旋轉之方向硏磨處理的對向基板1 0 2時，經由密封材 1 0 4貼合之後，液晶1 〇 5被封入，封閉，加以切出， 成爲如示於圖1 (a)的光電裝置。 然而，元件基板1 0 1中，配向膜6 1形成於整面， 但於液晶封閉之後，經由電漿處理等，除去形成於由對向 基板1 0 2展開之部分的配向膜。爲此，端子範圍及周邊 電路範圍之最上層係非配向膜6 1，成爲導電層1 1 4 b 或第2之層間絕緣膜4 2 (參照圖8或圖1 0 )。 根據如此之製造方法，溝1 2除端子範圍外，設於顯 示範圍或周邊電路範圍，於此形成配線或元件之故，不單 是端子範圍，於顯示範圍或周邊電路範圍中，會減低基板 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I J. ‘ I ^IT. (請先閲讀背面之注意事項再填寫本頁) -43- 1302212 A7 B7 五、發明説明（41 ) (請先閲讀背面之注意事項再填寫本頁) 之表面的階差。此時，設於成爲安裝端子1 0 7之墊片的 導電層1 1 4 b之下層的高度調整用之導電膜2 2 b係與 顯示範圍及周邊電路範圍之遮光膜2 2使用同一層加以形 成，又同樣高度調整用之導電膜1 1 2 b係使用與顯示範 圍之掃瞄線1 1 2和周邊電路範圍之配線1 4 1 2同一層 的導電膜加以形成，更且，導電層1 1 4 b亦使用與顯示 範圍之資料線1 1 4和周邊電路範圍之配線1 4 0 4、 1 4 1 2、1 4 2 4同一層的導電膜加以形成。更且，對 於溝1 2，端子範圍外之顯示範圍或周邊電路範圍中，一 體地加以設置。因此，追加之步驟幾近沒有之故，可防止 製造步驟的複雜化。 <變形例> 經濟部智慧財產局員工消費合作社印製 然而，於上述實施形態中，成爲安裝端子1 0 7端子 的墊片係雖由資料線1 1 4或第2層之配線1 4 0 4同一 層的導電層1 1 4 b加以形成，於此之上，更堆積其他之 導電膜亦可。例如，如圖1 5所示，圖案化畫素電極 1 1 8之時，於以溝1 2之輪廓部分包圍之凸部之導電層 114b，殘留IT〇等之導電層11 8b亦可。如上所 述，導電層1 1 4 b係由鋁等所成，但鋁不但易於被侵鈾 ，又，有對於使用於與F P C (可撓性印刷電路板）基板 之接合的導電性微膠囊的密著性不佳的問題。但是，如此 之問題係將露出之導電層1 1 4 b之表面，再經由導電膜 1 1 8 b被覆而可加以解決。 本紙張尺度適用中關家標準（CNS ) A4規格（210X297公釐） ~ -44 - 1302212 A7 B7 五、發明説明（42 ) <應用例> (請先閲讀背面之注意事項再填寫本頁) 又，於實施形態中，除端子範圍外，對於顯示範圍或 周邊電路範圍，形成有溝1 2，如上所述，顯示範圍或周 邊電路範圍之階差係與畫素之排列間隔同倍率，或於該整 數倍產生之故，起因於該階差的顯示斑紋則明顯地較不爲 明顯。在此，對於顯示範圍或周邊電路範圍不設置溝1 2 ，可形成僅對於端子範圍之溝。 更甚之，如圖1 4所不，一致於資料線1 1 4之1延 伸存在方向進行硏磨處理時，硏磨顯示範圍1 〇 〇 a之拋 光布，無關於畫素排列間隔而混亂的範圍係屬於安裝端子 1 0 7和配線1 7 1形成之範圍，和有關於顯示範圍 1 0 0 a之拋光布所掃瞄之範圍1 0 9 a的雙方。即，以 .圖2所述時爲範圍B。因此，僅抑制無關於畫素之排列間 隔所產生之較易辨識之顯示斑紋的目的下，僅於此範圍B 形成溝1 2即可。 經濟部智慧財產局員工消費合作社印製 然而，於圖1 4所示之方向進行硏磨處理時，對於範 圍1 9 2 a，即使由於階差之因素而使拋光布混亂，其毛 前端不會成爲顯示範圍1 0 0 a之故，對於此範圍1 9 2 (例如掃瞄線驅動電路1 3 0中），不特別加以形成溝 1 2亦可。 然後，僅於端子範圍形成溝1 2之時，無需考量與遮 光膜2 2同一膜所成之導電層2 2 b，及與掃瞄線1 1 2 同一膜所成導電層1 1 2 b之厚度亦可，如圖1 6所示， 於導電層1 1 4 b之下層，不設置導電膜，將溝1 2之深 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -45- 1302212 A7 B7 五、發明説明（43 ) 度，與導電層11 4 b之厚度t 3幾近柑同地加以設定即可 〇 〈其他〉 然而，上述之實施形態中，6條之資料線1 1 4集合 於1區塊，對於屬於1區塊之6條之資料線1 1 4，將變 換呈6系統之畫像信號V I D 1〜V I D 6，呈同時取樣 加以供給的構成，變換數及同時施加之資料線數（即，構 成1區塊之資料線數）係非限制於「6」。例如，取樣電 路1 5 0之取樣開關1 5 1之回應速度充分爲高之時，無 需將畫像信號變換呈平行，於一條之畫像信號線，串列傳 送，於每資料線1 1 4，呈點順序地取樣地加以構成亦可 。又，將變換及同時施加之資料線數做爲「3」或「1 2 」、「2 4」等，對於3條或、1 2條、2 4條等之資料 線，將3系統變換或、1 2系統變換、2 4系統變換等之 畫像信號同時供給地加以構成亦可。然而，做爲變換數及 同時施加之資料線數，由彩色之畫像信號爲有關3原色之 信號所成之關係，因爲爲3之倍數之故在簡化控制或電路 等爲佳。但是，如後述之投影機，於單純之光調變之用途 時，不需要3之倍數。更且，無需同時控制取樣開關，將 平行變換之畫像信號V I D 1〜V I D 6順序移位加以供 給，順序控制取樣開關1 5 1地加以構成亦可。 又，於上述之實施形態中，雖然自上向下方向將掃瞄 線1 1 2加以掃瞄，另一方面，自左向右方向選擇區塊地 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） IJ > -- (請先閱讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 -46- 1302212 A7 _______B7 五、發明説明（44 ) 加以構成，但亦可以反方向選擇構成亦可，對應用途可選 擇任一之方向的構成亦可。 (請先閲讀背面之注意事項再填寫本頁) 更且，於上述實施形態中，於元件基板i 〇 1形成平 板型之T F T 1 1 6等，但本發明不限於此。例如，將 丁 F T 1 1 6以底閘極型加以構成亦可。又，將元件基板 1 〇 1以半導體基板構成的同時，在此，代替 丁 F T 1 1 6，形成互補型電晶體亦可。更且，適用 S〇I ( Sil1C〇n On Insulator )之技術，於藍寶石、石英 、玻璃等之絕緣性基板，形成矽單結晶膜，在此製作各種 元件做爲元件基板1 0 1亦可。惟，元件基板1 〇 1不具 透明性時，需令畫素電極1 1 8以鋁形成，另外形成反射 層等，將液晶裝置1 0 0做爲反射型加以使用。 〈投影機〉 經濟部智慧財產局員工消費合作社印製 接著，對於適於上述之光電裝置之電子機器加以說明 。對於有關實施形態之光電裝置，可適用種種之電子機器 、例如個人電腦，或液晶電視、觀景型·監視直視型之攝 錄放影機，汽車導航裝置、呼叫器、電子筆記本、計算機 、文字處理機、工作站、電視電話、P〇s終端、數位相 機、手機、具有觸碰面板的機器等。 在此，經由本發明所解決之顯示斑紋，即沿硏磨方向 之條狀之顯示斑紋，雖然在於直視型的部分比較不會有問 題，但是對於將顯示像投射之投影機，則會擴大到無法忽 視的程度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47-

Claims (1)

  1. wm 六、申請專利範圍 第90105989號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國97年3月14日修正 1·一種光電裝置，其特徵係具備 複數之層所成具有顯示範圍和前述顯示範圍周邊之周 邊電路所形成之範圍之基板， 和形成於前述基板之外表面的絕緣膜， 和形成於與前述絕緣膜略同一平面的安裝端子， 和將前述周邊電路與前述安裝端子導通的配線， 構成前述安裝端子之周緣下之前述基板的層之至少一 層上形成有溝， 形成在前述基板之外表面上的絕緣膜，係覆蓋前述安 裝端子周緣，於構成前述基板之層的至少一層之前述配線 之至少前述安裝端子側的範圍下，設置連接於形成在前述 安裝端子之周緣下的溝的配線用溝者。 經濟部智慧財產局員工消費合作社印製 2 ·如申請專利範圍第1項之光電裝置，其中，形成 於前述基板之外表面之絕緣膜係形成前述配線之溝的範圍 者。 3 .如申請專利範圍第1項之光電裝置，其中，前述 安裝端子形成有導電膜。 4 ·如申請專利範圍第1項之光電裝置，其中，在被 形成於前述安裝端子之周緣下的溝的範圍下，形成至少一 層高度之調整用之膜者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Α8 Β8 C8 D8 1302212 六、申請專利範圍 5 ·如申請專利範圍第4項之光電裝置，其中，前述 溝1之深度係與前述安裝端子之厚度和前述高度調整用之 膜厚度之合計略呈同相同者。 6 .如申請專利範圍第4項之光電裝置，其中，前述 高度調整用之膜係形成於前述顯示範圍之配線和成爲前述 周邊電路配線中的至少一個配線者。
    7 .如申請專利範圍第1項之光電裝置，其中，前述 溝之深度係與前述配線之高度略爲相同者。 8.—種光電裝置，其特徵係具備 複數之層所成之基板， 和設於前述基板上，輸入畫像信號之安裝端子， 和於構成前述基板之層之至少一層，設置於形成到達 前述安裝端子的配線的至少一部分的溝， 和形成於對應於前述溝之範圍之前述配線和形成於^ Μ 述配線上之絕緣膜。 經濟部智慧財產局員工消費合作社印製 9 ·如申請專利範圍第8項之光電裝置，其中，前^ 安裝端子係以前述配線所成之導電膜所形成，形成於前述 配線上之前述絕緣膜係露出前述安裝端子者。 1 〇 ·如申請專利範圍第8項之光電裝置，其中，前 述安裝端子之表面和前述絕緣膜之表面爲略同一之高度考 〇 1 1 ·如申請專利範圍第8項之光電裝置，其中，前 述溝係形成於包圍前述安裝端子之範圍，於包圍前述安裝 端子之範圍上，形成前述配線者。 2- 1302212 A8 B8 C8 D8 六、申請專利範圍 1 2 ·如申請專利範圍第1 1項之光電裝置，其中， 形成於前述配線上之前述絕緣膜之表面，和鄰接形成前述 配線之範圍的前述絕緣膜之表面爲呈略相同之高度者。 1 3 ·如申請專利範圍第8項之光電裝置，其中，前 述配線係以形成於顯示範圍之配線所形成者。 1 4 ·如申請專利範圍第8項之光電裝置，其中，前 述配線係以成爲形成於顯示範圍之周圍的周邊電路的配線 加以形成者。 1 5 ·如申請專利範圍第8項之光電裝置，其中，前 述配線係以形成於顯示範圍之配線及形成於前述顯示範圍 之周圍的周邊電路所成之配線所形成者。 1 6 ·如申請專利範圍第8項之光電裝置，其中，前 述配線的範圍下，形成至少一層高度之調整用之膜者。 1 7 ·如申請專利範圍第1 6項之光電裝置，其中， 前述溝之深度係與前述配線之厚度和前述高度調整用之膜 厚度之合計略呈同相同者。 經濟部智慧財產局員工消費合作社印製 1 8 ·如申請專利範圍第1 6項之光電裝置，其中， 前述高度調整用之膜係形成於前述顯示範圍之配線和成爲 前述周邊電路配線中的至少一個配線者。 1 9 ·如申請專利範圍第8項之光電裝置，其中，前 述溝之深度係與前述配線之高度略爲相同者。 20·-種光電裝置，其特徵係具備 複數之層所成之基板， 和形成於前述基板上的顯示範圍， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -3- A8 B8 C8 D8 1302212 六、申請專利範圍 和配設於前述顯示範圍之配線， 和形成於前述基板上之前述顯示範圍之周邊，於前述 配線電氣性連接之周邊電路* ’ 和形成於前述基板上之安裝端子， 和將前述周邊電路和前述安裝端子予以電氣連接的配 線， 和設置於構成前述基板之層之至少一層，前述周邊電 路所形成之部分的溝， 和形成於前述周邊電路上的絕緣膜者。 21.—種光電裝置，其特徵係具備 複數之層所成之基板， 和形成於前述基板上的顯示範圍， 和配設於前述顯示範圍之配線， 和形成於前述基板上之前述顯示範圍之周邊，於前述 配線電氣性連接之周邊電路， 和形成於前述基板上之安裝端子， 和前述周邊電路和前述安裝端子電氣連接的配線， 經濟部智慧財產局員工消費合作社印製 和設置於構成前述基板之層之至少一層，前述周邊電 路所形成之部分的溝， 和形成前述安裝端子之範圍的溝， 和形成於形成前述周邊電路之溝及前述安裝端子之範 圍之溝之範圍的外表面所成之絕緣膜者。 22 . —種光電裝置，其特徵係具備 複數之層所成之基板， 本紙張尺度適用中國國家摞準（CNS ) A4規格（210X297公釐） -4- 1302212 A8 B8 C8 D8 六、申請專利範圍 和形成於前述基板上的顯示範圍， 和配設於前述顯示範圍之配線， 和形成於前述基板上之前述顯示範圍之周邊，於前述 配線電氣性連接之周邊電路， 和形成於前述基板上之安裝端子， 和前述周邊電路和前述安裝端子電氣連接的配線， 和設置於構成前述基板之層之至少一層，配設於前述 顯示範圍的配線所形成之部分的溝， 和設置於構成前述基板之層之至少一層，前述周邊電 路所形成之部分的溝， 和形成前述安裝端子之範圍的溝， 和形成於形成前述周邊電路之溝及前述安裝端子之範 圍之溝之範圍的外表面所成之絕緣膜者。 23.—種光電裝置，其特徵係具備 複數之層所成之基板， 和形成於前述基板上的顯示範圍， 和配設於前述顯示範圍之資料線， 和沿前述顯示範圍之一邊所形成之資料線驅動電路， 和挾持前述資料線驅動電路，與前述顯示範圍之一邊 對向地加以形成之安裝端子， 和向與前述安裝端子電氣性連接的前述資料線，供給 畫像信號的信號線， 和於構成前述安裝端子之周緣下之前述基板之層之至 少一層，形成安裝端子之範圍的溝， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " (請先閱请背面之注意事項再I -- r填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -5- A8 B8 C8 D8 1302212 六、申請專利範圍 被形成在前述基板外表面上的絕緣膜，係覆蓋前記實 裝端子之周緣，於構成前述基板之層的至少一層，於形成 前述資料線驅動電路的部分，形成溝者。 2 4 ·如申請專利範圍第2 3項之光電裝置，其中， 於構成前述基板之層的至少一層，於至少前述資料線驅動 電路和前述安裝端子之間的範圍內，於形成前述信號線之 部分，形成溝者。 2 5 ·如申請專利範圍第2 3項之光電裝置，其中， 於前述顯示範圍之一邊和前述資料線驅動電路之間，具備 以前述資料線驅動電路，控制畫像信號之供給的取樣電路 者。 2 6 ·如申請專利範圍第2 5項之光電裝置，其中， 於構成前述基板之層的至少一層，形成設於前述取樣電路 所形成之部分的溝者。 27·如申請專利範圍第25項之光電裝置，其中， 於前述顯示範圍形成配向膜，前述配向膜之硏磨方向自前 述安裝端子向前述顯示範圍者。 經濟部智慧財產局員工消費合作社印製 2 8 · —種電子機器，其特徵係具備 射出光之光源， 和將前述光源所產生之射出光，施以對應於畫像資訊 之調變的如申請專利範圍第1項至第3項之任一記載的光 電裝置， 和投射經由前述光電裝置調變之光的投射手段者。 2 9 · —種光電裝置之製造方法，屬於根據藉由設於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6- 1302212 A8 B8 C8 D8 六、申請專利範圍 複數之層所成基板上之安裝端子加以輸入之信號，顯示所 定之畫像的光電裝置之製造方法，其特徵係具備 於預計形成前述安裝端子部份之周緣處，設置溝之工 程， 和於構成前述基板之層之至少一層，於到達前述安裝 端子之配線所形成之部分，設置溝的工程， 和於對應於前述溝之範圍，形成前述配線之工程， 和於前述配線上，堆積絕緣膜之工程者。 3 0 ·如申請專利範圍第2 9項之光電裝置之製造方 法，其中，包含前述安裝端子係與形成前述配線之工程同 時形成，於堆積前述絕緣膜之工程後’露出以前述絕緣膜 被覆之安裝端子之工程者。 3 1 ·如申請專利範圍第3 0項之光電裝置之製造方 法，其中，露出前述安裝端子之工程係硏磨前述絕緣膜之 工程者。 請 先 聞 之 注 I
    訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW090105989A 2000-03-27 2001-03-14 TWI302212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000087151 2000-03-27
JP2001014350A JP3596471B2 (ja) 2000-03-27 2001-01-23 電気光学装置、その製造方法および電子機器

Publications (1)

Publication Number Publication Date
TWI302212B true TWI302212B (zh) 2008-10-21

Family

ID=26588470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105989A TWI302212B (zh) 2000-03-27 2001-03-14

Country Status (5)

Country Link
US (2) US6528822B2 (zh)
JP (1) JP3596471B2 (zh)
KR (1) KR100426980B1 (zh)
CN (1) CN1174274C (zh)
TW (1) TWI302212B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332649B2 (en) 2012-11-13 2016-05-03 Magnachip Semiconductor, Ltd. Flexible printed circuit board for packaging semiconductor device and method of producing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP4692699B2 (ja) * 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6940501B2 (en) * 2001-03-28 2005-09-06 Intel Corporation Tiled display
JP2003043520A (ja) * 2001-07-27 2003-02-13 Alps Electric Co Ltd 表示装置
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3870897B2 (ja) 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
JP3778195B2 (ja) 2003-03-13 2006-05-24 セイコーエプソン株式会社 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4016955B2 (ja) * 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2004342923A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
KR20050068608A (ko) * 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
JP2006054073A (ja) * 2004-08-10 2006-02-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
KR100699995B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP4082413B2 (ja) * 2005-02-07 2008-04-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100405197C (zh) * 2005-08-05 2008-07-23 精工爱普生株式会社 电光装置及具备该装置的电子设备
KR100730156B1 (ko) * 2005-11-03 2007-06-19 삼성에스디아이 주식회사 평판 디스플레이 장치
JP4466710B2 (ja) * 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2010026168A (ja) * 2008-07-17 2010-02-04 Toshiba Mobile Display Co Ltd 液晶表示装置
KR101987094B1 (ko) 2012-06-15 2019-10-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101989001B1 (ko) 2012-09-07 2019-06-14 삼성디스플레이 주식회사 표시 장치
CN104078470B (zh) * 2014-06-18 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2016009087A (ja) * 2014-06-24 2016-01-18 セイコーエプソン株式会社 表示装置および表示装置の製造方法
KR102313366B1 (ko) * 2015-06-17 2021-10-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치와, 이의 제조 방법
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN111739425B (zh) * 2020-06-30 2022-07-08 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JPH09153624A (ja) * 1995-11-30 1997-06-10 Sony Corp 半導体装置
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
US6262702B1 (en) * 1997-10-31 2001-07-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332649B2 (en) 2012-11-13 2016-05-03 Magnachip Semiconductor, Ltd. Flexible printed circuit board for packaging semiconductor device and method of producing the same

Also Published As

Publication number Publication date
US20010048109A1 (en) 2001-12-06
US6528822B2 (en) 2003-03-04
JP2001343912A (ja) 2001-12-14
CN1174274C (zh) 2004-11-03
US6627485B2 (en) 2003-09-30
CN1319832A (zh) 2001-10-31
KR100426980B1 (ko) 2004-04-13
US20030062542A1 (en) 2003-04-03
KR20010090584A (ko) 2001-10-18
JP3596471B2 (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
TWI302212B (zh)
CN100371812C (zh) 电光装置和电子设备
US6999150B2 (en) Electro-optical device, method for making the same, and electronic apparatus
TW442690B (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
US6914644B2 (en) Liquid crystal device
TWI259303B (en) Electro-optical device and electronic apparatus
KR100769069B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP2008203394A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4640026B2 (ja) 電気光学装置及び電子機器
JP3858572B2 (ja) 電気光学装置
TWI269425B (en) Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
TWI283380B (en) Electro-optical device, method of manufacturing electro-optical device
CN102736340A (zh) 电光装置、电子设备、电光装置的制造方法
KR100626576B1 (ko) 전기광학장치 그리고 전자기기 및 투사형 표시장치
JP5176814B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4857775B2 (ja) 電気光学装置
JP2004240053A (ja) 電気光学装置及び電子機器
JP2000193996A (ja) 電気光学装置及びその製造方法
JP2001343913A (ja) 電気光学装置、その製造方法および電子機器
JP2010186118A (ja) 電気光学装置及び電子機器
JP5061946B2 (ja) 電気光学装置及び電子機器
CN101504502B (zh) 电光装置以及电子设备
JP2010103141A (ja) 薄膜トランジスタ及び電気光学装置、並びに電子機器
JP2008129377A (ja) 電気光学装置用基板、電気光学装置、及び電子機器
JP2009180971A (ja) 電気光学装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees