TWI289919B - Wiring structure for a pad section in a semiconductor device - Google Patents
Wiring structure for a pad section in a semiconductor device Download PDFInfo
- Publication number
- TWI289919B TWI289919B TW094115695A TW94115695A TWI289919B TW I289919 B TWI289919 B TW I289919B TW 094115695 A TW094115695 A TW 094115695A TW 94115695 A TW94115695 A TW 94115695A TW I289919 B TWI289919 B TW I289919B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- bias
- pads
- voltage
- pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000005476 soldering Methods 0.000 claims description 4
- 239000000523 sample Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 102400001284 Vessel dilator Human genes 0.000 claims 2
- 101800001899 Vessel dilator Proteins 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- ZOKXUAHZSKEQSS-UHFFFAOYSA-N tribufos Chemical compound CCCCSP(=O)(SCCCC)SCCCC ZOKXUAHZSKEQSS-UHFFFAOYSA-N 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
1289919 五、發明說明（1) .【發明所屬之技術領域】 半導體導體元件，特別是指-種 冗巧，之訊號通道的偏；佈：半導體元件具有作為 【先刖技術】 κ γ體記憶元件中之焊 中含有多個接合焊墊（b Η · u ^隹a &域 試驗之探測焊塾（probe pads^H^U:用以施行探測 配置於接合焊塾到半導體及，接之佈線，例如：至少 •第1圖所示為習知半導體思:广之其他目的地。 周邊部分2之一般佈局圖體§己憶元件包括記憶陣列區1及 焊塾Ϊ :： 3本方法排列及安排半導體記憶元件中之 墊型）。3疋排列於週邊部分2及記憶陣列區1兩者（雙焊 面第I圖银所不為習知半導體元件中焊墊區佈線構造之平 面圖二，圖所示為沿第2圖所示Η線之剖面圖。 :第2及3圖所不，f知半導體元件之焊墊區的佈線構 近々間部：:Π3列個焊塾11於焊墊區中間或接 ^ ^ 1 列’夕個第一偏壓佈線I 3佈設於排成一 夕、:1的焊墊陣列兩側且具有不同的電壓位準；以及 ^個弟二偏壓佈線15佈設於與第一偏壓佈線13垂直之方 向’但是位於-個具有焊墊u及第一偏壓佈線13之積層
1289919 五、發明說明（2) ’（layer)下方的積層中。亦即，該焊墊u及第一偏壓佈線 • 13形成於同一平面，該平面位於具有第二偏壓佈線之積層 上方。第一及第二偏壓佈線1 3、1 5係被用以當作運載訊號 至半導體元件中預設之源極及目的地或從半導體元件預設 之源極及目的地運載訊號的通道。參照第2圖，第一偏壓 佈線13包括val、Vbl、Vcl及Vxl，並且第二偏壓佈線15包 括Vd及Ve。 如第2圖所示一條偏壓線.1 7沿著第一偏壓佈線1 3的最 外侧與第一偏壓佈線1 3平行佈設，並且電性連接至第二偏 #佈線15。 依據如上所述習知焊墊區之佈線構造，排列於焊墊陣 列兩側之每條第一偏壓佈線13(Val、VM、Vcl及Vxl)相對 應地連接至焊墊1 1 (雖然佈線1 3與焊墊1 1間之電性連接並 未顯示於第2圖中）。此即為焊墊11與第一偏壓佈線丨3通常 都成型於同一平面之原因。 此外，第二偏壓佈線15 (Vd及Ve)係成型於第一偏壓佈 線1 3下方之積層，並且排列於與第一偏壓佈線丨3垂直之方 向。 如第3圖所示偏壓線17(Vzl)係形成於最底層上，排列 響> 與第一偏壓佈線1 3同一方向。 ¥半導體元件被更高度集積（integrated)並配借多元 功能時，不僅偏壓佈線構造變為更複雜，而且半導體元件 中偏壓佈線之數量亦增加。然而，半導體元件中用以排列 焊墊區以配置偏壓佈線之面積是有限的。
第7頁
Claims (1)
1289919
修正一 ——^__ 案號 94115R 沾 六、申請專利範圍 1· 一種半導體元件 造包括： T之斗塾區的佈線構造，該佈線構 一佈列在半導體元 焊墊列； 件之中央部份而具有多數個焊墊之 多個第一偏壓佈線， 佈線形成於共平面積層 载電氣訊號，該第一偏壓 多個第二偏壓佈線列之焊塾的兩側；及 佈設與焊係：成於共平面積層之下方而 ^壓佈線重疊至少一個二並且在共平面積層中及第一 佈線:盖ΐ申ίί: 5圍第1項之半導體元件中之焊墊區的 ^ _ ★至少包括接合焊墊及探測焊墊。 德綠播t :a利範圍第1項之半導體元件中之焊墊區的 布:!構每’其令由第一偏壓佈線所運載之電氣訊號包括： 邛電壓（VDD，external v〇itage)、接地電壓（vss， ground voltage)、輸出端之外部電壓（VDDQ，externai voltage of output terminal)、輸出端之接地電壓 (VSSQ，ground voltage 〇f output terininal)、動態聯 結函式庫（DLL)專用的外部電壓（VDDL，external v〇ltage >f〇r an exclusive use of dll)、動態聯結函式庫（DLL) 專用的接地電壓（VSDL，ground voltage for an exclusive use of DLL)及參考電壓（vreF，Reference voltage)。 4 ·如申請專利範圍第1項之半導體元件中之焊墊區的
第15頁 产· ' ’m. 1289919 t號 94115695 六、申請專利範圍 佈線構造，其中第二偏壓佈線之至少一個佈線部件係形成 .於共平面積層之下方，在共平面積層中佈設與至少一條 一偏壓佈線之方向垂直而不與共平面積層中之焊墊重疊。 5 ·如申請專利範圍第1項之半導體元件中之焊墊區的 佈線構造，其中所述第二偏壓佈線係形成順著與向著鄰 、所述焊墊之間的所述第一偏壓佈線相垂直的方向延伸，而 -於所述焊墊之間折曲，且通過多數個所述焊墊下方，並與 所述第一偏壓佈線相平行的方向延伸的形狀。 6 ·如申請專利範圍第4項之半導體元件中之焊墊區 丨藝伟線構造，其中第一偏壓佈線與第二偏壓佈線送出相 量之訊號。 、7· 一種半導體元件中之焊墊區的佈線構造，該佈線構 造包括： 、、再 一佈列在半導體元件之中央部份而具有多數個焊 烊墊列； ' 多個第一偏壓佈線，用以運載電氣訊號，該第一偏壓 -饰線形成於共平面積層上而排成一列之焊墊的兩側，·及 夕個第一偏壓佈線’係形成順著與向著鄰接所述焊 丨^間的所述第一偏壓佈線相垂直的方向延伸，而於所述 之間折曲，且通過多數個所述焊墊下方，並與所述第 偏壓佈線相平行的方向延伸的形狀。 》 • 8 ·如申請專利範圍第7項之半導體元件中之焊藝1 、 伟線構造，其中所述第二偏壓佈線的下方具備有與所=$ 夂偏壓佈線形成電氣連接的偏壓線。 ^ $
第16頁 1289919 _____案號94115695_年月日 倐正_ 六、申請專利範圍 • 9 ·如申請專利範圍第7項之半導體元件中之焊墊區的 -佈線構造，其中由第一偏壓佈線所運載之電氣訊號包括： 外部電壓（VDD，external voltage)、接地電壓（VSS， ground voltage)、輸出端之外部電壓（vdDQ ， external voltage of output terminal)、輸出端之接地電壓 ^ (VSSQ ， ground voltage of output terminal)、動態聯 、，Ό函式庫（DLL)專用的外部電壓（vj)DL，external voltage for an exclusive use of DLL)、動態聯結函式庫（DLL) 專用的接地電壓（VSDL，gr〇und v〇ltage f〇r an jpxclusive use of DLL)及參考電壓（VREF，Ref erence voltage)。 1 0 ·如申請專利範圍第7項之半導體元件中之焊墊區 的佈線構造，其令所述第一偏壓佈線與第二偏壓佈線係送 出相同數量的訊號。
第17頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057679A KR100548582B1 (ko) | 2004-07-23 | 2004-07-23 | 반도체소자의 패드부 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200605301A TW200605301A (en) | 2006-02-01 |
| TWI289919B true TWI289919B (en) | 2007-11-11 |
Family
ID=35656290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094115695A TWI289919B (en) | 2004-07-23 | 2005-05-13 | Wiring structure for a pad section in a semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7227269B2 (zh) |
| JP (1) | JP4921724B2 (zh) |
| KR (1) | KR100548582B1 (zh) |
| CN (1) | CN100397633C (zh) |
| TW (1) | TWI289919B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895353B1 (ko) * | 2007-10-12 | 2009-04-29 | 스테코 주식회사 | 반도체 패키지 |
| KR101053666B1 (ko) | 2009-07-31 | 2011-08-02 | 주식회사 하이닉스반도체 | 반도체 장치의 레이아웃 구조 |
| JP5656611B2 (ja) * | 2010-12-20 | 2015-01-21 | キヤノン株式会社 | 半導体装置及び固体撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248043A (ja) * | 1985-08-27 | 1987-03-02 | Nec Corp | 半導体集積回路 |
| JPH06120427A (ja) * | 1992-10-05 | 1994-04-28 | Toshiba Corp | パッド周辺回路 |
| JPH07106522A (ja) * | 1993-09-30 | 1995-04-21 | Hitachi Ltd | 半導体集積回路 |
| JP3328542B2 (ja) * | 1997-03-19 | 2002-09-24 | 富士通株式会社 | 高周波半導体集積回路装置 |
| US6064116A (en) * | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
| JP2002050179A (ja) * | 2000-08-01 | 2002-02-15 | Fujitsu Ltd | 半導体記憶装置 |
| TWI252582B (en) * | 2001-02-27 | 2006-04-01 | Sanyo Electric Co | Switch circuit device |
| JP2004055080A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | 半導体メモリモジュールおよびそれに用いる半導体チップの製造方法 |
| JP2005012209A (ja) * | 2003-06-17 | 2005-01-13 | Samsung Electronics Co Ltd | 半導体装置の信号バスラインレイアウト構造及びその方法 |
-
2004
- 2004-07-23 KR KR1020040057679A patent/KR100548582B1/ko active IP Right Grant
-
2005
- 2005-05-13 JP JP2005140499A patent/JP4921724B2/ja not_active Expired - Fee Related
- 2005-05-13 TW TW094115695A patent/TWI289919B/zh not_active IP Right Cessation
- 2005-05-16 US US11/131,099 patent/US7227269B2/en active Active
- 2005-06-20 CN CNB2005100783820A patent/CN100397633C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100397633C (zh) | 2008-06-25 |
| JP4921724B2 (ja) | 2012-04-25 |
| TW200605301A (en) | 2006-02-01 |
| CN1725482A (zh) | 2006-01-25 |
| JP2006041480A (ja) | 2006-02-09 |
| US20060017178A1 (en) | 2006-01-26 |
| US7227269B2 (en) | 2007-06-05 |
| KR20060008026A (ko) | 2006-01-26 |
| KR100548582B1 (ko) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8072004B2 (en) | Power and ground routing of integrated circuit devices with improved IR drop and chip performance | |
| US9698102B2 (en) | Power and ground routing of integrated circuit devices with improved IR drop and chip performance | |
| JP7307355B2 (ja) | 半導体集積回路装置および半導体パッケージ構造 | |
| US6921979B2 (en) | Semiconductor device having a bond pad and method therefor | |
| US20190013294A1 (en) | Apparatuses Comprising Semiconductor Dies in Face-To-Face Arrangements | |
| US8717137B2 (en) | On-chip inductor using redistribution layer and dual-layer passivation | |
| US8878371B2 (en) | Semiconductor device | |
| JPH0587977B2 (zh) | ||
| JP2004207723A (ja) | フリップチップｆｅｔ素子 | |
| US9595489B2 (en) | Semiconductor package with bonding wires of reduced loop inductance | |
| TW454310B (en) | Semiconductor device | |
| TW200423196A (en) | Semiconductor device, manufacturing method of the same, and testing method of the same | |
| JPH09283632A (ja) | 半導体集積回路装置 | |
| CN108461411A (zh) | 封装结构 | |
| TWI245419B (en) | High frequency semiconductor device | |
| US7595561B2 (en) | Semiconductor device including multiple rows of peripheral circuit units | |
| TWI289919B (en) | Wiring structure for a pad section in a semiconductor device | |
| US8710667B2 (en) | Semiconductor device | |
| US20170186863A1 (en) | Method of Producing an Integrated Power Transistor Circuit Having a Current-Measuring Cell | |
| JPH0338043A (ja) | 半導体集積回路装置 | |
| US7501710B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US6743979B1 (en) | Bonding pad isolation | |
| US20130134421A1 (en) | Semiconductor chip having plural penetrating electrodes that penetrate therethrough | |
| US11031335B2 (en) | Semiconductor devices including redistribution layers | |
| TWI797815B (zh) | 半導體器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |