TWI283516B

TWI283516B - Internal voltage generation circuit and voltage detection circuit

Info

Publication number: TWI283516B
Application number: TW091120837A
Authority: TW
Inventors: Youichi Tobita
Original assignee: Mitsubishi Electric Corp
Priority date: 2002-09-11
Filing date: 2002-09-12
Publication date: 2007-07-01
Also published as: US20040257148A1; WO2004025817A1; JP4381305B2; CN100382419C; KR100616337B1; CN1568569A; DE10297335T5; US7030682B2; JPWO2004025817A1; KR20040058209A

Description

1283516 五、發明說明（1) [發明所屬之技術領域] 本發明係關於一種用以檢測對象電壓是否已到達預定電壓位準的電壓檢測電路及使用該電路之内部電壓產生電路，尤其是關於一種利用絕緣閘型場效電晶體作為電壓檢測元件的電壓檢測電路及使用該電路之内部電壓產生電路。更特定之，本發明係關於一種可將檢測電壓位準設定在任意的電壓位準，且不受檢測用絕緣閘型場效電晶體之閾值電壓的影響而可正確地檢測出電壓位準的電壓檢測電路及使用該電路之内部電路產生電路。 [先前技術] 在半導體電路裝置中，多採用與電源電壓及接地電壓不同的電壓位準之内部電壓。作為該種的内部電壓，有比電源電壓更高的升壓電壓及比接地電壓更低的負電壓。在 DRAM (動態隨機存取記憶體）中，一般而言，升壓電壓係被利用於驅動選擇字線，又，負電壓係被利用於對記憶體陣列之基板施加偏壓’以減低記憶早元電晶體之閾值電壓的穩定化及寄生電容。又，在DRAM中，負電壓有時亦被利用於將非選擇字線維持於非選擇狀態。在快閃記憶體等的非揮發性記憶體中，為了寫入/消除資料而可利用該等的升壓電壓及負電壓。施加有該等升壓電壓及負電壓之記憶單元電晶體的節點，係依寫入/消除方式而異。又，在液晶顯示裝置中，係為了驅動像素電晶體之閘極，而可利用該等的升壓電壓及負電壓。

314009.ptd 第6頁 1283516 五、發明說明（2) 該等的内部電壓，係為了減低接腳端子數及減低系統整體之消耗電流，而在半導體電路裝置内部產生。作為產生該等内部電壓用的電路，一般係廣泛採用利用電容器之電荷泵（charge pump)動作的電荷泵電路。第1圖係顯示產生習知負電壓之内部電壓產生電路構成之一例的示意圖。在第1圖中，内部電壓產生電路係包含有：在活性化時，利用電容元件之電荷泵動作而產生負電壓的電荷泵電路1 0 0 ;檢測電荷泵電路1 0 0之輸出節點9 的電壓位準，以產生顯示該檢測結果之信號的電壓檢測電路1 0 2 ;以及按照該電壓檢測電路1 0 2之輸出信號，而選擇性地使電荷泵電路1 0 0活性化的電荷泵控制電路1 0 1。電荷泵電路通常係由至少一個電荷泵用電容元件、及至少二個單向性元件（整流元件）所構成。該等的至少二個單向性元件，係具有整流功能，且只沿著單一方向供給電荷。需要至少二個單向性元件者，係用來從輸出節點抽出電荷及對電荷蓄積用之内部節點預先充電。第1圖中，電荷泵電路1 0 0係包含有：連接於節點4與節點8之間的電容元件5 ;連接於節點8與接地節點之間且其閘極連接於節點8的N通道MOS電晶體（絕緣閘型場效電晶體）6 ;以及連接於節點8與輸出節點9之間且其閘極連接於輸出節點9的N通道MOS電晶體7。該等的MOS電晶體6及7之閘極及汲極係互相連接，當作二極體（單向性元件）來動作。電壓檢測電路1 0 2係包含有：連接於電源節點2與節點

314009.ptd 第7頁 1283516 五、發明說明（3) 1 4之間的高電阻之電阻元電荷泵電路1 0 0之輸出節點，聯連接於節點1 4與 i 2。議電晶體i 〇之_ 之間;^通道順電晶體1 〇及泵電路100之輸出節點9且复通/卩點（源極），係連接於電荷且其閘極及没極連接於節點〗1 P MOS電晶體1 2之源極係逵技认_ , n逆接％即.、、、占11上。々往你運接於節點u， 14,且其閘極連接於接地節點。逑接於即點

V 粟控制電路10卜係包含有接受供給至時脈節點] 之重復#號（幫浦時脈信號）0與電壓檢測電路i 〇 2之 14之信號的2輸入AND電路3。從該MD電路3，透過節點她電荷泵電路/ 00，供給電荷泵用之時脈信號（重覆信號）。、第2圖係顯不第1圖所示之内部電壓產生電路之動作信號波形圖。以下，參照第2圖，就第丨圖所示之内部電壓產生電路的動作加以說明。現在，M〇s電晶體6、7、1 〇及 1 2，係設定為具有閾值電壓VTN者。當節點丨4之電位為邏輯高（H)位準時，亦即m〇S電晶體1 〇及1 2之至少一方呈關斷狀態時’在電荷泵控制電路i 0丨中之AND電路3，係當作緩衝電路來動作，並將供給至時脈節點1之重覆信號0傳、# 至節點4。 ' ^ ^ 電容元件5係按照供給至該節點4之重覆信號而進行電荷泵動作，並使節點8之電位產生變化。亦即，當重覆俨' 號0上升至Η位準時，利用電容元件5之電荷泵動作，^ ° 節點8之電壓位準上升。當該節點8之電壓位準上升時， MOS電晶體6就會導通，且將該節點8之電壓位準，箝位在其閾值電壓VTN位準。此時，MOS電晶體7因輸出節點9之電

2?·8 1283516

五、發明說明（4) 壓位準在接地電壓位準q 當重覆信號0下降$ τ ’故會維持關斷狀態。芝lyf立準咔因電容元件5之電荷泵動 f叶’節點8之電壓位準就會 "邪而卩备你：提供的節點4之電壓振幢為v牛士他。在由該重覆信號0所會降低至VTN-VDD之電壓位準DD時，節點8之電壓位準，就呈關斷狀態。另一方面\ MQ °，該狀態下，MOS電晶體6 位準為2x VTN-VDD以上之雷义電晶體7若輸出節點9之電壓出節點9朝節點8供給正带1尾位準的話則會導通，並從輸 ▲您供。包何’而該輸出節點9之電壓位準 f由重：上述之動作，從輪出節點9抽出正電荷以使輸出郎.點9之電壓位準降低。該電荷泵電路1〇〇係具有在輸出節點9產生以下之電壓”的能力。 (1)

V9 = -VDD + 2x VTN 在電壓檢測電路1 02中，當節點9之電壓V9與節點1 1之電壓差變成VTN以上時，MOS電晶體1 0就會導通，又，MOS 電晶體1 2係在閘極接受接地電壓，而在節點1 1之電壓位準為-VTN以下時會導通。因而，來自該電荷泵電路1〇〇之電壓，當變成-2x VTN時，該等MOS電晶體1〇及12就會導通，而節點1 4之電壓位準會降低。亦即，在該電壓檢測電路 10 2中，MOS電晶體10及12，係在滿足以下之電壓條件時，均呈導通狀態。 V9=VG12-VTN12-VTN10

=0-VTN-VTN = -2x VTN …(2)

314009.ptd 第9頁 1283516 五、發明說明（5) 在此’ V G 1 2係顯不Μ 0 S電晶體1 2之閘極電壓。v τ n 1 〇及 VTN 1 2係分別顯示MOS電晶體1 0及1 2之閾值電壓，該等皆等於電壓VTN。人 MOS電晶體1 0及1 2之導通電阻（通道電阻），係在設定得比高電阻之電阻元件1 3之電阻值更小的情況下，當μ 〇 s 電晶體1 0及1 2均導通時，節點1 4之電壓位準就會變成[位準。藉此，在電荷泵控制電路1 〇 1中，AND電路3之輸出作號就會固定在L位準，而電荷泵電路1 〇〇之幫浦動作會停止。因而，該電荷泵電路100之輸出節點9的電壓V9; 4 在-2x VTN。曰、、f 如該第1圖所示，在電壓檢測電路1 〇 2中，藉由利用 Μ 0 S電晶體1 0及1 2作為電壓位準檢測元件，即可按两電荷泵電路1 0 0之輸出節點9的電壓位準而選擇性地使電荷果°電路1 0 0活性化，且可產生位於與該電壓位準檢測電路1 〇 2之檢測電壓位準相對應之電壓位準的内部電壓V 9。然而，如上述公式（2 )所示，來自該輸出節點9之電壓 V9的檢測電壓位準係-2x VTN，且由MOS電晶體之閾值電髮所決疋。因而，在该寻Μ 0 S電晶體1 〇及1 2之閾值電壓變動時’該等MOS電晶體1 〇及1 2之閾值電壓的變動影響就會直接出現在檢測電壓位準上。亦即，在各個MOS電晶體1 〇及 1 2中’當閾值電壓有△ V變動時，在該檢測電壓位準中，就會發生2χ △ V5之電壓位準的變動。因而，在利用由該電荷泵電路1 0 0所產生的内部電壓之電路中，會發生其内χ 部電壓位準變動，且動作極限降低的問題。

I

111 lilil

晒 314009.ptd 第10頁 1283516 五、發明說明（6) 尤其是’在内建有低溫多晶碎TFT電路的液晶顯不裝置等中，為了保護基板玻璃而施予低溫處理，由於無法充分對多晶矽及閘極絕緣膜施加熱處理，所以TFT (薄膜電晶體）之閾值電壓的茶差很大。因而’為了驅動該種液晶顯示裝置之主動矩陣元件的開關電晶體而產生内部電壓時，且為了檢測該内部電壓位準，而採用與主動矩陣元件同樣之低溫多晶矽TFT時，會發生檢測電壓位準之參差很大，無法正確地交流驅動主動矩陣元件（無法將對稱的波形供給至開關電晶體之閘極來進行驅動）的問題。對於產生負電壓作為上述内部電壓時負電壓之檢測電壓位準所延伸之閾值電壓的影響問題，即使在採用電荷泵電路以產生升壓電壓的情況下，亦因採用同樣的檢測電路而會產生同樣的問題。又，在採用該第1圖所示之電壓檢測電路的情況下，該檢測電壓位準，係以MOS電晶體1 0及1 2之閾值電壓VTN的整數倍來決定。因而，能產生之内部電壓的電壓位準，就成為MOS電晶體之閾值電壓步階，而發生無法產生所希望電壓位準之内部電壓的問題。因而，作為内部電壓，會有產生所需以上之絕對值較大的内部電壓之情形，且造成元件可靠度降低的問題。在該内部電壓之電壓位準係由MOS 電晶體之閾值電壓所決定時，通常閾值電壓VTN係在0. 6 V 左右之電壓位準，而動作電源電壓在低到1. 8 V至1. 5 V之低電源電壓環境下，對於元件可靠度的影響就會變得更大。 [發明内容]

3]4009.ptd 第11頁 1283516 五、發明說明（7) 本發明之目的，係在於提供一種可穩定地檢測所希望之電壓位準的電壓檢測電路。本發明之另一目的，係在於提供一種可正確產生所希望電壓位準之内部電壓的内部電壓產生電路。本發明之另一目的，係在於提供一種即使採用MOS電晶體作為檢測元件，亦不會受其閾值電壓之影響而可穩定地將檢測電壓位準設定於所希望電壓位準的電壓檢測電路。本發明之另一目的，係在於提供一種即使採用MOS電晶體作為電壓位準檢測元件，亦可正確地產生該檢測MOS 電晶體之閾值電壓所未被規定之電壓位準之内部電壓的内部電壓產生電路。本發明之第一態樣的内部電壓產生電路，包含有：電荷泵電路，按照重覆信號進行電荷泵動作以在輸出節點上產生内部電壓；及電壓位準檢測電路，按照基準電壓與内部電壓之差，而檢測該内部電壓是否已到達預定電壓位準。該電壓位準檢測電路，係至少包含由在其閘極接受基準電壓，並按照該基準電壓與内部電壓之差而選擇性地導通的絕緣閘型場效電晶體所構成之檢測電晶體。本發明之第一態樣的内部電壓產生電路，更包含有以至少該檢測電晶體之閾值電壓，抵銷對基準電壓與内部電壓之差的檢測造成之影響之方式來產生基準電壓的基準電壓產生電路。本發明之第二態樣的電壓檢測電路，係包含有：第一

314009.ptd 第12頁 1283516 五、發明說明（8) 電阻元件，連接於第一電源節點與輸出節點之間；第二電阻元件，連接於第二電源節點與輸出節點之間；以及電壓位準判定電路，按照輸出節點之電壓與内部電壓之差，而檢測内部電壓是否已達到預定電壓位準。在採用按照基準電壓與内部電壓之差而選擇性地導通之絕緣閘型場效電晶體來檢測内部電壓之位準的構成中，由於以抵銷該檢測電晶體之閾值電壓的影響之方式來產生基準電壓，因此即使檢測電晶體之閾值電壓會因製造參數之不均等及動作環境之變動而發生不均等之現象，亦不受該閾值電壓之變動影響而可正確地檢測出内部電壓之位準，且可產生所希望電壓位準的内部電壓。又，可抵銷閾值電壓之影響，並可獨立設定該内部電壓之位準，與閾值電壓之變動，且可將内部電壓穩定地設定成所希望的電壓位準。在抵銷該閾值電壓之影響時，藉由以抵銷閾值電壓本身的方式產生基準電壓，即可將内部電壓之電壓位準設定在與閾值電壓獨立的電壓位準上，並且可產生所希望電壓位準的内部電壓。又，在檢測電壓位準時，藉由利用電阻元件來電阻分割第一及第二電源節點之電壓以產生基準電壓，並藉由調整電阻分割之分壓比即可產生所希望電壓位準的基準電壓。藉由根據該基準電壓與内部電壓之差而判定内部電壓之位準，即可將内部電壓之判定對象電壓位準設定在所希望之電壓位準上。藉由按照該判定結果以控制内部電壓產生動作，即可產生所希望電壓位準的内部電壓。

314009.ptd 第13頁 1283516 五、發明說明（9) 本發明之目的及其他目的與特徵，從參照以下所附之圖式來加以說明之較佳實施例的詳細說明中即可更加明白。 [實施方式] 實施形態1 第3圖係顯示本發明實施形態1之内部電壓產生電路之構成的示意圖。在第3圖中，内部電壓產生電路係包含有：在活性化時進行電荷泵動作而在輸出節點9上產生内部電壓V 9的電荷泵電路1 0 0 ;從分別供給至第一及第二電源節點21及22之電壓Vl + 2x VTN及V2 + 2x VTN產生基準電壓 V2 5的基準電壓產生電路；根據該基準電壓V2 5與内部電壓 V 9之差，判定内部電壓V 9之電壓位準是否已到達預定電壓位準的電壓位準判定電路1 1 2 ;以及按照該電壓位準判定電路11 2之判定結果，選擇性地將供給至時脈輸入節點1之重覆信號0供給至電荷泵電路1 0 0的電荷泵控制電路1 0 1。電荷泵電路1 0 0係與第1圖所示之習知内部電壓產生電路同樣地，包含有：進行電荷泵動作的電容元件5 ;對内部節點8進行預充電之以二極體連接的N通道MOS電晶體6 ; 以及從内部節點8供給負電荷至輸出節點9之以二極體連接的N通道MOS電晶體7。電荷泵控制電路1 0 1，係包含有接受電壓位準判定電路1 1 2之判定結果信號V 1 4與重覆信號0的AND電路3。該 A N D電路3之輸出信號係經由節點4供給至電荷泵電路1 0 0之電容元件5。

314009.ptd 第14頁 1283516

基準電壓產生節點2 1與節點2 5之節點22與節點25之準電壓V25。電路1 1 0，係包含有：連接於第一電源間的電阻元件2 3 ;以及連接於第二電源間的電阻元件2 4。在節點2 5上產生有基與節電路112係包含有：連接於主電源節點: % 勺呵電阻之電阻元件1 3 ;連接於節點1 4與節 ·、! 9 •之間且其問極接受基準電壓V25的N通道MOS電晶體丄以及連接於節點丨丨與電荷泵電路1 〇〇之輸出節點9之間其閘極連接於節點11的N通道MOS電晶體10。一亦即’在該電壓位準判定電路n 2之構成中，於第1圖斤示之電壓檢測電路1 02的構成中，供給至MOS電晶體1 2之閘極上的並非是接地電壓，而是來自基準電壓產生電路 1 1 0之基準電壓V25。 MOS電晶體1〇及丨2係分別具有閾值電壓VTN。對第一電源節點2 1，從電源電路1 1 4提供電壓V1 + 2x VTN ’而對第二電源節點22，從電源電路1丨6提供電壓v2 + 2 x VTN。關於該等的電源電路n 4及n 6之構成，將於後面再詳細說明。 “ 在電壓位準判定電路112中，當基準電壓V25與電荷泵電路1 00之輸出電壓V9之差達到2x VTN時，MOS電晶體1 0及 12兩者就會導通，而在電阻元件13上產生電壓降，其輸出信號（電壓位準判定結果信號）v 1 4會變成L位準。依此，電荷泵控制電路1 〇 1之AND電路3的輸出信號，就無關於重覆 #號0 ，而會固定在L位準上，電荷泵電路1 〇〇之幫浦動作

314009.ptd 第15頁 1283516 五、發明說明（11) 就會停止。基準電壓V2 5與電荷泵電路100之輸出電壓V9的差在小於2x VTN的情況下，MOS電晶體10及12之至少一方會處於非導通狀態，而由於在電阻元件1 3上不會產生電壓降，所以電壓位準判定電路1 1 2之輸出信號V 1 4會變成Η位準，而電荷泵控制電路1 〇 1會將重覆信號0供給至電荷泵電路 100° 基準電壓產生電路11 〇係由電阻元件2 3及2 4所構成的電阻分壓電路，而節點2 5上所產生的基準電壓V 2 5，係以下面公式（3 )所求出。 V25 = 2x VTN + (R2x Vl+Rlx V2)/(R1+R2)…（3) 上面公式（3 )之右邊的第1項，係等於MOS電晶體1 0及 1 2之閾值電壓的和。因而，在該等M0S電晶體1 0及1 2之閾值電壓變動時，包含於該基準電壓V25中的電壓成分2x VTN亦會作同樣變化，而該MOS電晶體1 0及1 2之閾值電壓的變動會被抵銷。例如，在M0S電晶體1 0及1 2之閾值電壓VTN 增加時，上面公式（3 )之右邊第1項亦會只以相同的值增加。在該情況下，M0S電晶體1 〇及1 2之閘極電壓，就會增加其閾值電壓的上升部分。因而，該等M0S電晶體1 0及 1 2，在閾值電壓位變動時的閾值電壓（目標閾值電壓）之電位差在閘極-源極間產生時，就會導通。而從電荷泵電路 1 0 0供給至輸出節點9的電壓V 9，就會以下面公式求出。 V9 = (R2x Vl+Rlx V2)/(R1 + R2)…（4) 如上面公式（4 )所見，在決定内部電壓V 9之電壓位準

314009.ptd 第16頁 1283516 五、發明說明（12) 的茶數中’並未包含MOS電晶體丨〇及丨2之閾值電壓成分。亦即，電荷泵電路1 〇〇所產生的内部電壓V9，利用電阻元 f 2 3及2 4之電阻值r 1及R 2與電源電路n 4及n 6所產生的電壓成为V 1及V 2 ’即可設定在所希望的電壓位準。通常’電壓V 1及V 2係依電源電路n 4及11 6之電路構成以及可使用的電源電壓位準等的外部要因所決定。藉由調整電阻元件2 3及2 4之電阻值R 1及r 2，即可將該内部電壓v 9 設定在所希望的電壓位準。因而，該内部電壓v 9在例如於 DRAM中利用作為基板偏壓電壓時，與基板偏壓之電壓位準係由閾值電壓之步階（step)所決定的情況相比較，可設定在更適當的值。又，在使用T F T之影像顯示電路裝置中，亦可正確地驅動像素電晶體之閘極。尤其疋，在將遠電何泵電路10 〇所輸出之内部電壓 V9，設定在-2x VTN之電壓位準時，只要基準電壓V25為接地電壓位準即可，因而，在滿足下面公式（5 )下，只要設定電阻值R 1及R 2、與電壓v 1及V 2即可。 V9 二（R2x V1+R1X V2)/(R1+R2) = -2x VTN …（5) 亦即，在該第3圖所示之構成的情況下，可產生一 2χ VTN + Va之電壓位準的電壓作為内部電壓V9，以抵銷閾值電壓VTN之變動的影響，而可將内部電壓V9設定在沙之電壓位準。另外，在該電荷泵控制電路i 〇1中亦可採用⑽電路以取代AND電路3。在電荷泵動作停止時，對電容元件5提供Η位準信號，且可將輸出M〇s電晶體7維持於逆偏壓狀

314009.ptd 第17頁 1283516 五、發明說明（13) 態，以使節點8媒實地停止負電荷供給動作。實施形態2 第4圖係顯示本發明實施形態2之内部電壓產生電路之構成的示意圖。該第4圖所示之内部電壓產生電路的構成中，於電壓位準判定電路11 2之MOS電晶體1 2及電荷泵電路 1 0 0之輸出節點9之間’串聯連接有二個以二極體連接的 MOS電晶體10a及10b。電源電路114及11 6雖未顯示，但是係分別對電源節點21及22提供電壓Vl + 3x VTN及V2 + ：3x VTN。該第4圖所示之内部電壓產生電路的其他構成，係與第3圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。該第4圖所示之内部電壓產生電路的構成中，基準電壓V 2 5係由下面公式所求出。 V25 = 3x VTN+(R2x Vl+Rlx V2)/(R1+R2) ··· (6) Μ 0 S電晶體1 0 b，係在節點1 1 b與輸出節點9之間有閾值電壓VTN之電壓差時導通，而MOS電晶體10a，則係在節點 1 la與1 lb之間，產生閾值電壓VTN之電壓差時導通。MOS電晶體1 2係當節點1 la之電壓變成V2 5-VTN時導通。當該等的 Μ 0 S電晶體1 0 a、1 〇 b及1 2全部導通時，電流就會流動，且藉由電阻元件1 3的電壓降，來自節點1 4之電壓V 1 4會被設定在L位準。因而，在該情況下，内部電壓V 9會被設定在 V25-3x VTN之電壓位準。因而，即使在該情況下，當MOS電晶體10a、10b及12 之各自的閾值電壓VTN發生變動時，藉由包含於該基準電

314009.ptd 第18頁 1283516 五、發明說明（14) 壓產生電路110所產生之基準電壓V25中的電壓成分3x VTN 可抵銷其變動。藉此，就不會承受到臨限電壓之變動而可穩定地將電何泵電路1 0 0所輸出的輸出電壓V 9之電壓位準，設定在所希望之電壓位準。在該第4圖所示之内部電壓產生電路的構成中，内部電壓V 9係以下面公式（7 )表示。

V9-V25-3X VTN = (Rlx V2 + R2x VI )/(Rl + R2)…（7) 如上面公式（7)所見，内部電壓V9係與閾值電壓VTN互為獨立的電壓。因而，不會受到閾值電壓之變動的影響，而可穩定地將内部電壓V 9設定在所希望之電壓位準。在該第4圖所示之内部電壓產生電路的構成中，當基準電壓V 2 5被設定在接地電壓位準時，依上面公式（7 )，内部電壓V 9之電壓位準會變成—3χ v τ N。 [變更例] 第5圖係顯示本發明實施形態2之變更例之内部電壓產生電路構成的示意圖。該第5圖所示之内部電壓產生電路中’在電壓位準判定電路1丨2中，節點1 1 a與電荷泵電路 1 〇〇之輸出節點9之間，串聯連接有（n—1 )個n通道MOS電晶體l〇a至1〇η。該等M〇S電晶體ι〇η分別與閘極與汲極相連接。邊等的MOS電晶體1 0a至1 On，分別以二極體模式動作’於導通時，亦可使之產生閾值電壓VTN之電壓降，又以電阻模式動作，於導通時，亦可藉由其導通電阻而使之產生電壓降。當M0S電晶體10a至10η全部導通時，只要

314009.ptd 第19頁 1283516 五、發明說明（15) 利用AND電路3判定來自節點14之電壓VI 4為L位準即可。又，對基準電壓產生電路Π 〇之第一電源節點2卜提供電壓Vl+nx VTN，對第二電源節點22提供電壓V2 + nx VTN。該第5圖所示之内部電壓產生電路的其他構成，係與第4圖所示之内部電壓產生電路的構成相同，在對應的部分上標記相同的元件符號，並省略其詳細說明。該第5圖所示之内部電壓產生電路時，由基準電壓產生電路1 1 0所產生的基準電壓V2 5，係以下面公式所求出。 V25 = nx VTN + (R2x V1+R1X V2)/(R1+R2)…（8) MOS電晶體1 Oa至1 On及1 2，係當内部電壓V9變成電壓 ¥25-肷¥1灿寺導通，並使節點14之電壓¥14降低，而人0電路3之輸出信號會變成L位準，且電荷泵電路1 〇〇之幫浦動作會停止。因而，内部電壓V 9就變成以下面公式（9 )表示的電壓位準。

V9 = V25-nx VTN = (R2x Vl+Rlx V2)/(R1+R2)…（9) 因而，即使在該第5圖所示之内部電壓產生電路中，藉由調整電阻元件2 3及2 4之電阻值R 1及R 2，即可產生所希望之電壓位準的内部電壓V9。在該基準電壓V25中，包含有電壓成分狀卩7!^，因而即使^108電晶體12及1〇3至1〇11中的閾值電壓分別產生變動，該等閾值電壓之變動，亦可藉由包含於基準電壓V25中之電壓成分nx VTN而抵銷，且不會受到閾值電壓之變動的影響而可將内部電壓V 9之電壓位準，設定在所希望之電壓位準。在將基準電壓V2 5設定為

314009.ptd 第20頁 1283516 五、發明說明（16) 接地電壓時，内部電壓V 9就變成-nx V T N之電壓位準。如以上所述’在内部電壓之電壓位準檢^則\，利用複數個串聯連接的MOS電晶體時’藉由產生包含有該等複數個MOS電晶體之閾值電壓成分的電壓作為基準電壓，即可抵銷閾值電壓之變動而穩定地產生所希望電壓位&準的電壓。口實施形態3 第6圖係顯示本發明實施形態3之内部電壓產生電路之構成的示意圖。在該第6圖所示之内部電壓產生電路中，電壓位準判定電路1 1 2，係在節點1 1 a與節點u b之間，連接有二極體連接或電阻連接之P通道MOS電晶體10c。又，在基準電壓產生電路1 1 0中，對第一電源節點2丨提供電壓 V 1 + 2x V T N + | V T P | ，而對第二電源節點2 3提供V 2 + 2x V T N + | V T P | 。在此，V T P係顯示P通道Μ 0 S電晶體1 〇 c之閾值電壓。該第6圖所示之内部電壓產生電路的其他構成，係與第4圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。在該第6圖所示之電壓位準判定電路1丨2中，節點1 i a 與電荷泵電路1 00之輸出節點9之間，產生VTN+ I VTP I之電壓降時，MOS電晶體l〇b及l〇c均會導通。MOS電晶體12，係當基準電壓V2 5與節點1 1 a之電壓差變成VTN時導通。此時來自電壓位準判定電路n 2之節點丨4的輸出電壓V1 4就變成L位準’而電荷泵電路1 0 0之電荷泵動作會停止。因而，内部電壓V 9就成為以下面公式〇〇 )所表示的電壓位準。

314009.ptd 第21頁 1283516 五、發明說明（17) V9=V25-2x VTN+| VTP| …（10) 基準電壓V25，係以下面公式（11)所求出。 V25=2x VTN+I VTP| + (R2x Vl+Rlx V2)/(R1+R2)…⑴）如上面公式（11)所見，在MOS電晶體10b及10c及12之閾值電壓VTN及VTP發生變動時，與其閾值電壓之變動相同的變動，即使在基準電壓V2 5中亦會產生。因而，在電壓位準判定電路1 1 2中，該内部電壓V9之電壓位準檢測用M0S 電晶體1 0 b及1 0 c及1 2之閾值電壓即使發生變動，該變動亦會在基準電壓V 2 5中抵銷，且可正確地將内部電壓V 9設定在與該等閾值電壓VTP及VTN互為獨立的電壓位準。在利用P通道M0S電晶體1 0c與N通道M0S電晶體1 Ob作為電壓降元件時，可將該等閾值電壓VTP及VTN設定在各個的電壓位準上，更詳細言之，可設定内部電壓V 9之電壓位準。尤其是，即使將基準電壓V 2 5設定於接地電壓位準時，藉由將該等M0S電晶體10b及10c之閾值電壓VTN及VTP 設定在適當值，亦可將該内部電壓V 9之電壓位準，設定在所希望之電壓位準。另外，即使在該第6圖所示之内部電壓產生電路的構成中，電壓位準判定電路11 2之M0S電晶體1 Ob及1 2之合計數量有η個，在P通道M0S電晶體1 0c之數量為p個的情況，就對電源節點21及22，分別提供Vl+nx VTN + px | VTP |及 V2 + nxVTN + px|VTP| 之電壓。另外’在電壓位準判定電路11 2中，用作電壓降元件

m〇09.ptd 第22頁 1283516 五、發明說明（18) 的P及N通道MOS電晶體之連接順序係任意。如上所述，若按照本發明之實施形態3，則在電壓位準判定電路中使用導電型不同之MOS電晶體作為電壓降元件，即可各別設定該等閾值電壓，且可更詳細設定内部電壓之電壓位準。實施形態4 第7圖係顯示本發明實施形態4之内部電壓產生電路之構成的示意圖。在該第7圖所示之内部電壓產生電路中，電壓位準判定電路1 1 2中，於節點1 1與電荷泵電路1 0 0之輸出節點9之間，從節點1 1來看順向串聯連接有d個二極體元件15。在基準電壓產生電路1 1 0中，對第一電源節點2 1，提供電壓Vl+VTN + dx VF，又對第二電源節點22提供電壓 V2 + VTN + dx VF。在此，VF係顯示二極體元件15之順向電壓降。該第7圖所示之内部電壓產生電路的其他構成，係與第5圖所示之内部電壓產生電路的構成相同，在對應的部分上標記机同的元件符號，並省略其詳細說明。該第7所示之内部電壓產生電路的構成中，電壓位準判定電路1 1 2之d個二極體元件1 5，係當節點1 1與輸出節點 9之電壓差變成dx VF時導通。MOS電晶體1 2，係當閘極-源極間電壓變成VTN時導通。因而，電荷泵電路1 0 0所產生的内部電壓V 9，係以下面公式（1 2 )所求出。

V9二V25-VTN -dx VF

314009.ptd 第23頁 1283516 五、發明說明（19) = (R2x Vl+Rlx V2)/(R1 + R2) ··· (12) ¥將基準電壓V2 5設定於接地電壓位準時，内部電壓 V9之電壓位準，係以-VTN -dx VF求出。即使在5亥電壓位準判定電路1 1 2中，以串聯連接d個二極體元件1 5時，該等二極體元件之順向電壓降及M〇s電晶體1 2之閾值電壓不均等，亦可正確地補償其閾值電壓之變動，以將内部電壓V9維持於所希望之電壓^立準上。 f電壓位準判定電路Π 2中，在利用二極體元件1 5作為電壓降元件的情況下，比起M〇s電晶體，更能減低佔有面積。又，在該MOS電晶體1 2係由TFT構成的情況下，可輕易在與該TFT同一節點上（將多晶矽區域當作p型區域，將源極/汲極區域當作N型區域）製作。另外，该一極體元件1 5之數量d，係在基準電壓v 2 5設定在接地電壓位準，而内部電壓V9設定在電壓_VTN —如VF 時，只要按照該内部電壓V 9之電壓位準而適當地設定即可。又’按照電壓V 1及V 2之可利用的電壓位準，只要適當地設定二極體元件1 5之數量即可。另外，在組合弟5圖及第7圖所示之電壓位準判定電路 1 1 2 ’而在檢測用之MOS電晶體1 2之源極節點與電荷泵電路 10 0之輸出節點9之間，串聯連接有N通道M〇s電晶體、及d個二極體元件15時，可對第一電源節點2i提供電壓Vl+nx VTN + dx VF，而對第二電源節點22提供電壓V2 + n X VTN + dx VF。 [變更例]

第24頁 1283516 五、發明說明（20) ^ ^---- 弟8圖係顯示本發明f你丑彡能」料生® ,々祕> & 土㈤乃只知形悲4之變更例之内部電壓產生電路構成的示意圖。在該第s 败仕以弟嗎所不之内部電壓產生電中’電壓位準判定電路1 1 2之錯赴彳彳访鈐山# 丄岭Η z之即點1 1與電荷泵電路1 〇〇之輸出郎點9之間，設有電壓降开杜挽】β 1 从、蓄：^ 士 ^「电&丨牛兀件群1 6。該電壓降元件群 ^係於導通時，使電壓Vdrp之電麼降在節點丨丨及9之間產 =。在基準電屡產生電路110中，係對電源節點21提供電 i Vl+VTN + Vdrp，而對電源節點22提供電虔v2 + vTN + vdrp。該電壓降元件群16係由二極體連接之M〇s電晶體及/或二極體元件的串聯體所構成。 ^該第8圖所示之内部電壓產生電路的其他構成，係與第1至7圖所示之内部電壓產生電路的構成相同，而在對應的部分標記相同的元件符號，並省略其詳細說明。該第8圖所示之内部電壓產生電路的構成中，基準電壓V 2 5係以下面公式（1 3 )求出。 V25:VTN + Vdrp + (Rlx V2 + R2X V1V(R1+R2)…（11) MOS電晶體1 2係在節點1 1之電壓變成電壓V2 5-VTN時導通，俾使電荷果電路1 0 0之電荷泵動作透過電荷泵控制電路101而停止。因而，内部電壓V9可以下面公式（14)表示。 V9=V25-VTN-Vdrp …(ι4) 基準電壓V25係包含電壓降元件群丨6中之電壓降vdrp 作為電壓成分。因而，可將該内部電壓V 9之電壓位準，設定在利用電壓V1及V 2與電阻值R丨及R 2之值而決定的電壓位準。因而，利用電壓降元件群1 6，大略設定内部電壓V 9之

314009.ptd

第25頁 m 1283516 五、發明說明（21) 電壓位準，並使用電阻值以及R2，來細微調整該内部電壓 V 9之電壓位準’即可產生所希望之電壓位準的内部電壓。、另外’包含於電壓降元件群丨6中的電壓降元件，係於導通時以二極體模式動作，俾使閾值電壓或PN接面内建

It in)電壓（順向電壓降）之電壓降。然而，包含於該電壓降元件群16中的元件，係在產生臨限電壓或順向電壓降之電壓差時導通’並形成電流流動的路徑，而該電壓降亦可為與閾值電壓或順向電壓降不同的電壓位準。亦即，在該電壓降元件群16中所包含的元件，亦可以電阻模式動作。

♦曰^上所述’若按照本發明之實施形態4，即使採用Μ 0 S 二日日體以外之凡件作為用以檢測内部電壓之電壓位準的電壓=το件’即可在基準電壓中，藉由包含該電壓降元件之電壓降成份而穩定地產生所希望之電壓位準之内部電壓。實施形態^ 第Υ圖係頒示本發明實施形態5之内部電壓產生電路之，成f不意圖。在該第9圖所示之内部電壓產生電路中，顯示第5圖所不之内部電壓產生電路中，以二極體連接或電阻，接之N通道M0S電晶體1 Oa至1 On的數量為〇個，又基準電壓產生電路Π 0之電源節點2 1的電壓為VTN，亦即在 V1 = 〇V^ ^況下的電源電路114及11 6之構成。電荷泵電路及電荷系控制電路1 0 1之構成及動作，係與前面之實施形恶1至4所示的構成相同，而在對應的部分上標記相對的元件符唬，並省略其詳細說明。

__ 314009.ptd 第26頁

1283516 ______ $、發明說明（22) 電源電路1 4係包含有：連接於主電源節點2與節點3 3 之間的高電阻之電阻元件3 1 ;分別串聯連接於節點3 3與接地節點之間的以二極體連接的N通道MOS電晶體3〇及29 ;以及連接於主電源節點2與電源節點2 1之間且其間極連接於節點33的N通道MOS晶體28。 MOS電晶體29及30之導通電阻’係充分小於電阻元件 3 1之電阻值。因而，該等MOS電晶體30及29，係以二極體模式動作，俾使產生各自的閾值電壓VTN之電壓降。在該條件下，節點33之電壓變成2x VTN。 Μ 0 S電晶體2 8 ’由於其閘極電位低於汲極電位ν d ])，所以係以源極隨耦模式動作，以對第一電源節點2 1供給電壓 2x VTN-VTN = VTN的電壓。在此，在内部電壓產生電^中所採用的N通道MOS電晶體之閾值電壓全部為vtn。電源電路1 1 6係包含有連接於負電位供給節點2 6與電源節點22之間的N通道MOS電晶體27。該Γί通道電晶體2、7= 閘極係連接於第二電源節點2 2，並以二極體模式動作使之產生閾值電壓VTN之電壓降。因而，可對第二#俾點22供給電壓V2 + VTN。在此，可對電源節點26提供參原^ V 2。該負電壓ν 2亦可從外部提供，又亦可在内部採、電壓的負電壓產生電路以利在内部產生。 °木用不同在該第9圖所示之内部電壓產生電路的情況下電壓V25係以下面公式（15)求出。 ’基準 V25=2x VTN+(R1x V2)/(R1+R2)…（15) 因而，藉由將電阻值R1及R2之值設定在適當值，

Λ

I Ο J 1283516 五、發明說明（23) 將基準電壓V2 5之電壓位準設定在所希望之電壓位準。又，包含於基準電壓V 2 5中之電壓成分VTN，係利用電壓位準判定電路11 2中之MOS電晶體1 2的閾值電壓VTN而抵銷，並可將内部電壓V9設定在電壓Rlx V2/(RHR2)之電壓位準〇 4舰如上所述’若按照本發明之實施形態5，則利用以二極體模或希/ y * w 、八勒作之M〇S電晶體之閾值電壓的電壓生成相耕认* ^ 屐包含内^Ϊ基準電壓產生電路的電源電壓，並正確地供給壓作Λ Γ 壓位準檢測用M〇S電晶體之間值電壓成分的電接:相對於基準電壓產生電路的電源電壓。之構成的:係顯示本發明實施形態6之内部電壓產生電路除了電=意圖。該第、10圖所示之内部電壓產生電路，係生電略的構T 116之構成，其餘與第9圖所示之内部電壓產電壓產相同，在第10圖所示之電源電路1“、基準路m及電'二1準判定電路112、電荷泵控制電的部分上“ 之與第9圖所示之電路構成相對庫己㈣的元件符號，並省略其詳細說明對應 34之重，電源電路116係包含有：按照供給至節復包旒0 A而對節點3 8供仏雪尹aa + 主即點照供給至節點35之互補的舌二電何的電容元件36 ;按荷的電容元件39 .連接於从=^旎W A而對節點41供給電 Ϊ接於節點41的P通道晶點之間且其間極、閘極連接於即點38的p通道接：

314009.ptd 第28頁 1283516 五、發明說明（24) 及連接於基準電壓產生電路1 1 0之第二電源節點2 2與節點 38之間且其閘極連接於第二電源節點22的N通道MOS電晶體 2Ί。分別供給至節點3 4及3 5之重覆信號0 A及Z0 A，係振幅為| V 2 |之互補的信號。第1 1圖係顯示第1 0圖所示之電源電路1 1 6之動作的時序圖。以下，係參照第1 1圖說明第1 0圖所示之電源電路 1 1 6的動作。當重覆信號0 A上升至Η位準時，藉由電容元件3 6之電荷泵動作，節點3 8之電壓位準會上升。此時，供給至節點 3 5之重覆信號Ζ0 A，由於會下降至L位準，所以可從節點 4 1利用電容元件3 9抽出電荷，節點4 1之電壓位準就會降低。因而，節點3 8之電壓位準，若為接地電壓以上的話，則MOS電晶體40就呈關斷狀態，而MOS電晶體37呈導通狀態，利用該MOS電晶體37，節點38就會被預充電至接地電壓位準（節點4 1之電壓為負電壓）。即使節點3 8被預充電至接地電壓位準，節點41亦為負電壓位準，而MOS電晶體40 之閘極及源極因係相同的接地電壓位準，故維持關斷狀態。此時，第二電源節點22之電壓位準，在低於MOS電晶體之閾值電壓VTN時，MOS電晶體27會變成逆偏壓狀態，並維持非導通狀態。當重覆信號0 A下降至L位準，而重覆信號Z0 A上升至 Η位準時，就從節點3 8利用電容元件3 6之電荷栗動作而抽

314009.ptd 第29頁 1283516 五、發明說明（25) 出電荷，節點3 8之電壓位準就會降低至負電壓V 2之位準。另一方面，節點4 1係利用電容元件3 9之電荷泵動作，而使其電壓位準上升。MOS電晶體40係因節點38之負電壓而呈導通狀態，並將節點4 1預充電至接地電壓位準。因此， MOS電晶體37呈關斷狀態，而節點38維持負電壓V2之電壓位準。節點38之電壓位準係在MOS電晶體27之閾值電壓VTN 低於第二電源節點之電壓時，MOS電晶體27就會導通，而從第二電源節點2 2將正電荷傳遞至節點3 8，俾使第二電源節點U之電壓位準降低。以後，藉由重覆該動作，節點3 8在常態時，就會在接地電壓與負電壓V2之間變化。MOS電晶體27係在該節點37 之電壓位準為負電壓V 2時，對第二電源節點2 2傳遞電壓 V2 + VTN° 在該重覆信號0 A之每一半週期時，MOS電晶體2 7對電源節點2 2供給負電荷的動作，係與對電荷泵電路1 0 0之輸出節點9供給電荷的動作相同。因而，可對基準電壓產生電路1 1 0之第二電源節點2 2，供給電壓V 2 + V T N之電壓。藉此，在利用該内部電壓V 9之半導體裝置内，會產生負電壓 V2，而可產生所希望電壓位準的内部電壓V9。另外，重覆信號0 A及Z0 A之振幅為| V2丨。在該情況下，將外部電源電壓VDD降壓並產生電壓| V2| ，以將該降壓電壓| V 2 |當作動作電源電壓而供給至接受重覆信號0之緩衝電路。藉此，可從振幅VDD之重覆信號0 ，產生振幅| V 2 |之重覆信號0 A及Z0 A。但是，在該情況

314009.ptd 第30頁 1283516

下’其條件係要求振幅丨V2 I為電源電壓vdd以下。又’當利用該内部電壓V 9之半導體裝置為與時脈信號同步而動作的電路裝置時，只要採用來自外部之時脈信^ 作為重覆信號0即可。又’亦可在内部採用振盪電路以產生重覆信號0取代之。另外’產生包含於第1 0圖所示之電源電路1 1 6中的負電壓之電荷泵電路的構成係僅為其一例，亦可採用其他構成的負電壓產生電路。又，在電壓位準判定電路1 1 2中，基準電壓與内部電壓V 9之差係設定在閾值電壓V T N。然而，該基準電壓v 2 5與内部電壓V9之差為Vdrp + VTN時，藉由在電源電路114中，連接在MOS電晶體29與接地卽點之間產生電壓vdrp之電壓降的電壓降電路’又在電源電路116中，連接與MO S電晶體 2 7串聯且產生電壓Vdrp之電壓降的電壓降電路，即可產生按照電壓位準判定電路1 1 2中之電壓降的電壓，以當作相對於基準電壓產生電路Π 〇之電源電壓。如上所述，若按照本發明之實施形態6，則構成在電路裝置内產生負電壓V2，即可產生所希望電壓位準的電壓 V2。 f施形態7 第1 2圖係顯示本發明實施形態7之内部電壓產生電路之構成的示意圖。在該第1 2圖所示之内部電壓產生電路的構成中，於電壓位準判定電路1 1 2之MOS電晶體1 2與電荷泵電路1 0 0之輸出節點9之間，連接有以二極體連接或電阻連

314009.ptd 第 31 頁 1283516 五、發明說明（27) 接的P通道MOS電晶體l〇c。在電源電路1 1 4中，利用該MOS電晶體1 〇c之連接，即可在M0S電晶體2 9與接地節點之間，更設有以二極體連接的P通道M0S電晶體45。又，即使在電源電路1 1 6中，於M0S 電晶體2 7與電源節點2 2之間，設有以二極體連接之P通道 M0S電晶體43。該第1 2圖所示之内部電壓產生電路的其他構成，係與第1 0圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。 -你探「日j龟/坚雙取 VTP |之電壓降 Μ 0 S電晶體1 〇〇係當閘極 ^ 而Μ 0 S電晶體4 5及4 3，係於導通時產生| V ΊΤ |之1：魘降。因而’在該電源電路1 14中，節點33之電壓會變成2x VTN + 1 VTP| ’因此，第一電源節點21之電壓，係因m〇S電晶體 2 8之源極隨耦動作，而變成¥1^+|¥丁？|。又’在電源電路n 6中，由於係因M〇s電晶體43及27，而產士電壓VTN+ | VTP |之電壓降，所以第二電源節點22 之電壓，會變成V2 +VTN+| ντρ| 。來自基準電壓產生電 ί上12之、基準電壓V25，會因此而包含VTN+l VTP丨作為其電壓成分。如該第1 2圖戶斤一 y. _ ^ F e ^ ^ ^厅不，在電壓位準判定電路1 1 2中，採用閘極及及極互相i表拉路1U及114中，同二通道M0S電晶體10。時，在電源電晶體43及45，即可產T处追加以二極體連接的P通道M0S電 VTP之變動的基準 ^抑制該M0S電晶體1 0c之閾值電壓 ^ 。因此，可將内部電壓V 9，設定

314009.ptd 第32頁 1283516 五、發明說明（28) 在所希望之電壓位 [變更例] 第1 3圖係顯示該第1 3圖所示之内電壓產生電路，兩壓位準判定電路1彳泵電路1 0 0之輸出雀電壓降的電壓降元節點3 2與接地節點電壓降元件群4 7。點3 8之間，連接有元件群4 9。該等的含有以二極體連接體。該等電壓降元列順序外其餘均具該第1 3圖所示第1 0圖所示之内部部分上標記相同的在該第1 3圖所電壓 2x VTN + Vdrp， Vdrp之電壓°又，而，在該電壓位準 4 6，於導通時，在利用與電壓降元件準。本發明實施形態7之變更例的示意圖。部電壓產生電路，與第10圖所示之内部者之構成有如下之差異點。亦即，在電 :2中，於MOS電晶體1 2之源極節點與電荷声點9之間，設有導通時產生電壓V d r pi 件群4 6。在電源電路1 1 4中，同樣地在之間，連接有產生電壓V d r p之電壓降的在電源電路1 1 6中，於電源節點2 2與節導通時產生電壓Vdrp之電壓降的電壓降電壓降元件群4 6、4 7及4 9之各個，係包之MOS電晶體及/或二極體元件之串聯件群4 6、4 7及4 9，係除了内部之元件排有相同的電路構成。之内部電壓產生電路的其他構成，係與電壓產生電路的構成相同，而在對應的元件符號，並省略其詳細說明。示之電源電路1 1 4中，在節點3 3上產生因而在電源節點21上可產生電壓vtn + 在電源節點22上產生電壓V2 + Vdrp。因判定電路1 1 2中，連接有電壓降元件群產生電壓Vdrp之電壓降的情況下，藉由群4 6相同構成的電壓降元件群4 7及4 9，

314009.ptd

第33頁 1283516 五、發明說明（29) 即可抑制包含於該電壓或順向電壓的希望之電壓位準。另外，在該電及電壓降元件群之另外，在上述壓降元件群4 6，亦電路1 0 0之輸出節！阻模式動作。在電群46與MOS電晶體準只要利用AND電ί 如上所述，若電壓位準判定電路在電源電路中配置電壓位準判定電路地抵銷其閾值電壓部電壓。實施形態8 第1 4圖係顯示之構成的示意圖。含有：按照供給至以對輸出節點5 9產何果電路200;產ί 2 1 0，按照該基準1 屯壓降元件群4 6中之電壓降元件之閾值、交動之影響’並將内部電壓ν 9設定於所壓降το件群46、47及4 9中，MOS電晶體排列順序是任意的。構成中’電壓位準判定電路η 2中之電可在MOS電晶體1 2之源極節點與電荷泵 S 9之間的電壓變成Vdrp時導通，並以電壓位準判定電路112中，當電壓降元件 1 2全部呈導通狀態時，節點1 4之電壓位各3判定為L位準即可。按照本發明之實施形態7，則以產生與 112中之電壓降相同的電壓降之方式，相同構成的電壓降電路，且無關於產生 >112中之電壓降的電路構成，而可正確等的影響，並產生所希望電壓位準的内本务明貫施形態8之内部電壓產生電路，第1 4圖所示之内部電壓產生電路係包節點54之重覆信號而進行電荷泵動作，生高於電源電壓VDD之升壓電壓V59的電 ^基準電壓V75的基準電壓產生電路勺電 E壓V75與升壓電壓V59之差，判定升壓 1283516 五、發明說明（30) 電壓V5 9之電壓位準是否為預定電壓位準以上的電壓位準判定電路2 1 2 ;以及按照電壓位準判定電路2 1 2之判定結果，將供給至時脈輸入節點1之重覆信號0選擇性地透過節點5 4供給至電荷泵電路2 0 0的電荷泵控制電路2 0 1。電荷泵電路2 0 0係包含有：連接於節點5 4與節點5 8之間的電容元件5 5 ;連接於主電源節點2與節點5 8之間且其閘極連接於節點5 8的P通道MOS電晶體5 6 ;以及連接於節點與輸出節點5 9之間且其閘極連接於輸出節點5 9的P通道MOS 電晶體5 7。在該電荷泵電路2 0 0中，當對節點5 4提供重覆信號時，因電容元件5 5之電荷泵動作，會使節點5 8之電壓位準產生變化。節點58係藉由二極體連接之Ρ通道MOS電晶體56 而耦合於電源節點2上。因而，該MOS電晶體5 6，係將節點 58之下限電壓箝位在電壓VDD- | VTP |之電壓位準上。因而，透過節點5 4而提供的重覆信號之振幅，在電源電壓 VDD的情況，節點58就會在電壓2x VTN- | VTP |與電壓 VDD- | VTP |之間變化。由於MOS電晶體57具有作為二極體的功能，所以在節點5 8與輸出節點5 9之間，會產生電壓| VTP|之電壓降。因而，該電荷泵電路200，最大具有產生下面公式（1 6 )所示之電壓V 5 9的能力。 V59二 2x VDD-2x | VTP | …（16) 基準電壓產生電路2 1 0係包含有串聯連接於電源節點 7 1及7 2之間的電阻元件7 3及7 4。對電源節點7 1提供電壓 V3-2x | VTP | ，對電源節點72提供電壓V4-2x | VTP | 。

314009.ptd 第35頁 1283516 五、發明說明（31) 電阻元件7 3及7 4係分別具有電阻值r 3及R 4。而從該等的電阻元件73及74之間的連接節點75，產生有基準電壓V75。該基準電壓產生電路2 1 〇，係以電阻分割電源節點7 1 及7 2之電壓以產生基準電壓V75。因而，基準電壓V7 5係以下面公式（1 7 )表示。 V75 = -2x | VTP| +(R4x V3 + R3x V4)/(R3 + R4)…（17) 因而，在該基準電壓產生電路2 l〇中，藉由適當設定電阻元件7 3及7 4之電阻值R 3及R 4、電壓V 1及V 2之電壓位準，即可產生閾值電壓VTP所未規定之所希望電壓位準的基準電壓V75。電壓位準判定電路2 1 2係包含有：連接於電荷泵電路 2 0 0之輸出節點與節點6 1之間且其閘極連接於節點6丨的& 道Μ 0 S電晶體6 0 ;連接於節點6 1及節點6 4之間且其間極^ ^ 受基準電壓V7 5的P通道MOS電晶體62 ;以及連接於節點妾與接地節點之間的高電阻之電阻元件63。M0S電晶體6〇64 62係分別具有閾值電壓VTP。义 M0S電晶體60及62之導通電阻，係設定為比電卩且元 6 3之電阻值更小的值。μ 0 S電晶體6 0係以二極體模式動件作，並於導通時產生電壓| VTP |之電壓降。取而代之’ M0S電晶體60及62之導通電阻設定為比向’ M0S電晶體60亦可以電阻模式動作。即使在以該交姨式動作的情況下，M0S電晶體60及62亦會在閘極、减極電壓變成閾值電壓VTP以下時導通。 °間 Μ 0 S電晶體6 2 ’係在節點6 1之電壓比基準電壓V75古出

3U〇〇9.ptd 第36頁 1283516 五、發明"t兄明（32) I VTP I時導通。因而，該升壓電壓V 5 9在比基準電壓V7 5 高出2x I VTP|時，該等MOS電晶體60及62就會導通’並對電阻元件6 3供給電流，而節點6 4之電壓V 6 4的位準會變成Η位準。當MOS電晶體60及6 2之至少一方呈非導通狀態時，由於不會對電阻元件6 3供給電流，所以該節點6 4會依電阻元件6 3而維持於接地電壓位準。電荷泵控制電路2 0 1係包含有：供給至時脈輸入節點1 的重覆信號0、及接受來自電壓位準判定電路21 2之節點 64上之電壓V64的OR電路53。該OR電路5 3之輸出信號，係藉由節點5 4供給至電荷泵電路2 0 0之電容元件5 5。節點6 4 之電壓V 6 4，係用作升壓電壓位準判定結果指示信號。升壓電壓V5 9係在高於電壓V75 + 2x | VTP |之電壓位準時，該電壓位準判定電路2 1 2之輸出信號（節點64之電壓 V64)會變成Η位準，隨之OR電路53之輸出信號會被固定在η 位準。因而，電荷泵電路2 0 0中之電荷泵動作會停止。在電荷泵電路2 0 0中，當節點5 8之電壓與輸出節點5 9之升壓電壓V 5 9的電壓差為丨V Τ Ρ |時，μ 0 S電晶體5 7就會呈非導通狀態，而供給至輸出節點5 9之正電荷供給動作會停止。另一方面，升壓電壓V5 9在電壓V75 + 2x | VTP|以下時，電壓位準判定電路212之輸出信號（電壓V64)就會呈匕，準，而該OR電路53係藉由節點54將重覆信號0供給至電荷泵電路2 0 0之電容元件5 5。因而，該第1 4圖所示之内部電壓產生電路，係產生壓V75 + 2x丨VTP|之電壓位準作為升壓電壓V59。基準電

314009.ptd

m 1283516 五、發明說明（33) 壓V75係包含-2x | VTP |之電壓成分作為其電壓成分。因而，升壓電壓V59，係與閾值電壓VTP互相獨立，且設定在由電阻元件7 3及7 4所具有之電阻值R 3及R 4與電壓V 3及V 4戶斤決定的電壓位準。亦即，該升壓電壓V 5 9之電壓位準係以下面公式（1 8 )表示。 V59=(R4x V3+R3x V4)/(R3+R4)…（18) 因而，如該第1 4圖所示，即使在產生高於電源電壓 VDD的升壓電壓V5 9之情況下，在電壓位準檢測上，採用 Μ 0 S電晶體6 0及6 2 ’亦不受到其閾值電壓之變動影響，而可將該升壓電壓V 5 9維持在一定的電壓位準。又，藉由將電阻元件73及74之電阻值{^3及r4設定在適當的值，即可將升壓電壓V59設定在所希望之電壓位準。尤其是，再將該基準電壓V75設定在電源電壓VDD位準時，可將升壓電壓 V5 9正確地設定在電壓2X | VTP | +VDD之電壓位準。另外’在該電荷泵控制電路2 0 1中，亦可在使電荷栗電路2 0 0之電荷系動作停止時，其輸出信號被固定在[位準。在該情況下，可採用NOR電路來取代OR電路53。在該構成的情況下’當升壓電壓V 5 9高於預定的電壓位準時，將節點58設定在電壓vDD_| ντρ| ，即玎防止正電荷從M0S 電sa體5 7供給至輸出節點5 9，且可確實地停止升壓電壓 V 5 9之升壓動作。另外’檢測用之M0S電晶體60及62，在包含低溫多晶矽TFT電路之影像顯示電路中採用該内部電壓產生電路時，同樣係由TFT所構成。

314009.ptd 第38頁 1283516

1283516 五、發明說明（35) V59= (V3x R4+ V4x R3)/(R3 + R4)…（20) 因而，即使在利用該種MOS電晶體之閾值電壓VTP來判定電壓位準時，亦不會受到其閾值電壓VTP之變動影響，且不依存於閾值電壓VTP之電壓位準，而可正確地將升壓電壓V5 9之電壓位準設定在所希望之電壓位準。尤其是，基準電壓V7 5係在設定於基準電塵vj)j)時，就可將升壓電壓 V59設定在VDD + px | VTP |之電壓位準。即使在該情況下’ M0S電晶體62及60a至60ρ之閾值電壓的變動成分亦已由基準電壓V 7 5所補償，而可正確地產生所希望電壓位準的升壓電壓。 β即使在對電阻元件73及74之電阻值R3及R4之電阻比、電壓V3及V4存在有限制時，亦可在利用該m〇s電晶體6〇a至 60^)而將升壓電壓之位準設定在接近所希望之電壓位準的電Μ位準之後，栋用雪jjg ; Μ 壓電壓確地行微調’ ^升，圯β又疋在所希望之電壓位準。升壓電壓j = i即使在串聯連接有複數個M0S電晶體以將中，亦可藉由h ί，並進行升壓電壓之位準檢測的構成晶體同樣：電G:具有與該等降壓用之M〇s電而正確地產壓=閾值電壓之影響實施形態1 (L 平之升Μ電S。

314009.ptd

1283516 五、發明說明（36) 第1 6圖係顯示本發明實施形態1 0之内部電壓產生電路之構成的示意圖。該第1 6圖所示之内部電壓產生電路，係在以下之點與第1 4圖所示之内部電壓產生電路的構成不同。亦即，在電壓位準判定電路2 1 2中，於二極體連接或電阻連接之P通道MOS電晶體6 0與電荷泵電路2 0 0之輸出節點5 9之間，更連接有二極體連接或電阻連接的n通道MOS電晶體6 5。在基準電壓產生電路2 1 〇中，對電源節點7丨提供電壓 V3-VTN-2X | VTP | 。同樣地，對電源節點72提供電壓

V4-VTN-2X | VTP| 。該第16圖所示之内部電壓產生電路的其他構成’係與第14圖所示之内部電壓產生電路的其他構成相同，而在對應的部分上標註相同的元件符號，並略其詳細說明。在第16圖所示之内部電廢產生電路的構成中，當電壓V59與基準電壓V75之電壓差變成ντΝ + 2χ丨ντρ| / =電，體65、60及62均導通，而節點64之電壓位準會 i Γ 泵電路201之輪出信號會被固定在位準，而電何泵電路20 0之電荷泵動作為基準電壓V75，係從利用電二: 值R3及R4將電壓V3及V4予以雷咀八—凡件73及74之龟阻

於電壓VTN + 2x丨VTP|之電壓位ς =的電壓位準，產生> X丨VTP |係與相對於電壓位勺電壓。該電歷VTN + V5 9的電壓降相等。因而，二電路21 2中之升壓電；值R3及R4將電壓V3及V4予以雷：塾電壓V59設定在以電f 電阻分割的電壓位準，且不—

314009.ptd 第41頁

1283516 五、發明說明（37) 受到閾值電壓之影響，可將升壓電壓V 5 9設定在所希望之電壓位準。尤其是，閾值電壓VTN及VTP，分別可設定該等電壓位準，且即使對電壓V 3及V 4、電阻值R 3及R 4，依外部要因而發生限制時，亦可穩定地產生所希望電壓位準的升壓電壓。另外，在該基準電壓V7 5設定在電源電壓VDD時，升壓電壓V5 9可維持於電壓VDD + 2x | VTP | +VTN的電壓位準。另外，在設有η個以二極體連接或電阻連接的N通道 MOS電晶體，又設有（Ρ-1 )個以二極體連接或電阻連接的Ρ 通道MOS電晶體時，電源節點71及72之電壓，係分別以下面公式（21)及（22)求出。 V71=V3-nx VTN-px | VTP | ".(21) V72 = V4-nx VTN-px | VTP | …（22) 可按照電荷泵電路2 0 0之輸出節點59與檢測用之MOS電晶體6 2之間的電壓降量，將基準電壓V 7 5之電壓位準設定在最適當的電壓位準。另外，在將基準電壓V75設定在電源電壓VDD位準時，可獲得VDD+x VTN + px | VTP |之電壓位準的電壓以作為升壓電壓V59。如上所述，若按照本發明之實施形態1 〇，則為了升壓電壓之電壓降而串聯連接P及N通道M0S電晶體，可利用各個閾值電壓來調整電壓降量，並可將升壓電壓之電壓位°準正確地設定在所希望之電壓位準。又，即使在該構成中，

31.4009.ptd 第42頁 1283516 五、發明說明（38) 亦可包含對應該升壓電壓之降壓量的電壓成分作為基準電壓，並正確地抵銷臨限電壓之變動而產生所希望之電壓位準的升壓電壓。實施形態1 1 第1 7圖係顯示本發明實施形態1 1之内部電壓產生電路之構成的示意圖。在該第1 7圖所示之内部電壓產生電路中，於電荷泵電路2 0 0之輸出節點5 9與電壓位準判定電路 2 1 2之MOS電晶體62的源極節點之間，從輸出節點59來看順向串聯連接有d個二極體元件6 6。該等二極體元件6之各個，係分別具有順向電壓降VF。對基準電壓產生電路2 1 0之電源節點7 1，提供電壓¥3-| VTP | -dx VF，而對電源節點72，提供電壓V4- | VTP | -dx VF。該第17圖所不之内部電壓產生電路的其他構成’ 係與第1 6圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。在該第17圖所示之内部電壓產生電路的構成中，基準電壓V75係以下面公式（23)求出。

V75 = -| VTP| -dx VF + ( R3x V4 + R4x V3)/(R3 + R4) ··· (23) 在d個二極體元件中，當產生電壓dx VF之電壓降時，該等d個二極體元件66均會導通。MOS電晶體62，係當其閘極-源極間產生| VTP |以上之電壓差時導通。因而，升壓電壓V5 9係以下面公式（24)求出。

V59- V75+I VTPI -dx VF

314009.ptd 第43頁 1283516

五、發明說明（39) = (V3x R4+ V4x R3)/(R3 + R4) ...(24) 因而，可將該升壓電壓V59，設定在依存於電壓V3及 V4、電阻元件73及74之電阻值R3及R4的電壓位準。因而，即使在該内部電壓產生電路。例如由TFT構成，反其閾值電壓之參差很大時，亦可正確且穩定地產生所希望電壓位準的升壓電壓V59。 [變更例] 第1 8圖係顯示本發明實施形態丨丨之變更例之内部電壓產生電路構成的示意圖。在該第丨8圖所示之内部電壓產生電路的構成中，電壓位準判定電路2丨2中，於電猗泵電路 2 0 0之輸出節點5 9與P通道MOS電晶體6 2之源極節點6 1之間，連接有於兩端產生電壓Vdrp之電壓降時導通的電壓降元件群67。電壓降元件群67係由閘極及汲極互相連接之 M 0S電晶體及/或二極體元件所構成。在基準電壓產生電路21〇中，電源節點71係提供電壓 V3-Vdrp，而對電源節點72，提供電壓ν4 —ν^ρ。該第丨帽所示之内部電壓產生電路的其他構成，係與第17圖所示之内部電塵^生電路的構成相$，而在對應的部分上標記相同的元件付號’並省略其詳細說明。在該第18圖所示之内部電壓產生電路的構成中，基準電壓V75係以下面公式（25)求出。 V75>VdrP+( R3x V4 + R4x V3)/(R3 + R4)…（25) 在電壓降元件群67中，二極體元件、以二極體連接或電阻連接之P通道M0S電晶體、及以二極體連接或電阻連接

314009.ptd· 第44頁 1283516 五、發明說明（40) 之N通道MOSm*晶體係適當組合而串聯連接。因而，該升壓電壓V59 ’係比基準電壓V75高出電壓Vdrp+ | VTP |的電壓位準，因而’即使在該情況下，升壓電壓V 5 9之電壓位準。係以下面公式（2 6 )求出。 V59= (R3x V4+R4x V3)/(R3+R4)…（26) 基準電壓V 7 5若為電源電壓v D D之電壓位準的話，則升壓電壓V59係設定在VDD+ | VTP | +Vdrp之電壓位準。因而’ 7卩使在該第1 8圖所示之構成中，亦可將升壓電壓v 5 9 之，壓位準設定在所希望之電壓位準，又即使該電壓位準 =定=路212中之河08電晶體係由1^7>斤構成，且其閾值電 =^參差很大時，亦可正確地將升壓電壓V 5 9之電壓位準设定在所希望之電壓位準。 fi7r 4電壓降元件群67中之電壓降Vdrp，在電壓降元件群雷，^例如d個二極體元件、n個以二極體連接之N通道M0S =立、及（P- 1 )個以二極體連接之N通道M〇s電晶體成時，可以下面公式（27)求出。構 ^rp = dx VF + (p-1) x | ντρ| +ηχ vTN …（27) 矜$ ϊ由將反映該電壓降Vdrp之電壓成分的電壓，分別供、:說I源節點71及72，即可抑制M〇S電晶體之閾值電壓的 m 1〜響，並可將升壓電壓¥59之電壓位準正確地設定在所希望之電壓位準。 ^ Ψ ^ ^可利用電阻值R3& R4將升壓電壓V59設定在所希 !之電壓位準。可 12

314009.ptd 第45頁 1283516 五、發明說明（41) 第19圖係顯示本發明實施形態12之内部電壓產生電路之構成的示意圖。在該第19圖所示之内部電壓產生電路中，電壓位準判定電路2丨2中，於電荷泵電路2〇〇之輸出節點與電壓位準判定結果輸出節點64之間，連接有於閘極接受基準電壓V75的P通道MOS電晶體62。因而，係設定在V75 + | VTP |之電壓位準。 i电i 電荷泵控制電路2 0 1及雷y ^ 面之實施形態8至U所示之;=系電路2 00之構成，係與前分上標記相同的元件符號/構成相同’而在對應的部在基準電壓產生電路2 ”省略其詳細說明。 v3 - I VTP I ，而對電源節點0中’對電源節點71提供電壓 •▽00-|¥了？|。該基準電、、、\72提供來自電源電路216之電節點7 1及7 2之電壓中，朱丨墨產生電路2 1 0係從給供至電源產生基準電壓V 7 5。电阻元件7 3及7 4之電阻分割而電源電路2 1 4係包含有. 點7 1之間且其閘極連接於連接於升壓節點7 6與電源節 77。該MOS電晶體77係以二飞節點71的p通道M〇S電晶體節點7 6之電壓，降壓成其〜極體模式動作，將供給至升壓遞至電源節點7卜、閣值電麼的絕對值I VTP |並傳電源電路2 1 6係包含有.

點8 3之間且分別以二極體·串聯連接於主電源節點2與節連接於節點83及接地節點接的P通道M0S電晶體79及80 ; 及連接於電源節點7 2與接=的向電阻之電阻元件8 1 ;以 83的P通道MOS電晶體78。、>即點之間且其閘極連接於節點、等MOS電晶體78至80係分別具

1283516

五、發明說明（42) 有閾值電壓VTP。電阻元件81係具有充分大於MOS電晶體79及80之導通電阻的電阻值，而MOS電晶體79及80係以二極體模式動作，分別產生| VTP |之電壓降。因而，在節點83上可產生電壓VDD-2x丨VTP丨之電壓。 MOS電晶體78，係當電源節點72之電壓比節點83之電壓高出| VTP |時導通。因而，電源節點72可利用MOS電晶體78，箝位在電壓VDD-| VTP| 。在該弟19圖所不之構成中’基準電壓V7 5係以下面公式（28)求出。 V75=-| VTP| +( V3x R4+ V4x R3)/(R3+R4)…（28) MOS電晶體62，由於係當其間極-源極間電壓變成VTP 以下時導通，所以升壓電壓V 5 9係以下面公式（2 9 )求出。 V59= V75+I VTP| =(V3x R4+ V4x R3)/(R3 + R4)…（29) 例如採用另外的升壓電路將電壓V 3之電壓位準設定在所希望之電壓位準，且將電阻元件7 3及7 4之電阻值設定在適當的值。藉此，不受M0S電晶體62之閾值電壓的變動影響，而可將該升壓電壓V 5 9之位準正確地設定在所希望之電壓位準。在内部之電源電路216中，藉由產生電壓¥00-|7丁？ I ，即可使該電源電路2 1 6之Μ 0 S電晶體的閾值電壓之變動形成與電壓位準檢測用之M〇S電晶體的閾值電壓之變動相同，且可正確地抵銷電壓位準檢測用之M0S電晶體的閾值

314009.ptd 第47頁 1283516 五、發明說明（43) 電壓之影響。另外，在第1 9圖所示之電源電路2 1 4及2 1 6中，依據電壓位準檢測用之MOS電晶體的電壓降所產生的電壓降，藉由分別調整串聯連接之二極體連接的MOS電晶體數及電晶體之極性，即可產生依據電壓位準檢測用MOS電晶體之構成的電壓以，作為相對於基準電壓產生電路2 1 0的電源電壓。實施形態1 3 第2 0圖係顯示本發明實施形態1 3之内部電壓產生電路之構成的示意圖。該第2 0圖所示之内部電壓產生電路，係與第1 9圖所示之内部電壓產生電路的電源電路2 1 4之構成不同。電源電路2 1 4係包含有：連接於主電源節點2與節點8 8 之間且其閘極連接於節點9 1的N通道MOS電晶體8 7 ;連接於主電源節點2與節點9 1之間且其閘極連接於節點8 8的N通道 MOS電晶體9 0 ;將供給至時脈節點8 0之重覆信號0 B傳遞至節點8 8的電容元件8 6 ;供給至時脈輸入節點8 5之互補的重覆信號Z0 B傳遞至節點9 1的電容元件8 9 ;以及從節點8 8來看順向連接於節點8 8與基準電壓產生電路2 1 0之電源節點 71之間之以二極體連接的P通道MOS電晶體77。重覆信號0 B及Z0 B係互補的信號，其振幅係VB。振幅VB係高於閾值電壓VTN的電壓位準。電壓V3係以VDD + VB 求出。該第2 0圖所示之内部電壓產生電路的其他構成，係與

314009.ptd 第48頁 1283516 五、發明說明（44) 第1 9圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。第2 1圖係顯示第2 0圖所示之電源電路2 1 4之動作的信號波形圖。以下，係參照第2 1圖，說明第2 0圖所示之電源電路2 1 4的動作。重覆信號0 B及Z0 B係振幅VB。當重覆信號0 B變成Η 位準時，節點8 8就會因電容元件8 6之電荷泵動作而使其電壓位準上升。此時，節點9 1由於重覆信號Ζ0 Β下降至L位準，所以其電壓位準會因電容元件8 9而降低。節點8 8係高位準，MOS電晶體90會導通，節點91，會被箝位於電源電壓VDWiL準。在此，重覆信號0 B及Z0 B之振幅VB，係高於閾值電壓VTN之電壓位準。因而，節點88係當該重覆信號0 B上升時，就會從其預充電電壓VDD位準更上升電壓VB，而節點 8 8之電壓位準，就會變成電壓¥6 + ¥00之電壓位準。籠08電晶體8 7係於閘極接受電源電壓VDD，又其源極成為電源節點，MOS電晶體87係在該狀態下維持非導通狀態。電壓VB 係高於閾值電壓VTN之電壓，可藉由MOS電晶體90將節點91 確實地預充電至電源電壓VDD位準。當節點88之電壓位準變成VDD + VB時，而電源節點71之電壓為VDD + VB- | VTP |以下時，MOS電晶體77會導通，並對電源節點7 1供給正電荷，俾使其電壓位準上升。在常態下，節點88係在電源電壓VDD與電壓VB + VDD之間變化，節點91亦在電源電壓VDD與電壓VDD + VB之間變

314009.ptd 第49頁 1283516 五、發明說明（45) 化。若將該電壓VB + VDD設為電壓V3的話，則對基準電壓產生電路210之電源節點71，供給電壓V3- | VTP |之電壓。電壓VB係只要使MOS電晶體87及90導通，能將内部節點8 8及9 1預充電至電源電壓位準的電壓位準即可。因而，藉由將電源電壓VDD降壓以產生該電壓VB，以作為產生重覆信號0 B及Z0 B之電路的電源電壓加以利用，即可產生振幅VB的重覆信號0 B及Z0 B。藉由利用該第2 0圖所示之内部電壓產生電路，即可在半導體裝置内部產生電壓V3- | VTP | 。在該情況不，在電源電路2 1 4之電路構成中，利用重覆信號0 B及Z0 B之振幅及電源電壓VDD之電壓位準，即可限制電壓V3之電壓位準。然而，藉由將電阻元件73及74之電阻值R3及R4設定在適當的比，即可將該基準電壓V 7 5設定在所希望之電壓位準，藉此可將升壓電壓V5 9之電壓位準設定在所希望之電壓位準。 [變更例] 第2 2圖係概略顯示本發明實施形態1 3之變更例的示意圖。該第2 2圖所示之内部電壓產生電路，係以下之點與第 1 9圖所示之内部電壓產生電路的構成不同。亦即，在電壓位準判定電路2 1 2中，於電荷泵電路2 〇〇之輸出節點59與MOS電晶體62之間，連接有閘極及汲極連接於MOS電晶體62之源極的P通道MOS電晶體60以作為電壓降元件。因而，電壓位準判定電路21 2係用以判定升壓電壓V5 9是否位於電壓v75 + 2x | VTP |之電壓位準。

314009.ptd

1283516 五、發明說明（46) 電源電路2 1 4你台人士 + 之間且1門搞、查拉有：連接於主電源節點2與節點88 ^ 二連接於節點88的P通道MOS電晶體93 ;按昭供節點80之重覆信…，對節點8氣以 2Π)之電源節點’ ^之及門連且接:節點88與基準電壓產生電路關/曰體〜重覆電源節點…通道 ^ ^ I ： ^ t ^ ^ 至79c;以及連接於们^f =體連接的P通道M0S電晶體79a 阻元件81。；即.·』83與接地節點之間的高電阻之電第= 生電路的其他構成，係與部分上標記相：：f電路的構成相㈤，而在對應的 . "、70件符號，並省略其詳細說明。〜第22圖所示之内部電壓產電源電路214提#垢^ i t 電的構成中，係對之構成，係、盘電、才Λ 號0 c。該電源電路214 MOS電曰触qV可泵電路200之構成相同。節點88係利用電二^ 93,使其下限電壓箝位在電壓vdd-丨HP丨。因 Γ門之電壓係在VDD_I VTP丨與2x VDD—丨vtpi 4 =、匕。由於MOS電晶體77係當作二極體元件來動所以源即點71之電壓位準，會變成2x VDD-2χ | ντρ丨之電壓位準。 I V i q 在電源電路21 6中，M0S電晶體79a至79c由於各自的導分小於電阻元件81之電阻值，所以當作二極體元件末動作，而分別使之產生I VTPI之電壓降。M0S電晶體

第51頁 1283516 五、發明說明（47) 7 8由於係以源極隨耦模式動作，所以可對電源節點7 2傳遞電壓VDD_2x | VTP|之電壓。因而’可從基準電壓產生電路21〇，產生以下面公式 (29)表示的基準電壓V75。 V75:(2x R4 + R3)x VDD/(R3 + R4)-2x VTP …（29) 在電壓位準判定電路21 2中，利用MOS電晶體60及62，由於可對檢測電壓位準，產生電壓2χ | V T P |之電壓降，所以内部電壓V 5 9之電壓位準係以下面公式（3 〇 )表示。 V59=VDD(2x R4+R3)/(R3+R4)…（30) 因而，即使採用振幅VDD之重覆信號0 C，並藉由將電阻元件73及74之電阻值R3及R4設定在適當的值，亦可將該内部電壓V 5 9設定在所希望之電壓位準。例如，在電阻元件73及74之電阻值R3及R4相等的情況下，可將該内部電壓V59設定在3x VDD/2之電壓位準。在該情況下，在DRAM中，於字線驅動時由於一般係採用記憶體陣列電源電壓之1 · 5倍的電壓作為升壓電壓，所以在升壓字線驅動方式之DRAM中，為了要產生用以驅動選擇字線之字線驅動信號，而可採用升壓電壓V 5 9。如上所述，若按照本發明之實施形態1 3，則考慮電壓檢測之電壓降而在内部產生相對於基準電壓產生電路之電源電壓，即可穩定地產生所希望電壓位準的基準電壓，藉此可穩定地產生升壓電壓。實施遂態1 4_ 第2 3圖係顯示本發明實施形態1 4之内部電壓產生電路

314009.ptd 第52頁 1283516 五、發明說明（48) 之構成的示意圖。該第2 3圖所示之内部電壓產生電路，係與第2 0圖所示之内部電壓產生電路有以下之構成點不同。亦即，在電壓位準判定電路2 1 2中，於P通道M0S電晶體6 2與電荷泵電路20 〇之輸出節點5 9之間’連接有以二極體連接的N通道Μ 0 S電晶體9 6。該N通道Μ 0 S電晶體9 6之導通電阻係充分小於電阻元件6 3之電阻值，於導通時係以二極體模式動作，對升壓電壓V5 9產生電壓VTN之電壓降，並傳遞至MOS電晶體62之源極。在電源電路21 4中，於Ρ通道MOS電晶體77與基準電壓產生電路2 1 0之電源節點7 1之間，連接有以二極體連接的Ν 通道MOS電晶體94。該腿道M0S電晶體94係於導通時以二極體板式動作，並且從M0S電晶體77對電源節點71產生VTN 之電壓降。 79&間遠電&路216中，於主電源節點2與1)通道的8電晶體通道二電晶於t以二極體連接的N通道M〇S電晶體95。該f 以二極體模式H之問極及沒極係連接於主電源節點2,並該第23以作，產生電壓VTN之電壓降。第20圖所示之内Γ之内部電壓產生電路的其他構成，係與標記相同的元：：電壓產生電路相同，而在對應的部分上在該第23^號’並省略其詳細說明。

必B係振幅VB< /斤示之電源電路214中，重覆信號0极Z VB + VDD之間變化。。5虎，節點88係在電源電壓VDD與電壓電源節點7 1供^因而，在基準電壓產生電路2 1 0中，對 % 壓 VB + VDD-VTN-| VTP| =V3_VTNH ντρ

V75 = -VTN-| VTP I +(R3x VDD+R4x V3)/(R3+R4)…（31) 在電壓位準判定電路21 2中，可利用MOS電晶體62及 96，產生電壓降VTN+I VTP| 。因而，上面公式（31)之右邊第1項及第2項會抵銷，而可利用電壓V3、VDD、及電阻值R3及R4將升壓電壓V59之電壓位準，設定在所希望之電壓位準。另外，該第2 3圖所示之内部電壓產生電路的構成中，電源電路21 6中之M0S電晶體95及7 9 a及7 9 b之連接順序是任意的。同樣地，在電源電路214中，亦可交換M0S電晶體77 及9 4的位置。另外，重覆信號0 B及Z0 B之振幅VB，只要為電壓VTN 以上即可。在初期狀態下，即使節點8 8及9 1是低於電源電壓VDD的電壓位準，當因M0S電晶體87及90之預充電動作，而使節點88及91之電壓上升，並預充電至VDD-VTN時，節點88及91之電壓位準就會充電至76^00-¥1^，之後，節點 88及91之預充電電壓位準，就會變成電源電壓VDD。此後，節點88及91就會在電壓VDD與電壓VDD + VB之間變化。

314009.ptd 第54頁 1283516 五、發明說明（50) 因而，在該狀態下，就可使MOS電晶體77及94同時呈導通狀態，並將所希望電壓位準的電壓供給至基準電壓產生電路2 1 0之電源節點7卜另外，作為該電源電路2 1 4及2 1 6的構成，只要是電壓位準判定電路2 1 2之電壓降用的MOS電晶體之閾值電壓的影響，抵銷對該内部電壓V5 9之電壓位準造成影響的構成，即可利用前面之實施形態7至1 2中之内部電路的構成。如上所述，即使是採用電壓位準檢測用之P及N通道 MOS電晶體的構成，藉由在電源電路中，利用與該等電壓位準檢測電晶體相同的構成’並利用控制振幅之重覆信號以產生對於基準電壓產生電路的電源電壓，亦可正確地產生所希望電壓位準的升壓電壓。實施形態1 5 第2 4圖係顯示本發明實施形態1 5之内部電壓產生電路之構成的示意圖。該第2 4圖所示之内部電壓產生電路，雖然係對應第6圖所示之内部電壓產生電路之構成，但是在以下之點方面，則與該第6圖所示之内部電壓產生電路的構成不同。亦即，對電荷泵電路1 0 0，經常從時脈輸入節點1藉由節點4將重覆信號4供給至電容元件5。因而，電荷泵電路1 0 0會經常執行電荷泵動作。在電壓位準判定電路1 1 2中，電壓位準檢測用之N通道 MOS電晶體1 2的汲極節點1 4，係耦合於主電源節點2。MOS 電晶體1 2之源極節點1 1 a，係連接於以二極體連接的P通道 MOS電晶體10c上。於MOS電晶體10c與電荷泵電路100之輸

314009.ptd 第55頁 1283516 五、發明說明（51) 出節點之間連接有以二極體連接的MOS電晶體10b。在MOS 電晶體1 0 b及1 0 c導通時，會在節點1 1 a與輸出節點9之間，產生VTN+ | VTP |之電壓降。該第2 4圖所示之内部電壓產生電路的其他構成，係與第6圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。當電荷泵電路1 0 0所產生的内部電壓V 9與基準電壓產生電路110所產生的基準電壓V25之電壓差變成2x VTN+I VTP |時，MOS電晶體12、10c及10b就會導通。在該狀態下，電流會從主電源節點2供給至電荷泵電路1 0 0之輸出節點9，而内部電壓V 9之電壓位準會上升。當内部電壓V 9之電壓位準高於V25-2x VTN-| VTP|時，M0S電晶體12、10c 及1 0 b之至少一個就會變成關斷狀態，而從主電源節點2供給電流至電荷泵電路1 0 0之輸出節點9的路徑就會被切斷。因而，在該第24圖所示之内部電壓產生電路之構成的情況下，可箝住電荷泵電路1 0 0之輸出電壓V 9之電壓的下限電壓位準，並可抑制内部電壓V 9之電壓變動。因而，在電荷泵電路1 0 0經常動作，且未要求低消耗功率性的用途下，可供給穩定的電壓位準之内部電壓V 9。即使在該構成中，電壓位準檢測用之M0S電晶體1 2、 1 0 c及1 0 b之閾值電壓，因製造參數之不均等而變動，亦會抵銷該閾值電壓之不均等的影響，而能將内部電壓V 9設定在所希望之電壓位準。 [變更例]

314009.ptd 第56頁 1283516 五、發明說明（52) 第2 5圖係顯示本發明實施形態1 5之變更例之構成的示意圖。該第2 5圖所示之内部電壓產生電路的構成，係對應第1 3圖所示之内部電壓產生電路的構成。對電荷泵電路 2 0 0，經常從時脈輸入節點1藉由節點4提供重覆信號（/)。在電壓位準判定電路1 1 2中，與第2 4圖所示之構成同樣地，檢測用之Μ 0 S電晶體1 2之沒極節點1 4係麵合於主電源節點2上。在該Μ 0 S電晶體1 2之源極節點1 1 a與電荷泵電路 1 0 0之輸出節點9之間’設有於導通時產生電壓v d r p之電壓降的電壓降元件群4 6。在該電壓降元件群4 6中，串聯連接的電壓降元件係由以一極體模式動作的MOS電晶體或二極體所構成。該電壓降元件群4 6之内部構成，亦可採用前面之實施形態1至6中之任一個構成。在基準電壓產生電路110中，係對其電源節點21，從電源電路114提供電壓Vl+VTN + Vdrp，而對電源節點22，從電源電路1 1 6¼供電壓V2 + VTN + Vdrp。該第25圖所示之内部電壓產生電路的其他構成，係與第24圖所示之内部電壓產生電路的構成相同，而在對應的部分上標記相同的元件符號，並省略其詳細說明。即使在該第25圖所示之内部電壓產生電路的構成中，當電荷泵電路1〇〇之輸出電壓於電壓V25 —VTN_vdrp 時，就可形成該MOS電晶體12及電壓降元件群“中流入電流的路徑。藉此，從主電源節點2供給電流至電荷泵電路 10 0之輸出節點9，而内部電壓V9之電壓另-方面，在内部電壓徵電壓位準：二;_ντΝ—

第57頁 1283516

五、發明說明（53)

Vdrp以上時，在MOS電晶體1 2及電壓降元件群46中流入電流的路徑就會被切斷，且該内部電壓V9之電壓位準會因電荷泵電路1 00而降低。電源電路1 1 4及1 1 6，係分別具有以抵銷包含於電壓降元件群46中之電壓降元件的閾值電壓及/或順向電壓降之影響的方式，具備與該等電壓降元件群4 6及M〇s電晶體工2 同樣連接的電路部分（參照第1 3圖）。因而，即使在該第2 5 圖所不之構成中’電壓降元件群4 6中之閾值電壓/順向電壓降及MOS電晶體1 2之閾值電壓產生變動，亦可正確地將内部電壓V9之電壓位準維持於預定電壓位準，且可抑制内部電壓V 9之電壓位準的變動。實施形態1 6 弟2 6圖係顯示本發明實施形態1 6之内部電壓產生電路之構成的示意圖。該第2 6圖所示之内部電壓產生電路的構成，係對應第1 6圖所示之内部電壓產生電路的構成。電荷泵電路2 0 0係藉由時脈輸入節點1而經常接受重覆信號必: 並執行電荷泵動作，以產生内部電壓V 5 9。該電荷泵電路 2 0 0之構成，係與第1 6圖所示之電荷泵電路2 〇〇的構成相同’而在對應的部分上標記相同的元件符號，並省略其今羊細說明。在該第26圖所示之内部電壓產生電路中，電壓位準檢測用之P通道MOS電晶體62之汲極節點64係耦合於接地節點上。於電荷泵電路2 0 0之輸出節點59與該MOS電晶體64之源極節點6 1之間，串聯連接有分別以二極體連接之M〇s電晶

314009.ptd

第58頁 1283516 五、發明說明（54) 體65及60。該等MOS電晶體65及60，係分別為N通道MOSf 晶體及P通道M0S電晶體，於導通時產生電麼vTN及| VTP| 之電壓降。基準電壓產生電路2 1 0係具備有與第丨6圖所示之構成相同的構成，將分別供給至電源節點71及72之電壓V3 — VTN-2x | VTP| 及 V4-VTN-2χ | VTP| ，利用電阻元件 73 及7 4進行電阻分割以產生基準電壓ν 7 5。該第2 6圖所示之内部電壓產生電路的構成中，當内部電壓V5 9高於電壓V75 + 2x | VTP | +VTN時，M0S電晶體65、 6 0及6 2就會導通，而電流從電荷泵電路2 〇〇之輸出節點5 9 流至接地節點，内部電壓（升壓電壓）ν 5 9之電壓位準就會降低。在升壓電壓V 5 9與基準電壓ν 7 5之電壓差小於2χ | 7丁？|11抑寺，^108電晶體65、60及62之至少一個為非導通狀態。在該狀態下，電荷泵電路2 〇〇會按照重覆信號必進行電荷泵動作，以產生升壓電壓V 5 9。因而，即使在該構成中，亦可將升壓電壓V 5 9之上限’箝位於（V3x R4+ V4x R3) /(R3 + R4)之電壓位準，且可抑制升壓電壓V5 9之電壓變動。因而，在電荷泵電路200 經常動作，且未要求低消耗功率特性的用途下，可將該升壓電壓V 5 9穩定地維持於所希望之電壓位準。又，Μ 0 S電晶體6 5、6 0及6 2之閾值電壓的影響，係以，對該電源節點7 1及7 2分別供給電壓的電源電路中抵銷其影響的方式，產生成相對於基準電壓產生電路2 1 0的電源電壓’且不受閾值電壓之變動的影響，而可將該升壓電壓

jl4〇〇9.ptci 第59頁 U83516 五、發明說明（55) y5 9維持於所希望之電壓位準。 [變更例] 該第fj7圖係顯不本發明實施形態16之變更例的示意圖。弟=戶=内部電壓產生電 18圖 ⑺J電壓產生電路的構成。兮 < 電路，係與第18圖所示ί内:所示之内：電壓產生常i::，：：荷泵電路2〇°，從時脈輸入節點1經 =供重覆以0，並進行電荷泵動作，而產生内部電壓在電壓位準判定電路2丨2φ 沒極節點_直接|^ =二:測用之議電曰曰曰體62之極，係藉由電壓降元件群謂晶體62之源地，由二極體元件、或以18圖所示曰之構成同樣成，於導通時產生電壓Vdrp之^壓降之M0S電曰曰體所構該第2 7圖所示之内部電厣二第1 8圖所示之内部電壓產生“路的其他構成，係與部分上標記相同的元件符梦，、、構成相同，而在對應的在該第職示之心電詳細說明。泵電路2 0 0經常進行電荷泵動電路的構成中，電荷升壓電壓V5 9比來自基準電壓升壓電壓V59。當該高出I VTP| +Vdrp時，電壓降”路21〇之基準電壓V75 會全部導通，又MOS電晶體62亦會導、雨67中之電☆壓降元件就泵電路2 0 0之輸出節點5 9流至接二# ^ ’且電流從該電荷即點，而升壓電壓v 5 9之

1283516 五、發明說明（56) 電壓位準會降低。另一方面，當升壓電壓V5 9與基準電壓 V75之差小於| VTP | +Vdrp時，在該電壓降元件群67及MOS 電晶體6 2中，至少有一個電壓降元件呈非導通狀態，而從電荷泵電路2 0 0至接地節點之電流的路徑會被切斷。因而，即使在該第2 7圖所示之構成中，亦可抑制升壓電壓V5 9之電壓位準的上升，且可穩定地產生所希望電壓位準的升壓電壓。又，與第18圖所示之内部電壓產生電路的構成同樣地，在基準電壓V 7 5上，電壓降元件群6 7及檢測用之MOS電晶體6 2之閾值電壓及順向電壓降亦包含有電壓成分，且即使該等電壓成分產生變動，亦會抵銷該影響，而將升壓電壓V 5 9正確地設定在所希望之電壓位準。此次所揭示之所有的實施形態均應視為例示而非限制。本發明之範圍並非上述之說明而是依申請專利範圍所示，其涵蓋與申請專利範圍均等的意思及範圍内的所有的變更。 [產業上之可利用性] 上述之構成中，電荷栗電路係由一個電荷泵電容元件及二個以二極體連接的Μ 0 S電晶體所構成。然而’若利用電容元件之電荷泵動作以產生内部電壓之電路的話，則本發明亦可適用。又，並未限定於内部電壓產生電路，對於用以檢測該内部電壓之電壓位準的電壓檢測電路，亦可適用本發明之電壓位準判定電路、基準電壓產生電路及電源電路的構成。亦即，可將本發明適用於利用基準電壓與目標電壓之

314009.ptd 第61頁 1283516 五、發明說明（57) 差以及半導體元件之電壓降特性來檢測目標電壓之位準的電路。特定之，本發明可適用於DRAM中之字線驅動電壓產生電路、記憶體陣列之基板偏壓產生電路及負電壓產生電路。又，在快閃記憶體等之非揮發性半導體記憶裝置中，本發明可適用於用以產生寫入/消除電壓之電路。又，在TFT主動矩陣電路中，本發明可適用於產生用以驅動TFT像素驅動電晶體之閘極驅動電壓的電路中。又，本發明一般係包含有MOS電晶體而作為其構成要素，其適用於在内部產生與電源電壓之電壓位準不同之電壓的半導體裝置之内部電壓產生電路及電壓檢測電路。

314009.ptd 第62頁 1283516 圖式簡單說明 [圖式簡單說明] 第1圖係顯示習知内部電壓產生電路之構成之一例的示意圖。第2圖係顯示第1圖所示之内部電壓產生電路之動作的時序圖。第3圖係顯示本發明實施形態1之内部電壓產生電路之構成的示意圖。第4圖係顯示本發明實施形態2之内部電壓產生電路之構成的示意圖。第5圖係顯示本發明實施形態2之變更例的示意圖。第6圖係顯示本發明實施形態3之内部電壓產生電路之構成的示意圖。第7圖係顯示本發明實施形態4之内部電壓產生電路之構成的示意圖。第8圖係顯示本發明實施形態4之變更例的示‘意圖。第9圖係顯示本發明實施形態5之内部電壓產生電路之構成的示意圖。第1 0圖係顯示本發明實施形態6之内部電壓產生電路之構成的不意圖。第1 1圖係顯示第1 0圖所示之内部電壓產生電路之電源電路之動作的時序圖。第1 2圖係顯示本發明實施形態7之内部電壓產生電路之構成的示意圖。第1 3圖係顯示本發明實施形態7之變更例的示意圖。

314009.ptd 第63頁 1283516 圖式簡單說明第1 4圖係顯示本發明實施形態8之内部電壓產生電路之構成的示意圖。第1 5圖係顯示本發明實施形態9之内部電壓產生電路之構成的示意圖。第1 6圖係顯示本發明實施形態1 0之内部電壓產生電路之構成的示意圖。第1 7圖係顯示本發明實施形態1 1之内部電壓產生電路之構成的示意圖。第1 8圖係顯示本發明實施形態1 1之變更例的示意圖。第1 9圖係顯示本發明實施形態1 2之内部電壓產生電路之構成的示意圖。第2 0圖係顯示本發明實施形態1 3之内部電壓產生電路之構成的示意圖。第21圖係顯示第20圖所示之内部電壓產生電路之電源電路之動作的時序圖。第2 2圖係顯示本發明實施形態1 3之變更例的示意圖。第2 3圖係顯示本發明實施形態1 4之内部電壓產生電路之構成的示意圖。第2 4圖係顯示本發明實施形態1 5之内部電壓產生電路之構成的示意圖。第2 5圖係顯示本發明實施形態1 5之變更例的示意圖。第2 6圖係顯示本發明實施形態1 6之内部電壓產生電路之構成的示意圖。第2 7圖係顯示本發明實施形態1 6之變更例的示意圖。

314009.ptd 第64頁 1283516 圖式簡單說明 1、4、8、1]_、1 1 a、1 1 b、1 4、2 5、 4卜 54、 58、 6卜 64、 83、 88、 91 2 主電源節點 3 5、 36、 55、 86、 89 6、 7、10、10 a至 10η、12、2 7至 30、 87、 90、 94、 95' 96 9' 59 10c、 37、 40、 43、 45、 56、 57、 60、 60a至 60p、62、77至 80、79a至 79c 2卜

VTN、 VTP 0 、 0 A、 0 B、 Z0 A、 Z0 B、 0 C 13、31、81高電阻之電阻元件 15、 66 16、 46、 47、 49、 67 23、 24、 63、 73、 74、 81 53 OR電路 1 0 0、2 0 0電荷泵電路 102 110、 210 112、 212 114、 116、 214、 216 R1至R4電阻值 V 9 内部電壓 V59升壓電壓 33、 34、 35、 38、節點 AND電路電容元件 N通道M0S電晶體輸出節點 P通道M0S電晶體 22、71、72電源節點二極體元件電壓降元件群電阻元件 7 6 升壓節點 1 0 1、2 0 1電荷泵控制電路電壓檢測電路基準電壓產生電路電壓位準判定電路電源電路 VI、V2至V14電壓 V25、V75基準電壓 VDD 電源電壓閾值電壓重覆信號

314009.ptd 第65頁

Claims

號 91120837 月曰修正六、申請專利範圍 1 . 一種内部電荷輸出節點電壓之差而檢該電壓位述基準電差而選擇測電晶體基準值電壓，檢測所造 2. 如申請專備有按照地使上述路。 3. 如申請專述電壓位藉由上述節點之間 4. 如申請專述電壓位晶體與上上述電壓電壓產生泵電路，上產生内位準檢測測上述内準檢測電壓，並按性地導通；以及電壓產生抵銷對上成之影響利範圍第上述電壓電荷泵電電路’具備有：按照重覆信號進行電荷泵動作以在部電壓；電路按照基準電壓與上述内部電壓部電壓是否已到達預定電壓位準，路，係至少包含由在其閘極接受上照上述基準電壓與上述内部電壓之的絕緣閘型場效電晶體所構成之檢電路，以至少上述檢測電晶體之閾述基準電壓與上述内部電壓之差的之方式來產生上述基準電壓。 1項之内部電壓產生電路，其中更具位準檢測電路之檢測結果而選擇性路之幫浦動作停止的幫浦控制電利範圍第1項之内部電壓產生電路，其中，上準檢測電路，係按照該檢測結果而選擇性地檢測電晶體而使電流在上述輸出節點與電源流動者。利範圍第1項之内部電壓產生電路，其中，上準檢測電路，係更具備有連接於上述檢測電述輸出節點之間的至少一個電壓降元件，而降元件，係在其電壓降部分使應檢測上述内

314009修正版.ptc 第66頁 1283516 案號 9Π20837 修正六、申請專利範圍部電壓的電壓位準產生變化，上述基準電壓產生電路，係以上述預定的電壓位準與上述基準電壓之差，等於上述檢測電晶體之閾值電壓的絕對值與上述電壓降元件之電壓降的和之方式來產生上述基準電壓。 5. 如申請專利範圍第4項之内部電壓產生電路，其中，上述基準電壓產生電路，係具備有連接於第一電源節點與第二電源節點之間的電阻分壓電路，而該第一電源節點，係接受包含分別等於上述檢測電晶體之閾值電壓的絕對值與上述電壓降元件之電壓降的電壓為其電壓成分的電壓，而該第二電源節點，係接受包含等於上述閾值電壓之絕對值與上述電壓降元件之電壓降的電壓為其電壓成分的電壓；上述基準電壓係以將上述第一及第二電源節點之電壓進行電阻分割的電壓來提供。 6. 如申請專利範圍第4項之内部電壓產生電路，其中，上述至少一個電壓降元件，係具備有將控制電極與一方導通節點相互連接的絕緣閘型場效電晶體。 7. —種電壓檢測電路，係用以檢測内部節點之内部電壓的位準，其具備有：第一電阻元件，連接於第一電源節點與輸出節點之間；第二電阻元件，連接於第二電源節點與上述輸出節點之間；以及

314009修正版.ptc 第67頁 1283516 案號 91120837 修正六、申請專利範圍電壓位準判定電路，按照上述輸出節點之電壓與上述内部電壓之差，而檢測上述内部電壓是否已達到預定電壓位準，其中，上述電壓位準判定電路，係包含有由其閘極接受上述輸出節點之電壓的絕緣閘型場效電晶體所構成的檢測電晶體’而上述檢測電晶體’係按照上述輸出節點之電壓與上述内部電壓之差而選擇性地導通，上述第一及第二電源節點之電壓，係分別包含對應上述檢測電晶體之閾值電壓的電壓作為其電壓成分。 8. 如申請專利範圍第7項之電壓檢測電路，其中，上述檢測電晶體係耦合於上述内部節點上，於其一方導通節點上接受上述内部電壓並按照上述輸出節點之電壓與上述内部電壓之差而選擇性地導通。 9. 如申請專利範圍第7項之電壓檢測電路，其中，上述電壓位準判定電路係更具備有連接於上述檢測電晶體與上述輸出節點之間的至少一個電壓降元件，上述第一及第二電源節點之電壓，係分別包含與上述檢測電晶體之閾值電壓的絕對值及上述電壓降元件之電壓降之和相對應的電壓作為其電壓成分。 1 0 .如申請專利範圍第9項之電壓檢測電路，其中，上述至少一個電壓降元件，係具備有可當作二極體功能的至少一個半導體元件。

314009修正版.ptc 第68頁 1283516 案號 91120837 修正六、申請專利範圍 11.如申請專利範圍第7項之電壓檢測電路，其中，上述電壓位準判定電路，係按照上述内部電壓之位準判定結果，而輸出顯示該判定結果的信號。 1 2.如申請專利範圍第7項之電壓檢測電路，其中，上述電壓位準判定電路，係按照上述内部電壓之電壓位準的判定結果，使電流在上述内部節點與電源節點之間流動。 1 3.如申請專利範圍第7項之電壓檢測電路’其中’上述第一電源節點，係接受等於上述内部電壓與上述基準電壓之差及第一電壓之和的電壓，上述第二電源節點，係接受等於上述内部電壓與上述基準電壓之差的電壓及等於第二電壓之和的電壓。 1 4.如申請專利範圍第7項之電壓檢測電路，其中，上述第一電源節點，係接受減去第一電壓與上述内部電壓及上述基準電壓之差的電壓，上述第二電源節點，係接受等於第二電壓與上述内部電壓及上述基準電壓之差之相減的電壓。

314009修正版.ptc 第69頁

ΨΨ%

4 HI 22

100 V9

V9 = -2.VTN — V25=0 第3圖

V2+3

V9 = - 3.VTM — V25=0 112 I2835I6

100

篥7圖

4. Vdrp 娜.13涵

35

#〖月y日修(更)正替換_ 67

第货圖

p f月y日修(更)正替換頁篥抖圖第25圖

1 #).

第:¾圖 .214 V3-|VTP| -Vdrp 71

、一216 第Γ:丨圖