TWI249912B - Low-noise amplifier using cascade topology to realize single terminal input to differential-pair output - Google Patents

Description

1249912 九、發明說明： 【發明所屬之技術領域】 本發明係提供一種單端輸入至差動對輸出之低雜訊放 大器，尤指一種以串疊架構之設計與概念。 【先前技術】 請參閱第一圖，第一圖為習知射頻系統前端接收器之 功能方塊示思圖。低雜訊放大器14屬於通訊系統中接收器 (Receiver)的一部份，低雜訊放大器丨4扮演著將接收的訊 號放大且抑制接收器本身雜訊的功能。高頻訊號由天線 (Antenna)ll接收後，傳送到收發雙工器（Dupiexer)12 中，然後經由第一濾波器（Filter)131濾波，才送至低雜 訊放大器14進行訊號放大與第二濾波器132進行濾波，最 後才傳到混頻器（Mixer)15進行訊號混合及後續的訊號處 理程序。 口口山请配合第一圖，一般低雜訊放大器14的設計大部份是 單^&輸入至單^輸出的架構，如此將使得在低雜訊放大器 14後的混頻n 15必須輯為單端輸人式，因而無法有二 地降低接收H的共模雜訊與由㈣器、16傳至混頻器15輸 出之汛號而以差動對輸出的低雜訊放大器正可有效解決 盏莖=知爿絲對輸出的低雜訊放大器，最常見的架構 二於差至差動對輸出的低雜訊放大器。但是此架構 =卓IP 雨入至差動對輸出的低雜訊放大器前級外加一 、、衡#平衡的轉換器（Balun)，以期將天線端的單端接 1249912 收訊號轉為差動對訊號。此項做法有下列缺點··一是多了 轉換态的成本’二是增加了整個接收器的雜訊指標。因此， 單端輸入至差動對輸出的低雜訊放大器的設計就顯得 重要了。 # 請參閱第二圖，第二圖為習知利用被動式轉換器之單 端輸入至差動對輸出之㈣訊放大器電路示意圖。^換器 Τ1是由積體電路中的金屬繞線而成。其後是接上差動對電 晶體Ml及電晶體M2將輸入的高頻訊號放大，並有一直流 電流源is及輸出的匹配阻抗（Matching ⑻乩卜 =ZL2。，項做法有下列缺點：—是增加了轉換器的線圈 面積’二疋電流源電流必須是兩顆電晶體電流之和，三 增加了低雜訊放大器的雜訊指標。 π多閱第—圖’第二圖為習知利用單端接地之單端 入至差動對輸出之低雜訊放Α||電路示㈣。第三 了較佔面積的轉換器，但卻因為共模點在高耗為非平 Ϊ二而訊放大器本身設計的複雜度，同樣地: /、電/瓜源電 仍疋兩顆電晶體電流之和。 供雜=由上可知’上知單端輸人至差動對輸出之 而可加以改善者。 上，軸有錢與缺失存在，

緣是，本創作人有感上述缺失 I 究並配合學理之運用，玖於挺山、失之了改善’乃特潛心研 上述缺失之本^終邱出一種設計合理且有效改善 【發明内容】 1249912 有鑑於此，本發明之用途係為解決習知之單端輸入至 動對輸出之低雜訊放大n較耗費電流與較佔面積之問 、。為了達成上述之目的，本發明提供一種以串疊架構實 =單端輸人至差動對輸出之低雜訊放大器，其中需對該 =訊放大器内之各電晶體提供卫作偏壓，該低雜訊放大 二^包括· 一第一金氧化物半導體場效電晶體（M⑽柯T)與 1二金氧化物半導體場效電晶體，制於將訊號放大了 由該各金氧化物半導體場效電晶體中的閘極（⑽） 、汲極（Drain)端及源極（s〇urce)端進行輸入/輸出。 電容性阻抗，其一端電性連接該第 罘一 生植_ - ^丄<饮咏乐一贫虱化物 體場效電晶體之汲極端，其另一端電性連接該第二金 氧^物半導體場效電晶體閘極端，於高頻時該第一電容性 =抗將形成-低阻抗。-第—電感性阻抗，其—端電性連 ，於該第-金氧化物半導體場效電晶體之祕端，其另一 ，電性連接該第—金氧化物半導體場效電晶體源極端，於 向頻時該第一電感性阻抗將形成一高阻抗。 一第二電感性阻抗，其-端電性連接該第二金氧化物 半導體場效電晶體之汲極端，其另一端電性連接一第一電 壓源’於高頻時該第二電感性阻抗將形成—高阻抗。此第 了電感性阻抗亦可配合低雜職A||之輸出隨阻抗而進 ^阻抗匹配…第二電容性阻抗，其―端電性連接該第二 主氧化物半導體場效電晶體之源極端，其另—端電性接地 (ground) ’於高頻時該第二電容性阻抗將形成—低阻抗。 —第三電感性阻抗’其端電性連接該第_金氧化物半導 體場效電晶體之源極端，其另一端電性連接一第二電壓 源，於高頻時該第三電感性阻抗將為阻抗匹配之用。 1249912 最=在該第一金氧化物半導體場效電晶 :第-金氧化物半_效電 放大喊。本發日种所使用之的金氧化物半導體場效十 體（MOSFET)可置換為雙載子接面電晶體（bjt)。 曰曰 本發明以串疊架構實現之單端輸入至差動對 ^訊^器，除了低成本小面積與節省電流消耗的= 線性度與增益。 』玀有車又向的 為了使貴審查委員能更進一步瞭解本發 及技術内容，請參閱本發明之詳細說日績關1而戶^ 圖式僅提供參考與說_，並非絲對本發明細限制者付 【實施方式】 請參閱第四圖，第四圖為本發明 =入，對輸出之低雜訊放大器電路；= ίίί成單端輸入至差動對輸出之低雜訊放大效Γ:ίί時 =、、，佔面積的被動式轉換器，更可在相同的供仏電壓 :、;f發明所消耗放大器電流只需習知技術的—半 砰述本發明之工作原理與技術特徵。 請配合第四圖，-第一 N型金氧化物半 "N ^ + ^ 2 係用於將_放大，訊號由各N型金氧化物半導體場 1249912 效電晶體中的閘極(Gate)端、汲極(Drain)端及源極 (Source)端進行輸入/輸出。 第-電谷性阻抗ZC1，其—端電性連接第一 N型金 氧化物半導體場效電晶體Ml之汲極端，豆電連 第二N型金氧化物半導體場效電晶 感性阻抗ZL卜其-端電性連接於第一 N型金氧化物半導 體場效電晶體Ml之祕端’其另_端電性連接型金 氧化物半導體場效電晶體M2源極端。 第-電感性阻抗ZL2，其-端電性連接第二Ν型金 氧化物半導體場效電⑽Μ2线極端，其另—端電性連接 -正電位之第-電壓源π。—第二電容性阻抗如，其一 =電，連接第：N型金氧化物半導體場效電晶㈣之源極 2，其另-端電性接地（Gr刪d)。—第三電感性阻抗zu， 接第一，型金氧化物半導體場效電晶體Ml 4、二、另—端電性連接—負電位之第二電壓源V2。 =後^Μ型金氧化物半導體場效電晶㈣之閑極端 ^2盥=^’職第二㈣錄化辨導體場效電晶 體M2 ”該弟一 Ν型金氧化物半導體 端輸出-絲職大贼。 ^㈣之及極 在本發明放大器40工作偏壓提供上，更可辦加 電”，偏壓電路41可提供一第—偏壓端‘電性】接 至弟-趙錢化解導體場效電晶㈣ 一第二端412電性連接第二_ 供 電晶㈣之間極端。另外一直流阻絕電容^ - Ν型金氧化物半導體場效電晶體m之閘極端，其】 讓兩頻訊號進人第-N型金氧化物半導體場效電晶㈣在 1249912 但第一 N型金氧化物半導體場效電晶體M1之偏壓不受外部 電路的阻抗而有所改變。 σ 在高頻操作下’高頻訊號由訊號輸入端RFin進入，經 過作為共源極放大器的第一 N型金氧化物半導體場效電、^ 體Ml將訊號放大後，訊號傳至差動對訊號輸出端^二 的負端。由於金氧化物半導體場效電晶體本身的特性，訊 號在第一 N型金氧化物半導體場效電晶體M1的閘極盥 會有接近180度的相位差。 ^ 在第一 N型金氧化物半導體場效電晶體mi的汲極訊號 經第一電容性阻抗ZC1電性搞合（Coupling)至第二n型金 氧化物半導體場效電晶體M2的閘極，因此，訊號在第二n 型金氧化物半導體場效電晶體M2的閘極會與在第一 n型金 氧化物半導體場效電晶體Ml的汲極同相位。其中第一電容 性阻抗ZC1在尚頻情況下，具有近似短路（sh〇rt)之低阻抗 的特性。而在第一 N型金氧化物半導體場效電晶體M1的汲 極端另接第一電感性阻抗ZL1，其目的在於防止高頻訊號 由第一 N型金氧化物半導體場效電晶體M1的汲極透過第二 N型金氧化物半導體場效電晶體似的源極與通道（Channel) 至第二N型金氧化物半導體場效電晶體M2的汲極，而毁壞 原本由第二N型金氧化物半導體場效電晶體[所放大之訊 號。其中第一電感性阻抗ZL1在高頻的情況下，具有高阻 抗的特性。 與第一 N型金氧化物半導體場效電晶體叽的動作原理 相似’訊號在第二N型金氧化物半導體場效電晶體m2的閘 極與沒極會有接近18〇度的相位差。因此會經過作為共源 極放大器的第二N型金氧化物半導體場效電晶體M2將訊號 1249912 放大後，訊號傳至差動對訊號輸出端RFout的正端。如圖 四所示’最後RFout的正端與負端會有接近18〇度的相位 差而形成一差動訊號。在高頻的情形下，第二電感性阻抗 ZL2 了視為一南阻抗’主要是讓南頻訊號不會由正電位之 第一電壓源VI損失掉。另外，為了使第二N型金氧化物半 V體場效電晶體M2有共源放大器的特性，第二n型金氧化 物半導體場效電晶體M2的源極必須接上第二電容性阻抗 Zc2至地。在高頻的情況下，第二電容性阻抗Zc2可視為 =近似短路之低阻抗。還有第一 N型金氧化物半導體場效 ，晶體Ml的源極連接至第三電感性阻抗ZL3到電路之最負 包位’在高頻時為阻抗匹配之用。 、 弟四圖’本發明以串疊架構實現之單端輸入至 丰==出之低雜訊放大器電路財，第—Ν型金氧化物 ▲ _琢效電晶體…中第一基底電壓Vbl 導體場效電晶麟中第二基底電壓二 化物=電路設計上的需求。還有第-N型金氧 電晶與第㈣錢化物半導體場效 -定佈Μ Μ LayQUt)尺寸及偏壓並不 實體佈M H11由改變各金氧化物半導體場效電晶體之 之線偏壓，以調整本發明低雜訊放大器，所需 架構四圖’第五圖為本發明以串疊 實施例，其；，入至差動對輸出之低雜訊放大器之另-體Ml盘M2改=四圖中的N型金氧化物半導體場效電晶 體mi與《===，氧化物半導體場效電晶 取代而弟五圖中P型金氧化物半導體場效 11 1249912 ^曰曰體Mi與M2紅作偏壓，係提供負電位至閘 正 毛位至源極端、與負電位至汲極端。 請參閱第六圖並配合第四圖，第六圖為本發明 j構實現之單端輸人至差動對輸出之低雜訊放大器之另: =例’其中把第四圖中的N型金氧化物半導體場效電晶 體Μ與M2改由第六圖中的NPN型雙載子接面電晶體（bjt) Ml /、M2所取代。而第四圖中N型金氧化物 晶體的閘極端、源極端歧極端則變更為第六圖中的= 型雙載子接面電晶體（BJT)的基極端（Base)、射極（Emitter) 端與集極（Collector)端。 請芩閱第七圖並配合第四圖，第七圖為本發明以串疊 架構實現之單端輸入至差動對輸出之低雜訊放大器之另一 實施例，其中把第四圖中的N型金氧化物半導體場效電晶 體Ml與M2改由第七圖中的PNP型雙載子接面電晶體（BJT) Ml與M2所取代。而第四圖中n型金氧化物半導體場效電 晶體的閘極端、源極端與汲極端則變更為第七圖中的pNp 型雙載子接面電晶體（BJT)的基極端（Base)、射極（Emi tter) 端與集極（Collector)端。並同時置換適切的電壓源電位。 而第七圖中PNP型雙載子接面電晶體（BJT)M1與似的工作 偏壓’係提供負電位至基極端、正電位至射極端、與負電 位至集極端。 本發明以串疊架構實現之單端輸入至差動對輸出之低 雜訊放大器，除了低成本小面積與節省電流消耗的優點 外，本發明與習知技術在相同電流消耗下，可擁有較高的 線性度與增益。綜上所述，本創作實為一不可多得之發明 創作裝置與方法，極具產業上利用性、新穎性及進步性， 12 1249912 ，全符合發明專利申請要件，爰依專利法提出申請，敬請 詳查並賜准本案專利，以保障創作者之權益。 惟以上所述，僅為本創作之較佳可行實施例之詳細說 明與圖式，非因此即拘限本創作之專利範圍，故舉凡運用 ^創作說明書及圖式内容所為之等效變化實施例，均同理 皆包含於本創作之範圍内容，任何熟悉該項技藝者在本發 月之領域内，可輕易思及之變化或修飾皆可涵蓋在以 案之專利範圍。 不 圖式簡單說明】 第一圖為習知射頻系統前端接收器之功能方塊 圖； 、思 第二圖為習知利用被動式轉換器之單端輸入至差動 輸出之低雜放大器電路示意圖； 第三圖為習知利用單端接地之單端輸入至差動對 之低雜訊放大器電路示意圖； 1 第四圖為本發明以串疊架構實現之單端輸入至 輸出之低雜訊放大器電路示意圖； 宁 第五圖為本發㈣串疊架構實現之單端輸人至 —輸出之低雜訊放大器之另—實施例； 于 第六圖^本發明以串疊架構實現之單端輸入至 雨出之低雜机放大盗之另一實施例；及 第七圖i本發明以串疊架構實現之單端輸入至差動盤 輸出之低雜訊放大器之另一實施例。 鮮 13 1249912 【主要元件符號說明】 第一圖： 天線 11 第一濾波器 131 低雜訊放大器 14 振盪器 16 第二圖： 轉換器 T1 第二電晶體 M2 第二匹配阻抗 ZL2 第三圖·· 第一輸入阻抗 ZlNl 第二電晶體 M2 第二匹配阻抗 Zli 第二輸入阻抗 ZlN2 第四圖·· 訊號輸入端 RFin 第一 NMOS電晶體 Ml 偏壓電路 41 第一偏壓端 411 第二NMOS電晶體 M2 第二電感性阻抗 ZL2 第二電容性阻抗 Zc2 第一基底電壓 Vbl 收發雙工器 12 弟二滤《波斋 132 混頻器 15 發送器 17 第一電晶體 Ml 第一匹配阻抗 Zli 直流電流源 Is 第一電晶體 Ml 第一匹配阻抗 Zli 直流電流源 Is 阻隔電容 Cin 訊號輸出端 RF〇ut 第一電容性阻抗 Zci 第二偏壓端 412 第一電感性阻抗 Zli 第一電壓源 Vi 第三電感性阻抗 Zl3 第一基底電壓 Vb2 14 1249912 第二電壓源 V2 本發明之低雜訊放大器40 15

Claims (1)

1249912 申請專利範圍： :種以串疊架構實現之單端輸人至差動對輸出之低雜訊放 ’其中需對該低雜訊放大器内之各電晶體提供工作偏 餐，該低雜訊放大器係包括： 一金氧化物半導體場效電晶體（M0SFET)與一第二金 氧化物半導體場效電晶體，係用於將訊號放大，訊號 =該各金氧化物半導體場效電晶體中的閘極（GaJ) 端、汲極（Drain)端及源極（Source)端進行輸入/輸出； 一第一電容性阻抗，其一端電性連接該第一金氧化物半 導體場效電晶體之汲極端，其另一端電性連接該第二 金氧化物半導體場效電晶體閘極端，於高頻時該第一 電容性阻抗將形成一低阻抗； 一第一電感性阻抗，其一端電性連接於該第一金氧化物 半導體場效電晶體之汲極端，其另一端電性連接該第 二金氧化物半導體場效電晶體源極端，於高頻時^第 一電感性阻抗將形成一高阻抗；、X 一第二電感性阻抗，其一端電性連接該第二金氧化物 導體場效電晶體之汲極端，其另一端電性連接一第一 電壓源，於高頻時該第二電感性阻抗將形成一高阻#抗二 -第二電容性阻抗，其-端電性連接該第二金^化物几半 導體場效電晶體之源極端，其另一端電性接地 (^Ground) ’於高頻時該第二電容性阻抗將形成—低阻 抗；及 - 一第二電感性阻抗，其一端電性連接該第一金氧化 導體場效電晶體之源極端，其另一端電性連接一第： 16 1249912 電壓源，於高頻時為匹配阻抗之用； 藉此，在該第一金氧化物半導體場效電晶體之閘極端輸 入一高頻訊號，則該第二金氧化物半導體場效電晶體 與該第一金氧化物半導體場效電晶體之汲極端輸出一 差動對放大訊號。 •如申凊專利範圍第1項所述之以串疊架構實現之單端輸入 差動對輸出之低雜机放大器，其中該第一金氧化物半導 效電晶體與該第二金氧化物半導體場效電晶體，係 $ :、、、N型金氧化物半導體場效電晶體mqsfet)。 ·=申睛專利範圍第1項所述之以串疊架構實現之單端輸入 娜^動對輸出之低雜訊放大器，其中該第一金氧化物半導 ^ ，體與該第二金氧化物半導體場效電晶體，係 4 =金氧化物半導體場效電晶體（P-type MOSFET)。 至申^專利範圍第1項所述之以串疊架構實現之單端輸入 性對輪出之低雜訊放大器，更增加一偏壓電路分別電 化物ΐ该第一金氧化物半導體場效電晶體與該第二金氧 _ 牛導體場效電晶體之閘極端。 )·如申言眚鬼々斤 至差鸯r鈐乾圍第2項所述之以串疊架構實現之單端輸入 電性出之低雜訊放大器中，更增加一直流阻絕電容 其目的在ϊ ί —金氧化物半導體場效電晶體之閘極端， 電晶體μΓ，巧频^1號進入第一 Ν型金氧化物半導體場效 之偏i不/但第—Ν型金氧化物半導體場效電晶體M1 如申二Γ外部電路的阻抗而有所改變。 ‘議第二金氧化物半導體場效電晶體之基 至差動對輪出/朱項所述之以串疊架構實現之單端輸入 體場效带"I 2低雜訊放大器，其中該第一金氧化物半導 17 1249912 底(bulk)電壓，係作為一電壓源以提供電路設計上之需 求。 7·如申請專利範圍第1項所述之以串疊架構實現之單端輸入 至差動對輪出之低雜訊放大器，係改變該第一金氧化物半 導體場效電晶體與該第二金氧化物半導體場效電晶體之 貫體佈局（Physical Layout)尺寸，以調整該低雜訊放大器 所需之線性度與增益。 8·如申請專利範圍第1項所述之以串疊架構實現之單端輸入 至差動對輪出之低雜訊放大器，係改變該第一金氧化物半 導體場效電晶體與該第二金氧化物半導體場效電晶體之 偏壓大小，以調整該低雜訊放大器所需之線性度與增益。 9·種以串®架構實現之單端輸入至差動對輸出之低雜訊放 大器’其中需對該低雜訊放大器内之各電晶體提供工作偏 壓’ &亥低雜訊放大器係包括： 一第一雙載子接面電晶體（BTJ)與一第二雙載子電晶 月豆，係用於將訊號放大，訊號由該各雙載子電晶體中 的基極（Base)端、集極（Collect〇r)端及射極（Emitter) 端進行輸入/輸出； 一第一電容性阻抗，其一端電性連接該第一雙载子接面 電晶體之集極端，其另一端電性連接該第二雙載子接 面電晶體基極端，於高頻時該第一電容性阻抗將形成 一低阻抗； 一第一龟感性阻抗，其一端電性連接於該第一雙載子接 面電晶體之集極端，其另一端電性連接該第二雙载子 接面電晶體射極端，於高頻時該第一電感性阻抗將形 成一高阻抗； 18 1249912 弟-電感性阻抗，其-端電性連接該第二雙載子接面 電晶體之集極端，其另1電性連接一第一電壓源， 於高頻時該第二電感性阻抗將形成一高阻抗； 電容性略，其―端電性連接該第二雙載子接面 包曰曰體之射極~，其另—端電性接地（G_d)，於高 頻時該第二電容性阻抗將形成一低阻抗；及 三電麟阻抗，其―端電性連接該第-雙載子接面 电，體之射巧端’其另一端電性連接一第二電壓源， —於局頻時該第三電感性阻抗將可用於阻抗匹配； 错此’在該第-雙載子接面電晶體之基極端輸入一高頻 崎’則該第二雙載子接面電晶體與該第一雙載子接 面电晶體之集極端輪出一差動對放大訊號。 0入如申清專利辄圍第9項所述之以串疊架構實現之單端輸 動對輸出之低雜訊放大器，其中該第一雙載子接面 =曰曰肢與該㈤二雙載子接面電晶體，係為酬型 接面電晶體。 女申明專利範圍第9項所述 入至差動對輪h㈣w p ㈣輸 泰日雕d山低雜磁大為，其中該第一雙載子接面 二雙載子接面電晶體，係為PNP型雙載子 钱面電晶麻 入至差圍第9項所述之以串疊架構實現之單端輸 電柯淹j輪出之低雜訊放大器，更增加一偏壓電路分別 電曰雙載子接面電晶體與該第二雙載子接面 1兄日日板“‘基極蠕。 申明專利第9項所述之以串疊架構實現之單端輸 19 1249912 入^至差動對輪Φ + y 交+ ω 之低雜訊放大器中，更增加一直流阻絕電 奋电性連接兮$ ^ ^ ^ —又載子接面電晶體之基極端，其目的 否'選向頻訊號& μ 第_錐 〜進入第一雙載子接面電晶體之基極端，但 •子接面乾晶體基極端之偏壓不受外部電路的阻 才几而有所改變。 • °、清專利範圍第9項所述之以串疊架構實現之單端輸 2差動對輪出之低雜訊放大器，其中該第一雙載子接面 包晶體與該第二雙載子接面電晶體之基底(bulk)電壓，係 作為一電壓源以提供電路設計上之需求。 15·如申請專利範圍第9項所述之以串疊架構實現之單端輸 入至差動對輸出之低雜訊放大器，係改變該第一雙載子接 面電晶體與該第二雙載子接面電晶體之實體佈局 (Physical Layout)尺寸，以調整該低雜訊放大器所需之線 性度(Linearity)與增益(Gain)。 16·如申請專利範圍第9項所述之以串疊架構實現之單端輸 入至差動對輸岛之低雜訊放大器，係改變該第一雙載子接 面電晶體與該第二雙載子接面電晶體之偏壓大小，以調 正及低雜afl放大器所需之線性度（Linearity)與增益 (Gain)。 20