TW560002B - Semiconductor device and process for the same - Google Patents
Semiconductor device and process for the same Download PDFInfo
- Publication number
- TW560002B TW560002B TW091111277A TW91111277A TW560002B TW 560002 B TW560002 B TW 560002B TW 091111277 A TW091111277 A TW 091111277A TW 91111277 A TW91111277 A TW 91111277A TW 560002 B TW560002 B TW 560002B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- fuse
- insulating film
- metal wiring
- passivation film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 19
- 238000002161 passivation Methods 0.000 claims abstract description 112
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 239000002184 metal Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 206010029412 Nightmare Diseases 0.000 claims 1
- 238000003723 Smelting Methods 0.000 claims 1
- 229910000939 field's metal Inorganic materials 0.000 claims 1
- 238000005272 metallurgy Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 15
- 230000035882 stress Effects 0.000 description 12
- 238000000746 purification Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000004744 fabric Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IYNWNKYVHCVUCJ-UHFFFAOYSA-N bismuth Chemical compound [Bi].[Bi] IYNWNKYVHCVUCJ-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- -1 bismuth bismuth amine Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 210000000936 intestine Anatomy 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910000595 mu-metal Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
560002
【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法，尤其是關於將 鈍化膜多層化，將鈍化膜的至少一部分延伸於熔絲上 導體裝置及其製造方法。 千 【習知之技術】 ，· 作f習知半導體裝置的一例，已知有⑽―（動態隨機存 取。己 f思肢（Dynamic Random Access Memory))。以下參照 圖7至圖9說明該DRAM之金屬佈線及熔絲構造的製造方法。 如圖7所不，半導體基板上藉由層間絕緣膜沉積有金屬 膜，將該金屬膜圖案處理。藉此，於記憶單元陣列部形 第1金屬佈線1，於熔絲部形成熔絲丨丨。 夕 其後’沉積絕緣膜以覆蓋第1金屬佈線1與熔絲丨丨。此 時，係將絕緣膜呈埋入第1金屬佈線丨間或第丨金屬佈線1盥 熔絲11間狀予以沉積。 、人 上述絕緣膜的沉積後，利用CMP(化學機械研磨 (Chemical Mechanical P〇iishing)將該絕緣膜平坦化， 再度沉積絕緣膜。此時為減低第1金屬佈線1所引起的段 差，可預先增加絕緣膜的厚度。 & 經過上述平坦化處理，形成圖7所示絕緣膜2。為此絕緣 膜2的厚度增加。該絕緣膜2於熔絲燒斷時破裂。 、 使用光罩選擇性蝕刻絕緣膜2，於第1金屬佈線1上带 接觸孔，將導電層埋設於該接觸孔内。 > 成 接著’於絕緣膜2上沉積金屬膜，使用光罩進行乾弋喰 刻，對該金屬膜進行圖案處理。藉此，於記憶單"虫 丁凡丨竿列部
A:\91111277.ptd 第5頁
560002
A:\91111277.ptd 第6頁 560002 五、發明說明（3) 及形成於第1鈍化膜上，與第1鈍化膜不同材質組成，且於 、熔絲上具有第2開口的第2鈍化膜。 此外’對形成於第1與第2金屬佈線間的第2絕緣膜施以 如上述的平坦化處理，第2絕緣膜的膜厚大且膜厚的誤差 也變大。在此，如上述藉由於第2絕緣膜設置第1開口，可 除去炫絲上的第2絕緣膜。另一方面，對第1鈍化膜未施以 如上述的平坦化處理，第1鈍化膜僅可形成絕緣膜的沉 積。由於該第1鈍化膜延伸於熔絲上，位於熔絲上的絕緣 膜的厚度可較習知例小且均勻。此外，由於沉積不同材質 的鈍化膜，可將熱應力小的膜配置於下層。藉此，可緩和 對於金屬佈線或溶絲的鈍化膜引起的應力。 上述半導體裝置也可為備有形成有記憶單元的記憶單元 陣列部；及形成有熔絲的熔絲部者。該情況，第〗與第2金 屬佈線係形成於記憶單元陣列部内。本發明係為對上述半 導體記憶裝置有用者。 上，第1鈍化膜包括，15〇nm以上300nm以下膜厚的氧化 膜，第2鈍化膜包括，50 0nm以上8〇〇nm以下膜厚的氮化 作為下層第1鈍化膜藉由使用上述膜厚的氧化膜，可有 效緩和因熱而施加於金屬佈線等的應力，可抑制金屬佈 等缺損及位置偏差。又’氧化膜的膜厚若為lOOnm以上可 有效緩和應力。此外，作為上層第2鈍化膜藉由使用上述 膜居的氮化膜’可確保充分的耐濕性。 上述半導體裝置，最好備有用以覆蓋熔絲與第丨金屬佈
DOUUUZ 五、發明說明（4) 線的保護膜。該情況，形 護膜。 純化膜以便用以覆蓋該保 藉由如此般形成保護膜， 置開口之際’可使保護膜拣於熔絲上的第2絕緣膜設 上述第2絕緣膜包括氧化膜揮止 =作严。 3 0 0nm以下膜厚的氮化膜。、 保護膜包括150nm以上 由氧化膜構成第2絕緣膜 ^ 化膜作為保護膜予以使 U ，精由將上述膜厚的氮 能。 使用，可使保護膜有效發揮止蝕的功 第1鈍化膜係延伸於第1 該情況，凹部的侧冑Λ!内，於其熔絲上具有凹部。 ^ °卩的侧壁上形成側壁絕緣膜。 如此’猎由於炫兮上夕楚彳 絕緣膜，可抑制i = f鈍化膜的凹部側壁形成侧壁 生過多破裂。 埏％熔絲上或熔絲周圍的絕緣膜產 嗯ίΚΐίί體裝置’於其他形態，，具備，藉由第1 線ρ”;二ΐ半導體基板上的第1金屬佈線；與第1金屬佈 二二二二Γ形成於第1絕緣膜上的金屬搭接點層；覆蓋第1 :的第9八' 金屬搭接點層的第2絕緣膜；形成於第2絕緣膜 暖 金屬佈線；與第2金屬佈線隔開間隔形成於第2絕 ]上的溶絲；覆蓋第2金屬佈線與熔絲的第1鈍化膜；及 心、於第1純化膜上，與第1鈍化膜不同材質組成，且於 絲上具f開口的第2鈍化膜。 本形態的情况，由於也將第1鈍化膜延伸於熔絲上，於 第2純化膜設置上述開口，因而，可小且均勻地設置位於
第8頁 560002 五、發明說明（5) '----- 熔絲上的絕緣膜的厚度。此外，由於沉積不同材質的鈍化 膜，因而可緩和對於金屬佈線等的鈍化膜引起的應力。 又，由於將與，2金屬佈線層相同層的導電層作為熔絲加 以使用，可增高熔絲的位置，且於第2絕緣膜可無須形成 開口。 一、 上述半導體裝置也可為備有形成有記憶單元的記憶單元 陣列部；及形成有熔絲的熔絲部者。該情況，第丨與第2金 屬佈線係形成於記憶單元陣列部内，金屬搭接點声' 於熔絲部内。本形態之情況也係為對上述半導體^己憶裝置 有用者。 上述第1純化膜包括’150 nm以上3〇〇 ηπι以下膜厚的氧化 膜，第2純化膜，包括50〇nm以上80〇1111]以下膜厚的氮化 膜。作為第1與第2鈍化膜藉由使用上述氧化膜與氮化膜， 與上述第1形態的情況相同，可有效緩和因熱而施加於金 屬佈線等的應力’而且可確保充分的耐濕性。 此外’最好於第1純化膜中覆蓋熔絲側壁的部分上，形 成側壁絕緣膜。藉此，可抑制熔絲燒斷時熔絲上或熔絲 圍的絕緣膜產生過多破裂。 ° 本發明之半導體裝置，於又一其他形態中，具備，藉由 第1絕緣膜形成於半導體基板上的第1金屬佈線；與第1金 屬佈線隔開間隔形成於第1絕緣膜上的金屬搭接點層· ^ 蓋第1金屬佈線與搭接點層的第2絕緣膜；形^成於第胃2絕$ 膜上的第2金屬佈線，與第2金屬佈線隔開間隔形成於第2 絕緣膜上的炫絲；覆蓋第2金屬佈線與熔絲的第1鈍化膜；
A:\91111277.ptd 第9頁 560002 五、發明說明（6) --*一~—--— 及用以覆芸常0 |弟2金屬佈線與熔絲，形成於第1鈍化膜上且與 第純化膜不同材質組成的第2鈍化膜。 、、 、也可將弟1與第2純化膜均延伸於炫絲上。該情 2 a由於第1與第2鈍化膜也均可由絕緣膜的沉積來形成， 人“平垣化處理的第2絕緣膜比較，可減小第1與第2鈍 二2膜厚且使膜厚均勻化。此外，由於沉積不同材質的 鈍化膜，可緩和對於金屬佈線等的鈍化膜引起的應力。 本發明之半導體裝置之製造方法，係於一形態中，具備 如y f步驟。藉由第1絕緣膜於半導體基板上形成金屬 f °。藉由，案加工處理該金屬膜，形成第1金屬佈線與熔 、、冬 t成第2絕緣膜用以覆蓋第1金屬佈線與溶絲。藉由餘 刻位於熔絲上的第2絕緣膜來形成第丨開口。於第2絕緣膜 上形^第2金屬佈線。形成第丨鈍化膜用以覆蓋第2金屬佈 線與炫/糸。於第1鈍化膜上形成與第1鈍化膜不同材質的第 2鈍化膜。藉由蝕刻位於熔絲上的第2鈍化膜來形成深達第 1鈍化臈的第2開口。 藉由如此般於第2絕緣膜上形成第1開口，於炫絲上延伸 第1鈍化膜，可於熔絲上形成具有小且均勻之膜厚的絕緣 膜。此外，由於層積不同材質的鈍化膜，因而可緩和對於 金屬佈線等的鈍化膜引起的應力。 ^ 形成上述第2絕緣膜的步驟最好包括，形成用以覆 盍第1金屬佈線與熔絲的與第2絕緣膜不同材質的保護膜的 步驟，及形成第2絕緣膜於保護膜上的步驟。此外，形成 第1開口的步驟包括，在保護膜上阻止第2絕緣膜的蝕刻的
560002
560002 五、發明說明（8) 圖1與圖2為顯+ 4· ^ ”不本赉明之實施形態1之半導體裝置的特 徵性製造步驟的立丨丨而固门n A — ^ 狀穿从立丨A 〇j面圖。圖3為顯示本實施形態1的半導體 裝置的剖面圖。 u 圖/二二.表半導體基板1 2上藉由層間絕緣膜1 3沉積 U 1 Cu等的金屬膜（A1合金膜），進行使用光罩 進行RI£反應性離子鉍釗rD τ Τ ^ * #斗、μ方丨斜分于餘刻（Reactlve I〇n Etching)法等的 二二 ^ : μ金屬膜進行圖案加工處理。藉此，於記憶 早兀陣列部形成第丨金屬佈線（第丨鋁佈線）丨，於熔絲部上 形成由上述A 1合金等組成的熔絲丨丨。 炫絲1 1係，用於記憶單元陣列部内的缺陷救濟而設，於 檢測出缺陷單元時，利用切斷熔絲丨丨將對應於缺陷單元的 位址分配為冗長單元。 又，於記憶單元陣列部的半導體基板丨2上，形成多個記 憶單元（未圖示），而該記憶單元係由層間絕緣膜丨3所覆 盍。鄰接圯憶單7L陣列部設置形成有進行記憶單元之動作 控制的周邊電路的周邊電路部，上述熔絲係設於周邊電路 部。 接著，藉由CVD(Chemical Vapor Deposition :化學氣 相沉積）法等來沉積保護膜1 〇，以便用以覆蓋第1金屬佈線 1與炫絲11。作為保護膜ίο最好使用膜厚為15〇nm〜3〇〇nm 厚度的氮化膜。 隨後，沉積用以覆蓋保護膜1 0的氧化膜（s i 〇2)等的絕緣 膜。此時，沉積絕緣膜用以埋設於第丨金屬佈線丨間或第i 金屬佈線1與熔絲11間，該沉積後利用CMp (化學機械研磨）
II
wi A:\91111277.ptd 第12頁 560002 五、發明說明（9) 將絕緣膜平坦化，再次沉積氧化膜 此，可形成厚絕緣膜2。 、 1 2 )寻的絕緣膜。藉 利用光罩選擇性蝕刻絕緣膜2， 接觸^將導電層埋入該接觸孔内於弟1金屬佈線1上形成 接著’沉積與上述相同的金屬膜， R I E法等的乾式飩刿，甜兮八屆/ 通過使用光罩進行 此於5己丨思早元陣列部形成第2金屬佑蜱q + 稭 11上無金屬膜殘餘。 屬佈線3。此日寺，使熔絲 接著，將光阻6塗敷於絕緣膜2上， RB β ^ 0 9 於位於絲部上的朵 二。將該光阻6作為光罩對絕緣膜2施以乾式： j' ,此’如^所示’使炫絲u上的保護膜 二二日？用對氮化膜的選擇性高的條件進行絕緣膜2 的钱刻，由保護膜丨〇來阻止該蝕刻。 接著，除去光阻6，如圖2所示，利用CVD法等來沉積第工 鈍化膜7以便用以覆蓋第2金屬佈線3與熔絲部上的保護膜 。作為第1鈍化膜7最好使用膜厚s15〇nm〜3〇〇nm厚度的 氧化膜。 第1鈍化膜7係如上述般由沉積膜而形成，並未施以平坦 化處理。藉此，第1鈍化膜7的厚度的誤差較前述絕緣膜2 的厚度誤差要小。 此外，由於第1鈍化膜7係延伸於開口 2 a内，於熔絲11表 面部位上形成凹部。該凹部的開口口徑係較熔絲丨丨的寬度 要大。 接著，於第1鈍化膜7上利用CVD法等沉積第2鈍化膜14。
560002 五、發明說明（ίο) 作為第2鈍化膜14最好使用膜厚為500n m〜800nm厚度的而才 濕性優良的氮化膜（S i N等）。 接著，如圖3所示，於第2鈍化膜1 4上塗敷用以保護半導 體裝置的感光性聚醯亞胺膜5，對該聚醯亞胺膜5進行圖案 加工，於熔絲部上形成開口 5a，藉由R丨E法等的乾式#刻 來蝕刻熔絲1 1上的第2鈍化膜1 4。 藉此，形成深達第1鈍化膜7的開口 1 4a。此時，使位於 炼絲1 1上的第1鈍化膜7的表面曝露，同時，於位於開口 1 4a内的第1鈍化膜7的表面凹部側壁上形成側壁絕緣膜 8。該側壁絕緣膜8係形成為包圍住炫絲丨1狀。 *藉由如上述般於熔絲11上形成開口 1 4 a，使僅由第i鈍化 膜7來復盍住炼絲1 1。因此，第1鈍化膜7於炼絲燒斷時便 會破裂。 如上述藉由利用熱應力不同的複數膜（例如氧化膜盥 :膜)的“堆疊構造來構成鈍化膜，可使熱應力小的膜二 :::膜的功能。藉&，可緩和施加熱之情況所產生的 匕膜引起的應力，可阻止第i金屬佈則或溶絲u的缺損 此外，藉由將鈍化膜多層化，可於熔絲丨丨上僅 鈍化膜，可減低位於熔絲丨丨上的絕緣膜的厚度。 曰 為於形成覆蓋熔絲11的保護膜10，可：保護膜用作 為抗蝕層，可於熔絲i j 隻膜用作
560002
對位於熔絲11上的絕緣膜的薄膜化產生貢獻。 此外’該保護膜1 0與第1鈍化膜7可僅由絕緣膜的声 , 成，其較經由平坦化處理所形成的絕緣膜2具' 9積形 的均勻性。因此’可提升位於熔絲】i上的絕緣膜的膜優良 均勻性，進行穩定的炼絲燒斷。 、予的 « W藉由在位於炫絲11上的凹部側壁上形成側壁絕缘心 8:於7燒斷時可保護位於炼絲㈣圍的第表： ς、·.象膜2。精此’可提升炼絲燒斷後的半導體裝置的信賴 (實施形態2) 接著=對本發明之實施形態2加以說明。 上述實施形態1中，係將鈍化膜2層 …構成為3層以上的多層膜的構仁：’也可為將 實施形態1相同的效果。 取稭此，可期待與 馇又4貫施形態2的情況，以由氧化膜來槿志铋仆胺沾 第一層，為較佳。 腸；構成鈍化膜的 (實施形態3) 示施Ϊ::3圖上明本發明之實施形態3。圖4為顯 如圖4戶】;頁不2施形態的半導體裝置的剖面圖。 施形態1相同地二锫=體基板1 2上藉由層間絕緣膜1 3與實 對該金屬膜進V?安屬膜，利用與實施形態1相同的手法 形成第1金屬佈唆!木加工處理。错此，於記憶單元陣列部 屬佈線1 ’於溶絲部上形成搭接點la。 560002 五、發明說明（12) 是U用與實施形態1相同的手法沉積絕緣膜2。於 ^不僅於記憶單元陣列部還於熔 + 膜間的接觸部。具體而t，在位於記伊單J 屬 緣膜2形成接觸孔，同時，在位計H早广陣列°卩内的絕 接=孔，將導電膜埋入此等接觸孔内。 风 腺隨？二上述接觸部沉積與上述實施形態1相同的金屬 膜，猎由對該金屬膜進行圖案加工處理，於 部内形成第2金屬佈線3，於炼絲部内形成炼絲3:。車列 _ 化L者:f用與實施形態1相同的手法，形成第1與第2純 、14，以便用以覆蓋第2金屬佈線3與熔絲仏，如圖5 示’形成用以覆蓋此等的聚酿亞胺膜5。 、將該聚醯亞胺膜5圖案加工為指定形狀而於熔絲部上形 成開口 5a，藉由RIE法等的乾式蝕刻來蝕刻第2鈍化膜14以 形成開口14a。此時，於覆蓋熔絲3a的第】鈍化膜7的侧壁 上形成側壁絕緣膜9。該側壁絕緣膜9係形成為圍住熔絲 狀0 … 本實施形態3的情況也與實施形態1的情況相同，可緩和 鈍化膜引起的應力。此外，由於僅於熔絲仏上延伸下層鈍 化膜7，可減低位於熔絲3&上的絕緣膜的厚度。 又，第1鈍化膜7可僅由沉積形成，其較習知例可提升位 於炼絲3 a上的絕緣膜的膜厚的均勻性，可進行穩定的熔絲 燒斷。 … 又，藉由在覆蓋熔絲3a的第1鈍化膜7的側壁上形成側壁 絕緣膜9，於熔絲燒斷時可保護位於熔絲3a周圍的第i鈍化
C:\2D-GODE\91-O8\91111277.ptd 第16頁 560002 五、發明說明（13) 膜7與絕緣膜2。藉此，可提升熔絲燒斷後的半導體裝置的 信賴性。 (實施形態4) 接著，參照圖6說明本發明之實施形態4。圖6為顯示本 實施形態4的半導體裝置的剖面圖。 如圖6所示，利用與實施形態3相同的手法形成至第2鈍 化膜1 4為止，形成用以覆蓋第2鈍化膜丨4的聚醯亞胺膜5。 然後在位於熔絲部上的聚醯亞胺膜5形成開口 5 a。此時， 對於第2鈍化膜1 4不進行餘刻，就此殘留於嫁絲3 a。
總之本實施形態中，將第i與第2鈍化膜7、丨4均延伸於 熔絲3 a上。 本實施形態4的情況也與實施形態1的情況相同，可緩和 鈍化膜引起的應力。此外，由於可將第1與第2鈍化膜7、 1 4的膜厚減小為較絕緣膜2薄，可較習知例減低位於熔絲 3 a上的絕緣膜的厚度。 又’第1與第2鈍化膜7、1 4可僅由絕緣膜的沉積來形 成’其較習知例可提升位於熔絲3a上的絕緣膜的膜厚的均 勻性，可進行穩定的熔絲燒斷。 根據本發明’可將位於熔絲上的絕緣膜的膜厚減小且均 句化’可進行穩定的熔絲燒斷。此外，藉由利用多層膜來 構成純化膜，可緩和對於金屬佈線或熔絲的鈍化膜引起的 應力’因此可抑制因該應力所造成之金屬佈線的缺損及位 置偏差等。藉此可提升半導體裝置的信賴性。 【元件編號之說明】
560002
五、發明說明（14) 1 第1金屬佈線 la 搭接點 2 絕緣膜 2a 開口 3 第2金屬佈線 3 sl 熔絲 4 鈍化膜 5 感光性聚醯ί 5a 開口 6 光阻 7 第1鈍化膜 8 側壁絕緣膜 9 側壁絕緣膜 10 保護膜 11 熔絲 12 半導體基板 13 層間絕緣膜 14 第2鈍化膜 14a 開口 C:\2D-00DE\91-08\91111277.ptd 第18頁 560002 圖式簡單說明 圖1為顯示本發 的第1步驟的剖面 圖2為顯示本發 的第2步驟的剖面 圖3為顯示本發 圖4為顯示本發 造步驟的剖面圖< 圖5為顯示本發 圖6為顯示本發 圖7為顯示習知 圖。 圖8為顯示習知 圖。 圖9為習知半導 明之實施形態1之半導體裝置的製造步驟 圖。 明之實施形態1之半導體裝置的製造步驟 圖。 明之實施形態1的半導體裝置的剖面圖。 明之實施形態3的半導體裝置的特徵性製 明之實施形態3的半導體裝置的剖面圖。 明之實施形態4的半導體裝置的剖面圖。 半導體裝置的製造步驟的第1步驟的剖面 半導體裝置的製造步驟的第2步驟的剖面 體裝置的剖面圖。
C:\2D-CODE\91-O8\91111277.ptd 第19頁
Claims (1)
- 560002 六、申請專利範圍 1· 一種半導體裝置，其包含有：具備 藉由第1絕緣膜形成於半導體基板上的第1金屬佈線； 與上述第1金屬佈線隔開間隔形成於上述第1絕緣膜上的 熔絲； 覆蓋上述第1金屬佈線且於上述熔絲上具有第1開口的第 2絕緣膜； 形成於上述第2絕緣膜上的第2金屬佈線； 覆蓋上述第2金屬佈線與上述熔絲的第1鈍化膜；及 形成於上述第1鈍化膜上，與上述第1鈍化膜不同材質組 成，且於上述熔絲上具有第2開口的第2鈍化膜。 2 ·如申請專利範圍第1項之半導體裝置，其中，上述半 導體裝置備有形成有記憶單元的記憶單元陣列部；及形成 有上述熔絲的熔絲部； 上述第1與第2金屬佈線係形成於上述記憶單元陣列部 内。 3. 如申請專利範圍第1項之半導體裝置，其中，上述第1 鈍化膜包括，1 50nm以上30 0nm以下膜厚的氧化膜， 上述第2鈍化膜包括，50Onm以上8〇〇nm以下膜厚的氮化 膜。 4. 如申請專利範圍第1項之半導體裝置，其中，上述半 導體裝置，備有用以覆蓋上述熔絲與上述第1金屬佈線的 保護膜，及形成第1鈍化膜以便用以覆蓋上述保護膜。 5. 如申請專利範圍第4項之半導體裝置，其中，上述第2 絕緣膜包括氧化膜，而上述保護膜包括15 〇n m以上3 n m以A:\91111277.ptd 第20頁 560002 六、申請專利範圍 下膜厚的氮化膜。 鈍6化之半導體裝置，其中，上述第1 部， 、疋弟1開口内，於上述熔絲上具有凹 广==側壁上形成側壁絕緣膜。 藉由體裝置，其包含有··具備 與上述第1 '八ί形成於半導體基板上的第1金屬佈線； 金屬搭接點層'佈線^開間隔形成於上述第1絕緣膜上的 ΐ1金屬佈線與上述搭接點層的第2絕緣膜； 八第2絕緣膜上的第2金屬佈線； 熔絲； 屬佈線隔開間隔形成於上述第2絕緣膜上的 ^ : t述第2金屬佈線與上述熔絲的第1鈍化膜；及 & y ^上述第1鈍化膜上，與上述第1鈍化膜不同材質組 述炫！上具有開口的第2鈍化膜。 導-梦罟：t利範圍第7項之半導體裝置，其巾，上述半 右^形成有記憶單元的記憶單元陣列部；及形成 有上述烙絲的熔絲部； 内上述第1與第2金屬佈線係形成於上述記憶單元陣列部 上述金屬搭接點層係形成於上述熔絲部内。 •如申％專利範圍第7項之半導體裝置，其中，上述第1 鈍化膜包括，15〇nm以上3〇〇nm以下膜厚的氧化膜， A:\91JJJ277.ptd 第21頁 •^_ 申請專利範圍 一 m 上述第2純介脂ι Λ广 。 勝包括，5 0 0nm以上8 0 0nm以下膜厚的氮化 第1鈍化二$ ί，範圍第7項之半導體裝置’其中’於上述 膜。 、设盘上述熔絲側壁的部分上，形成侧壁絕緣 =·由第U導體裳置’其包含有：具備 盥ί·、+. #絕緣膜形成於半導體基板上的第1金屬佈線； 巧：上迹第1 *屈 金屬汉拉 兔屬佈線隔開間隔形成於上述第1絕緣膜上的 蜀子口接點層； 復煮 f* *^ρΓ 1 y, 弟1至屬佈線與上述搭接點層的第2絕緣膜； 市成於上μ贫。， 與上述第2 Λ緣膜上的第2金屬佈線； 炼絲· 至屬佈線隔開間隔形成於上述第2絕緣膜上的 ΐ现上述第2金屬佈線與上述熔絲的第1鈍化膜；及 用以霜签、4·、ΑΑ· 鈍化膜 迷第2金屬佈線與上述熔絲，形成於上述第1 12 且與上述第1鈍化膜不同材質組成的第2鈍化膜。 各步驟種半導體裝置之製造方法，其包含有：具備如下 ΐ 7緣膜於半導體基板上形成金屬膜的步驟； 絲^步: 處理域金屬膜’形成第1金屬佈線與炫 :蝕刻位於上述溶絲上的上述第2絕緣膜來形成第1A:\9Ull277.ptd 第22頁 的步=用以後盍上述第1金屬佈線與上述熔絲的第2絕緣膜 560002 六、申請專利範圍 口的步驟； 於上述第2絕緣膜上形成第2金屬佈線的步驟； 形成用以覆蓋上述第2金屬佈線與上述熔絲的第1鈍化膜 的步驟； 於上述第1鈍化膜上形成與上述第1鈍化膜不同材質的第 2鈍化膜的步驟；及 藉由蝕刻位於上述熔絲上的上述第2鈍化膜來形成到達 上述第1鈍化膜的第2開口的步驟。 1 3.如申請專利範圍第1 2項之半導體裝置之製造方法， 其中，形成上述第2絕緣膜的步驟包括：形成用以覆蓋上 述第1金屬佈線與上述熔絲的與上述第2絕緣膜不同材質的 保護膜的步驟；及 形成上述第2絕緣膜於上述保護膜上的步驟， 此外，形成上述第1開口的步驟包括：在上述保護膜上 阻止上述第2絕緣膜的蝕刻的步驟。 14. 一種半導體裝置之製造方法，其包含有：具備如下 各步驟 藉由第1絕緣膜於半導體基板上形成第1金屬膜的步驟； 藉由圖案加工處理上述第1金屬膜，形成第1金屬佈線與 金屬搭接點層的步驟； 形成用以覆蓋上述第1金屬佈線與上述金屬搭接點層的 第2絕緣膜的步驟； 於上述第2絕緣膜上形成第2金屬膜的步驟； 藉由圖案加工處理上述第2金屬膜，形成第2金屬佈線與A:\91111277.ptd 第23頁 560002 六、申請專利範圍 熔絲的步驟； 形成用以覆蓋上述第2金屬佈線與上述熔絲的第1鈍化膜 的步驟； 於上述第1鈍化膜上形成與上述第1鈍化膜不同材質的第 2鈍化膜的步驟；及 藉由蝕刻位於上述熔絲上的上述第2鈍化膜來形成到達 上述第1鈍化膜的第2開口。A:\91111277.ptd 第24頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240264A JP2003060036A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW560002B true TW560002B (en) | 2003-11-01 |
Family
ID=19070905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091111277A TW560002B (en) | 2001-08-08 | 2002-05-28 | Semiconductor device and process for the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6563188B2 (zh) |
| JP (1) | JP2003060036A (zh) |
| KR (1) | KR100491232B1 (zh) |
| TW (1) | TW560002B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683365B1 (en) * | 2002-08-01 | 2004-01-27 | Micron Technology, Inc. | Edge intensive antifuse device structure |
| JP4297677B2 (ja) * | 2002-10-29 | 2009-07-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
| JP2005032916A (ja) * | 2003-07-10 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
| US20050077594A1 (en) * | 2003-10-10 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with polysilicon fuse and method for trimming the same |
| JP2006073891A (ja) * | 2004-09-03 | 2006-03-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US20070032044A1 (en) * | 2005-08-08 | 2007-02-08 | Silicon Genesis Corporation | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back |
| KR100770696B1 (ko) * | 2006-06-20 | 2007-10-29 | 삼성전자주식회사 | 퓨즈 구조물 및 그 형성 방법 |
| US7491585B2 (en) | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
| KR100866687B1 (ko) * | 2006-11-27 | 2008-11-04 | 동부일렉트로닉스 주식회사 | 퓨즈를 갖는 반도체 소자의 제조 방법 |
| KR100934844B1 (ko) * | 2007-10-31 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| JP2010040904A (ja) * | 2008-08-07 | 2010-02-18 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US9059174B2 (en) * | 2008-11-05 | 2015-06-16 | Stmicroelectronics, Inc. | Method to reduce metal fuse thickness without extra mask |
| US8592941B2 (en) | 2010-07-19 | 2013-11-26 | International Business Machines Corporation | Fuse structure having crack stop void, method for forming and programming same, and design structure |
| KR102002826B1 (ko) | 2012-12-04 | 2019-07-23 | 삼성전자 주식회사 | 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법 |
| US8941218B1 (en) | 2013-08-13 | 2015-01-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951038A (ja) | 1995-08-07 | 1997-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5821160A (en) * | 1996-06-06 | 1998-10-13 | Motorola, Inc. | Method for forming a laser alterable fuse area of a memory cell using an etch stop layer |
| JP2000332114A (ja) | 1999-05-17 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100611385B1 (ko) * | 1999-07-02 | 2006-08-11 | 주식회사 하이닉스반도체 | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 |
-
2001
- 2001-08-08 JP JP2001240264A patent/JP2003060036A/ja not_active Withdrawn
-
2002
- 2002-05-09 US US10/140,953 patent/US6563188B2/en not_active Expired - Fee Related
- 2002-05-28 TW TW091111277A patent/TW560002B/zh not_active IP Right Cessation
- 2002-06-07 KR KR10-2002-0031829A patent/KR100491232B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6563188B2 (en) | 2003-05-13 |
| KR20030014343A (ko) | 2003-02-17 |
| KR100491232B1 (ko) | 2005-05-25 |
| JP2003060036A (ja) | 2003-02-28 |
| US20030030124A1 (en) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW560002B (en) | Semiconductor device and process for the same | |
| JP4951228B2 (ja) | 段差被覆性を向上させた半導体ウェハー及びその製造方法 | |
| JP2011216771A (ja) | 半導体装置およびその製造方法 | |
| TWI270174B (en) | Method of reducing process steps in metal line protective structure formation | |
| JP2013172075A (ja) | 薄膜素子 | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| TWI237856B (en) | Semiconductor device and method of manufacturing the same | |
| JP2007294586A (ja) | 半導体装置 | |
| JP3631076B2 (ja) | 半導体装置の構造 | |
| JP2006147923A (ja) | 半導体装置及びその製造方法 | |
| TWI387025B (zh) | 具有熔絲元件之半導體裝置之製造方法 | |
| JP2009088002A (ja) | 半導体装置及びその製造方法 | |
| JP2004247522A (ja) | 半導体装置及びその製造方法 | |
| CN100424868C (zh) | 半导体装置及其制造方法 | |
| US8278754B2 (en) | Metal line in semiconductor device and method for forming the same | |
| JP2008066450A (ja) | 半導体装置 | |
| TW200919638A (en) | Metal line in semiconductor device and fabricating method thereof | |
| KR100835442B1 (ko) | 반도체 소자의 패드 구조 및 그 제조 방법 | |
| JP5130189B2 (ja) | 配線構造 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| KR20240132776A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP4596464B2 (ja) | 半導体装置 | |
| JP2001057366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2010129947A (ja) | 半導体装置及びその製造方法 | |
| JP2009088001A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |