TW550756B - Modified vertical MOSFET and methods of formation thereof - Google Patents

Modified vertical MOSFET and methods of formation thereof Download PDF

Info

Publication number
TW550756B
TW550756B TW091113766A TW91113766A TW550756B TW 550756 B TW550756 B TW 550756B TW 091113766 A TW091113766 A TW 091113766A TW 91113766 A TW91113766 A TW 91113766A TW 550756 B TW550756 B TW 550756B
Authority
TW
Taiwan
Prior art keywords
region
vertical
gate
silicon
nitride
Prior art date
Application number
TW091113766A
Other languages
English (en)
Inventor
Ramachandra Divakaruni
Prakash Dev
Rajeev Malik
Larry Nesbit
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW550756B publication Critical patent/TW550756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

550756 A7 B7 五、發明説明（.1 ) 發明背景 本發明與用以製造在半導體基板上之積體電路裝置之製 程有關，尤其與在垂直閘極DRAM中形成自行對齊間隔物 之製程有關。 DRAM(隨機存取I己憶體）電路常包含已知分另J為字元線 (WL)及位元線（BL)之列及行連接之記憶胞陣列。藉由啟動 所選之字元線及位元線可實現在記憶胞之資料讀寫。典型 的DRAM記憶胞包括與電容器相連之MOSFET(金氧半場效 電晶體）。電晶體包含閘極與稱之為汲極或源極區之擴散區 ，視電晶體之操作而定。 MOSFET類型多樣。平面MOSFE丁係電晶體通道區表面大 致平行於基板主表面之電晶體。垂直MOSFET則係電晶體通 道區表面大致垂直於基板主表面之電晶體。 溝渠電容器亦常供做DRAM胞之用。溝渠電容器係在矽 基板中形成之三維結構。一般藉由在矽基板中各維度之蝕 刻溝渠形成之。溝渠一般均具N +摻雜多晶矽，做為電容器 之一平板（儲存節點）。電容器另一平板之形成常係藉由摻雜 物源之擴散N+摻雜物於溝渠下部周圍之部分基板中為之。 在此兩平板間置有一介電層，藉此形成電容器。 為避免載子經基板遊走於相鄰裝置間，故在相鄰半導體 裝置間形成裝置絕緣區。一般而言，裝置絕緣區均採用延 伸於半導體基板表面下方之厚氧化物區形式。例如舞由非 等向性蝕刻於半導體基板中形成邊界明確之溝渠。以氧化 物填充該溝渠至基板表面，俾具裝置絕緣區。如此形成之 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 550756 A7 B7 五、發明説明（2 ) 溝渠絕緣區稱之為淺溝渠絕緣（STI)，其優點在於具備跨越 整體橫向延伸處之裝置絕緣區並具更平坦化之結構。 在一百奈米技術節點以下之DRAM技術需採用垂直 MOSFET克服平面MOSFET DRAM存取電晶體之尺寸縮減限 帝j。垂直MOSFET可使有效尺寸所需之位元線密度降低。但 垂直MOSFET尚未廣泛使用且有數項特性尚待改善。 例如：因閘極導體對位元線擴散重疊區之增加，造成總-位元線電容可能隨著垂直MOSFET而較習知平坦MOSFET結 構為大。圖1係垂直MOSFET剖面圖，其中垂直閘極導體10 與整體位元線擴散深度20重疊。故MOSFET結構10包含溝渠 上氧化物層1 2、垂直閘極多晶石夕14、閘極導體1 6、閘極氮 4匕物蓋18、位元線擴散20、儲存節點擴散22與擴散板牆24 。在整體位元線擴散深度20間之垂直閘極多晶矽1 4之大重 疊26對具此垂直MOSFET之總位元線電容貢獻大於具習知平 面MOSFET者。為應付此點，先前之嘗試一般均需使位元線 擴散深度最低。但欲使位元線擴散深度最低不易原因在於 整體需求可能需要耗費相高的熱預算（亦即在此製程中需於 相當早期即施行位元線擴散（BL))。 垂直MOSFET之另一缺點在於字元線對位元線擴散短路 ，亦稱之為WL-BL短路。字元線對位元線短路增加之因在 於閘極導體1 6連結至溝渠中之垂直閘極多晶矽1 4。其闡釋 如圖2，其中顯示之先前技藝垂直MOSFET之閘極導體16邊 緣與深溝渠邊緣間不對齊。此不對齊導致WL-BL短路發生 ，如15所示。為避免WL-BL短路發生，在美國專利申請案 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
550756 A7 ---——__B7 五、發明説明（--— 第09/75 7,5 14號及美國專利申請案第〇9/79〇,〇11號（已共通讓 渡予叉讓人）中已提出於深溝渠内形成間隔物。但本發明教 辱在形成STI後形成這些間隔物之結構及方法，並以與先前 技藝之方法相較，得以降低成本之方式為之。 發明概要 用以形成半導體記憶胞陣列結構之方法包括製備具沉積 多晶矽層之垂直MOSFET DRAM胞結構，其中多晶矽層爷 坦化於石夕基板之陣列溝渠中之溝渠上氧化物之上表面；沿 陣列溝渠形成淺溝渠絕緣氧化物區；蝕刻對矽基板上之氮 化物層具選擇性之多晶矽層，俾形成一或多個氮化矽間隔 物於位元線擴散區與垂直閘極多晶矽區間，及淺溝渠絕緣 氧化物區與垂直閘極多晶矽區間；以及沉積閘極堆疊結構 於垂直閘極多晶矽區上及一或多個氮化矽間隔物間，俾形 成閘極堆言、.’σ構與位元線擴散區間之非田比鄰接觸及淺溝渠 絕緣氡化物區。本發明與先前於美國專利申請案第 〇9/757,5 14號及美國專利申請案第〇9/79〇,〇1丨號揭示之發明 相異處在於垂直閘極多晶矽不僅為氮化物間隔物與位元線 擴散絕緣’亦為氮化物間隔物與絕緣氧化物絕緣，因為氮 化物間隔物係在淺溝渠絕緣（STI)之後形成。此額外特徵可 避免垂直閘極多晶矽與絕緣氧化物之方向短路。 ~ 用以形成DRAM之垂直MOSFET結構包括具一或多個氮化 每7間隔物之閉極堆疊結構，配置於陣列溝渠中之垂直閘極 多晶矽區’其中垂直閘極多晶石夕區包括一或多個氮化物間 隔物；位元線擴散區；赴鄰陣列溝渠之淺溝渠絕緣區；及 -6- 本紙#尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 550756 五 A7 B7
其中閘極堆疊結構配置於垂直閘極多晶矽區上，使得問極 堆疊結構之氮化矽間隔物及垂直閘極多晶矽區構成與位元 線擴散區及淺溝渠絕緣區之非毗鄰接觸。 以此方法形成之垂直MOSFET特徵在於可降低垂直閘極 對上擴散重疊電容（降低位元線電容）並可降低位元線擴散對 垂直閘極短路之發生率（降低WL-BL短路發生率）。 藉由下列圖式及細部描述闡釋上述及其它特徵。 圖式簡述 圖1-2闡釋垂直M0SFET結構之先前技藝具體實施例剖面 圖； -圖3-1 〇係在STI形成後於垂直閘極區中形成深溝渠間隔物 之製程步驟咅^面圖； 圖11闡釋先前技藝之垂直MOSFET結構上視圖；以及 圖12闡釋依圖3-10製程步驟製造之垂直m〇SFET結構上視 圖。 較佳具體實施例之細部描述 圖3-1 〇闡釋供垂直傳遞閘極DRAM陣列用之任何類型垂直 MOSFET結構製造方法。為消弭及/或減少在垂直傳遞閘極 DRAM陣列中發生WL-BL短路的可能性，在垂直閘極多晶 區中加入氮化矽間隔物，俾提供閘極導體板牆多晶矽與位 元線擴散間之隔離層。氮化矽間隔物可降低陣列字元線與 位元線擴散接面間之重疊電容，並產生垂直MOSFET與位元 線擴散間之非毗鄰接觸。 現參閱圖3所示矽基板剖面圖，利用一或多個已知方法或 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) " " 550756 A7 B7
五、發明説明（ 其組合使石夕基板歷經深溝渠、嵌入帶、垂直問極與主動區 製程，包括具-或多個垂直閘極區42之石夕基板表面4〇、位 元線擴散區44、選用氧化物環46、陣列上氧化物料層，以 及配置於矽基板表面40上之氮化矽層（未圖示）。配置之多曰 矽可於原處摻雜，或可利用—或多個已知推雜技術（諸= 散製程、離子佈植製程、包括至少前述推雜技術n植 合等)將矽基板及沉積之多晶矽摻雜一或多次。為闡釋之故— ’在P型矽基板内，垂直閘極多晶矽區42形成N型場效電晶 體（N-FET)。注意圖3結構可以此技藝中已知之諸多方法2 成之，包含上述方法但不以之為限。亦注意圖3·ι〇僅顯示 更完整結構之垂直電晶體’其可包含連結至垂直電晶體底 部之深溝渠電容器，或連結至垂直電晶體底部之嵌入位元 線（或其它已知類型導體）。 現參閱圖4，利用在此技藝中已知對溝渠上氧化物48與 5頂氣化物（未圖示）具選擇性之多晶凹進技術形成垂直閘 極區42凹處’並以多晶矽50填充之，其中αΝ +摻雜多晶矽 車父佳。沉積之多晶矽50凹陷低於矽表面4〇約丨〇奈米至約丨〇〇 奈米較佳，低於矽基板約50奈米更佳。可於原處利用氣體 沉積技術（“CVD”）沉積Ν+摻雜多晶矽，諸如低溫 C VD( LPCVD )、包括至少一前述cvc^術之組合等；或者 亦可利用CVD技術沉積本質多晶矽，並於後續摻雜形成垂 直閘極區42内之N +摻雜多晶矽。 現參閱圖5，利用LPCVD或電漿強化CVD(“pECVD，，）技術 以及包括至少一前述技術之組合等對矽基板做進一步處理 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550756 A7 _________Β7 _ 五、發明説明（6 ) ’俾形成厚度較佳約5奈米至約1〇〇奈米之氮化矽層52。氮 化矽層52沉稽於溝渠上氧化物層48 '垂直閘極區42之暴露 側壁及垂直開極多晶矽5〇上。接著利用加罩法自週邊或支 撑區，亦即非陣列區（未圖示）移除氮化矽層52，並於支撐區 上長成氧化石夕之犧牲層（未圖示）。注意在長成犧牲支撐氧化 物刚，藉由已知方法（諸如在氫氟化物基化學物中的濕蝕刻） 移除在支撐區中之陣列上氧化物48。自支撐區中暴露之矽< 基板40熱長成犧牲支撐氧化物。陣列區中的氮化矽52保護 垂直閘極多晶矽50免於氧化。形成支撐佈植（未圖示），長成 犧牲氧化物條狀支撐閘極氧化物，並沉積閘極多晶矽層Μ 。所得陣列區示如圖6。 現參閱圖6-7，利用蝕阻罩及蝕刻製程於陣列令對支撐多 晶石夕54加罩並餘刻之。將蝕阻圖案化使得多晶石…暴露於 陣列區中，但覆蓋於支擇區中。此舉致使可藉由化學下游 蝕刻技術（“CDE”）移除多晶石夕54，其可等向性移除陣列中之 多晶石夕54(對下方氮化物層52具選擇性）。接著利用已知方法 (諸如反應離子姓刻（“RIE’’_ #向性姓刻氮化物層Μ，形 成氣化梦間隔物56’示如圖7。接著自整體矽晶圓表面剝除 蝕阻材料。或者在钱刻氮化石夕層52形成間隔物後，可形成 附加間隔物。只要一形成氮化石夕間隔物56，即可依此技蓺 中已知方法形成閘極導體。閘極導體填充於陣列溝渠^ 間隔物56間空間。 可利用剩除法或剩除法組合剝除光阻材料。當自諸如矽 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱] 550756
表面剥除光阻材料時，可能之光阻剥除法實例包括濕化學 亲J除法（諸如合成樹脂有機剝除劑、溶劑/胺剝除劑、特製濕 剝除劑）、乾剥除等。 見 > 閱圖8 1 〇中另一具體實施例，於矽基板上沉積多晶 矽層58 ,或N4*摻雜多晶矽58較佳，其厚度約1〇〇〇埃至約 2〇〇〇埃較佳，約1200埃更佳，示如，。接著使沉積之多晶
裝 夕層58玉體凹進，俾使沉積之多晶矽層$ 8與陣列上氧化物 層48平坦化（見圖9)。 現參閱圖10 ’利用此技藝中已知方法沉積其餘閘極堆疊 。問極堆疊結構包括閘極64，其包括嫣、氮化鎢、石夕化嫣 、包括至少一前述材料之組合等，以及閘極氮化物蓋6〇。 在利用LPCVD技術、PECVD技術、氮化技術、包括至少一 月，J述技術之組合等形成一或多個氮化矽間隔物62前將閘極 堆疊結構圖案化。尤其沿閘極堆疊結構各側壁形成氮化矽 間隔物62。對陣列上氧化物層48蝕刻直到露出矽基板表面 40，其甲該蝕刻對氮化物（亦即氮化矽間隔物62)具選擇性。 所得之氮化矽間隔物62與氮化矽間隔物56(產生閘極堆疊結 構與位元線擴散區44間隔物離層）相接，致使後續位元線與 陣列垂直閘極多晶石夕5 0非φ比鄰接觸。 參閲先前所述’始於圖7所示矽基板，可利用已知方法 (諸如CVD技術）在垂直閘極多晶矽區42上之氮化矽間隔物％ 間形成上述閘極64，俾保角沉積閘極導體64直到填充氮化 石夕間隔物56間之垂直閘極多晶矽區42為止。接著利用
550756 A7 I--~---- B7 五、發明說明~—- lpCVD技術、pECVD技術、氮化技術、包括至少 術之組合等在閘極64上形成閘極氮化物蓋6 别 夕佃p日上 丨平形成一或 夕u堆臺結構。接著钱刻所得之閉極堆疊結構，並利 用LPCVD技術、叩㈣技術、氮化技術、包括至少一先前 技街之組合等在閘極堆疊結構之兩側壁上形成—或多個氣 化石夕間隔物6 2 ,示如圖1 〇。 尸、要一在石夕基板表面上形成並對齊閘極堆叠結構，即可 對基板做進—步製程，俾形成裝置與局部連接，諸如形成 位元線、中間介電、附加接線層等。 在另一具體實施例中，在形成犧牲支撐氧化物與支撐佈 植後’利用RIE蝕刻氮化矽層52於陣列中形成間隔物％。在 支撐問極氧化期間，將陣列垂直閘極多晶矽5〇氧化（未圖示） ，亚再沉積多晶矽58或閘極導體64前利用已知氫氟化物基 濕蝕刻法移除此氧化物。在另一具體實施例中，在沉積氮 彳匕矽層52前形成氮化石夕間隔物56。 注意圖12所示本發明結構上視圖亦不同於圖丨丨所示先前 技藝。如圖11可見，僅於深溝渠72與主動區74間形成内間 隔物70。但在本發明中，係在淺溝渠絕緣（sn)後形成内間 I 隔物,故女σ圖12所示，沿整體暴露溝渠72表面及s TI氧化 物區76邊緣形成間隔物70。 I 雖已參閱不例性具體實施例描述本發明，熟悉此技藝者 應瞭解在不择離本發明之範疇下，可做各種改變並可以等 效品取代其中構件。此外，為適合特殊狀況或材料，在不 •11- 本纸浪尺度適用t國國家標準(CNS) Α4規格(210X297公Θ ~' 550756 A7 B7 五 、發明説明（9 ) 恃離本發明之基本範疇下，可做諸多改良。因此，非欲以 在實現本發明之最佳模式考量下所揭之特殊具體實施例限 制本發明，本發明將包含在隨附之申請專利範圍之範疇内 之所有具體實施例。 -12- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 550756 2. 申請專利範園 種用以屯成一半導體記憶胞陣列結構之方法，包括： 衣備具沉積多晶矽層之垂直M〇SFE 丁 DRAiy^&結構， 其中多晶石夕層平坦化於石夕基板之陣列溝渠中之溝渠上氧 化物之上表面； 玄陣列溝渠形成-淺溝渠絕緣氧化物區； 蝕刻對5亥矽基板上之氮化物層具選擇性之該多晶矽層 俾I成或多個氮化石夕間隔物於位元線擴散區與垂直 閑極夕日日石夕區間，及該淺溝渠絕緣氧化物區與該垂直閘 極多晶石夕區間；以及 儿積閑極堆璺結構於該垂直閘極多晶矽區上及該 二一或多個氮化矽間隔物間，俾形成該閘極堆疊結構與 /位7C、’泉掮政區間之非田比鄰接觸，及該淺溝渠、絕緣氧化 物區。 :申請專利範圍第！項之方法，其中該㈣更包括反應離 子敍刻該氮化物層，在該垂直閑極多晶石夕區之一或多個 側壁上形成該氮化矽間隔物’及形成該位元線擴散區與 5玄淺溝渠絕緣氧化物區之邊界。 、 ’、 如申請專利範圍第1項之方法，其中該沉積更包括： 〉儿積一多晶矽層於該氮化物層上； 使5亥多晶硬層整體凹進； 二:厂閘極堆疊及一閘極罩氮化物，俾於該垂直閘極 夕4區上之减切間隔物間形成_ 圖案化該閘極堆疊結構； 且1稱’ 在該問極堆疊結構之一或多個側壁上形成-或多個襄 本纸張尺度適用中國國家標準(CNS) Α4規格 η 線 -13
    化矽間隔物，其中 矽 區之該氮切間隔物相H曰1隔物與該垂直問極多 蝕刻該溝渠上，π 散區。 牛 ’俾露出該矽基板及該位元線擴 4 其中該沉積更包括： 極多晶矽區上之該氮化矽 如申請專琍範圍第1項之方法， 沉積一間極堆疊於該垂直閘 間隔物間； 沉積一開極罩氮化物於該 堆疊結構：及 閘極堆疊上，俾形成一閘極 在δ玄閑極堆疊处 構之一或多個側壁上形成一或多個氮 化矽間隔物，苴中兮备&、s ^ α Μ l化矽間隔物與該矽基板之該氮化 5 · 6. 矽間隔物冲目接並垂直對齊。 申明專利範圍第1項之方法，更包括沉積一多晶矽於該 垂直閘極多晶矽區中。 如申請專利範圍帛1項之方法，更包括在該沉積之多晶石夕 曰上形成氮化物層，其厚度約5至約1〇〇奈米。 如申請專利範圍第6項之方法，其中該形成更包栝一沉積 技術其你選自由低壓化學氣相沉積技術、電漿強化化 學氣相沉稽技術，及包括至少一前述沉積技術之組合組 成之群中。 一種用以形成一半導體記憶胞陣列結構之方法，包扣： 製備具沉積多晶矽層之垂直MOSFET DRAM胞結構， 其中多晶石夕層平坦化於矽基板之陣列溝渠中之溝渠上氧 化物之上表面； -14- 本紙張尺度適用中國國家韓準(CNS) A4規格(210X297公釐)
    申請專利範園 沿該陣列溝渠形成一淺溝渠絕緣氧化物區； 層；對料基板上之氮化物層具選擇性之該多晶石夕 直=:亥氮化物層，俾形成-或多個氮切間隔物於垂 ”極多晶輕與該淺溝渠崎氧化物區間； ’儿積-苐二多晶矽層於該氮化物層上； 使。亥第一多晶石夕層整體凹進； ^積―閘極堆疊及—閘極罩氮化物，俾於該垂直閑極 Β夕區上之韻切間隔物間形成該閘極堆疊結構； 圖案化該閘極堆疊結構； 各在该閘極堆疊結構之一或多個側壁上形成一或多個氮 夕間隔物，其中該氮切間隔物與該垂直閘極多晶砂 區之該氮化矽間隔物相接；及 蝕刻違溝渠上氧化物，俾露出該石夕基板及該位元線擴 散區。 、 9. 一，用以形成-半導體記憶胞陣列結構之方法，包括： 苴製，具沉積多晶矽層之垂直m〇SFEt dram胞結構， 其中多晶矽層平坦化於矽基板之陣列溝渠中之溝渠上氧 化物之上表面； /σ該陣列溝渠形成一淺溝渠絕緣氧化物區； 多 等向性移除對該矽基板上之氮化物層具選擇性之該 晶矽層； 間 非等向性蝕刻該氮化物層，俾形成一或多個氤化矽 隔物，其與一該矽基板之垂直閘極多晶矽區毗鄰，並位 -15-
    ^5〇756
    、申請專利範圍 於該垂直閣極多晶矽區與該淺溝渠絕緣氧化物區間； /儿積一開極堆疊 間隔物間； ' ^直閘極多晶石夕區上之該氮化石夕 極罩氮化物於該閘極堆疊上，俾形成一閘極 堆豎結構；及 在泫閘極堆疊結構之一或多個側壁上形成一或多個氮 。夕間隔物’其中該氮化矽間隔物與該垂直閘極多晶矽 區之該氮化石夕間隔物相接，並隔離該閘極堆疊結構與該— 位元線擴散區。 種用以开乂成動恕隨機存取記憶體之垂直結構 ，包括： '。 一包括一或多個氮化矽間隔物之閘極堆疊結構； 配置於陣列溝渠中之垂直閘極多晶石夕區，其中該 垂直閘極多晶矽區包括一或多個氮化矽間隔物； 一位元線擴散區； 一與該陣列溝渠毗鄰之淺溝渠絕緣區；及 其中該閘極堆疊結構配置於該垂直閘極多晶矽區上， 使得該閘極堆疊結構之該氮化矽間隔物及該垂直閘極多 晶矽區構成與該位元線擴散區及該淺溝渠絕緣區之非毗 鄰接觸。 1 1.如申請專利範圍第10項之垂丁結構，更包括在 一该垂直閘極多晶石夕區之側壁上形成之氧化物環。 1 2·如申請專利範圍第1〇項之垂直M〇SFET結構，其中在一 該閘極堆疊結構之側壁上形成該氮化矽間隔物。 -16- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) C8 D8 T、申請專利範圍 1 3 4 由 °甲凊專利範圍第10項之垂直MOSFET結構，其中在一 β問極±隹4結構之側壁上及該位元線擴散區與該垂直閘 極夕日曰石夕區間形成該氮化石夕間隔物。 14·如申請專利範圍第10項之垂直MOSFET結構，其中該非 ®比鄰接觸更包括該閘極堆疊結構之該氮化矽間隔物與該 垂直閑極多晶矽區之該氮化矽間隔物垂直對齊。 15· 種用以形成動態隨機存取記憶體之垂直MOSFET結構 ，包括： 閘極雄豐結構，包括配置於一該閘極堆疊結構側壁 上之一或多個氮化矽間隔物； 一垂直開極多晶矽區，包括配置於一側壁上並相對於 一位元線掮散區與一淺溝渠絕緣區之一或多個氮化矽間 隔物；及 其中該閘極堆疊結構配置於該垂直閘極多晶石夕區上， 使得該閘極堆疊結構之該氮化矽間隔物與該垂直閑極夕 晶矽區相接並垂直對齊，且位於該閘極堆疊結構與該2 疋線擴散區間，俾形成該閘極堆疊結構與該位元線擴散 區間之非©比鄰接觸。 -17- 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ297公董)
TW091113766A 2001-06-29 2002-06-24 Modified vertical MOSFET and methods of formation thereof TW550756B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/896,741 US6541810B2 (en) 2001-06-29 2001-06-29 Modified vertical MOSFET and methods of formation thereof

Publications (1)

Publication Number Publication Date
TW550756B true TW550756B (en) 2003-09-01

Family

ID=25406747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113766A TW550756B (en) 2001-06-29 2002-06-24 Modified vertical MOSFET and methods of formation thereof

Country Status (3)

Country Link
US (1) US6541810B2 (zh)
DE (1) DE10226569A1 (zh)
TW (1) TW550756B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162578A1 (de) * 2001-12-19 2003-08-21 Infineon Technologies Ag Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
KR100442781B1 (ko) * 2001-12-24 2004-08-04 동부전자 주식회사 트렌치 캐패시터를 구비한 반도체소자 및 그 제조방법
US7388258B2 (en) * 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US7030012B2 (en) * 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8530971B2 (en) 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
US8907396B2 (en) 2012-01-04 2014-12-09 Micron Technology, Inc Source/drain zones with a delectric plug over an isolation region between active regions and methods
US11877440B2 (en) 2020-10-15 2024-01-16 Changxin Memory Technologies, Inc. Bit line structure including ohmic contact and forming method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US5198383A (en) * 1991-06-25 1993-03-30 Texas Instruments Incorporated Method of fabricating a composed pillar transistor DRAM Cell
US5827765A (en) 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5981332A (en) 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US6225158B1 (en) * 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6184107B1 (en) * 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6190971B1 (en) * 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6333533B1 (en) * 1999-09-10 2001-12-25 International Business Machines Corporation Trench storage DRAM cell with vertical three-sided transfer device
DE10011889A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
US6399447B1 (en) * 2000-07-19 2002-06-04 International Business Machines Corporation Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor
US6423594B1 (en) * 2001-01-04 2002-07-23 Winbond Electronics Corp. Method of fabricating deep trench capacitor

Also Published As

Publication number Publication date
US20030001200A1 (en) 2003-01-02
DE10226569A1 (de) 2003-01-16
US6541810B2 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
US7368344B2 (en) Methods of reducing floating body effect
US6440793B1 (en) Vertical MOSFET
EP3082156A1 (en) Methods of providing electrical isolation and semiconductor structures including same
KR100474150B1 (ko) 기가비트 디램용의 완전 밀봉된 다마신 게이트
US6309924B1 (en) Method of forming self-limiting polysilicon LOCOS for DRAM cell
JP2000031427A (ja) 半導体集積回路
US6255684B1 (en) DRAM cell configuration and method for its production
US20140042548A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
TWI285943B (en) Trench capacitor DRAM cell using buried oxide as array top oxide
JP2004088100A (ja) 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法
JP2014146816A (ja) 珪化コバルトを含むトランジスタゲートを有する半導体デバイス、及び、メモリデバイスのトランジスタゲートを製造する方法
US7410864B2 (en) Trench and a trench capacitor and method for forming the same
TW550756B (en) Modified vertical MOSFET and methods of formation thereof
US6414347B1 (en) Vertical MOSFET
US6271080B1 (en) Structure and method for planar MOSFET DRAM cell free of wordline gate conductor to storage trench overlay sensitivity
WO2022062495A1 (zh) 电容结构及其形成方法
US6930345B2 (en) Increase in deep trench capacitance by a central ground electrode
US6297091B1 (en) Method for fabricating contact pad for semiconductor device
US6586300B1 (en) Spacer assisted trench top isolation for vertical DRAM's
US20060003536A1 (en) Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
KR100544596B1 (ko) 반도체 장치 제조시 블랙 실리콘 감소 방법 및 반도체 장치
US6849495B2 (en) Selective silicidation scheme for memory devices
US6525363B1 (en) Integrated circuit configuration with at least one capacitor and method for producing the same
US6245633B1 (en) Fabrication method for a double-side double-crown stacked capacitor
US7759190B2 (en) Memory device and fabrication method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees