TW546789B - Dual-chip structure without die pad - Google Patents
Dual-chip structure without die pad Download PDFInfo
- Publication number
- TW546789B TW546789B TW089118278A TW89118278A TW546789B TW 546789 B TW546789 B TW 546789B TW 089118278 A TW089118278 A TW 089118278A TW 89118278 A TW89118278 A TW 89118278A TW 546789 B TW546789 B TW 546789B
- Authority
- TW
- Taiwan
- Prior art keywords
- die
- bus bar
- gold wire
- gold
- grains
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
546789 五、發明說明(1) 【發明領域】 本發明是有關於一種雙晶片結構,且特別是有關於一 種無晶片座之雙晶片結構。 【發明背景】 在對積體電路(Integrated Circuit, 1C)晶粒(die) 進行封裝(packaging)的製程,必須使用到一導線架 (lead frame)來提供一用以固定晶粒的晶片座(die pad)。 此導線架上係包括有多個引腳(lead),用以提供晶粒與外 部電路的電性連接。在傳統作法中,為了提高晶片之實用 價值,一種雙晶片結構的封裝方法已揭露於美國專利案號 5, 527, 740 中。 請參照第1圖,其所繪示乃傳統雙晶片結構之剖面 圖。在封裝件1 0 0中,晶粒1 〇 2與1 0 4係分別透過黏著劑 (adhesive) 10 6與108固定於晶片座109上。金線110與112 係用以使晶粒1 0 2與内引腳(i η n e r 1 e a d ) 11 4和11 6電性連 接,而金線11 8與1 2 0則是用以使晶粒1 〇 4與内引腳1 1 4與 116電性連接。膠體(pi as tic mo ld)122内包括有晶片座 109、晶粒102與104、金線110、112、118與120、以及内 引腳1 14與116。 然而,當將傳統之雙晶片結構應用於小型外引腳封裝 (Thin Small Outline Package, TS0P)中時,因為膠面 124與晶粒表面126的距離L太小,於灌膠成模(molding) 時,在膠面1 24與晶粒表面1 26間的模流變得緩慢,很可能
546789 五、發明說明(2) 產生回流效應而有孔洞(vo i d)產生。 所以,在傳統作法中,為了減少孔洞的產生,必須將 晶粒102與104磨薄至6 mil ( = 0· 15mm)。但是,將晶粒1〇2 與1 0 4磨薄的薄晶處理將會增加製造成本,並且,磨薄後 的晶粒1 02與1 04將更不易處理(handl ing),使得不良率因 此而提高。
另外,因為晶粒102及104、與晶片座109的熱膨脹係 數(Coefficient of Thermal Expansion, CTE)不相同。 在第1圖中,因為晶粒102與104係透過黏著劑106與1〇8固 定於晶片座1 0 9上。所以,在封裝過程中所造成的溫度變 化,容易使得晶粒1 02及1 04與晶片座1 〇9之間因為其熱脹 冷縮的速度不同而會有熱應力(thermal stress)產生。由 於熱應力的影響,將使得晶粒丨〇2與1〇4產生脫層或破裂的 f月形。晶粒1 〇 2與1 〇 4的厚度越薄,其產生脫層與破裂的情 形將更為嚴重。 除此之外,於封裝過程中,因為傳統之雙晶片結構丨 =片座109僅由二支或四支的支撐架(supp〇rt bar)所支
’在灌膠成模之時,容易因為晶片座109的上下 1、ΛΛ的模流不同’而造成晶片座109與晶粒丨〇2及 之„⑴。atlng)現象,所以極可能產生金線 二、外露的情形。因此,金線弧度㈣ 文仔不良率更加提高。
第6頁 546789 五、發明說明(3) 【發明目的及概述】 有鑑於此,本發明的目的就是在提供一種無晶片座之 雙晶片結構。因為不會使用到晶片座,所以可以使得晶粒 表面與膠面的距離增加。因此,本發明不需要將晶粒磨 薄,即可達到大幅降低孔洞產生的機率,。且製造過程 中,將有效改善傳統作法中於製造過程中的之晶片座晃動 或飄移的現象,避免金線外露,與晶粒脫層或破裂的情 形。 根據本發明的目的,提出一種無晶片座(di e pad)之 雙晶片結構,包括:一導線架、一第一晶粒(d i e )、一第 一金線與一第二金線、一第二晶粒,一第三金線與一第四 金線,以及一膠體(plastic mold)。導線架係包括一第一 内引腳及一第二内引腳。第一晶粒之一第一面係固定於第 一内引腳與第二内引腳上。第一金線與一第二金線係用以 使第一晶粒分別與第一内引腳和第二内引腳電性連接。另 外,第二晶粒係固定於第一晶粒之第一面上,且第二晶粒 位於第一内引腳與第二内引腳之間。而第三金線與第四金 線則是分別使第二晶粒用以與第一内引腳與第二内引腳電 性連接。膠體内則包括有第一晶粒、第二晶粒、第一金 線、第二金線、第三金線、第四金線、第一内引腳及第二 内引腳。 根據本發明的另一目的,提出一種無晶片座之雙晶片 結構,包括:一導線架、一第一晶粒、一第一金線、一第 二金線、一第二晶粒、一第三金線、一第四金線與一膠
546789 五、發明說明(4) 體。導線架係包括一第一支撐架(support bar)、一第二 支撐架、一第一内引腳及一第二内引腳,第一支撐架與第 二支撐架係位於第一内引腳與第二内引腳之間。第一晶粒 之一第一面係固定於第一支撐架與第二支撐架上,且第一 晶粒位於第一内引腳與第二内引腳之間。第一金線與一第 二金線係用以使第一晶粒分別與第一内引腳和第二内引腳 電性連接。此外,第二晶粒係固定於第一晶粒之該第一面 上,且第二晶粒係位於第一支撐架與第二支撐架之間。而 第三金線與一第四金線則是用以使第二晶粒分別與第一内 引腳與第二内引腳電性連接。膠體内則是包括有第一晶 粒、第二晶粒、第一金線、第二金線、第三金線、與第四 金線、第一支撐架、第二支撐架、及第一内引腳與第二内 引腳。 根據本發明的再一目的,提出一種無晶片座之雙晶片 結構,包括:一導線架、一第一晶粒、一第一金線、一第 二金線、一第二晶粒、一第三金線、一第四金線以及一膠 體。導線架係包括一第一匯流排(b u s b a r )、一第二匯流 排、一第一内引腳及一第二内引腳,第一匯流排與第二匯 流排係位於第一内引腳與第二内引腳之間。第一晶粒之一 第一面係固定於第一匯流排與第二匯流排上,且第一晶粒 位於該第一内引腳與第二内引腳之間第一金線與一第二金 線係用以使第一晶粒分別與第一内引腳和第二内引腳電性 連接。而第二晶粒則是固定於第一晶粒之第一面上,且第 二晶粒位於第一匯流排與第二匯流排之間。另外,第三金
546789 五、發明說明(5) 線一第四金線係用以使第二晶粒分別與第一内引腳與第二 内引腳電性連接。而膠體内則是包括有第一晶粒、第二晶 粒、第一金線、第二金線、第三金線、與第四金線、第一 匯流排、第二匯流排、及第一内引腳與第二内引腳。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 【圖式之簡單說明】 第1圖繪示乃傳統雙晶片結構之剖面圖。 第2圖繪示依照本發明一第一實施例的一種無晶片座 之雙晶片結構的剖面圖。 第3A〜3B圖繪示乃本發明之第二實施例之使用支撐架 (support bar )的無晶片座的雙晶片結構的剖面圖與上視 圖。 第4圖繪示乃對應至第3A〜3B圖的另一無晶片座的雙晶 片結構的剖面圖。 第5 A〜5B圖繪示乃本發明之第三實施例之使用匯流排 (bus bar)的無晶片座的雙晶片結構的剖面圖與上視圖。 第6圖繪示乃對應至第5A〜5B圖的另一無晶片座的雙晶 片結構的剖面圖。 【圖式標號說明】 1 0 0、2 0 0 :封裝件
546789 五、發明說明(6) 102、104、202、204 > 302、304、502、504 ;晶粒 106 ^108 >206 >208 ^217 ^306 ^308 ^309 >506 ^ 5 0 8、5 0 9 :黏著劑 1 0 9 :晶片座 110 、 112 、 118 、 120 、 210 、 212 、 218 、 220 、 310 、 312、318、32 0、510、512、518、52 0 :金線 114 、116 、214 、216 、314 、316 、514 、516 :内引腳 122、222、322、522 :膠體 124 、 226 :膠面 126、224 ·晶粒表面 5 2 6 :接地金線 5 2 8 :電源金線 【較佳實施例】 在本發明之較佳實施例中,提中一種無晶片座之雙晶 片結構’可以使二個晶粒(die)之一第一晶粒直接固定於 引腳(lead)上,或是固定於支撐架(supp〇rt bar)上,或 者是匯流排(bus bar)上。而第二晶粒係固定於第一晶粒 上。如此一來,因不需使用到晶片座,所以可使得晶粒表 面與膠面的距離增加。將本發明應用於小型外引腳封裝 (Thin Small Outline Package, TS0P)中時,不需將晶粒 磨薄,即可達到高良率的需求。其實施方式如下所述。 實例一:
第10頁 546789 五、發明說明(7) 請參照第2圖,其所繪示依照本發明一第一實施例的 一種無晶片座之雙晶片結構的剖面圖。其中,第2圖所繪 示之二晶粒係為背對背配置。在封裝件2〇〇中,晶粒202係 分別透過黏著劑(adhesive)206與208固定於内引腳(inner lead)21 4與216上。金線2 10與212係用以使晶粒202與内引 腳214和216電性連接。而晶粒204則是透過黏著劑217固定 於晶粒202之背面,使晶粒204之背面與晶粒202之背面相 連接。金線2 18與22 0則是用以使晶粒204與内引腳2 14與 216電性連接。膠體(plastic mold )222内包括有晶粒202 與2 04、金線210、212、218與2 20、以及内引腳21 4與 216 ° 本發明之無晶片座之雙晶片結構的製造方法如下:首 先,晶粒2 0 2以黏著劑2 0 6及2 0 8固定於内引腳2 1 4和21 6 上。接著,對晶粒202和内引腳214與216進行銲線(wire bonding)。然後,將晶粒2〇4以黏著劑217固定於晶粒202 背面上。接著,對晶粒2〇4和内引腳21 4與216進行銲線。 最後’再對晶粒202與204進行封膠(encapsulated)以形成 封裝件2 0 0。其中,上述之黏著劑可為不導電膠、樹脂或 高分子材料膠帶(polyimide tape)。 因為本發明不需使用到晶片座,所以不需將晶粒經過 特殊之薄晶處理,即可提高晶粒表面2 2 4與膠面2 2 6之距離 L’ ,以有效地降低在灌膠成模(m〇丨d i ng)過程中孔洞 (void)產生的機率;且金線弧度(wire ι00ρ)的容忍幅度 亦因晶粒表面224與膠面226之距離L,的增加而提高,因此
546789
不需對金線弧度做特別的控制,金線外露的情形亦 改善。另外’因為晶粒202係直接固定於内引線214盥心、 上,所以,纟灌膠成模的過程中,將不會有如同傳統 中,晶粒202及204或飄移的情形產生。結合以上之優點, ^ f明之無晶片座的雙晶片結構的產品良率將因此二大為
舉例來說,以小型外引腳封裝(Thin Small 〇utUne Package,TSOP)之晶片為例,其厚度約為39 miu。在第】 圖之傳統之雙晶片結構中,為了加大晶粒表面丨2 6與膠面 124的距離,必須將晶粒1〇2與1〇4磨薄至6mUs左右。/而晶 片座109的厚度係為5mils,黏著劑1〇6與ι〇8的厚度為1 m i 1 ’且金線1 1 0之最高點與晶粒表面丨2 6的距離為6 m丨1 s。 ,此’晶粒表面126至膠面124的距離則為i〇 mi ls。而在 第2圖之本發明的無晶片座之雙晶片結構中,因為不需要 將晶粒20 2與204磨薄,所以可使用厚度為8 mi ls之晶粒。 此時’晶粒表面224至膠面22 6的距離則為
8-8-1)/2二11 mils,且金線218之最高點與晶粒表面 224的距離可增至7 mi 。因為不需將晶粒2〇2與2〇4磨 薄’所以使得晶粒2 0 2與2 0 4破裂且難以處理的情形減少。 而且’因為晶粒表面2 2 4至膠面2 2 6的距離L,增加,更使得 產生孔洞(v 〇 i d )與金線外露的機會降低。 就另一方面來說,因為晶粒2 0 2與2 04係僅透過黏著劑 2 1 7相連,而且晶粒2 〇 2與2 0 4的熱膨脹係數相等,故而其 熱騰冷縮的速度一樣快。因此,本發明之雙晶片結構受熱
第12頁 546789 五、發明說明(9) 應力所產生的影響將會比傳統作法小。 地解決傳統作法中晶粒102與1〇4與晶%明將有效 脹係數不同所產生的熱應力的問題。也就曰9之間的熱膨 :敎::202與204不會在溫度升高或降低:過程當J造: 為”,、應力的影響而產生破裂損壞或脫層的情形 而且,在灌模成形的過程當中,因為晶片 地固:於内引腳2“與206上’所以晶片2〇2不會因為^ 的影響,而有晃動或飄移的現象(fl〇ati 此、將"· 易有金線外露之情;兄,將使得本發明之良率大為;、將不 實例二: 睛參照第3A〜3B圖,其所繪示乃本發明之第二實施例 之使用支撐架(support bar)的無晶片座的雙晶片結構的 剖面圖與上視圖。其中,第3A~3B圖所繪示之二晶粒係背 對背配置。依照本發明上述實例一所揭露之精神,晶粒除 了直接固定於内引腳上之外,晶粒更可以固定於導線架 (leadframe)的支撐架上。如第3A〜3B圖所示,晶粒3〇2係 分別透過黏著劑306與308固定於支撐架3〇5與307上。金線 3 1 0與3 1 2係用以使晶粒3 0 2與内引腳3 1 4和3 1 6電性連接。 而晶粒3 0 4則是透過黏著劑3 0 9固定於晶粒3 0 2之背面,使 晶粒304之背面係與晶粒3 02之背面相連接。金線318與320 則是用以使晶粒304與内引腳31 4與316電性連接。膠體322 内包括有晶粒302與304、金線310、312、318與320、支撐 架305與307、以及内引腳314與316。
第13頁 546789
其中,與導線架324相連之支撐架30 5與3 〇7係可為 條形,用以支撐晶粒30 2與304。 、… 另外,雖然第3A〜3B圖係以二晶粒304與3〇6是背對背 配置為例做說明,然而依照第3A〜3B圖之本發明之精神^ 可使用於一晶粒為面對面式之架構中。請參照第4圖,其 所繪示乃對應至第3A〜3B圖的另一無晶片座的雙晶片結& 的剖面圖。與第3A〜3B圖最大的不同點是,晶粒3 〇4之背面 係透過黏著劑3 0 9固定於晶粒3 0 2之正面上。 實例三: 請參照第5A〜5B圖,其所繪示乃本發明之第三實施例 之使用匯流排(bus bar)的無晶片座的雙晶片結構的剖面 圖與上視圖。其中’第5 A〜5 B圖所繪示之二晶粒係背對背 配置’而匯流排則包括有接地匯流排(g r 〇 u n d b u s b a r )與 電源匯流排(power bus bar)。依照本發明上述實例一所 揭露之精神,晶粒除了直接固定於内引腳上之外,晶粒更 可以固定於導線架的匯流排上。如第5A〜5B圖所示,晶粒 5 〇 2係分別透過黏著劑5 〇 6與5 0 8固定於匯流排5 0 5與5 0 7 上。金線510與512係用以使晶粒5 0 2與内引腳51 4和51 6電 性連接。而晶粒5 0 4則是透過黏著劑5 0 9固定於晶粒5 〇 2之 背面,使晶粒504之背面係與晶粒5 〇2之背面相連接。金線 518與520則是用以使晶粒504與内引腳51 4與516電性連 接。膠體522内包括有晶粒502與504、金線510、512、518 與520、匯流排505與507以及内引腳514與516。
546789 五、發明說明(11) 其中,與導線架524相連之匯流排5 0 5與5 07係可為長 條形,匯流排5 0 5可為接地匯流排,而匯流排5 0 7可為電源 匯流排。匯流排505與507係用以支撐晶粒502與504。而 且,與晶粒504相連之接地金線526與電源金線528係分別 與匯流排50 5與50 7相連。 另外,雖然第5A〜5B圖係以二晶粒504與5 0 6是背對背 配置為例做說明,然而依照第5 A〜5 B圖之本發明之精神亦 可使用於二晶粒為面對面式之架構中。請參照第6圖,其 所繪示乃對應至第5 A〜5 B圖的另一無晶片座的雙晶片結構 的剖面圖。與第5A〜5B圖最大的不同點是,晶粒5〇4之背面 係透過黏著劑5 0 9固定於晶粒5 〇 2之正面上。 發明效果 本發明上述實施例所揭 因為不會使用到晶片座,所 距離增加。因此,本發明不 幅降低孔洞產生的機率,且 在製造過程中,將有效改善 晶片座晃動或飄移的現象, 綜上所述,雖然本發明 然其並非用以限定本發明, 本發明之精神和範圍内,當 本發明之保護範圍當視後附 準。 露之無晶片座之雙晶片結構, 以可以使得晶粒表面與膠面的 需要將晶粒磨薄,即可達到大 避免金線外露的情形。甚至, 傳統作法中於製造過程中的之 與晶粒脫層或破裂的情形。 已以一較佳實施例揭露如上, 任何熟習此技藝者,力τ ’ 1 A h π有在不脫離 可作各種之更動與潤飾, 之申請專利範圍所界定者為
546789 圖式簡單說明
第16頁
Claims (1)
- 546789 案號 89118278 六、申請專利範圍 間; 修正撐架與 與該第 該第一 二晶粒 一晶粒 係與該 該第一 粒、該 線、與 第一内 5. 該第一 架與該 6· 該第二7· 該第一8. 第一晶粒,該第〜晶較之 該第二支撐架上,I亥第 二内引腳之間;y 第一金線與一第二金線,用 内引腳和該第二内弓丨卿電性 第二晶粒’係固定於4 y '項弟一 係位於該第一支撐架與該第 與該第二晶粒係為昔姐二 ^ 月對背配 第一晶粒之背面相連接· 第三金線與一第四金線’,用 内引腳與該第二内引腳電性 膠體(plastic mold),該膠 第二晶粒、該第一金線、該 該第四金線、該第一支撐架 引腳與該第二内弓|腳。 如申請專利範圍第4項所述 曰日粒係透過一黏著劑(a d h e s 第二支撐架上。 如申請專利範圍第4項所述 晶粒係一透過黏著劑固定於 如申請專利範圍第4項所述 支撐架與該第二支撐架係為 種無晶片座(die pad)之 背面係 粒係位 固定於 於該第 以使該第 連接, 晶粒之 二支撐 置,該 以使該 連接; 體内包 第二金 、該第 之雙晶 i ve )固 之雙晶 該第一 之雙晶 長條形 雙晶片 遠背面 架之間 第二晶 第二晶 以及 括有該 線 該第一支 一内引腳 粒分別與 上,該第 ,且該第 极之背面 粒分別與 第 曰曰 、 該 第 —一 L 金 支撐 架 \ 及該 結 構 其 中, 於 該 第 —. 支轉 結 構 其 中, 粒 上 〇 結 構 其 中, 構 J 包 括 •TW0241(030206)CRF.ptc 第18頁 546789一導線架,包括一第一匯流排(bus ba〇、一 流排、-第:内引腳及一第二内引腳’該第一匯流排盘該 第二匯流排係位於該第一内引腳與該第二内引腳之門了 μ 一第一晶粒,該第一晶粒之一背面係固定於該&丄 流排與該第二匯流排上”㈣一晶粒係位於該 腳 與該第二内引腳之間; Ή W 該第= 電:::該第,分別與 一第二晶粒, 二晶粒係位於該第 晶粒與為苐二晶粒 與該第一晶粒之背 係固定於該第一晶粒 一匯流排與該第二匯 係為背對背配置,該 面相連接; 之該背面上,該第 流排之間,該第一 第二晶粒之背面係 一第三金線與一第四金線,用以使該第二晶八 邊第一内引腳與該第二内引腳電性連接;以及广別轉 一膠體(Pi as tic mold),該膠體内包括有該第一曰 粒、該第二晶粒、該第一金線、該第二金線、該第二二 線、與該第四金線、該第一匯流排、該第二匯g :金 第一内引腳與該第二内引腳。 、及該 —9·如申請專利範圍第8項所述之雙晶片結構,其 該第一晶粒係透過一黏著劑(adheS i ve)固定於、, 排與該第二匯流排上。 匯流 10·如申請專利範圍第8項所述之雙晶片結構,其 中,該第二晶粒係一透過黏著劑固定於該第一晶粒上。 11,如申請專利範圍第8項所述之雙晶片結構,其546789 案號 89Π8278 年 月 曰 修正 六、申請專利範圍 中,該第一匯流排係為接地匯流排(ground bus bar) 該第二匯流排係為電源匯流排(p 〇 w e r b u s b a r)。 IB TW0241(030206)CRF.ptc 第20頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089118278A TW546789B (en) | 2000-09-06 | 2000-09-06 | Dual-chip structure without die pad |
US09/697,296 US6437447B1 (en) | 2000-09-06 | 2000-10-27 | Dual-sided chip package without a die pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089118278A TW546789B (en) | 2000-09-06 | 2000-09-06 | Dual-chip structure without die pad |
Publications (1)
Publication Number | Publication Date |
---|---|
TW546789B true TW546789B (en) | 2003-08-11 |
Family
ID=21661063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089118278A TW546789B (en) | 2000-09-06 | 2000-09-06 | Dual-chip structure without die pad |
Country Status (2)
Country | Link |
---|---|
US (1) | US6437447B1 (zh) |
TW (1) | TW546789B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347303A (zh) * | 2010-07-30 | 2012-02-08 | 三星半导体(中国)研究开发有限公司 | 多芯片堆叠的封装体及其制造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP1336993B1 (en) * | 2002-02-18 | 2006-12-27 | STMicroelectronics S.r.l. | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process |
US6731011B2 (en) * | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
JP2004063565A (ja) * | 2002-07-25 | 2004-02-26 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7368320B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Method of fabricating a two die semiconductor assembly |
US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
TWI393228B (zh) * | 2004-12-14 | 2013-04-11 | Freescale Semiconductor Inc | 覆晶及焊線封裝半導體 |
US20070252638A1 (en) * | 2006-04-26 | 2007-11-01 | Farrukh Aquil | Method and apparatus for temperature compensating off chip driver (OCD) circuit |
TWI301316B (en) * | 2006-07-05 | 2008-09-21 | Chipmos Technologies Inc | Chip package and manufacturing method threrof |
TWI378547B (en) * | 2007-09-14 | 2012-12-01 | Chipmos Technologies Inc | Multi-chip stacked package structure |
CN102130098B (zh) | 2010-01-20 | 2015-11-25 | 飞思卡尔半导体公司 | 双管芯半导体封装 |
CN103130173B (zh) * | 2011-11-24 | 2015-11-25 | 无锡华润安盛科技有限公司 | 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构 |
US8759956B2 (en) | 2012-07-05 | 2014-06-24 | Infineon Technologies Ag | Chip package and method of manufacturing the same |
US9209120B2 (en) * | 2014-03-11 | 2015-12-08 | Freescale Semiconductor, Inc. | Semiconductor package with lead mounted power bar |
US11081429B2 (en) | 2019-10-14 | 2021-08-03 | Texas Instruments Incorporated | Finger pad leadframe |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0454447A3 (en) * | 1990-04-26 | 1993-12-08 | Hitachi Ltd | Semiconductor device assembly |
JP3007023B2 (ja) * | 1995-05-30 | 2000-02-07 | シャープ株式会社 | 半導体集積回路およびその製造方法 |
US6175149B1 (en) * | 1998-02-13 | 2001-01-16 | Micron Technology, Inc. | Mounting multiple semiconductor dies in a package |
KR100277438B1 (ko) * | 1998-05-28 | 2001-02-01 | 윤종용 | 멀티칩패키지 |
US6077724A (en) * | 1998-09-05 | 2000-06-20 | First International Computer Inc. | Multi-chips semiconductor package and fabrication method |
-
2000
- 2000-09-06 TW TW089118278A patent/TW546789B/zh not_active IP Right Cessation
- 2000-10-27 US US09/697,296 patent/US6437447B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347303A (zh) * | 2010-07-30 | 2012-02-08 | 三星半导体(中国)研究开发有限公司 | 多芯片堆叠的封装体及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6437447B1 (en) | 2002-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW546789B (en) | Dual-chip structure without die pad | |
TWI305410B (en) | Multi-chip package structure | |
TWI255538B (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
TWI322646B (en) | Circuit device and manufacturing method of the same | |
TWI364098B (en) | Semiconductor device | |
TWI249832B (en) | Lead frame and semiconductor package with the lead frame | |
CN109637985B (zh) | 一种芯片扇出的封装结构及其制造方法 | |
US20120252169A1 (en) | Redistributed chip packaging with thermal contact to device backside | |
TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
JP2002305285A (ja) | 半導体装置 | |
TW200414476A (en) | Optical sensor package | |
JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TW201209941A (en) | Method of manufacturing semiconductor device | |
JP2005244165A (ja) | 半導体チップの製造方法 | |
TWI228809B (en) | Flip chip package structure and substrate structure thereof | |
US20210242112A1 (en) | Semiconductor device with frame having arms and related methods | |
TWI226122B (en) | Multi-chip package with electrical interconnection | |
JPH10214921A (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
TW201019457A (en) | Multi-chips package and manufacturing method thereof | |
US10490523B2 (en) | Semiconductor device with a wire bonding and a sintered region, and manufacturing process thereof | |
TW200805603A (en) | Chip package and manufacturing method threrof | |
TW200418111A (en) | Resin-packaged semiconductor device and method for producing the same | |
TW200830484A (en) | Chip package structure | |
JP2682200B2 (ja) | 半導体装置 | |
TW200845354A (en) | Multi-chip semiconductor device having leads and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |