TW530391B - Method for manufacturing semiconductor integrated circuit device having non-volatile semiconductor memory - Google Patents

Description

530391 A7 B7 五、發明説明（彳） 〔技術領域〕. 本發明是有關含配置成陣列狀的非揮發性半導體記憶 裝置（特別是對一個字元閘極具有兩個的電荷儲存領域者 )之半導體積體電路裝置的製造方法。 〔發明背景〕 就非揮發性半導體記憶裝置之一型態而言，例如有在 通道與閘極之間的閘極絕緣層爲由氧化矽層與氮化矽層的 層疊體所構成，且電荷會被捕捉於上述氮化矽層之 Μ 〇 N 〇 S 型（M e t a 1 〇 X i d e N i t r i d e 〇 X i d e S e m i c ο n d u c t 〇 r)。 就Μ〇N〇S型的非揮發性半導體記憶裝置而言，例 如有第1 6圖所示之裝置（·文獻：Y . Hayashi，et al，2000 Symposium on VLSI Technology Digest of Technical Papers p. 122 - ρ·123) 〇 此MONOS型的記憶格1 〇 〇是在半導體.基板1 〇 上經由第1閘極絕緣層1 2來形成字元閘極1 4。並且， 在字元閘極1 4的兩側分別配置有側壁狀的第1控制閘極 2 0及第2控制閘極3 0。而且，在第1控制閘極2 0的 底部與半導體基板1 〇之間存在第2閘極絕緣層2 2，在 第1控制閘極2 0的側面與字元閘極1 4之間存在側絕緣 層2 4。同樣的，在第2控制閘極3 0的底部與半導體基 板1 0之間存在第2閘極絕緣層3 2，在第2控制閘極 3 0的側面與字元閘極1 4之間存在側絕緣層3 4。而且 ’在鄰接的記憶格之呈對向的控制閘極2 0與控制閘極 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X 297公釐） 1--^------- (請先閱讀背面之注意事項再填寫本頁) 訂 Ψ. 經濟部智慧財產局員工消費合作社印製 530391 A7 __B7 五、發明説明（2 ) 3〇之間的半.導體基板1 0中形成有構成源極領域或汲極 領域的雜質擴散層1 6，1.8。 (請先閱讀背面之注意事項再填寫本頁) 如此一來，一個的記憶格1 0 0在字元閘極1 4的側 面具有兩個的MONO S型記憶元件。並且，這兩個的 Μ.〇N〇S型記憶元件能夠獨立控制，因此記憶格1〇〇 可以記憶2位元的資訊。 此Μ〇N 0 S型的記憶格動作會如以下所示進行。亦 即，記憶格1 0 0的一方控制閘極可在使另一方控制閘極 偏壓成過載電壓下，分別獨立選擇寫入及讀出。 .有關寫入（程式）方面，是利用在第1 6圖所示c G 〔i + 1〕的左側之第2閘極絕緣層（〇Ν〇膜）3 2中 注入電子時的情況來進行說明。此情況，位元線（雜質擴 散層）18 (D〔i+Ι〕）是被偏壓成4〜5V的汲極 電壓。控制閘極3 0 ( C G〔 i + 1〕）爲了使熱電子（ 經濟部智慧財產局員工消費合作社印紫 .hot electron )注入控制閘極 3 . 〇 ( C G 〔 i + 1 .〕）的左 側的第2閘極絕緣層3 2中，而被偏壓成5〜7 V。並且 ，連接於字元閘極1 4 ( G w〔：〕及G w〔 i + 1〕） 的字元線爲了使寫入電流限定於預定値（〜1 〇 A A ) ’

而被偏壓成比字元閘極的臨界値稍微高的電壓。而且’控 制閘極.2 0 ( C G〔 1〕）會被偏壓成過載電壓。無關記 憶狀態，可藉該過載電壓來使控制閘極2 0 ( C G〔 1 D )下的通道導通。又，左側的位元線1 6 ( D 〔 i〕>胃 被偏壓成接地電壓。而且，其他未被選擇之記憶格的控制 閘極及擴散層會被設定成接地電壓。 本紙張尺度適用中.國國家標準icNS ) A4洗格〈210X 297公釐） '^ ’一" 530391 A7 ________B7_ 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 就消去而言，所被儲存的電荷（電子）是在藉熱空穴 (hot hole )的注入中被消去。熱空穴可藉B - B隧道來使 產生於位元擴散層1 8的表面。此刻，控制閘極的電壓 •Vcg是被偏壓成負電壓（一 5--6V)，位元擴散層 的·電壓是被偏壓成5〜6 V。 就此文獻而言，上述Μ〇N〇S型的記憶格，在一個 記憶格內具有可獨立控制的兩個程式處，可達成3 F 2的位 元密度（bit density )。 (槪要） 本發明之目的是在於提供一種包含具有兩個控制閘極 .的Μ 0 N〇S型非揮發性半導體記憶裝置之半導體積體電 •路裝置的製造方法，特別是具有側壁狀控制閘極的接觸構 造之製造方法。 本發明之半導體積體電路裝置的製造方法，係屬具有 非揮發性半導體記憶裝置爲配置成複數行及列的格子狀記 憶格陣列之半導體積體電路裝置的製造方法，其特徵爲： 經濟部智慧財產局員工消費合作社印髮 該半導體積體電路裝置的製造方法包含下列過程（a )〜（k )： (· a )在半導體層的表面形成元件分離領域之過程； (b )在上述半導體層上形成層疊體之過程；該層疊 體具有··第1閘極絕緣層，及配置於該第1閘極絕緣層上 的字元閘極之第1導電層，且該層疊體具有延伸於第1方 向的複數個開口部； ----------- 本紙張尺度適用中國國家樣準（CNS ) A4規格（210Χ 297公釐） 530391 A7 _ B7_ 五、發明説明（4) (C )在上述半導體層上，以能夠鄰接於上述第1閘 極絕緣層的兩側之方式來形成第2閘極絕緣層之過程； (請先閲讀背面之注意事項再填寫本頁) (d )在上述字元閘極的第1導電層的兩側形成側絕 緣層之過程； (e )以能夠覆蓋上述過程（a )〜（d )所形成的 構造體之方式來將第2導電層全面性形成於該構造體的表 面之過程； _.· (_f )在上述第2導電層上，至少形成有共通接觸部 的領域中形成第1光罩層之過程； • ( g )形成控制閘極與共通接觸部之過程；藉由各向 異性蝕刻來對上述第2導電層進行全面性蝕刻，藉此於上 述側絕緣層的兩側‘形成連續於上述第1方向的側壁狀.第1 •及第2控制閘極，且在至少形成有共通接觸部的領域形成 接觸用導電層，一個上述接觸用導電層是與鄰接於和上述 .第1方向交叉的.第2方向上之一組的第1及第2 .控制閘極 接續形成； 經濟部智慧財產局員工消費合作社印製 (h )在位於上述第1及第2控制閘極間的上述半導 體層中摻雜雜質，形成構成源極領域或汲極領域的雜質擴 散層之過程； (1 )覆蓋上述第1及第2控制閘極的絕緣層之過程 > (j )在形成有上述共通接觸部的領域中形成第2光 罩層之過程；及... (k )將上述字元閘極的第1導電層予以形成圖案之 本紙張尺度適用中國國家樣準（CNS ) A4坑格〈210X 297公釐） ~ 530391 A7 B7 五、發明説明（5) 過程。 (請先閱讀背面之注意事項再填寫本頁) 若利用此半導體積體電路裝置的製造方法，則可在不 增加過程的情況下，與上述側壁狀的控制閘極一起形成上 述共通接觸部。並且，上述共通接觸部可在形成圖案時的 上述第1及第2光罩層規定其尺寸或形狀，可確保充分的 接觸面積。因此，可經由上述共通接觸部來確實地與寬度 較小的控制閘極進行電氣性連接。 若利用此製造方法，則可取得具有以下構造的半導體 積體電路裝置，亦即具有非揮發性半導體記憶裝置爲配置 成複數行及列的格子狀之記憶格陣列者。 該非揮發性半導體記憶裝置是包含： · ··經由第1閘極絕緣層來形成於半導體層上之字元閘極 :及 .. 構成上述半導體層中所形成的源極領域或玻極領域之 .雜質擴散層；及 沿著上述字元閘極的一方側面及他方側面而分別形成 之側壁狀的第1及第2控制閘極； 經濟部智慧財/1局員工消費合作社印製 又’上述第1控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極 進行配置； 又}上述第2控制閘極是經由第2閘極絕緣層來對上 述半導體層進行配置，且經由側絕緣層來對上述字元閘極 進行配置； 又’上述第1及第2控制閘極是分別連續配置於第1 本紙張尺度適用中國國家標準（CNS ) A4坑格（210X 297公釐） "® ' 530391 A7 ________B7____ 五、發明説明（6) 方向，且鄰接.於與上述第1方向交叉的第2方向之1組的 桌1及第2控制聞極是連接於共通接觸部。 (請先閲讀背面之注意事項再填寫本頁) 本發明之製造方法可取得以下的態樣。 (A )供以售成控制閘極及共通接觸部的上述第2導 電·層是由摻雜多晶矽層所構成。 (B )上述第2閘極絕緣層可依次形成第1氧化矽層 ，氮化矽層，及第2氧化矽層。並且，可利用和此過程相 同的過程來形成上述側絕緣層及上述共通接觸部的絕緣層 〇 .(C )在上述過程（b )中包含：在上述字元閘極的 第1導電層上更形成供以進行化學機械硏磨（CMP : Chemical Mechanical Polishing )用的阻擋層之過程； 在上述過程（i )中，·覆蓋上述第1及第2控制閘極 的絕緣層，可在上述過程（a )〜（h )中所形成的構造 .體上全面性形成.絕緣層之後，藉由化學機械硏磨.來去除該 絕緣層，一直到上述阻擋層露出爲止而形成。 以下將如此形成的絕緣層稱爲「埋入絕緣層」。 經濟部智慧財產局員工消費合作社印紫 (D )上述阻擋層可以其上面能夠位於比上述控制閘 極的上端還要高的位置之方式來形成。又，此情況，上述 側絕緣.層可以其上端能夠位於與上述阻擋層的上面相同位 置之方式來形成。其結果，上述側絕緣層的上端，對上述 半導體層而言，是位於比上述控制閘極還要高的位置。藉 此構成，可防止上述控制閘極與字元閘極（經由埋入絕緣 層來形成於該控制閘極上）的配線層間產生短路及電流的 本紙張尺度適i中國國家標準（CNS )八料見格（210X 297公釐） Θ - ' 530391 ΑΊ 五、發明説明（7) 浅漏。 (請先閲讀背面之注意事項再填寫本頁) (Ε )上述共通接觸部可鄰接於上述雜質擴散層的端 部。又，上述共通接觸部，對複數配列的上述雜質擴散層 而言，可在該雜質擴散層的一方側端部與他方側端部中交 替·設置° (F )上述記憶格陣列可被分割成複數個區塊而形成 。此情況，在上述過程（a )之後，可在上述半導體層中 形成接觸用雜質擴散層，且鄰接之區塊的上述雜質擴散層 可經由該接觸用雜質擴散層來連接。 • (G)在上述過程（f)中，上述第1光罩層可對應 於形成有上述共通接觸部的領域來形成。 經濟部智慧財產局員工消費合作社印製 或者，在上述過程（ί )中，上述第1光罩層可以能 •夠排列於上述第2方向上，且覆蓋形成有複數個上述共通 接觸部的領域之方式來連續形成。此情況，在上述過程（ ._· g )中，可以能夠包含形成有複數個上述共通接.觸部的領 域之方式，藉由上述第1光罩層來形成連續的導電層。並 且，在上述過程（k)中，使該導電層與上述第ί導電層 一起形成圖案，藉此來與上述字兀閘極一起形成上述接觸 用導電層。 〔實施例的詳細說明〕 第1圖是表示利用本發明的製造方法而取得之含非揮. 發性半導體記憶裝置的半導體積體電路裝置的佈局模式平 面圖。第2圖是表不沿著第ί圖之a — A線的部份模式剖 本紙張尺度適用中國國家標準（CNS )人4洗格〈21〇 X 297公瘦） 530391 A7 Γ-_ Β7_ 五、發明説明（8 ) 面圖。 此半導體積體電路裝置，是前述習知的非揮發性半導 (讀先閲讀背面之注意事項再填寫本頁) 體記憶裝置（記憶格）配置成複數行及列的格子狀，而構 成記憶格陣列者。 (裝置的耩造） 首先’參照第1圖來說明有關半導體積體電路裝置的 佈局。· 在第Ί圖中，顯示第1區塊B ；[及鄰接的第2區塊 B 2 °第1區塊B 1與第2區瑰B 2是根據延伸於行方向 方向）的元件分離領域3 〇 〇而分離。在各區塊B ’ ·Β 2中設有延伸於行方向（.χ方向，第2方向）的複數 條字元線5 0 ( W L )及延伸於列方向（γ方向·，第1方 向）的複數條位元線6 0 ( B L )。又，字元線5 0是連 '接於字元閘極1 .4，位元線6 〇是利用雜質擴散層1 6， 1 8而構成。 經:¾部智慧財產局員工消費合作社印製 第1及第2控制閘極2 0 ，3 0是分別由沿著列方向 ’亦即沿著字元閘極1 4的側面而延伸的導電層4 〇所構 成。就本實施形態而言，是以能夠圍繞各雜質擴散層1 6 ’ 1 8之方式來形成構成第χ及第2控制閘極2 0 ，3 0 的導電層4 0。第1 ，第2控制閘極2 0 ，3 0的一方端 部爲連續，另一方端部則是連接於1個共通接觸部2 0〇 。因此，各第；[，第2控制閘極2 〇 ，3 〇是具有作爲記 憶格的控制閘極之機能，及作爲連接各控制閘極（配列於 本紙張尺度適用中國國家樣準（CNS ) Α4说格< 210X 297公釐） 530391 A7 B7 五、發明説明（9) 歹y方向）的配線之機能。 單一的記憶格1 〇 〇是具有： (請先閱讀背面之注意事項再填寫本頁) 1個字元閘極1 4 ;及 位於該字元閛極1 4的兩側的半導體基板內之第1 ， 第.2控制閘極2〇，3〇；及 位於這些控制閘極2 0 ’ 3 0外側的半導體基板1 0 內之雜質擴散層16， 18/ 並且，雜質擴散層1 6 ，1 8是分別藉鄰接的記憶格 1〇〇而共有。 .在鄰接於列方向的區塊B 1及B 2中，雜質擴散層 1 6是在未具共通接觸部2 〇 〇的一側，藉由形成於半導 體基板內的接觸用雜質擴散層4 0 0而連接。並且，在此 .接觸用雜質擴散層4 0 0上形成有與位元線6 0接觸的接 觸部2 5 0。同樣的，鄰接於列方向的雜質擴散層1 8是 ...藉由未圖示的接觸用雜質擴散層而連接。 其次，參照第2圖來說明有關半導體積體電路裝置的 剖面構造。 經濟部智慧財產局員工消費合作社印製 記憶格1 0 0是具有： 經由第i閘極絕緣層1 2而形成於半導體基板1 0的 主面上.的字元閘極1 4 ;及 形成於半導體基板1 〇內之構成源極領域或汲極領域 的雜質擴散層16，18;及 沿著字元閘極1 4的兩側而分別形成之側壁狀的第1 及第2控制閘極2 0，3 0。 本紙張尺度適用中國國家樣準（CNS ) A4規格< 210 X 297公釐） 530391 A7 B7 五、發明説明（β (請先閱讀背面之注意事項再填寫本頁) 就此例而言，半導體基板1 0是具有：Ν型的第1阱 1〇a ，及形成於該第1阱1 〇 a內之Ρ型的第2阱 1 Ob。並且，第1阱1 0 a是具有使第2阱1 Ob從半 導體基板1 0的其他領域電氣性分離之機能。 第1控制閘極2 0是經由第2閘極絕緣層2 2來配置 於半導體基板1 0的第2阱1 0 b，且經由側絕緣層2 4 來配置於字元閘極1 4的一方側面。同樣的，第2控制閘 極3 0是經由第2閘極絕緣層.2 · 2來配置於半導體基板 1 0的第‘ 2阱1〇b，且經由側絕緣層2 4來配置於字元 閘極1 4的另一方側面。又，第2閘極絕緣層2 2及側絕 緣層2 4是由：第1氧化矽層2 2 a，氮化矽層2 2 b， 及第2氧化矽層2 2 c所構成·。又，第2閘極絕緣層2 2 具有作爲電荷的儲存領域之機能。又，第1氧化矽層 2 2 a主要具有令載流子（例如電子）通過的機能，亦即 ...具有作爲通道膜.的機能，又，氮化矽層2 2 b主.要具有捕 捉載流子的機能，亦即具有作爲電荷儲存層的機能。 又，形成於字元閘極1 4的兩側之側絕緣層2 4， 經濟部智慧財產局員工消費合作社印製 2 4是具有可分別電氣性分離字元闡極1 4與控制閘極 2 0，3 0之機能。因此，只要側絕緣層2 4具有該機能 ，其構造便可不用特別加以限定。就此例而言，側絕緣層 2 4與第2閘極絕緣層2 2是以相同的成膜過程來形成， 具有同樣的層構造。又，側絕緣層2 4是以其上端能夠比 控制閘極2 0 ，3 0還要靠半導體基板1 0的上方之方式 來形成。並且，在鄰接的第1控制閘極2 0與第2控制閘 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） :13- 經濟部智慧財產局員工消費合作社印焚 530391 A7 B7 五、發明説明（1l) 極3 〇之間形.成有埋入絕緣層7 〇。此埋入絕緣層7 0是 以能夠至少露出控制閘極2 0 ’ 3 〇之方式來予以覆蓋。 共通接觸部2 0 0是供以使電壓施加於控制閘極2 ◦ ，3 0者，是由形成於元件分離領域3 0 0上的絕緣層 2. 1〇，導電層220及蓋層230所構成。又，絕緣層 2 1 0是以和第2閘極絕緣層2 2及側絕緣層2 4同樣的 過程來形成，是由第1氧化矽層2 2 a ，氮化矽層2 2 b ，及第2氧化矽層2 2 c的層.疊·體所構成。又，導電層 2 2 0是以和第1 ，第2控制閘極20 ，3〇同樣的過程 來形成。並且，導電層220是與控制閘極20，30連 接，而且具有相同的材質。又，蓋層2 3 0是例如由氮化 矽層等的絕緣層所構成。此蓋層2 3 0在控制閘極2〇， 3 0及導電層2 2 0的圖案形成中，是具有作爲光罩（第 2光罩層）的機能。 在形成有記億格1 0 0及共通接觸部2 0 0 .等的半導 體基板1 0上，形成有層間絕緣層。並且，在層間絕緣層 中，在到達共通接觸部2 0 0的導電層2 2 0之接觸孔內 充塡有導電層8 2，該導電層8 2是與形成於層間絕緣層 7 2上的配線層8 0連接。 若.利用此例的半導體積體電路裝置，則側壁狀的控制 閘極2 0 ，3 0會各一組與墊片狀的共通接觸部2 0 0連 接（接續於控制閘極2 0，3 0 )，因此可確實地與控制 閘極進行電氣性連接。亦即，由於本發明的控制閘極具有 側璧狀的形狀，其寬度通常小於〇 · 1 μ m，因此如何確 ---—-------------,, ν{ Λ __ 本紙張尺度適用中國國家樣準（CNS ) Α4洗格（210X 297公釐) _ ^ ' ____ 一—V 1H . ί 「丨一 j __ I--- - ------- ---L- HI--- 1--：-------i in (請先閲讀背面之注意事項再填寫本頁) 530391 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（12) 保與這樣的控.制閘極進行電氣性連接，將成爲重要的課題 。就此例的半導體積體電路裝置而言，是藉由上述的共通 接觸部來以最小限度的面積確保與控制閘極進行電氣性接 觸。 (半導體積體電路裝置的製造方法） 其次，參照第3〜1 4圖來說明本實施形態之半導體 積體電路裝置的製造方法。各剖面圖是對應於沿著第1圖 之Α - Α·線的部份。在第3〜1 4圖中，實質上與第1圖 所示部份相同的部份賦予同一符號，並省略其說明。 (1)如第3及4圖所示，首先，在半導體基板1〇 的表面上，藉由L〇C〇S.法或深溝隔離法等來形成元件 分離領域3 0 〇。接著，形成較深的N型第1阱1 0 a及 比第1阱1.0 a還要淺的p型第2阱1 Ob。然後，在半 導體基板1 0內形成接觸用雜質擴散層400，.該接觸用 雜質擴散層4 0 0是供以形成位元線6 0的接觸部2 1 0 其次’在半導體基板1 〇的表面上形成第1閘極絕緣 層1 2 ’以及由摻雜多晶矽所構成的字元閘極層（第1導 電層）.1 4 0，及後述CMP過程中所形成的阻擋層 S 1 0 0。該阻擋層S 1 〇 〇，例如可使用氮化矽層等。 字元閘極1 4 0及阻擋層S 1 0 0的層疊體，如第4 圖所示，除了開口部1 6 0，1 8 0以外，會全面性形成 於半導體基板1 0上。並且，開口部1 6 0 ，1 8 〇.會大 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

530391 A7 __ B7____ 五、發明説明（13) 致對應於藉由.離子植入而形成雜質擴散層1 6 ，1 8的領 (請先閱讀背面之注意事項再填寫本頁) 域。其中，第4圖的A - A線是對應於第1圖的A — A線 。而且，在後述的過程中，會沿著開口部1 6 0 ’ 1 8〇 的緣部來形成側絕緣層及控制閘極。 (2 )如第5圖所示，在形成有字元閘極1 4 0及阻 擋層S 1 0 〇的層疊體之半導體基板1 〇上，會全面性的 依次堆積第1氧化矽層2 2 a ，氮化矽層2 2 b ’及第2 氧化矽層2 2 c。在此，第1氧化矽層2 2 a ’例如可使 用熱氧化法來成膜。又，氮化矽層2 2 b，例如可在氨氣 的環境中進行退火後，藉由CVD法等來成膜。又，第2 氧化矽層2 2 c ，可使用C V D法，例如高溫氧化法來成 膜。最好在使這些各層成膜後進行退火處理，而使各層緻 密化。 如第2 .圖所示，這些第1氧化矽層2 2 a ，氮化矽層 .2 2b，及第2氧化矽層2 2.c。是藉由之後的圖案形成 來構成控制閘極2 0，3 0的第2閘極絕緣層2 2及側絕 緣層2 4，以及共通接觸部2 0 0的絕緣層2 1〇。 經濟部智慧財產局員工消費合作社印製 (3 )如第6圖所示，在第2氧化矽層2 2 c上全面 .性形成摻雜多晶矽層（第2導電層）2 0 a ( 3 0 a )。 並且，摻雜多晶矽層20a (30a)是在圖案形成後構 成控制閘極2· 0 ，3 0的導電層4 0 (參照第1圖），及 構成共通接觸部2 0 0的導電層2 2 0 (參照第2圖）。 接著，在形成有共通接觸部的領域（以下稱爲「共通 接觸部的形成領域」2 0 0 a中形成光阻劑餍（第丨光罩 本紙張尺度適用中國國家標準（CNS ) A4洗格{ 210Χ297公釐） -1 530391 A7 — _B7 _______ 五、發明説明（以 )R 1 0 0。.就此實施形態而言，如第7圖所示’該光阻 劑餍R 1 0 0是設在對應於共通接觸部的形成領域 2 0 〇 a的位置。 (4 )如第8圖所示，藉由各向異性蝕刻來對摻雜多 晶矽層2 0 a進行全面性蝕刻，藉此來形成第1及第2控 制閘極2 0，3 0，以及共通接觸部的導電層2 2 0 a。 亦即，在此過程中，是沿著字元閘極1 4 0的開口部 1 6 0，1 8 0 (參照第4圖）的側面，在介著側絕緣層 2 4的狀態下，將側壁狀的控制閘極20，30形成於第 2閘極絕緣層2 2上。又，同時在光阻劑層R 1 0 〇所被 遮蔽的部份形成有與控制閘極2 0，3 0連接之共通接觸 部的導電層2 2 〇 a。接著，光阻劑層R 1 〇 〇是利用溶 •解等方法來予以去除。 (5 )如第9圖所示，全面性的離子植入雜質，例如 .N型雜質，藉此.在第2阱10.b內形成構成源極或汲極領 域的雜質擴散層1 6，1 8。又，亦可配合所需來去除形 成雜質擴散層1 6，1 8的領域上之第2絕緣層。又，可 在雜質擴散層1 6，1 8的露出部份形成鈦，鈷等的矽化 物層。 (.6 )如第1 0圖所示，在半導體基板丄0上形成有 第1 ，第2控制閘極2 0 ，3〇及導電層2 2〇a等的構 造體上，全面性形成氧化矽，氮化氧化矽等的絕緣層 7 0 a 〇 (7 )如第1 1圖所示，利用C Μ P法來使絕緣層 I紙張尺度適用中國國家標準（ CNS ) Α4規格< 210X297公羡1 -- (請先閱讀背面之注意事項再填寫本頁) i· 訂 經濟部智慧財產局i(工消費合作杜印說 530391 A7 _____B7_ 五、發明説明（θ (請先Κ讀背面之注意事項再填寫本頁) 7〇a平坦化，直到阻擋層S 1 0 0露出爲止◊此刻，形 成於字元閘極層1 4 0及阻擋層S 1 〇 〇的側面之側絕緣 層2 4會突出於比控制閘極2 0，3 0還要靠上方。並且 ，在挾持控制閘極2 0，3 0而呈對向的側絕緣層2 4， 2. 4之間，形成有埋入絕緣層7 0。藉此過程，第1，第 2控制閘極2 0，3 0會藉由埋入絕緣層7 0來予以完全 覆蓋，同時構成共通接觸部的導電層2 2 0的至少一部份 會露出。_ (8 )如第1 2圖所示，在形成有埋入絕緣層7 0及 阻擋層S .1 0 0的構造體的表面全體形成.氮化矽層等的絕 緣層230a。接著，如第13圖所示，在共通接觸部的 形成領域2 0 0 a中形成光阻劑層R2 0 0，且予以作爲 光罩來使絕緣層2 3 0 a形成圖案，而藉此來形成蓋層（ 第2光罩層）230。其次，利用習知的方法來去除光阻 劑層R 2〇〇。 經濟部智慧財產局員工消費合作社印^ (9 )如第1 4圖所示，在形成導電層（由摻雜多晶 矽層，金屬層或矽氧化物等的合金層所構成）之後，形成 光阻劑層R 3 0 0，藉由上述導電層的圖案形成來形成字 元線5 0。並且，當光阻劑層R 3 0 0或字元線5 0爲金 屬層時.，予以作爲光罩來使字元閘極層1 4 0 (由摻雜多 晶矽所構成）形成圖案，而來形成陣列狀的字元閘極1 4 〇 接著，如第2圖所示，在以習知方法來形成層間絕緣 層7 2之後，形成與共通接觸部2 0 0連接的導電層8 2 —-— -—-—----—--—-^ ·1Ά··--- _- 一— 本紙張尺度適用中國國家標準（CNS ) Α4坑格U〗〇X 297公釐^ 530391 A7 ____B7_ 五、發明説明（16) 及配線層8〇。 (請先閱讀背面之注意事項再填寫本頁) 藉由以上的過程，可製造第1圖所示的半導體積體電 路裝置。 若利用此製造方法，則不須特別增加過程數，便可與 側壁狀的控制閘極2 0，3 0 —起形成共通接觸部2 0〇 。並且，共通接觸部2 0 0可以至少具有接近雜質擴散層 1 6·，1 8的寬度大小，而能夠確保充分的接觸面積。因 此，即使是難以取得充分的接觸領域之側壁狀的控制閘極 2 0，3 0，照樣可以經由共通接觸部2 0 0來取得確實 的電氣性連接。 (變形例） . •其次，參照第1 5圖來說明上述實施形態的變形例。 第1 5圖是表示上述實施形態的過程（3 )的平面圖，相 .當於第7圖。在第15圖中，實質上與第7圖所示部份相 同的部份賦予同一符號，並省略其說明。 經濟部智慧財產局員工消費合作社印製 在第7圖所示的例子中，只在於對應於共通接觸部的 形成領域2 0 0 a部份形成光阻劑層R 1 〇 〇。相對的， 在第1 5圖所示的例子中，則是利用連續的光阻劑層（第 1光罩.層）R 4 0 0來覆蓋複數存在於行方向之共通接觸 部的形成領域2 0 0 a。這與第7圖利用分離的光阻劑層 R 1 0 0時相較下，較能夠緩和光學微影成像之光的接近 效果的影響，進而能夠執行更正確的圖案形成。 此例的情況，雖在共通接觸部的形成領域2 0 0. a以 本紙張·尺度適用中.國國家標準（CNS )六4说格<210乂 297公羡) -⑽" " 530391 A7 B7 玉、發明説明（17) 外的部份也會.有摻雜多晶矽層2 0 a ( 3 0 a )殘留，但 該不需要部份可在上述實施形態的過程（9 )中對字元闊 極14形成圖案時，以蓋層（第2光罩層）230作爲光 罩來同時取.除。 以上是針對本發明之一實施形態來加以說明，但本發 明並非只限於此，只要不脫離本發明的主旨範圍，亦可實 施其他種種的形態。例如，在上述實施形態中，雖是利用 隔板狀的半導體基板來作爲半導體層，但亦可使用S〇I 基板的半導體層。 〔圖面之簡單說明〕 第1圖是表示本發明之實施形態的半導體積體電路裝 置的佈局模式平面圖。 第2圖是表示沿著第1圖之Α - Α線的部份模式剖面 圖。 第3圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 經濟部智慧財產局員工消費合作社印製 第4圖是表示第3圖之半導體積體電路裝置的製造方 法之一過程的平面圖。 第5圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。. 第6圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第7圖是表示第6圖之半導體積體電路裝置的製造方 本紙張尺度適用中國國家樣準（CNS ) A4乳格（210X29*7公釐） 530391 Α7 Β7 五、發明説明（彳g) 法之一過程的平面圖。 (請先閲讀背面之注意事項再填寫本頁) 第8圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第9圖是表示第1及2圖之半導體積體電路裝置的製 造方法之一過程的剖面圖。 第10圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖： 第1 1圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖。 .第12圖是表示第1及2圖之半導體積體電路裝置的 製造方法之一過程的剖面圖。 第1 3圖是表示第1及2圖之半導體積體電路裝置的 •製造方法之一過程的剖面圖。 第1 4圖是表示第1及2圖之半導體積體電路裝置的 .製造方法之一過程的剖面圖。. 第15圖是表示本發明之半導體積體電路裝置的製造 方法之一過程的變形例。 經濟部智慧財產局員工消費合作社印製 第1 6圖是表示習知之Μ〇N〇S型記憶格的剖面圖 [符號之說明】 1〇：半導體基板 10 a, 1 〇 b :阱 1 2 :第1閘極絕緣層 本紙張尺度適用中國國家標準（CNS ) Α4洗格（210父297公釐） _ 530391 A7 B7 五、發明説明（y 1 4 :字元閘極 1 6，1 8 :雜質擴散層 (請先閲讀背面之注意事項再填寫本頁) 2〇：第1控制閘極 2 0 a :摻雜多晶矽層 2 2 :第2閘極絕緣層 2 4 :側絕緣層 ‘ 3 0 :第1,控制閘極 3 0 a :摻雜多晶矽層. 5〇：字元線 .6 0 :位元線 7〇：埋入絕緣層 •7 0 a :絕緣層 7 2 :層間絕緣層 8 0 :配線層 1〇0 :記憶格 1 4 0 :摻雜多晶矽層 1 6 0, 1 8 0 :開口部 經濟部智慧財產局員工消費合作社印製 2 0 0 :共通接觸部 2〇0 a :共通接觸部的形成領域 2 1 0 :絕緣層 22〇，2 20 a :導電層 2 3〇：蓋層 3〇0 :元件分離領域 400:接觸用雜質擴散層 本紙張尺度適用中國國家標準（CMS ) Ul〇X29>7公釐) ' 530391 A7 經濟部智慧財產局員工消費合作社印製

(請先閏讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4洗格{ 210X297公釐） έ 'IT.

Claims (1)

1. A8 B8 C8 D8 六、申請專利範圍 第9 1 101 398號專利申請案 中文申請專利範圍修正本 民國91年6月修正 1、一種半導體積體電路裝置的製造方法，係屬具有 非揮發性半導體記憶裝置爲配置成複數行及列的格子狀記 憶格陣列之半導體積體電路裝置的製造方法，其特徵爲： 該半導體積體電路裝置的製造方法包含下列過程（a )〜（k ): (a )在半導體層的表面形成元件分離領域之過程； (b )在上述半導體層上形成層疊體之過程；該層疊 體具有：第1閘極絕緣層，及配置於該第1閘極絕緣層上 的字元閘極之第1導電層，且該層疊體具有延伸於第1方 向的複數個開口部； (c )在上述半導體層上，以能夠鄰接於上述第1閘 極絕緣層的兩側之方式來形成第2閘極絕緣層之過程； (d )在上述字元閘極的第1導電層的兩側形成側絕 緣層之過程； (e )以能夠覆蓋上述過程（a )〜（d )所形成的 構造體之方式來將第2導電層全面性形成於該構造體的表 面之過程； (f )在上述第2導電層上，至少形成有共通接觸部 的領域中形成第1光罩層之過程； (g )形成控制閘極與共通接觸部之過程；藉由各向 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 _____ ____ ^1 530391 A8 B8 C8 D8 六、申請專利範圍 (請先聞讀背面之注意事項再填寫本頁) 異性蝕刻來對上述第2導電層進行全面性蝕刻，藉此於上 述側絕緣層的兩側形成連續於上述第1方向的側壁狀第1 及第2控制閘極，且在至少形成有共通接觸部的領域形成 接觸用導電層，一個上述接觸用導電層是與鄰接於和上述 第1方向交叉的第2方向上之一組的第1及第2控制閘極 接續形成； (h )在位於上述第1及第2控制閘極間的上述半導 體層中摻雜雜質，形成構成源極領域或汲極領域的雜質擴 散層之過程； (i )形成覆蓋上述第1及第2控制閘極的絕緣層之 過程； (j )在形成有上述共通接觸部的領域中形成第2光 罩層之過程；及 (k )將上述字元閘極的第1導電層予以形成圖案之 過程。 經濟部智慧財產局員工消費合作社印製 2、 如申請專利範圍第1項之半導體積體電路裝置的 製造方法，其中上述控制閘極的第2導電層是由摻雜多晶 矽層所構成。 3、 如申請專利範圍第1或2項之半導體積體電路裝 置的製造方法，其中上述第2閘極絕緣層是依次形成第1 氧化矽層，氮化矽層，及第2氧化矽層。 4、 如申請專利範圍第3項之半導體積體電路裝置的 製造方法，其中上述側絕緣層是以和上述第i氧化矽層， 上述氮化矽層，及上述第2氧化矽層的成膜相同過程來形 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -2- 530391 A8 B8 C8 __ D8 六、申請專利範圍 成。 (請先閲讀背面之注意事項再填寫本頁) 5、 如申請專利範圍第3項之半導體積體電路裝置的 製造方法，其中上述共通接觸部具有形成於上述半導體層 上的絕緣層，該絕緣層是以和上述第1氧化矽層，上述氮 化矽層，及上述第2氧化矽層的成膜相同過程來形成。 6、 如申請專利範圍第1項之半導體積體電路裝置的 製造方法，其中在上述過程（b )中包含··在上述字元閘 極的第1導電層上更形成供以進行化學機械硏磨用的阻擋 層之過程； 在上述過程（i )中，覆蓋上述第1及第2控制閘極 的絕緣層，是在上述過程（a )〜（h )中所形成的構造 體上全面性形成絕緣層之後，藉由化學機械硏磨來去除該 絕緣層，一直到上述阻擋層露出爲止而形成。 7、 如申請專利範圍第6項之半導體積體電路裝置的 製造方法，其中上述阻擋層是以其上面能夠位於比上述控 制閘極的上端還要高的位置之方式來形成。 經濟部智慧財產局員工消費合作社印製 8、 如申請專利範圍第7項之半導體積體電路裝置的 製造方法，其中上述側絕緣層是以其上端能夠位於與上述 阻擋層的上面相同位置之方式來形成。 9、 如申請專利範圍第1項之半導體積體電路裝置的 製造方法，其中上述共通接觸部是鄰接於上述雜質擴散層 的端部。 1 〇、如申請專利範圍第9項之半導體積體電路裝置 的製造方法，其中上述共通接觸部，對複數配列的上述雜 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ς _ 530391 A8 B8 C8 __ D8 六、申請專利範圍 胃if JW而言，是在該雜質擴散層的一方側端部與他方側 端部中交替設置。 (請先閲讀背面之注意事項再填寫本頁) 1 1 '如申請專利範圍第1項之半導體積體電路裝置 @ Μ ^ $法’其中上述記憶格陣列是被分割成複數個區塊 而形成。 1 2 '如申請專利範圍第1 1項之半導體積體電路裝 置的製造方法，其中在上述過程（a)之後，在上述半導 Μ成有接觸用雜質擴散層，且鄰接之區塊的上述雜 質擴散層是經由該接觸用雜質擴散層來連接。 1 3 '如申請專利範圍第1項之半導體積體電路裝置 的製造方法’其中在上述過程（f )中，上述第1光罩層 是對應於形成有上述共通接觸部的領域來形成。 1 4、如申請專利範圍第1項之半導體積體電路裝置 的製造方法，其中在上述過程（f )中，上述第1光罩層 是以能夠排列於上述第2方向上，且覆蓋形成有複數個上 述共通接觸部的領域之方式來連續形成。 經濟部智慧財產局員工消費合作社印製 1 5、如申請專利範圍第1 4項之半導體積體電路裝 置的製造方法，其中在上述過程（g)中，是以能夠包含 形成有複數個上述共通接觸部的領域之方式，藉由上述第 1光罩層來形成連續的導電層； 在上述過程（k)中，使該導電層與上述第1導電層 一起形成圖案，藉此來與上述字元閘極一起形成上述接觸 用導電層。 -4 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇X297公釐）