TW469596B - Structure of SOI having substrate contact - Google Patents

Structure of SOI having substrate contact Download PDF

Info

Publication number
TW469596B
TW469596B TW89107354A TW89107354A TW469596B TW 469596 B TW469596 B TW 469596B TW 89107354 A TW89107354 A TW 89107354A TW 89107354 A TW89107354 A TW 89107354A TW 469596 B TW469596 B TW 469596B
Authority
TW
Taiwan
Prior art keywords
silicon
layer
insulating layer
structure
substrate contact
Prior art date
Application number
TW89107354A
Other languages
English (en)
Inventor
Hung-Jiun Lin
Shr-Chi Wang
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW89107354A priority Critical patent/TW469596B/zh
Application granted granted Critical
Publication of TW469596B publication Critical patent/TW469596B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Description

經濟部智慧財產局員工消費合作社印製 469596 57S3twf.doc/006 ^ _B7_ 五、發明說明(/ ) 本發明是有關於一種絕緣層上有较(s i 1 i c ο η ο η insu 1 a tοι_,SOI)元件之結構,且特別是有關於一種具有 基底接觸(substrate contact, body contact)之絕緣層 上有矽之結構。 絕緣層上有矽的結構可提供傳統元件所無法提供的隔 離結構,而在其具有較佳的元件隔離情況下,使得閉鎖 (latch-up)與基底稱合(substrate coup ling)等效應得以 消除或減小。此外,絕緣層上有矽的元件結構可減少因接 面電容所導致的寄生電容,進而使絕緣層上有矽的技術可 以應用於面積小、積集度高以及高速的元件上。基於上述 優點,使得絕緣層上有矽的元件技術已成爲目前一個重要 的半導體元件技術,並已發展出許多不同種類的SOI金氧 .半電晶體,其中完全空乏(full depleted)的金氧半電晶 體(M0S)爲最受歡迎的一種。 完全空乏金氧半電晶體具有高電流驅動能力,使通道 效應減弱,並可減少熱載子效應(hot carrier degradation)等優點。然而,SOI金氧半電晶體的浮動基 底(floating substrate)也造成其他問題,例如,汲極電 流的頸結效應(kink ef f ec t)、不正常的次臨限斜率 (sub-threshold slope)、低崩潰電壓(break down voltage),和因爲側向寄生雙載子電晶體(lateral parasitic B〗T)所造成的閉鎖效應(latch effect)等。 有鑑於此,本發明就是在提供一種具有基底接觸之絕 緣層上有矽結構,用以降低基底效應,提昇電路效能。 --------III I W ---I I I I I ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作杜印製 69 596 5 783 t\vf.doc/006 五、發明說明(1 ) 本發明提供一種具有基底接觸之絕緣層上有矽之結 構,包括一絕緣層上有矽之基底,而基底上具有一絕緣 層,絕緣層上具有一较層,砂層上形成有一閘極,且閘極 側邊的矽層中分別彤成一源極區與一汲極區,而在絕緣層 與矽層的介面提供一基底接觸,其中較隹的基底接觸係位 於源極區與閘極之間的絕緣層中。藉由在絕緣層與矽層之 間提供基底接觸而降低頸結與基底效應等,以改善絕緣層 上有矽晶片之元件特性。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1圖係顯示根據本發明較佳實施例具有基底接觸之 絕緣層上有矽之結構; 第2A圖與第2B圖係顯示,第1圖之基底接觸在絕緣 層P1至P5位置,對部分空乏以及完全空乏之絕緣層上有 矽之N型金氧半電晶體,在爲2V時,Id-Vd曲線之模擬 結果; 第3A圖與第3B圖係顯示,第1圖之基底接觸在絕緣 層P1至P5位置,對部分空乏以及完全空乏之絕緣層上有 矽之N型金氧半電晶體,在I爲2V時,h-Vs曲線之模擬 結果, 第4A圖與第4B圖係顯示,第1圖之基底接觸在絕緣 層P1至P5位置,對部分空乏以及完全空乏之絕緣層上有 4 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 1裝 - ------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 69 59 6 i 783 twt'.doc/006 Λ7 ____B7_ 五、發明說明(;> ) 矽之N型金氧半電晶體’在%爲2V時,Isull-Vs曲線之模擬 結果;以及 第5A-5H圖係顯示根據本發明較佳實施例具有基底接 觸之矽晶片之製造流程剖面圖; 其中,Vs爲閘極電壓,Id爲汲極電流,Vd爲汲極電壓 以及Im爲基底接觸Π6之電流。 其中,各圖標號之簡單說明如下: 100 :絕緣層上有矽之基底 102 :絕緣層 1〇4 :矽層 106 :隔離結構 108 :主動區 110 :閘極 110a :導電層 110b :絕緣間隙壁 112 :閘極氧化物層 114a、114b :源極區、汲極區 116、P:l、P2、P3、P4、P5 :基底接觸 實施例 爲了改善SOI金氧半電晶體的特性,較佳的方式係在 元件中加入基底接觸,例如T型閘極結構、減少源極寬度 的基底連接源極結構、在N+源極區域下具有P+埋藏層的 基底連接源極結構、field-shield隔離結構、鍺摻雜源極 -汲極結構’或是使用LOCOS隔離結構的基底接觸結構等。 5 表紙張用中關家標準(CNS)A4規格(210 X 297公爱) "--- (請先閱讀背面之注意事項再填寫本頁) -JL> iill 訂·------- 469596 i 7 8 3 t w f, Jo c/〇 0 6 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(γ) 然而’上述的結構並無法有效收集電洞,有時亦具有使接 面電容增加等不利元件操作之處,因此本發明係在氧化物 層與矽層的介面設置一基底接觸,用以減少頸結效應,且 降低基底電流,而改善元件特性》 第1圖所示,爲根據本發明一較佳實施例之具有基底 接觸之絕緣層上有矽之結構。請參照第1圖,一絕緣層上 有砍之基底100,係爲在一絕緣層102上形成有砂層104, 矽層104以隔離結構106,例如淺溝渠隔離(shallow trench isolation, STI)定義主動區(active area)108, 主動區108上形成有鬧極110'包括導電層ll〇a與絕緣間 隙壁110b,其中導電層110a與矽層104之間以一閘極氧 化物層112隔離。閘極110側邊的矽層104形成有源極區 114a與汲極區114b,包括淡摻雜區與濃摻雜區。而一基 底接觸116,係以例如爲複晶矽層或金屬矽化物之導電材 料組成,置於矽層104與絕緣層102之介面,而至少有部 分基底接觸丨16與矽層104鄰接。 其中基底接觸116係可分別置於絕緣層102中P1、P2、 P3、P4以及P5等不同的位置,而藉由量測汲極電流與基 底接觸電流等分析基底接觸116對元件的影響。其中,PL 係將基底接觸置於靠近源極區114a的位置,P2係指置於 源極區114a與閘極110之間,P3則指位於閘極110下方 的位置,P4則爲位於汲極區114b與閘極110之間,以及 P5係位於汲極區114b下方。 第2A與第2B圖係分別顯示第1圖之基底接觸Π6在 6 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------逡 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 b 9 5 9 6 5783twidoc/00b Af 五、發明說明(y) 絕緣層102不同位置,對部分空乏以及完全空乏之絕緣層 上有矽之N型金氧半電晶體,在\^爲2V時,Id-Vd曲線之 模擬結果’其中,部分空乏係選取矽層104爲1250埃之 後度來代表’而完全空乏係以矽層104厚度爲450埃來代 表,vs爲閘極電壓’ Id爲汲極電流,而v<i爲汲極電壓。從 弟2A圖的曲線可觀察到’當基底接觸116置於P1或P5 的位置時,會觀察到頸結效應,而P2、P3、P4的位置卻 無頸結效應的現象產生,此顯示基體接觸116置於P2、P3 和P4等位置時,具有較佳汲取電洞的效率。此外,在第 2B圖MOS完全空乏的情況下,P2至P4位置的汲極電流比 第2A圖中部分空乏之P2至P4位置爲大,顯示越薄的矽 層104對於汲極電流越敏感。而在完全空乏的情況下,當 基底接觸116位於P5的位置時,其與汲極114b相連接, 故在第2B圖中並不模擬P5的情況。 第3A與第3B圖係分別顯示第1圖之基底接觸116在 絕緣層102不同位置,對部分空乏以及完全空乏之絕緣層 上有矽之N型金氧半電晶體,在V,爲2V時,1,-、之曲線。 從第3B圖中可觀察到,當基體接觸116在P3的位置時電 流最小,顯示其收集電洞的能力最好,但由於受到源極 114a/矽層104/汲極114b之NPN效應的影響,使電子也由 P3流出,導致Vt較大,其中V(爲臨限電壓。反之,基底 接觸116在P4位置時收集電洞的能力雖不及P3,但因NPN 效應較大,使得電洞會堆積於矽層104底部,使得V(値比 P3的W値小,因此當基底接觸116依P1-P5的位置放置 7 -------------{•裝 I!訂 <請先閱讀背面之注音?事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 9 5 9 6 57S3iwi'.doc/006 A7 ____B7 五、發明說明(έ ) 時,會先增加後減少。 第4Α與第4Β圖係分別顯示第1圖之基底接觸Π6在 絕緣層102不同位置,對部分空乏以及完全空乏之絕緣層 上有矽之Ν型金氧半電晶體,在%爲2V時,1^-1之曲線, 其中爲基底接觸116之電流。從第4Α圖中可知,當基 底接觸116依P1-P5的位置放置時,|isub|會先減少,而在 P2位置的丨I爲最小。另一方面,由於汲極114b附近撞 擊游離(impact ionization)所產生的電洞在基底接觸116 收集’因此當基底接觸116放置的位置往P3方向移動時, 將變成正値。然而,當基底接觸116往汲極區114b方 向移動時,由於NPN效應,反而造成電子流出元件。 綜上所述,本發明較佳實施例基體接觸116最佳化的 位置係置於P2,亦即,位於閘極110與源極區ii4a之間 絕緣層102與矽層104的介面,不但可減少頸結效應的影 響’減少基底接觸電流,而具有較大的汲極電流。 而本發明較佳實施例之具有基底接觸Π6之絕緣層 102上有矽104可以第5A-5H圖所示之流程製造。請參照 第5A圖,在一矽基底500上依序形成一孔洞式矽層502 與一矽層504,例如爲磊晶矽,之後在矽層504上以熱氧 化法形成一熱氧化物層506,如第5B圖所示。接著,請參 照第5C圖,例如以微影蝕刻法,在熱氧化物層506形成 —開口 508,其係形成爲後續基底接觸之一預定位置,而 續在開口 508中塡入例如爲複晶矽層的導電材料,作爲— 基底接觸510,如第5D圖所示。其中,複晶矽層510在 8 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) X-裝-----訂---------绂 4 69 59 6 5 7 83 tivf.doc/006 五、發明說明(7) NMOS中摻雜爲P型,在PMOS中摻雜爲N型,亦即複晶矽 層510摻雜的電性須與MOS電晶體的源/汲極區相反。 請參照第5E圖,在複晶砂層510上形成一金屬層,例 如爲鈦、鎢或鈷等,再經過快速熱回火製程(rapid thermal annealing, RTA),而形成低電阻的金屬砂化物512,作爲 基底接觸的一部份,藉以增加基體接觸的導電性。之後, 如第5F圖所示,在熱氧化物層506上沉積一氧化物層 514,例如爲TEOS,並利用化學機械硏磨法(CMP)將其表面 磨平。續另外提供一基底516,將基底516砌合(bonding) 在基底500最上層的氧化物層514,而形成如第5G圖的結 構。 最後,再將基底500以及孔洞式矽層502去除 > 而可 得到如第5H圖所示具有基體接觸510之絕緣層上有矽晶 片。之後,繼續一般製作閘極的製程,而將基底接觸116 置放於適當的位置,則可製造出如第1圖所示,基底接觸 116可以在PI、P2、P3、P4或P5等之元件結構。 本發明具有基底接觸之絕緣層上有矽之結構並不限於 以上述之製程完成,亦可以其他製程進行。 本發明較佳實施例所示之具有基底接觸之絕緣層上有 矽之結構,可應用在完全空乏或是部分空乏的金氧半電晶 體,其中完全空乏或部分空乏取決於矽層104的厚度,而 矽層104厚度逐漸變小時,則進入完全空乏之金氧半電晶 體。 本發明較佳實施例之基底接觸係埋在矽層104與絕緣 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)

If---------ί ' ------ I ί 訂- — I —----- I <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 b .9 596 5 783 twf.d〇c/〇〇6 A7 B7 五、發明說明($ ) 層102之間’可挖洞於隔離結構106,埋入導體以連接至 金屬內連線(丨interconnect)’除了可以改善電流-電壓的 特性外’亦可降低基底效應,增進電路效能。 此外’在傳統CMOS製程,在兩個金氧半電晶體串聯之 下’將二金氧半電晶體之基底接觸連接,則其中之一金氧 半電晶體將因基底效應而具有較高的臨限電壓,然而在本 發明較佳實施例中之絕緣層上有矽元件可將其各自的基 底接觸連接至各自的源極,藉以降低基底效應。 因此’利用本發明提出之具有基底接觸之絕緣層上有 较之晶片形成之元件,不僅可具有絕緣層上有矽包括改善 閉鎖與接面電容等優點,更可解決浮動基底產生之頸結效 應’基底效應等問題,因此對於改善電路效能等具有極大 助益。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明’任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 ----I —Ί I-----裝 il — 丨! — 訂·--------成 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐)

Claims (1)

  1. 469596 Λ8 B8 5 7«3twr.d〇c/00(i C8 D3 六、申請專利範圍 1. 一種具有基底接觸之絕緣層上有矽之結構,包括: 一絕緣層上有矽之基底,包括一矽層形成在一絕緣層 之上; 一閘極,位於該砂層上; 一源/汲極區,位於該閘極側邊之該矽層中;以及 一基底接觸,位於該絕緣層中,且有部分與該矽層鄰 接。 2. 如申請專利範圍第1項所述之具有基底接觸之絕緣 層上有矽之結構,其中該基底接觸包括以一複晶矽層構 成。 3. 如申請專利範圍第2項所述之具有基底接觸之絕緣 層上有矽之結構,其中該基底接觸更包括一金屬矽化物, 位於該複晶矽層與該絕緣層之間。 4. 如申請專利範圍第2項所述之具有基底接觸之絕緣 層上有矽之結構,其中該複晶矽層之摻雜電性與該源/汲 極區之摻雜電性相反。 5. 如申請專利範圍第1項所述之具有基底接觸之絕緣 層上有矽之結構’其中該絕緣層包括一氧化物層。 6. 如申請專利範圍第1項所述之具有基底接觸之絕緣 層上有矽之結構,其中更包括一閘極氧化物層,位於該閘 極與該矽層之間。 7. 如申請專利範圍第1項所述之具有基底接觸之絕緣 層上有矽之結構’其中該基底接觸包括位於該閘極與該源 極區之間之該絕緣層鄰接該矽層處。 本纸張尺度適用中國國家標準〈CNS)Ail規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝 ----訂----- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 6 9 596 g8s 5 7 83 lwf.doc/006 C8 、申請專利範圍 8,—種具有基底接觸之絕緣層上有矽之結構,適用在 一基底上,包括: 一絕緣層,位於該基底之上; 一矽層,位於該絕緣層之上; 一閘極,位於該矽層上; 一源極區,位於該閘極之一邊之該矽層中; 一汲悸區,位於該閘極之另一邊之該矽層中;以及 一基底接觸,位於該源極區與該閘極之間之該絕緣層 與該矽層介面。 9 .如申§靑專利範IS弟8項所述之具有基底接觸之絕緣 層上有矽之結構,其中該基底接觸包括以一複晶矽層構 成° 10. 如申請專利範圍第9項所述之具有基底接觸之絕 緣層上有矽之結構1其中該基底接觸更包括一金屬矽化 物,位於該複晶矽層與該絕緣層之間。 11. 如申請專利範圍第9項所述之具有基底接觸之絕 緣層上有矽之結構,其中該複晶矽層之摻雜電性與該源/ 汲極區之摻雜電性相反。 12. 如申請專利範圍第8項所述之具有基底接觸之絕 緣層上有矽之結構,其中該絕緣層包括一氧化物層。 13. 如申請專利範圍第8項所述之具有基底接觸之絕 緣層上有矽之結構,其中更包括一閘極氧化物層,位於該 閘極與該砂層之間。 本紙張尺度適用中國國家標準(CNS)A4規袼(210x297公釐) -----------f •裝·-------訂·--In---^ (請先閱讀背面之;i意事項再填寫本頁)
TW89107354A 2000-04-19 2000-04-19 Structure of SOI having substrate contact TW469596B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89107354A TW469596B (en) 2000-04-19 2000-04-19 Structure of SOI having substrate contact

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW89107354A TW469596B (en) 2000-04-19 2000-04-19 Structure of SOI having substrate contact
US09/579,941 US6348714B1 (en) 2000-04-19 2000-05-26 Soi structure with a body contact

Publications (1)

Publication Number Publication Date
TW469596B true TW469596B (en) 2001-12-21

Family

ID=21659445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89107354A TW469596B (en) 2000-04-19 2000-04-19 Structure of SOI having substrate contact

Country Status (2)

Country Link
US (1) US6348714B1 (zh)
TW (1) TW469596B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360874B (en) * 1999-10-25 2002-07-03 Samsung Electronics Co Ltd An SOI semiconductor integrated circuit for eliminating floating body effects in SOI mosfets and method of fabricating the same
US6521959B2 (en) 1999-10-25 2003-02-18 Samsung Electronics Co., Ltd. SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
US6960810B2 (en) * 2002-05-30 2005-11-01 Honeywell International Inc. Self-aligned body tie for a partially depleted SOI device structure
US9466595B2 (en) * 2004-10-04 2016-10-11 Intel Corporation Fabrication of stacked die and structures formed thereby
US8680617B2 (en) 2009-10-06 2014-03-25 International Business Machines Corporation Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
US8946819B2 (en) 2013-05-08 2015-02-03 Globalfoundries Singapore Pte. Ltd. Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
KR100200703B1 (ko) * 1996-06-07 1999-06-15 윤종용 실리콘-온-인슐레이터 소자 및 그 제조방법
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6043535A (en) * 1997-08-29 2000-03-28 Texas Instruments Incorporated Self-aligned implant under transistor gate
US6031261A (en) * 1997-12-15 2000-02-29 Lg Semicon Co., Ltd. Silicon-on-insulator-device and fabrication method thereof
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법

Also Published As

Publication number Publication date
US6348714B1 (en) 2002-02-19

Similar Documents

Publication Publication Date Title
US9793408B2 (en) Fin field effect transistor (FinFET)
US8575699B2 (en) Thin box metal backgate extremely thin SOI device
US9647069B2 (en) Drain extended field effect transistors and methods of formation thereof
US9373507B2 (en) Defective P-N junction for backgated fully depleted silicon on insulator mosfet
US20150325647A1 (en) INTEGRATED CIRCUIT (IC) CHIP HAVING BOTH METAL AND SILICON GATE FIELD EFFECT TRANSISTORs (FETs) AND METHOD OF MANUFACTURE
US8154025B2 (en) Schottky barrier CMOS device and method
US7871869B2 (en) Extremely-thin silicon-on-insulator transistor with raised source/drain
US6977419B2 (en) MOSFETs including a dielectric plug to suppress short-channel effects
US6635909B2 (en) Strained fin FETs structure and method
US6864540B1 (en) High performance FET with elevated source/drain region
US6867433B2 (en) Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7332793B2 (en) Semiconductor device
KR100735654B1 (ko) 디커플링 캐패시터 및 그 제조 방법
US8361872B2 (en) High performance low power bulk FET device and method of manufacture
US8486788B2 (en) Semiconductor device and method for fabricating the same
US6432754B1 (en) Double SOI device with recess etch and epitaxy
US5821575A (en) Compact self-aligned body contact silicon-on-insulator transistor
US8969964B2 (en) Embedded silicon germanium N-type field effect transistor for reduced floating body effect
US6960810B2 (en) Self-aligned body tie for a partially depleted SOI device structure
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
US6919601B2 (en) Semiconductor device with gate electrode formed on each of three side surfaces of an active layer, and manufacturing method thereof
US7821066B2 (en) Multilayered BOX in FDSOI MOSFETS
KR100562539B1 (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
KR100523310B1 (ko) 반도체 장치
US8405121B2 (en) Semiconductor devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent