TW469485B - Semiconductor parallel tester - Google Patents
Semiconductor parallel tester Download PDFInfo
- Publication number
- TW469485B TW469485B TW089112574A TW89112574A TW469485B TW 469485 B TW469485 B TW 469485B TW 089112574 A TW089112574 A TW 089112574A TW 89112574 A TW89112574 A TW 89112574A TW 469485 B TW469485 B TW 469485B
- Authority
- TW
- Taiwan
- Prior art keywords
- spring
- patent application
- item
- scope
- assembly
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
經濟部智慧財產局員工消f合作社印製 469485 A7 五、發明說明(/ ) [本發明之領域] 本發明一般有關於用以測試半導體元件的自動測試設 ::備,而更特別的是,有關於能夠同時平行地測試相當大數 目的半導體元件。 [本發明之背景] 半導體.的生產者在半導體元件的製造上使用種種不同 的製作程序。其中一個較爲重要的製作程序包含根據預定 的標準電氣地測試各者以及每一個晶片。此一般包含激勵 元件均輸入,藉以產生所期望的輸出信號,其Μ且包含監 實際的輸出信號,藉以確認實際與所期望的輸出相吻合 。通常係首先在晶圓片層級上實施測試的步驟,藉以在生 產程序中提早淘汰元件,並且之後在封裝元件層級上亦實 施之。 爲了實現測試程序,半導體的生產者典型地利用複雜 的機器,一般稱爲自動測試設備(ATE)或測試器。針對生 產環境所設計的ATE係通常頗爲昂貴,.因而附加至每一半 導體元件整體的單位成本。半導體的生產者因此已經了解 到:爲了將單位成本最小化,而保持競爭性,ATE必須證 明其高成本爲正當而提供成本充分的節省。 ATE促成較低製造成本之一種方式乃是藉由同時平行 地測試待測元件(〇1;7^)群》此舉通常適用於相當少接腳數 目的記fl體元件,並且顯著地改進元件的生產量。此舉係 因而降低單位成本。傳統的平行測試器係典型地包含電腦 驅動式測試控制器或主機單元,其經由相當大的電纜線捆 3 (請先閱續背面之泫意事項展填寫本頁) Λ----i — I I 訂 II ! 線、夕— 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 η 6 9 4 8 5 Α7 _Β7___ 五、發明說明(立) 而連接到各別配置的測試頭。該線捆包含數百條信號電纜 線,其係集中式終結於第一背板組件。該測試頭一般包含 複數個電路板,其安裝需要電子式介面於各DUT接腳的接 腳電子電路。來自接腳電子電路之連接係通至第二背板組 件,並且係承載通過至裝設於彈簧(pogo)或探針環之個別 的雙邊彈簧接腳。第二背板組件係通常以相當長的軌跡圖 樣所建構,其傾向需要複雜及昂貴的阻抗控制設計以達成 最佳化信號品質。 能夠於任何所給定時間下從事測試的DUTs數目之其 中一個限制係由探針環的建構所造成。探針環的尺寸一般 視半導體晶圓的大小以及接合晶圓的探針卡而定。半導體 晶圓通常爲大約200mm的直徑,其指定300-350mm直徑 的探針卡以供定出信號路徑之目的。依次地,晶圓係集中 式包含數十個DUTs,其具有容易由精微尖端傾斜的探針 所取得的接觸點。對應於一個DUT接觸點或”接腳” ’經由 測試器的各信號路徑一般必須包含用於最佳化信號品質的 50歐姆之傳輸線。此通常涉及以接地路徑環繞著各探針環 信號路徑。 例如,傳統平行測試十六個記憶體元件的測試器’各 皆具有大約32個接腳,一般需要在探針環中之大約5 I2信 號彈簧接腳。再者,爲了確保最佳化的信號品質’各信號 接腳係通常由複數個個接地彈簧接腳所環繞著。然而’隨 著元件接腳數目以及更高平行性的需求增加,需要在有限 彈簧環中定位越來越多的傳統信號以及接地彈簧接腳’在 4 --------------y 裝!!訂----------線-V (請先閲讀背面之注意事項命填寫本頁) 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 9 4 8 5 A7 _B7___ 五、發明說明($ ) 某些點上,該彈簧密度便會開始對各信號路徑的50歐姆特 性產生不良的影響。 利用複雜ate之半導體生產者係亦關注於在系統必須 ”處於停機”前之期望不中斷操作時間。典型地表示爲”失效 之前的平均時間(mean time before failure)’,或 MTBF,此一 參數在決定單位成本中扮演重要的角色。藉由最大化 MTBF,則在所給定的時間區間中,能夠測試更多的DUTs 〇 使用傳統的平行測試器而導致MTBF降低之問題,係 涉及由信號路徑中之故障連接所引起的信號不良性。如同 上述,使用典型的測試頭之傳統平行測試器係利用多個背 板組件,促成個別信號路徑之相當高數目的終端以及連接 。一般而言,所給定路徑之終端以及連接越多,則其失效 的機率越高。 以傳統的平行測試器所遭遇之另一個問題,係渉及場 故障檢修與修復特定信號路徑之困難度。用以修復測試器 的時間係通常表示爲”用以修復的平均時間”(MTTR,mean time to repair),而且其以相當類似於MTBF之方式而影響 單位成本。典型地,信號路徑連接係通常少有關注快速故 障檢修以及修復或者替代,而經由在電纜線捆、各別背板 組件、與彈簧環中的各區域以指定路徑。此舉通常導致測 試器相當長的MTT.R,而在其中一個連接中係將會有問題 產生。 所其所需且在前文所無法得到者,乃是一種能夠致使 5 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ------— 丨 — !裝 i I (諳先閱讀背面之注意事項寫本頁) 訂- 經濟部智慧財產局員工消費合作社印製 4 6 9 4 8 5 A7 ______B7___ 五、發明說明(分) 沿著各信號路徑的信號品質影響最小而平行地測試大量的 DUTs之平行半導體測試器。再者,存在對於具有相當高 MTBF以及相當低MTTR之此種測試器的需求,以對應於 單位成本之降低,而使得元件生產量爲最大化。本發明之 半導體測試器可滿足此等需求。 [本發明之槪要] 本發明的半導體平行測試器提供同時測試DUTs群之 能力,而不用妥協於每一測試器的信號路徑之信號完整性 。該測試器藉由最小化信號相互連接的複雜度,同樣也改 進失效之間的平均時間。再者,藉由將多個測試器組件模 組化,而顯著地最小化修復之平均時間。 爲了實現即述優點,本發明的一種形式包含用以同時 測試複數個固定於處理裝置的DUTs之半導體平行測試器 。該測琴系統包含用以發出系統測試信號的系統控制器, 並且包含接腳電子電路組件,相應於系統測試信號以產生 應用於複數個DUTs的測試圖樣信號。該系統進一步地包 含定義處理裝置與接腳電子電路組件之間的複數個直接信 號路徑之信號介面。 在另一種形式中,本發明包含用以建立半導體測試器 中處理裝置與接腳電子電路組件之間的複數個直接信號路 徑之信號介面。該信號介面包含以複數個軸向開口腔部所 形成之實質圓形的探針環。該等腔部係配置於間距環狀之 結構。該信號介面同樣也包含複數個模組挽具(harness)組 件。每一模組挽具組件包含各別的近側以及末梢端。近側 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) --------------y 裝--- (請先閱讀背面之注意事項#璩寫本頁) 卜訂. --線; _ ___37__ _ ___37__ A7 469485 五、發明說明(t) 端包含用以套疊於其中—個軸向開口腔部的彈簧(pogo)模 組,而末梢端則包含至少—個用以接合接腳電子電路組件 的連接器。 於又一種形式中,本發明包含一種供高密度整合於半 導體測試器探針介面中的彈簧接腳組件。該彈簧接腳組件 包含具有中心導體與被覆的同軸電纜線。該被覆係終止於 末梢端,而中心導體則軸向突出於末梢端並且定義一末梢 尖端。彈簧接腳係經由彈簧插座以閉合間隔軸向關係而固 定於末梢尖端。一阻抗補償元件係耦合到電纜線以及彈簧 接腳。 於再一種形式中,本發明包含一種用於半導體測試器 的模組接腳電子電路組件。該接腳電子電路組件包含由一 對框架構件所搆成的接線板框架(frame)。以至少一個構成 容納電路板的U形邊緣,用以形成接線板框架構件之各者 。將一鉸鍵組件裝設於此對接線板框架構件之間,充分允 許接線板框架構件能夠折疊於實質180度之關係。 [附圖之簡略說明] 藉由參照以下更爲詳細的說明以及附圖,將會較佳地 瞭解本發明,其中: 圖1爲部份方塊圖,代表根據本發明的一個實施例之 半導體測試器; 圖2爲圖1所示的展開接線板框架之俯視平面圖; 圖3爲圖1的測試器之部份前視圖; 圖4爲圖2所示的探針環之立體圖; 7 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (請先閲讀背面之注意事項系填寫本頁) 广-裝—^----——訂----—----線、 經濟部智慧財產局員工液贤合作杜印製 4 6 9 ^85 A7 B7 五、發明說明(6 ) 圖5爲圖1所示的挽具組件之方塊圖; 圖6爲圖1所示的彈簧模組之放大徑向剖視圖;以及 圖7爲圖6所示的彈簧接腳組件之放大及分解軸向剖 視圖。 經濟部智慧財產局員工消費合作社印製 [元件符號說明] 10 半導體測試器 12 系統控制器 16 待測元件(DUTs) 20 接腳電子電路 24 卡攔(cage) 26 卡欄 28 DC(直流)功率模組 29 背板組件 30 通道接線板組件 32 通道接線板框架 34 通道接線板框架 40 通道卡 42 通道卡 44 鉸鍵 46 較鍵 48 二框架構件後緣 50 二框架構件後緣 52 第三接線板 53 電壓源(VS) 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 κ 297公釐) f請先閱讀背面之泫意事項私皆寫本頁) 裝---丨丨|丨訂---------線、 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 54 算術圖樣產生器(APG) 55 (ECR, error cat 56 站控制器或局部處理器 57 資料緩衝記憶體(DBM) 58 可撓帶電纜 59 DUT電源供應(DPS) 60 探針環 62 突出之周圍邊緣 64 開口端腔部(cavity) 65 信號電纜線掛 66 減小尺寸腔部 69 線捆的分支 70 模組挽具組件 71 線捆分支 72 接線板框架組件 73 線捆分支 74 接線板框架組件 75 線捆分支 76 接線板框架組件 77 線捆分支 78 接線板框架組件 80 彈簧模組 81 HDM連接器 83 HDM連接器 {請先閱讀背面之注意事項承成寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .C·) 9 48 5 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 84 上安裝邊緣 85 HDM連接器 86 多邊形壁部 87 HDM連接器 88 接合介面 89 HDM連接器 . 90 閉合間隔穿孔 92 開口盲孔 94 接地彈簧接腳 96 多娜之彈簧接腳保護裝置96 98 座部 110 _ 信號彈簧接腳組件 112 被覆導體 114 中心導體 117 捲縮部位 118 金屬彈簧插座 119 不透氣腔部 120 ~ 絕緣體組件 122 圓柱形第一絕緣體 124 接地金屬環 126 第二絕緣體 128 末梢錐形體 130 各別信號彈簧接腳 132 可縮回尖师ΐ 10 n tt —^1 I (Γί n n 1 .^1 u 一.0, a 1 —i 1— I -V <請先閱讀背面之注意事項ΐ填寫本頁) { 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 469 48 5 A7 _____B7 五、發明說明(?) 134 探針卡 140 處理裝置 150 信號介面 200 測試器系統 [本發明之詳細說明] 現在參照圖1,根據本發明的一個實施例之半導體測 試器,槪括命名爲10,其包含一系統控制器12以及接腳 電子電路20,相應於系統控制器以產生應用於裝設在處理 裝置140中的複數個待測元件(DUTs)16之測試信號。信號 介面150定義複數個直接信號路徑,藉以將接腳電子電路 連接到處理裝置,而最大化複數個信號路徑之密度、最小 化用於每一信號路徑的連接數目、以及相應地改進測試器 的可靠度。 進一步地參照圖1,包括系統控制器12以及所結合的 接腳電子電路20之測試器1〇係容納於自支撐架構(並無顯 示)’其定義一整合測試單元。整合測試單元之框架係以相 當小的覆蓋區而將無塵室的底面積最小化。該架構之更爲 詳細說明係提出於共同審查中的美國專利申請售序號 09Μ1〇857,標題爲”整合測試單元”,於1999年11月1曰 提出申請’讓渡於本發明的受讓人,並且特別以參照方式 而納入本文。
系統控制器Π較佳地由視窗(windows)NT平台基的 電腦所構成,其包含諸如執行於數百MHz的奔騰(Pentium) 層級之處理器。以諸如4GB的硬碟記憶體、64MB的RAM
II 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) (請先閱讀背面之注意事項各填寫本頁) 裝'--!!1 訂 -----!-線、 經濟部智慧財產局員工湞費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 9 48 5 A7 ____B7__ 五、發明說明(7。) 記憶體、以及SVGA控制器/監視器之周邊設備來完成其電 腦。對快閃記憶體測試而言,將局部處理器56(圖2)裝設 於以下將完整詮述的接腳電子電路之中,藉以提供DUTs 16之間的非同步測試控制能力。由於快閃記憶體元件之獨 特及有些不可預測的電氣特性,此舉係實質上改進測試器 的生產量。 現在參照圖1、2和3,接腳電子電路20(圖1)由複數 個模組化的接線板組件30所構成,該等接線板組件30係 安裝於一對相對裝設的卡欄24和26(圖3)。除了架置十六 個接線板組件之外,每一卡欄較佳地包含五個DC電源模 組28(圖3)、一控制器模組(並無顯示)、一校準接線板(並 無顯示)、以及一背板組件29。該背板組件係稍微不同於 傳統的背板組件,其中使用相當短的信號軌跡(並無顯示) ,藉以最小化任何所不要的阻抗問題。 由於需要測試每一個DUT之複雜電路而且特別是在快 閃記憶體元件中,本發明人已經發現的是,將較小的電路 板整合以及連結在一起,藉以形成接腳電子電路’而不製 造大的積體電路板,用以提供測試器販售商之重大的製造 優點。該等優點係涉及經由較小組件所造成的電路板生產 量之改進的接線板產量,其中涉及焊接劑接點與其類似物 之缺點係可潛在使整個接線板成爲廢棄。藉由將每一接線 板組件分爲較小單元,則可能廢棄的缺點係只會從生產量 中排除相當小的接線板,而不會排除相當大且更爲昂貴的 整體接線板。 12 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------1-----裝--------訂---------線 .'·'':' (請先閱讀背面之注^^項^填寫本頁) 469485 B7 五、發明說明(if ) 進一步地參照圖2 ’每一通道接線板組件30包含分爲 各別構件32和34的_性金屬接線板框架。分別以τ形邊 界所形成的框架構件,其夾住各別通道卡4〇和42之邊緣 。定義鉸鍵組件的一對鉸鍵44和46係連結著二框架構件 的後緣48和50 ’藉以彤成脊狀體(spine)。該鉸鍵組件允 許其框架構件當插入背板組件Μ時,以實質爲打開18〇度 之關係而折疊。完整钽裝之較佳接線板框架組件尺寸係大 約爲20x20英吋。 夬卩41己憶、胃的麵試應用而言,.在通道接線板組件30 中的兩通道卡4〇和42較佳地由各別32個通道之通道卡所 構成(總共爲六十四個通道)。各通道卡之形成係類似於用 於由麻州波士頓市Teradyne有限公司所製造的Teradyne 型式;r75〇的積體測試器。一精密度力量/測量儀器(PMU)( 並無顯示)係安裝於通道卡。 第三接線板52係配置相對於各接線板組件30中的通 道卡40和42。第三接線板較佳地由一記憶體測試模組組 件所構成,其裝設有算術圖樣產生器(APG)54以及一站控 制器或局部處理器56,站控制器或局部處理器56係用以 非同步控制相對於其它同時測試之DUTs 16有關的特定 DUT。此外’各個電壓源(vs)53、錯誤擷取壓頭(ECR)55、 資料緩衝記憶體(DBM)57、以及DUT電源供應(DPS)59之 模組係安裝於接線板組件30。通道卡40和42以及記憶測 試模組52係以可撓帶電纜58串接而相互連接在一起,此 外,並且連接到背板組件29(圖i)。根據本發明的模組化 13 本紙張尺度適用t國國家標準(CNS>A4規格(210 X 297公茇) f琦先閱讀背面之注意亊項!填寫本頁) 裝 i — ----- 訂-1!—_—_ -線'* 經濟部智慧財產局員工消費合作社印製 469485 A7 B7 五、發明說明(Ii 經濟部智慧財產局員工消費合作社印製 觀點,各接線板框架組件實質上皆包含需要測試一個DUT 16的充分測試器資源。所以,爲了平行地測試三十二個 DUTs,總共三十二個的接線板框架組件係實施於二個卡欄 24 和 26 ° 校準接線板(並無顯示)係插入用於鄰接通道接線板組 件3〇的各卡欄24之背板組件29,並且包含一系統晶體時 脈(並無顯示),以及一負載接線板ID通信元件(並無顯示) 。複數個時序校準之主驅動/比較電路(並無顯示)係亦設 置。 現在參照圖1 ' 3和5,用以最小化背板組件軌跡路徑 的能力係由複數個模組挽具組件70之實現所造成,模組挽 具組件70係指定從接腳電子電路20至探針環6〇的信號路 徑。以組織化之方式,此舉亦提供用以分配測試器信號的 微型機構。探針.環以及挽具組件係集中式包含信號介面 150(圖 1)。 特別地參照圖4,探針環60由一實質圓形狀的鋁質鑄 造體所構成’其鋁質鑄造體則包含呈放射狀的突出之周圍 凸緣以。複數個開口端腔部64形成於其環的輪環狀配置 中’用以套疊各別的彈簧模組80(圖6)。兩個減小尺寸的 腔部66形成於探針環相對的兩側之上,藉以容納各別的校 準模組(並無顯示)。較佳的是,以大約十四英吋的直徑以 及三英吋的厚度來形成其鑄造體,同時總共形成十個腔部 。中央所裝設的矩形開口 68形成於其環中,藉以提供樞軸 連接到自調整機構(並無顯示)的間隙。自調整機器之更爲 14 請 先 閲 讀 背 意 事 項. W 填、“ 寫裝 頁 訂 .線 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐〉 經濟部智慧財產局員工消費合作社印制衣 469485 A7 ____B7___ 五、發明說明(lY) 詳細說明係可見於前文所參照之標題爲”整合測試單元”的 美國專利申請書序號09Μ10857。 現在參照圖2、5和6,挽具組件70係以提供特定信 號路徑或通道之快速檢修以及有效範疇的修復給予的方式 ,將接腳電子電路20(圖1)適當連接到探針環60(圖4)。特 •別參照圖5,各挽具組件皆包含信號電纜線捆65以及電源 供應電纜線,其共同終結於彈簧模組8〇。該線捆包含複數 個的分支69、71、73、75和77,該等分支則包含各別的 HDM連接器81、83、85、87和89,藉以連接到各別的第 —至第四之接線板框架組件72、74、76 ' 78(圖1)以及一 DUT電源供應接線板(並無顯示)。各挽具皆方便地支援四 個DUTs之測試,並係易於維修及可置換。 特別地參照圖6,彈簧模組80由一鋁質外殻所構成, 其外殼具有上安裝邊緣84,向外突出於多邊形壁部86。以 整合並且環繞於圓柱形的接合介面88來形成該壁部,接合 介面88具有閉合間隔穿孔90之高密度陣列。該等穿孔乃 是構成以容納大約九十個具有各別信號彈簧接腳130之信 號彈簧接腳組件U0。放入穿孔之間的則是高密度陣列之 朝下開口的空盲孔92,用以容納接地彈簧接腳94。各信號 彈簧接腳係實質上由一群接地彈簧接腳所環繞著,藉以保 持對於最佳信號品質之實質理想的五十歐姆傳輸線環境。 多邊形之彈簧接腳保護·裝置96係同中心地配置繞於彈 簧模組80的接合表面88,且係形成有複數個座部98。該 等座部係構成以對齊相對配置於多邊形壁部86之類似形成 15 本紙張尺度適用中國固家標準(CNS)A4規格⑽χ 297公爱) i -----------^----ml ^----^----- (請先閱讀背面之注意事項耳填寫本頁) 469485 A7 ____B7_ ' _ 五、發明說明(A ) 的孔102,並且與其共同操作以容納各別的彈簧106。一種 自調整的彈跳定位器(並無顯示)將彈簧接腳保護裝置鎖緊 於彈簧模組80。 校準模組(並無顯示)實質形成類似於彈簧模組90,然 而其尺寸較小,而相稱於校準接線板(並無顯示)與探針環 60之間所需的連接數目之減小° 現在參照圖7,每一信號彈簧接腳組件11〇包含高傳 真性RG型式的同軸電纜線,而其同軸電纜線則包含一被 覆導體112以及一中心導體114。每一電纜線大約爲37英 吋長,用以綑住於之前所說明的挽具組件70之中。每一電 纜線的中心導體終止於金屬彈簧插座118之捲縮部份117 ,其可從日本東京Rika Denshi所取得。中心導體以及彈簧 接腳之間的捲縮終端產生一不透氣的(gas-tight)腔部119。 本發明其中一個更爲重要的_特點包含絕緣體組件120 之使用,絕緣體組件120實質環繞於中心導體114,藉以 補償彈簧元件接合點、終端及其類似物所導致的任何一種 阻抗之不匹配。補償對於五十歐姆傳輸線阻抗的任何不良 效應,對確保每一經過緊密包裝的探針環之信號路徑最佳 的信號品質而言,其乃是特別重要的。 絕緣體組件Π0包含第一圓柱形的絕緣體122,絕緣 體122係形成而整個環繞於中心導體114之一部分並且緊 靠一接地金屬環U4。該接地金屬環係焊接於被覆體上, 並且整齊地安裝於穿孔90之內,藉以建立被覆體和接腳模 組80之間的接地路徑。第二絕緣體126係裝設鄰接於第一 16 請 先 閲 讀 背 事 項 再; 填」· ί裝 頁I 一 I I I I I J 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 469485 經濟部智慧財產息員工消費合作杜印製 A7 B7 五 '發明說明((5 ) 絕緣體,並且與末梢錐形體128形成一種C形的配置,藉 以互補地接合彈簧插座118之捲縮部份117。同樣亦可從 Rika Denshi所取得的信號彈簧接腳130係套疊於彈簧插座 之內,並且包含一用以接觸探針卡接點(並無顯示)的可伸 縮尖端132。 裝設於每一彈簧模組80之中的陣列信號與接地彈簧接 腳130和94係接合處理裝置140之上的探針卡134(圖6) ,其用於晶圓層級之測試目的,較佳包含一探針(圖1和2) 。探針卡之範圍係在直徑上從300至350mm之間變動,藉 以支援2048個信號通道,其並且包含連接到從一至三十二 DUTs的接腳之接觸點(並無顯示),而提供相對較高層級的 平行性質,藉以將測試器的產量最大化。較佳的探針乃是 TEL型式P8XL之探針,爲日本東京的東京電子有限公司 所製造。 _ 可替代的是,處理裝置丨4〇由一種信息處理機 (handler)所構成(並無顯不)’諸如Galieo Model信息處理 機,可從 New Hampshire 州 Bedford 市的 Kinetrix 有限責 任公司所取得。在習知技術中眾所周知的是,信息處理機 提供架置於負載接線板(並無顯示)上的已封裝裝置之測試 能力,負載接線板係介面於探針環。 在操作之前’半導體的生產者將由大至數百個元件所 形成之半導體晶圓(並無顯示)安裝於探針140之中,並且 將探針卡134穩當地固定於其上。探針卡通常包含接觸每 一元件各個”接腳”的接合機器’藉以致能其後經由信號及 17 本紙張尺度適用家標準(CNS)A4規格(210 X 297公釐) 1 · ,./ (.請先閱讀背面之注意事項系贫寫本頁) 41° ...
469485 A7 _________B7 五、發明說明(丨ί〇 接地彈簧接腳130和94而連接到探針環60的連接行爲。 較佳探針之一個獨特的特性係涉及快速改變機構(並無顯示 ),其提供晶圓或探針卡的交換,而不需要從測試器10退 出探針140。探針和測試器係共同地界定一測試系統200。 在操作上,測試器10之系統控制器12提供方便使用 者用以監視平行測試的進行以及結果之操作者介面。對快 閃記憶體的測試而言,,根據生產規格來驗證其元件的基本 操作,因而每一 DUT 16係受到複數個測試。爲了提供測 試系統在操作上的淸楚性,以下的說明提出在單一 DUT測 試期間中的信號指定路徑之行爲。 根據由每一局部處理器56所實現的軟體,其測試一般 係涉及每一 APG 54圖樣信號的產生。藉由通道卡40和42 來分配其信號,其信號並且相應於DUT各別的接腳,而定 義各個通道或信號路徑。指定沿著與單一元件有所結合的 通道所傳播之信號從通道卡至背板組件29之路徑,並因而 經由所相應的HDM連接器,轉換至由挽具組件70的分支
I 先 閱.. 讀 背 面
訂
線
部所構成之各別的同軸電纜線。隨著其信號到達高密度彈 簧模組80,並且沿著中心導體/彈簧接腳之連接而傳播,對 五十歐姆傳輸線阻抗所產生之輕微的不良影響會發生於接 地金屬環124之近側尖端。藉由絕緣組件120所產生的逆 t應,立即補償其不良影響。再者,彈簧插座的捲縮部份 貪導致額外的阻抗之不匹配,而其不匹配則藉由C形 絕緣體126適當地補償之。 墦的信號之後則以相當高品質的脈衝形狀而沿著
I TS)A4 規格(21〇χ 297 公釐) 經濟部智慧財產局員工消費合作社印製 4 69 48 5 A7 ___B7_ 五、發明說明(q) 各個信號彈簧接腳傳導,該高品質脈衝形狀者係可能藉由 每一信號路徑周圍所環繞的接地彈簧接腳94所得到。之後 則沿著探針卡134指定其信號的路徑,並且沿著接合半導 體晶圓(並無顯示)的纖細之電子探針(並無顯示)以及所關注 的特定DUT 16來轉換之。視所使用測試型式而定,可將 信號寫入DUT之內的特定位址,並且之後取回,藉以比較 所期望的數値。 .熟習技術者將會察知本發明所提的許多益處以及優點 。例如,由於從背板組件29至信號介面150之直接的信號 連接,因而在生產環境中,本發明測試器的實現乃特別有 益。本發明者已經發現如此實質上會增加測試器”失效之間 的平均時間”(MTBF),而對應地促成降低整體成本。 然而,差異的通道或信號路徑偶而可能需要維修或更 換。在此一著眼點上,本發明模組之建構提供一種快速尋 找故障並加以修復之能力,藉以確定整個信號路徑,而降 低在隔離電位的問題上所需的時間。甚爲重要的是,本發 明的模組化係以最少成本和停頓時間,允許有效而直接地 更換其通道接線板組件30 '或挽具組件70、或者甚至是彈 簧接腳組件110。如此則會顯著地最小化測試器”平均修復 時間”(MTFR)參數,其亦實質上促成整體降低半導體生產 成本。 再者,本發明的信號介面在傳統尺寸的晶圓或負載接 線板上提供實現相當大規模的平行測試之方法,並不會經 由其探針環而犧牲信號完整性。此係經由獨特的彈簧組件 請 先 閱 讀 背
I 填 裝 頁 訂 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4-69485 a7 ____B7___ 五、發明說明() 之實現來完成之,而其中的彈簧組件則提供對於任何傳輸 線劣化的阻抗補償。 儘管本發明係已經參照較佳實施例而特定地顯示以及 說明,然而熟習技術者將會瞭解到的是,可作出於形式以 及細節上之各種改變,而不偏離本發明的精神與範疇。 舉例而言,儘管在此所提出的模組化說明係指出每個 所測試DUT之專用接線板組件以及彈簧模組,應係了解的 是,本發明係同樣亦可用以測試具有相當小接腳數目之多 個複製DUTs。同樣地,藉由組合多於一個六十四通道的 接線板,可測試具有相當高接腳數目(例如大於六十四個通 道)之DUTs。 此外,雖然已經主要參照晶圓層級之探針測試以說明 本發明的平行性觀點,本發明係同樣亦可適用於由處理機 所處理的封裝層級之元件,並且經由一負載接線板而非一 探針卡而作介面。所以,就本發明之目的而言,專有名詞" 處理裝置"係廣泛地用以指不處理機(handler)或探|十器 (prober)之使用。 先 閲 讀 背 寫裝 本衣 頁 訂 經濟部智慧財產局員工消費合作社印製 20 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- A8 B8 C8 D8 469485 六、申請專利範圍 1. ~種半導體測試器,用以測試固定於一處理裝置之 複數個待測元件(DUTs),該種測試器包含: 一系統控制器,用以發出系統測試信號; 一接腳電子電路組件,響應於該系統測試信號,用以 產生施加至該複數個DUTs的測試圖樣信號;及 一信號介面,當該測試器係耦接到該處理裝置時,係 適以界定介於該處理裝置與該接腳電子電路組件之間的複 數個直接信號路徑。 2. 根據申請專利範圍第1項之半導體測試器,其中該 信號介面包含: 一實質上爲圓形的探針環,係形成有複數個軸向開口 腔部,該等腔部係配置爲隔開的環狀結構;及 複數個模組挽具組件,該複數個模組挽具組件各者包 括各別的近側端與末梢端,該近側端包括用以套疊於該複 數個軸向開口腔部之一者的彈簧模組,該末梢端則包括用 以接合該接腳電子電路組件的至少一個連接器。 .3.根據申請專利範圍第2項之半導體測試器其中該 探針環係由鑄造所形成,並且包括徑向突出周邊凸緣,該 探針環進一步包括用以容納一樞軸臂之一中心形成的開口 端槽。 4. 根據申請專利範圍第2項之半導體測試器,其中: 該彈簧模組係形成有陣列之緊密分隔的穿孔,該等穿 孔各者係構成以容納一彈簧接腳組件。 5. 根據申請專利範圍第2項之半導體測試器,其中: 1 -------------------rl 訂---------線 (請先閱讀背面之注意事項#,域窵本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用_國國家標準(CNS)A4規格(210 x 297公釐) 469485 A8 g D8 六、申請專利範圍 該彈簧模組包含一鋁質外殼。 6. 根據申請專利範圍第2項之半導體測試器,其中: 該彈簧模組包括一可伸縮之裝載彈簧的彈簧接腳保護 器。' 7. 根據申請專利範圍第2項之半導體測試器,其中: 該複數個模組挽具組件之各者包括一電纜線捆之解壓 器。 8. 根據申請專利範圍第4項之半導體測試器,其中該 彈簧接腳組件包括: 一同軸電纜線,其具有一中心導體與一被覆體,該被 覆體係終結於末梢端,而該中心導體則軸向突出於該末梢 端並且界定一末梢尖端; 一彈簧接腳,以緊密分隔之軸向關係而經由一彈簧插 座所固定於該末梢尖端;及 . 一阻抗補償元件,係耦接到該電纜線與彈簧接腳。 9. 根據申請專利範圍第1項之半導體測試器,其中: 該接腳電子電路組件包括安裝複數個電路接線板之一 鉸鍵接線板框架與一背板組件,該背板組件係置入介於該 鉸鍵接線板框架與該信號介面之間。 10. —種半導體測試系統,用以平行地測試複數個 DUTs,該測試系統包含: 一系統控制器,用以發出系統測試信號; 一接腳電子電路組件,響應於系統測試信號,用以產 生施加至該複數個DUTs的測試圖樣信號; 2 I---^----------;裝--------訂---------線 (請先閱讀背面之注意事項再i/寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Λ8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 4 6 9 48 5 六、申請專利範圍 —處理裝置,係適以固定於測試期間之複數個DUTs ;及 一信號介面,界定介於該處理裝置與該接腳電子電路 組件之間的複數個直接的信號路徑。 11·根據申請專利範圍第10項之半導體測試系統,其 中: 該處理裝置包含一探針。 12·根據申請專利範園第〗〇項之半導體測試系統,其 中: .該處理裝置包含一信息處理機。 13. —種信號介面,用以在半導體測試系統中建立介於 .處理裝置與接腳電子電路組件之間的複數個直接信號路徑 ,該信號介面包含: _ —實質上爲圓形的探針環,係形成有複數個軸向開口 腔部,該等腔部係配置爲於隔開的環狀結構;及 複數個模組挽具組件,該複數個模組挽具組件各者具 有各別的近側端和末梢端,該近側端包括一彈簧模組,用 以套疊於該複數個軸向開口腔部的一者,該末梢端包括至 少一個連接器,用以接合該接腳電子電路組件。 14. 根據申請專利範圍第13項之信號介面,其中該探 針環係由鑄造所形成,並且包括徑向突出之周邊凸緣,該 探針環進一步包括用以容納一樞軸臂之中心形成的開口端 槽。 15. 根據申請專利範圍第I3項之信號介面,其中該彈 3 ------^------------- {請先閱讀背面之注意事項再·€寫本頁) 言本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 9 4 8 5 B8 D8 六、申請專利範圍 簧模組係形成有陣列之緊密分隔的穿孔,該等穿孔各者係 構成以容納一彈簧接腳組件。 16. 根據申請專利範圍第13項之信號介面,其中該彈 簧模組包含一鋁質外殼。 17. 根據申請專利範圍第13項之信號介面,其中該彈 簧模組包括一可伸縮之裝載彈簧的彈簧接腳保護器。 18. 根據申請專利範圍第I1 2項之信號介面,其中該彈 簧接腳組件包含·’ 一同軸電纜線,其具有一中心導體與一被覆體,該被 覆體係終結於末梢端,而該中心導體係軸向突出於該末梢 端並且界定一末梢尖端; 一彈簧接腳,以緊密分隔之軸向關係而經由彈簧插座 所固定於該末梢尖端;及 一阻抗補償元件,係耦接到該電纜線與彈簧接腳。 19. 一種彈簧接腳組件,供高密度整合於半導體測試器 的信號介面中,該彈簧接腳組件包含: 一同軸電纜線,其具有一中心導體與一被覆體,該被 覆體係終結於末梢端’該中心導體係軸向突出於該末梢端 並且界定一末梢尖端; 一彈簧接腳,以緊密分隔之軸向關係而經由彈簧插座 所固定於該末梢尖端;及 一阻抗補償元件’係耦接到該電纜線與彈簧接腳。 20. 根據申請專利範圍第19項之彈簧接腳組件’其中 1.--^---------;裝--- (請先閲請背面之沒意事項再贫寫本頁) 灯! 線 經濟部智慧財產局員工消费合作社印製 1 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 9 485 六、申請專利範圍 該電纜線係實質界定一 50歐姆傳輸線的信號路徑,並 且包括產生阻抗不匹配的連接,以改變該50歐姆傳輸線阻 -Η£γ · 沉, 該阻抗補償元件係作用以補償該阻抗之不匹配。 21. 根據申請專利範園第19項之彈簧接腳組件,其中 該阻抗補償元件包含: 一絕緣體裝置,具有第一絕緣體,其係同軸配置繞於 該末梢端並且係實質置入介於該末梢端和該彈簧插座之間 〇 22. 根據申請專利範圍第19項之彈簧接腳組件,其中 該彈簧插座係彤成有一狹窄部位以接合該末梢尖端。 23. 根據申請專利範圍第22之彈簧接腳組件,其中該 絕緣體裝置進一步包括: 第二絕緣體,該第二絕緣體係實質形成爲C形,並且 同軸配置繞於該彈簧插座狹窄部位。 24. 根據申請專利範圍第23項之彈簧接腳組件,其中 該彈簧插座係與該末梢端配合以形成一不透氣介電質 腔部,該腔部藉由可測量之阻抗變化而改變該50歐姆的傳 輸線,第二絕緣體係形成以補償該可測量之阻抗變化。 25. —種用於半導體測試器之模組接腳電子電路組件, 該接腳電子電路組件包含: ——接線板框架,包含一對框架構件,該對框架構件各 (請先閱讀背面之注意事項再_填寫本頁) 訂 -線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國.國家標準(CNS)A4規格(210 X 297公釐) 469485 頜 C8 D8 六、申請專利範圍 者係以至少一個τ彤邊界所形成,該至少一個邊界係構成 以容納一電路板;以及 一鉸鍵組件,配置於該對框架構件之間,充分允許該 對框架構件以實質爲18Ό度關係而折疊。 26.根據申請專利範圍第25項之模組接腳電子電路組 件,進一步包含: 一可撓帶電纜線,其相互連接該對框架構件中的該等 電路板。 J! [.---------,k. 11 <請先閱讀背面之注意事項再.填寫本頁) 訂: -線 經濟部智慧財產局員工消費合作社印製 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/340,832 US6476628B1 (en) | 1999-06-28 | 1999-06-28 | Semiconductor parallel tester |
Publications (1)
Publication Number | Publication Date |
---|---|
TW469485B true TW469485B (en) | 2001-12-21 |
Family
ID=23335115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089112574A TW469485B (en) | 1999-06-28 | 2000-06-27 | Semiconductor parallel tester |
Country Status (8)
Country | Link |
---|---|
US (1) | US6476628B1 (zh) |
EP (1) | EP1190322B1 (zh) |
JP (1) | JP5173097B2 (zh) |
KR (1) | KR100696321B1 (zh) |
DE (1) | DE60003312T2 (zh) |
MY (1) | MY119234A (zh) |
TW (1) | TW469485B (zh) |
WO (1) | WO2001001247A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102360064A (zh) * | 2011-08-01 | 2012-02-22 | 上海宏力半导体制造有限公司 | 芯片的测试系统 |
US8255198B2 (en) | 2003-02-14 | 2012-08-28 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6671844B1 (en) * | 2000-10-02 | 2003-12-30 | Agilent Technologies, Inc. | Memory tester tests multiple DUT's per test site |
US6988232B2 (en) * | 2001-07-05 | 2006-01-17 | Intellitech Corporation | Method and apparatus for optimized parallel testing and access of electronic circuits |
US7009381B2 (en) * | 2002-03-21 | 2006-03-07 | Agilent Technologies, Inc. | Adapter method and apparatus for interfacing a tester with a device under test |
JP3621938B2 (ja) | 2002-08-09 | 2005-02-23 | 日本電子材料株式会社 | プローブカード |
US6842022B2 (en) * | 2002-09-20 | 2005-01-11 | Agilent Technologies, Inc. | System and method for heterogeneous multi-site testing |
KR20060019552A (ko) * | 2003-05-22 | 2006-03-03 | 테세다 코포레이션 | 반도체 집적회로 테스트용 테스터 구조 |
US7053648B2 (en) * | 2003-06-09 | 2006-05-30 | Credence Systems Corporation | Distributed, load sharing power supply system for IC tester |
KR100498509B1 (ko) * | 2003-11-12 | 2005-07-01 | 삼성전자주식회사 | 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법 |
US7464287B2 (en) * | 2004-03-31 | 2008-12-09 | Intel Corporation | Strategy to verify asynchronous links across chips |
US7913002B2 (en) * | 2004-08-20 | 2011-03-22 | Advantest Corporation | Test apparatus, configuration method, and device interface |
US7543200B2 (en) * | 2005-02-17 | 2009-06-02 | Advantest Corporation | Method and system for scheduling tests in a parallel test system |
US20060214679A1 (en) * | 2005-03-28 | 2006-09-28 | Formfactor, Inc. | Active diagnostic interface for wafer probe applications |
US7292059B2 (en) * | 2005-03-31 | 2007-11-06 | Credence Systems Corporation | Power supply assembly for a semiconductor circuit tester |
JP2006343146A (ja) * | 2005-06-07 | 2006-12-21 | Advantest Corp | 試験装置 |
JP2006343182A (ja) * | 2005-06-08 | 2006-12-21 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP5021924B2 (ja) * | 2005-09-27 | 2012-09-12 | 株式会社アドバンテスト | パフォーマンスボード、試験装置及び試験方法 |
KR100748663B1 (ko) * | 2005-12-19 | 2007-08-10 | 현대자동차주식회사 | 엘피아이 차량의 연료계 모니터링 방법 |
US7458837B2 (en) | 2006-01-13 | 2008-12-02 | Advantest Corporation | Connector housing block, interface member and electronic device testing apparatus |
WO2007080644A1 (ja) * | 2006-01-13 | 2007-07-19 | Advantest Corporation | コネクタハウジングブロック、インターフェイス部材および電子部品試験装置 |
US7475164B2 (en) * | 2006-02-28 | 2009-01-06 | International Business Machines Corporation | Apparatus, system, and method for automated device configuration and testing |
US7552370B2 (en) * | 2006-03-31 | 2009-06-23 | Robert Pochowski | Application specific distributed test engine architecture system and method |
US7598728B2 (en) * | 2006-08-04 | 2009-10-06 | Suckheui Chung | System and method for utilizing an automatic circuit tester system having multiple automatic circuit tester platforms |
US7825650B2 (en) * | 2006-12-15 | 2010-11-02 | Verigy (Singapore) Ptd. Ltd. | Automated loader for removing and inserting removable devices to improve load time for automated test equipment |
US7821254B2 (en) * | 2006-12-15 | 2010-10-26 | Verigy (Singapore) Pte. Ltd. | Method and apparatus for improving load time for automated test equipment |
US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
US8305098B2 (en) * | 2007-04-26 | 2012-11-06 | Advantest (Singapore) Pte Ltd | Element usable with the method, and a standalone probe card tester formable using the method |
JPWO2008136301A1 (ja) * | 2007-04-27 | 2010-07-29 | 株式会社アドバンテスト | 試験装置および試験方法 |
US7739070B2 (en) * | 2007-08-28 | 2010-06-15 | Agilent Technologies, Inc. | Standardized interfaces for proprietary instruments |
US20090134898A1 (en) * | 2007-11-26 | 2009-05-28 | Carlsen Richard D | Coaxial Spring Probe Grounding Method |
US7680615B2 (en) * | 2008-01-25 | 2010-03-16 | Azurewave Technologies, Inc. | Parallel testing system with shared golden calibration table and method thereof |
TWI461712B (zh) * | 2009-01-21 | 2014-11-21 | King Yuan Electronics Co Ltd | 平行測試轉換裝置、平行測試系統以及平行測試之方法 |
KR101534163B1 (ko) * | 2009-04-01 | 2015-07-06 | 삼성전자주식회사 | 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템 |
EP2404181B1 (en) * | 2009-04-09 | 2015-08-19 | Teradyne, Inc. | Automated test equipment employing test signal transmission channel with embedded series isolation resistors |
JP7170494B2 (ja) * | 2018-10-15 | 2022-11-14 | 東京エレクトロン株式会社 | 中間接続部材及び検査装置 |
KR102520852B1 (ko) * | 2022-10-14 | 2023-04-13 | 주식회사 유니밴스 | 프로브카드용 탑 보강판 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0382264B1 (en) * | 1984-06-29 | 1994-06-15 | Advantest Corporation | IC test equipment |
JP2537892Y2 (ja) * | 1990-06-08 | 1997-06-04 | 株式会社アドバンテスト | Ic試験装置 |
JP2641816B2 (ja) * | 1991-07-23 | 1997-08-20 | 三菱電機株式会社 | 半導体集積回路の測定方法 |
JPH0792479B2 (ja) * | 1993-03-18 | 1995-10-09 | 東京エレクトロン株式会社 | プローブ装置の平行度調整方法 |
JPH0732579U (ja) * | 1993-11-22 | 1995-06-16 | 株式会社アドバンテスト | デバイス・インターフェイスのリーク防止機構 |
JPH0732955U (ja) * | 1993-12-01 | 1995-06-16 | 株式会社アドバンテスト | 半導体試験装置のマザーボード |
JPH07318587A (ja) * | 1994-05-27 | 1995-12-08 | Tokyo Electron Ltd | プローブカード |
JP3401713B2 (ja) * | 1994-09-13 | 2003-04-28 | 富士通株式会社 | 集積回路試験装置 |
US5546405A (en) * | 1995-07-17 | 1996-08-13 | Advanced Micro Devices, Inc. | Debug apparatus for an automated semiconductor testing system |
JP2720146B2 (ja) * | 1995-08-29 | 1998-02-25 | ミナトエレクトロニクス株式会社 | ウェーハプローバ用接続リング |
US5907247A (en) * | 1995-10-06 | 1999-05-25 | Texas Instruments Incorporated | Test system and process with microcomputers and serial interface |
US5705932A (en) * | 1995-10-10 | 1998-01-06 | Xilinx, Inc. | System for expanding space provided by test computer to test multiple integrated circuits simultaneously |
US5729150A (en) | 1995-12-01 | 1998-03-17 | Cascade Microtech, Inc. | Low-current probe card with reduced triboelectric current generating cables |
JPH10213628A (ja) * | 1996-02-19 | 1998-08-11 | Ando Electric Co Ltd | 半導体試験装置 |
JPH09251053A (ja) * | 1996-03-13 | 1997-09-22 | Ando Electric Co Ltd | 半導体試験装置 |
JPH10227830A (ja) * | 1996-07-31 | 1998-08-25 | Ando Electric Co Ltd | Icテスタ用テストボード |
JP3302576B2 (ja) * | 1996-09-30 | 2002-07-15 | アジレント・テクノロジー株式会社 | コネクタ付きプローブカード及びdut接続装置 |
JP3730340B2 (ja) * | 1996-11-20 | 2006-01-05 | 株式会社アドバンテスト | 半導体試験装置 |
JPH1183935A (ja) * | 1997-09-05 | 1999-03-26 | Advantest Corp | 半導体試験装置 |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
US6028439A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
JP3833370B2 (ja) * | 1997-11-21 | 2006-10-11 | 株式会社アドバンテスト | Ic試験装置 |
US6166553A (en) * | 1998-06-29 | 2000-12-26 | Xandex, Inc. | Prober-tester electrical interface for semiconductor test |
US6204679B1 (en) * | 1998-11-04 | 2001-03-20 | Teradyne, Inc. | Low cost memory tester with high throughput |
JP5907245B2 (ja) * | 2014-12-01 | 2016-04-26 | 株式会社三洋物産 | 遊技機 |
-
1999
- 1999-06-28 US US09/340,832 patent/US6476628B1/en not_active Expired - Lifetime
-
2000
- 2000-06-27 TW TW089112574A patent/TW469485B/zh not_active IP Right Cessation
- 2000-06-27 MY MYPI20002889A patent/MY119234A/en unknown
- 2000-06-28 DE DE60003312T patent/DE60003312T2/de not_active Expired - Fee Related
- 2000-06-28 KR KR1020017016669A patent/KR100696321B1/ko not_active IP Right Cessation
- 2000-06-28 EP EP00944961A patent/EP1190322B1/en not_active Expired - Lifetime
- 2000-06-28 WO PCT/US2000/017792 patent/WO2001001247A2/en active IP Right Grant
- 2000-06-28 JP JP2001507193A patent/JP5173097B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8255198B2 (en) | 2003-02-14 | 2012-08-28 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
CN102360064A (zh) * | 2011-08-01 | 2012-02-22 | 上海宏力半导体制造有限公司 | 芯片的测试系统 |
Also Published As
Publication number | Publication date |
---|---|
EP1190322A2 (en) | 2002-03-27 |
US6476628B1 (en) | 2002-11-05 |
DE60003312D1 (de) | 2003-07-17 |
JP5173097B2 (ja) | 2013-03-27 |
WO2001001247A3 (en) | 2001-09-07 |
KR20020038597A (ko) | 2002-05-23 |
EP1190322B1 (en) | 2003-06-11 |
MY119234A (en) | 2005-04-30 |
DE60003312T2 (de) | 2004-05-13 |
KR100696321B1 (ko) | 2007-03-19 |
JP2003503712A (ja) | 2003-01-28 |
WO2001001247A2 (en) | 2001-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW469485B (en) | Semiconductor parallel tester | |
TW591238B (en) | Timing calibration and timing calibration verification of electronic circuit testers | |
JP4708566B2 (ja) | 自動試験装置用遠隔試験モジュール | |
TWI227784B (en) | Stackable semiconductor test system and method for operating same | |
US20060214679A1 (en) | Active diagnostic interface for wafer probe applications | |
TWI416117B (zh) | 探針卡 | |
JP2005513443A (ja) | テストヘッドと共に用いる接続モジュール、テストヘッドと被テスト装置との間の相互接続を提供するインタフェーステストヘッドシステム、テストヘッドを被テスト装置に接続する方法、テストヘッドシステムを変更する方法、およびテストヘッドシステムを組み立てる方法 | |
TWI264552B (en) | Connector cable and method for probing vacuum-sealable electronic nodes of an electrical testing device | |
US7423443B2 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
JP2000323629A (ja) | インタポーザ・アセンブリのアセンブル方法 | |
JP2004502174A (ja) | 集積回路ウエハ・テスタのタイミングを較正するためのシステム | |
KR20010030367A (ko) | 콘택트 핀을 장착하기 위한 핀 블럭 구조물 | |
US7514950B2 (en) | Semiconductor device testing apparatus and device interface board | |
US7256594B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
TW320756B (zh) | ||
KR100524292B1 (ko) | 반도체 테스트 인터페이스 | |
TWI227787B (en) | Ancillary equipment for testing semiconductor integrated circuit | |
US20090256582A1 (en) | Test circuit board | |
KR20030017053A (ko) | 피씨 마더보드를 이용한 반도체 테스트 장치 | |
US20060033513A1 (en) | Apparatus, method, and kit for probing a pattern of points on a printed circuit board | |
KR101018683B1 (ko) | 기준 dut 보드 및 이를 이용한 반도체 소자의 실장 테스터 | |
JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
US7821254B2 (en) | Method and apparatus for improving load time for automated test equipment | |
JPH0754817B2 (ja) | 半導体検査装置 | |
JPH02298873A (ja) | 論理プリント板の試験装置及びその試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |