TW426947B - Method of producing trench capacitor - Google Patents

Description

4 2 69 4 / ， 4 五、發明說明（1) 【發明背景】 ’ 【發明領域】 本發明係關於一種渠溝式電容器的製造方法，其中此 渠溝式電容器具有更大的電容值，適於在未來次微米元件 技術中使用。 【相關技術之說明】 在記憶體元件中，動態隨機存取記憶體DRAM(Dynamic Random Access Memory) 是一種被廣泛使用在資訊工業的 元件之一。 圖1係一DRAM單元的電路示意圖，其中包含：一 NM0S 電晶體11 ’其閘極111連接到一字元線（word 1 ine，WL)， 汲極11 2連接到一位元線（bit line, BL);以及一電容器 1 2 ’其一端接1 / 2 Vcc (Vcc為操作電壓），另一端電連接到 M0S電晶體Π的源極113。在圖1中，NM0S電晶體11的作用 可視為一個開關由字元線的信號來控制開啟或關閉，當 字元線的信號是1(H)時’ NM0S電晶體11導通（turn-on)， 此時位元線的資料將被儲存在電容器1 2上，而達成記憶的 功能，而當字元線信號是0(L)時，NM0S電晶體11將會關 閉，電容器1 2則會保留原來的信號。 在半導體製程中，對於電容器丨2，一般而言，大致可 以分為兩種不同的半導體結構，其中一種為層疊式電容器 (stacked capacitor)，另一種則為渠溝式電容器（trench capacitor)。

4269 4 l ....——~— 五'發明說明（2) j 圖2係一般習用於半導體製程中之渠溝式 |構示意圖，其中包含：—半導體基板21 ; 一 /器的結 j為渠溝式電谷器的底電極；一介電声2 3，在.¾ 層2 2 ’做 丨的介電層，* -般情況下，是氧化二氮^：J式電容器 |構；以及由一複晶矽層形成之上電極24。在 化矽結 i值是隨著電容器表面積的增大而變大，所以，/、’電容 溝式電容的電容值大致上與擴散層2 2和介 ° =看到渠 面積成正比。 电層23接觸的表 但是，隨著元件尺寸的縮小，上述習用渠溝 可佔用的晶片表面積也就越來越小，因此，維二令口 之電容值也逐漸成為次微米元件製程的一大挑戰。足夠大 【發明概述】 ::於：，本發明的目的係提供一種渠溝式電容器的 取匕万法’其中此渠溝式電容器具有大電容 適於在次微来元件技術中使用。 的優點更 .一因此，本發明之渠溝式電容器的製造方法，包含：形丨 成^渠溝在一半導體基板上，該渠溝具有一底部及至少一 ，f;形成一擴散層於該半導體基板中，並環繞於該渠溝| 氏，及該至少一側壁之預定位置；形成一第一複晶矽層於i 該渠溝底部，且該第一複晶矽層與該至少一側壁不相連；| 形成厂第一介電層，至少完整覆蓋該第一複晶矽層及該擴 散層，以及形成一上電極層，至少完整覆蓋住該第一介電| 層β ! 42694 7 ____*_________

i五、發明說明（3) I

I j

, ' J

【圖示之簡單說明】 I | i

j 圖1係一DRAM單元的電路示意圖； I

1 圖2係一般習用渠溝式電容器的結構示意圖； I i | ! 圖3係本發明之渠溝式電容器的結構示意圖；以及 ！ | ! I 圖4〜圖16係本發明之渠溝式電容器的製程步驟結構示 ： I : 1意圖" ！ I j

1 I 丨[符號之說明] i

; 11 NMOS電晶體 I i : I 111 NMOS電晶體之閘極 i I Π2 NMOS電晶體之汲極 i

1 113 NMOS電晶體之源極 I

； I

I 12電容器 I : 21半導體基板 丨 ! ί 丨 22擴散層， ί ; Μ介電層 ,· ι ; 24上電極層 ； I 31半導體基板 ； 丨 32渠溝 ； i 32a渠溝底部 丨 i 33擴散層 j

i 34第一複晶矽層 I

I 351第一介電層 I 第6頁 「五、發明説明（4) I 4 2吞§ 4#二介電層 | 361第二複晶矽層 I 362第三複晶碎層 I 363第四複晶矽層 I 3 7埋藏連接層 ; 38 源極擴散層 \ 51 ASG層

I ； 52保護層 ί '

J ί ；【較佳實施例之詳細說明】 丨 以下將參閱各附圖，詳細說明本發明之渠溝式電容器 I的結構、製程步驟以及其工作原理。 | 圖3係本發明之渠溝式電容器結構示意圖，其中包 丨含：

I | —ρ型半導體基板31 ; ; 渠溝3 2，該渠溝具有一底部3 2 a及至少一侧壁，形 | j於P型半導體基板31;底電極，包括：一η型雜質擴散層 j第丄形成於渠溝32的底部32a及側壁之適當位置；以及一 I ，晶硬層34，形成於該渠溝32之底部32a ; i成於，電層35’包含第一介電層351和第二介電層352,形 i溝32之内，至少完整覆蓋該第一複晶矽層34及該n | ^ 擴散層33之内表面；以及 I 361上電極36 *覆蓋於介電層35上，包含第二複晶矽層 1 、第三複晶矽層362、及第四複晶矽層363。 I 4^9胃^5) — 一~ 一~~~ | 在圖3’中，一般而言，介電層35是採用 |

| ON (ox i de/n i t r i de)或ΟΝΟ(〇χ i de/n i tr i de/oxi de)結構， I

I以氧化層來減低氮化石夕和石夕基板之間的應力（s t r e s s )。 I I 在圖3中可以看到’本發明之渠溝式電容器的電容和 | !習用的渠溝式電容器（如圖2)來比較，本發明之渠溝式電i I容器的底電極增加了第一複晶矽層34的表面積部分，換言.1 ；之’即是增加了渠溝式電容器的總電容面積，所以，其電丨 ；容值也會隨之增加。因此，此渠溝式電容器更適於用在未I ί來的次微米元件β | ; 另外’在圖3中可以看到’本發明之渠溝式電容器可| i 應用在MINT 單元（Merged Isolation and Node Trench | i ce i 1 )以及埋藏連接結構，亦即，第四複晶矽層3 6 3可視為 i 一導電層’連接到埋藏連接層37，而電連接到NM〇s的源極 ;擴散層38，而且，隔離用之淺接面隔離層（shal丨⑽ ； ;trench isolation)，可直接在第四複晶矽層363上形成 | ;(未圖示），無須多消耗另外的晶片面積，因此，可節省了 i |至少25%的晶片面積，同時亦能夠節省製造成本。 ! ; 此外’從圖3中也可以看到，第二介電屢352的厚度比丨 |第-介電層351的厚度厚’其主要原因乃是在於避免寄生| ;NM0S電晶體（亦即由埋藏連接層37、p型半導體基板31、及i | η型雜質擴散層33所形成的縱向電晶體）的產生，以減少漏j j電流。 i 以下將利用附圖詳細說明本發明之渠溝式電容器的製

第8頁

γ^ΛΑ§^Α2__；____J 五、發明說明（6) ·

在半導體基板31上形成一渠溝32，如圖4，該渠溝具 有一底部3 2 a及至少·側壁I 首先，利用CVD 將 ASG(Arsenic Silicate Glass，砷 矽玻璃）層沉積在渠溝32，接著利用微影技術，蝕刻定義 * ASG層51，形成在渠溝32底部32a以及其側壁適當位置； |沉積保護層52，如圖5所示’其中保護層52可使用四乙氧 i ί基矽烷（TEOS)氧化層； | 施加回火（anneal)熱處理，溫度約介於攝氏1〇〇〇至 I 11 0 0度之間，此時ASG層5 1裡的砷因高溫而擴散，在半導 1 I體基板裡面形成一層η型雜質擴散層33，如圖6，且保護層 i 52可有效避免ASG層51裡的砷擴散到渠溝内其他的區域； i |之後’進行非等向性乾式回蚀刻（etch back)，藉由移除 '部份之ASG層51以及保護層52，將渠溝底部32a之基板表面| |暴露出’如圖7，以便在此基板表面進行後續製程； 丨 I 藉由同時將雜質摻雜植入之CVD (in-si tu doping ' I CVD)製程，將一噑晶矽層填入渠溝32,使其覆蓋於渠溝底| i部32a，之後再以乾式敍刻法（dry etching)回蝕此複晶矽丨 !層，因此，就形成了層疊電容之第一複晶矽層34，如圖 1

I 8 ； I ； | 利用濕式蝕刻法（wet etching)將ASG層51和保護層52 i 移除，僅留下第1複晶ί夕層3 4 ’如圖9所示’此濕式钱刻法| |的溶液可採用稀釋氫氟酸溶液（di 1 ute HF)或是 丨 i buffer oxide etcher)溶液，此時層疊電容之底電極| i便藉由第1複晶矽層34及η型雜質擴散層33形成在渠溝中；|

第9頁 五、發明說明（7) Ξ二程”將介電層351錢覆在渠溝内之底電極的 表面（即第1複3曰石夕層34及η型雜質擴散層33之表面）， :言’此介電層係由氣化石"氮化紗/氧化石夕，或氧化石夕和 氮化石夕兩者所形成的組合，如圖1 〇 ; 利用同時將雜質摻雜植入的CVD製程，將一複晶矽声 填入渠溝32並回蝕到一預定深度’以形成第二複晶a 361 ，如圖11 ; 利用濕式蝕刻法，移除未被第二複晶矽層361所覆蓋 住的第一介電層351，結構圖如圖12所示； 利用CVD方式，將第二介電層352形成在渠溝32内，如 圖13 ; 利用乾#刻製程’移除覆蓋於複晶石夕層3 61之上的第 二介電層352 ’以暴露出第一複晶矽層361，如圖14; ； 利用CVD方式填充第三複晶矽層並回蝕至一預定深度 |以形成第三複晶石夕層362 ’接著，將暴露出之第二介電層 _丨3 5 2以濕式钱刻埤回蚀至預定之深度，如圖1 5 ;以及 ； 利用CVD方式填充入第四複晶矽層363，使其完整覆蓋 i第三複晶矽層362及第二介電層352，並對第四複晶矽層 | 363加以回蝕至一預定深度，如此就得到如圖16本發明之 丨 丨渠溝式電容器的結構。 ! I 熟習此技術者可知，本發明之渠溝式電容器不僅限於 i應用在MINT單元以及埋藏連接結構，本發明的發明概念亦 i適用於其他應用類型的渠溝式電容器。 丨

第〗0頁 4物4/ * "^： ----~~1~"— ---— _ 五、發明說明（8) 另外’熟習此技術者亦可知，本發明之渠溝式電容器 的介電層並不僅限於ON或⑽0結構，本發明的發明概念亦 I適用於其他的介電層，例如高介電常數的鐵電材料851>、 I PZT 等。

I | 此外’龙寄生NM0S電晶體效應小至可忽略的情形下， |則本發明之渠溝式電容器無須形成第三複晶矽層362以及 i第二介電層352。 | 所以’以上所述者，僅為用以方便說明本發明之一較 佳實施例’本發明之範圍不限於該較佳實施例，凡依本發 明所做的任何變更，皆屬本發明申請專利之範圍。

第11頁

Claims (1)

1. ^694 7^ --1—- 六、申請專利範圍 1. 一種渠溝式電容器的製造方法，包含： 形成一渠溝在一半導體基板上，該渠溝具有一底部及 丨至少一側壁； I 形成一擴散層於該半導體基板中，並環繞於該渠溝底 i部及該至少一側壁之預定位置； | 形成一第一複晶矽層於該渠溝底部，且該第一複晶矽 i層與該至少一側壁不相連； I ! 形成一第一介電層，至少完整覆蓋該第一複晶矽層及 ' \ i該擴散層；以及 1 形成一上電極層’至少完整覆蓋住該第一介電層。 | | ί 2. 依申請專利範圍第1項之渠溝式電容器的製造方 丨法，其中： 丨 j . ί 該上電極層之組成材料包含複晶矽。 ί i I ί : i 3. 依申請專利範圍第1項之渠溝式電容器的製造方 丨 丨法，其中： I 丨 該形成一擴散層的製程步驟更包含： ί I I 形成已摻入雜質的一矽玻璃層，位於該渠溝底部及至 丨 I少一側壁之預定位置； 1 I 形成一保護層，完整覆蓋住該矽玻璃層；以及 ： I !施加回火熱處理，將該雜質擴散入該半導體基板，以形成丨 I i該擴散層。

   第12頁 4^694 j 〜 _______ ___——~—---------- ^ /、'申請專利範圍 4· 依申請專利範圍第3項之渠溝式電容器的製造方 1 !法’其中： | 該形成一第一複晶矽層的製程步驟更包含： I | 移除該保護層及該矽玻璃層之一部份’使位於該渠溝丨 i底部之該擴散層曝露出來； I | 沉積一導電複晶矽層； I ; 回蝕該導電複晶矽層到一預定深度’以形成該第一複 丨晶石夕層；以及 j ^ | | 完全移除該保護層及該矽玻璃層。 I I I 5· 依申請專利範圍第3項之渠溝式電容器的製造方 ί i法，其中： ； ； ! ； 該雜質係砷或磷。 ί 1 i ί ； I ! I ! 6， 依申請專利範圍第3項之渠溝式電容器的製造方 丨 法，其中： 丨 ί . ； ! 該保護層係四乙氧基矽烷（TEOS)氧化層。 i ί I i · I 7‘ 依申請專利範圍第3項之渠溝式電容器的製造方 丨 法，其中： 丨 j 該回火熱處理係包含氮氣，且溫度約介於攝氏10〇0至丨 1100度之間。 i 8.依申請專利範圍第丨項之渠溝式電容器的製造方

   第13頁 4^6S4 7 六、申請專利範圍 I 法，其中： ! I I 該上電極層的製程步驟更包含： j 形成一第二複晶矽層； i I 回蝕該第二複晶矽層到一預定深度； 丨 I 蝕刻該第一介電層至約該預定深度； ； 形成一第二介電層，覆蓋於該渠溝側壁，且該第二介 | I 電層實質上較該第一介電層厚；以及 形成一第三複晶矽層。 j 9. 依申請專利範圍第1項之渠溝式電容器的製造方 I I I I法，其中： ： ! I | 該上電極層的製程步驟更包含： 丨 形成一第二複晶矽層； 丨 丨 回蝕該第二複晶矽層到一預定深度； 丨 ! 蝕刻該第一介電層至約該預定深度； i ! 形成一第二介電層，覆蓋於該渠溝側壁，且該第二介丨 ' . j i電層實質上較該第一介電層厚； 丨 ! j I 形成一第三複晶發層； 丨 I ! I 回蝕該第三複晶矽層到另一預定深度；

   第14頁 申請專利範圍 、ϊ ί二介電層及該第二介電層係包含氣化矽、 氧化發之組成 矽、 "电尽汉蛾弟二介電層係爸 化矽/氮化矽或氧化矽/氮化矽/ 氮化 U，依申請專 方法，其中： '一一―丹&電容器的製造 該第介電層及該第二介電層係利用化 形成° 竿軋相沉積 利範圍第8或9項之渠溝式電 法 12·依申請專利範圍第8或9項之渠溝式雷& 方法，其中： 、电令 { I 蝕刻該第—介電層及該第二介電層的製程係 i餘刻法。 ’、 器的製造 利用濕式 I 一種渠溝式電容器的製造方法，包含： I 形成一渠溝在一半導體基板上，該渠溝具有—麻却 丨至少一側壁； 另底邛及 i , ! 形成已摻入雜質的一矽玻璃層，位於該渠溝底邱乃兮 |至少一侧壁之預定位置； ! I 形成一保護層，完整覆蓋住該矽玻璃層； 施加回火熱處理，將該雜質擴散入該半導體基板，並 環繞於該渠溝底部及該至少一侧壁之預定位置； 移除該保護層及該梦玻璃層之一部份’使位於該渠溝 i底部之該擴散層曝露出來； ! 沉積一第一複晶矽層；

   第15頁 ^83 4 7二 六、申請專利範圍 丨 ! 回蝕該第一複晶矽層到一預定深度； I j 完全移除該保護層及該矽玻璃層； 形成一第一介電層，至少完整覆蓋該第一複晶矽層及 該擴散層； I 形成一第二複晶矽層； | ； 回蝕該第二複晶矽層到另一預定深度； 蝕刻該第一介電層至約該另一預定深度； ) 形成一第二介電層，覆蓋於該渠溝側壁，且該第二介丨 |電層實質上較該第一介電層厚； i I 形成一第三複晶矽層； | I 回蝕該第三複晶矽層到再一預定深度； 丨 I i j 蝕刻該第二介電層，至約該再一預定深度；以及 I i形成一第四複晶石夕層。 ! | | 14.依申請專利範圍第13項之渠溝式電容器的製造方 I 丨法，其中： . 丨 ' I 丨 該雜質係砷或磷。 丨 ; i [ ! I | ! 15. 依申請專利範圍第13項之渠溝式電容器的製造方 ； . ! 丨法，其中： ： ί I ! 該保護層係四乙氧基矽烷（TEOS)氧化層。 I I 16 .依申請專利範圍第13項之渠溝式電容器的製造方 | !法，其中： I ；

   第16頁 4 4 7 I六、申請專利範圍 該回火熱處理係包含氮氣，且溫度約介於攝氏1 00 0至 1 1 00度之間。 | 17.依申請專利範圍第13項之渠溝式電容器的製造方| I法，其中： 該第一介電層及該第二介電層係包含氧化矽、氮化 | 矽、氧化矽/氮化矽或氧化矽/氮化矽/氧化矽之組成。 ί j I I 18.依申請專利範圍第1 3項之渠溝式電容器的製造方！ 丨法，其中： 丨 ! 該第一介電層及該第二介電層係利用化學氣相沉積法 I ! ί 1形成。 ！ 丨 ； ； ! ! j | ! 19.依申請專利範圍第13項之渠溝式電容器的製造方j 丨法，其中： j ! 蝕刻該第一介電層及該第二介電層的製程係利用濕式 I ； I 丨敍刻法。

   第17頁