TW408484B - The structure of floral capacitor in memory unit - Google Patents

The structure of floral capacitor in memory unit Download PDF

Info

Publication number
TW408484B
TW408484B TW088102800A TW88102800A TW408484B TW 408484 B TW408484 B TW 408484B TW 088102800 A TW088102800 A TW 088102800A TW 88102800 A TW88102800 A TW 88102800A TW 408484 B TW408484 B TW 408484B
Authority
TW
Taiwan
Prior art keywords
flower
electrode
wafer
hemispherical
patent application
Prior art date
Application number
TW088102800A
Other languages
English (en)
Inventor
Shie-Lin Wu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW088102800A priority Critical patent/TW408484B/zh
Application granted granted Critical
Publication of TW408484B publication Critical patent/TW408484B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

經濟部中央標挲局员工消費合作社印聚 408484 A7 B7五、發明説明()5-1發明領域: 本發明係有關於製造動態隨機存取記憶體(DRAM) 單元中的半導體電容,特別是一種製造大容量電容的方 法。5·2發明背景: 半導體動態隨機存取記憶元件在積體電路技術中已 應用多年。DRAM單元通常為包含一個電晶體與一個電 容器的半導體記憶元件,以電荷儲存的方式將一個位元 的資料儲存在電容之中。的確,在DRAM元件中,一個 記憶單元乃用以儲存一個位元的資料。每個記憶單元包 含一個储存電容以及一個存取電晶體。此電晶體的源極 連接電容器的一端,而電晶體的汲極與閘極則分別與外 部.線路的位元線(bit line)以及字元線(word line)相連 接。電容器的另一端連接參考電壓。所以,DRAM記憶 單元的組成包含一個電晶體、一個電容器、以及與外部 線路的聯繫。 隨著半導體積體元件走向高積集度的趨勢,DRAM單 元的密度提昇,每個記憶單元的可用面積逐漸縮減,其 尺寸隨著半導體元件製造的技術走向越變越小。這使得 電容器面積縮小,每個單元電容量也跟著降低6然而, 過小的記憶單元會損及電容器的可靠度,電容器的電容 與能夠儲存的電荷量且會隨著其大小的縮減而降低。因 (請先閲讀背面之注意事項.r,i#寫本頁) .裝· 訂 線 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X 297公沿) 五、發明説明( 408484 A7 Η 7 此本發明發展出在有限面積中製造大容量電容的方法。 在已知的技術中,為解決這個問題而發展出許多種 不同形式的電容,其中之一是浴缸型的電容結構。這是 利用柱形電容器的電容量大於平板電容器的特性,以降 低介電層的厚度,並克服微影技術的極限而擴大電極面 積的方法來增加電容量。換言之,可以使單一記憶單元 的電極面積增加,而能夠不產生階梯覆蓋的問題。請參 考”Method For Fabricating Stacked Capacitors In A D RAM Cell, Jin-Suk Choi, et a I., U_S. Patent No. 5,1 04,281 ”。在此,記憶單元的儲存電極形如浴缸,但 是由於未能擴展電極的高度,其面積並不能大量增加。 此外,也發展出使用半球形矽晶粒(H S G - s i I i c ο η)作 為儲存電.極的記憶單元的技術,(參考u A C a ρ a c i t ο r Ο ν e r Bit Line Cell with a Hemispherical Grain Storage Node For 64 Mb DRAMs", M. Sakao et al., microelectronics research laboratories, NEC Corporation, I EDM Tech Dig, Dec. 1990,pp.655-658)。此半球形矽晶粒(!^0-s i丨i c ο η)是在非晶矽轉變為多晶矽的臨界溫度附近以低 壓化學氣相沈積法(LPCVD)沈積而成。由於儲存電極的 有效表面積增加,此記憶單元的儲存電容因而增大。但 本發明並非採用半球形矽晶粒來增加電極的有效面積, 製程更加簡化》 (誚先閱讀背面之注$^-r填耗本頁) 裝. 訂 線 中 央 標 牟 ii 消 费 合 作 社 印 製 5-3發明目的及概述 本紙張尺度逋用中國國家標準(CNS ) Λ衫WM 210X297公郑) 408484 A 7 B7 五、發明説明() 本發明揭露一個新的結構可以克服上述傳統DRAM 電容器之缺失,並且不會增加製程複雜度。本發明的一 較佳實施例所提出的形成於晶圓上之堆疊式電容結構 中,複數個電荷為此晶圓的字元線以及傳輸電晶體所控 制,此結構包含下列部分_ : 第一電極,係形成於此晶圓上,此第一電極被電性 耦合至此晶圓,此第一電極包含:花頸部分,係用於電 性耦合至晶圓。花底部分,係用於電性耦合至此花頸部 分,此花底部分包含第一突出部,此第一突出部疊於此 字元線以及此晶圓的傳移電晶體之閘極上,而花底部分 係由T i N所形成。另外還有花頂部分,其包含向下半球 形部以及第二突出部,此花頂部分經由向下半球形部被 電性耦合至花頸部分。此向下半球形部包含第一半球形 表面以及第二半球形表面,此花頂部分係由 Ti/TiN或 TiW所構成。 經濟部中央標準局貝工消费合作社印製 另外本發明的一較佳實施例所提出的形成於晶圓上 之堆疊式電容器結構尚包含:第一介電薄膜,係形成於 第一電極上,此第一介電薄膜係為此電容器之介電層, 此第一半球形表面以及第二半球形表面接觸此第一介電 層薄膜。並且第二電極形成於第一介電薄膜(其作為電容 器之介電層)上,以作為電容器之第二電極。其中上述之 第二突出部係由此向下半球形部水平延伸而出,並且第 一介電層薄膜可以由下列其中之一所構成:AI2〇3、 Y 2 〇 3、T a 2 〇 5、P Z T與B S T ’而本發明的一車交佳實施例戶斤 本紙張尺度適用中國國家摞準(CNS ) Λ4说枯(210X2y7公/ί·) 4〇8484 A7 Η 7 本發明 列圖形做更 第一圖 與位於場氧 第二圖 摻雜的多晶 第三圖 多晶矽層與 第四圖 部份的半導 第五圖 璃層而止於 第六圖 矽層然後蝕 第七圖 圈; 經濟部中央標挲局月工消費合作社印製 五、發明説明( 提出的形成於晶圓上之堆叠式 T./TiM ίΛί 式電容構中第二電極係由下 列之一 Ti/TiN、W/WN、TiVV、ρ+ _
Ht、丨r等所構成。 5-4圖式簡單說明: 的較佳實施例將於往诒* μ ^ , t 彺後之說明文字中辅以下 詳細的闡述: 為顯示包含没極、p 1 j 極與源極的傳移電晶體 e之上的字元線的半導體晶圓剖面圖; 在第彳明砂層之上依次形成氣化石夕層、 矽層與硼磷矽破螭眉 唯層的+導體晶圓剖面圖; 為形成未摻雜的多晶石夕層並姓刻此未摻雜的 部份的㈣石夕玻璃層的半導體晶圓剖面圖; 為以等向性蝕刻法蝕刻硼磷矽玻璃層已蝕刻 體晶圓剖面圖; 為以未摻雜的多晶矽層為罩幕蝕刻硼磷矽玻 摻雜的多晶矽層表面的半導體晶圓剖面圖; 為同%蝕刻摻雜的多晶矽層與未摻雜的多晶 刻氮化矽層的半導體晶圓剖面圖; 為形成播雜的多晶矽層的半導體晶圓剖面 後體 圖然導 面,半 圓玻極 晶矽電 體磷層 導侧底 ^|_的的 的餘容 極殘電 電中成 存極形 儲電以 容存層 電儲妙 義除化 定去氮 為為的 ., 圖圖露圖 八九暴面 第第已剖 刻圓 触晶 本紙張尺度適用中關家栉芈(CNS ) hum ( 210X297^^1 經滴部中央標牟局員工消许合作社印3i 408484 A7 B7五、發明説明() 第十圖為形成第四介電層作為電容的介電膜之半導 體晶圓剖面圖,以及 第十一圖為形成摻雜的多晶矽層,定義單元電極版 並形成位元線的半導體晶圓剖面圖° 5-5發明詳細說明: 本發明揭露一個方法以形成DRAM單元中所使用的 電容β為了增加電容中電極的有效面積,本發明提供一 個電容器結構,不需使用精巧複雜的製程而可以使製造 之電容結構具有南電容量。在dram元件中以記憶平元 來儲存一個位元的資料,每個記憶單元包括一個傳移電 晶體與一個電容。此傳移電晶體的源極或汲極連接電容 器的一端,而電晶體未連電容的電極與閘極分別與外部 線路的位元線(b i t 1 i n e)以及字元線(w 〇 r d丨i n e)相連接,電 容器的另一端則連接參考電壓。 第一圖中顯示出傳移電晶體與字元線在基板上的相 關位置。於基板1 〇 3上形成汲極1 0 0 a與源極1 0 0 b,然 後以閘極1 〇〇C連結而成傳移電晶體,字元線1 06則形成 於場氧化層1 〇 9之上’。接著在第二圖中顯示,沿著晶圓 表面形成第一介電層1 Ί 1,然後在第一介電層;Μ 1之上 形成第一導電層113a,並在第一導電層113a之上形成 第二介電層115。第一介電層111採用適當的材質以作 為蝕刻第一導電層 1 1 3 a時的蝕刻終止層,此材質可為 Si3N4,其中可用TiN以形成第一導電層1 13a。第二介電 (請先閲讀.背面之注意事項-r4寫本頁) 裝· -丁 -3 線 本紙張尺度適用中國國家標4M CNS ) Λ4规祜(25 0Χ2Μ公#) 408484 A7 Η 7 ___- ___ - ------------------------- --------------------------- 五、發明説明() 層1 15則可選擇硼磷矽玻璃(BPSG)或正乙酯矽酸氧化物 (tetra-ethy 卜 ortho-silicate-oxide, TEOS-oxide)作為材 料,其適當的厚度約在500-2000埃之間。 在第三圖中顯示,於第二介電層115之上形成第三 介電層1 20,然後旋塗光阻層1 22於第三介電層1 20之 上。第三介電層120可採用未摻雜的多晶矽為適當的材 質,以在後續蝕刻製程中作為硬質罩幕之用,其厚度約 為200至2000埃。在進行微影與蝕刻製程之後’於光阻 層122、第三介電層120與部份的第二介電層115之中 形成第一接觸孔124。接著在第四圖中顯示,以第三介 電層1 20作為罩幕實施等向性蝕刻法蝕刻第二介電層 115,於第二介電層115中形成半球形空腔125。此蝕刻 法可以稀釋之氫氟酸溶液或B〇E(Buffer Oxide Etchant) 為蝕刻劑的濕式蝕刻法。 經濟部中央標窣局只工消费合作社印製 第五圖中顯示下一步驟:採用如CHF3、C2Fe或C3F8 等對氧化物與多晶矽的蝕刻選擇性約為1 〇 〇比1的蝕刻 劑,以非等向性蝕刻法蝕刻第二介電層1 1 5而止於第一 導電層1 1 3 a。然後在第六圊中顯示,以乾蝕刻法去除第 一導電層113a與第三介電層120,此乾蝕刻法採用 CCIF3混合0丨2、CHC!3混合CI2或是SFg作為餘刻劑。 接下來蝕刻第一介電層1 1 1,在半球形空腔1 2 5的底部 形成第二接觸孔1 2 8,一直延伸到基板1 〇 3之上、源極 100b的表面。在此處第一導電層113a可用以形成自對 準的接觸》 本紙張尺度適用中國國家標隼(CNS )八4巩梠(2ΐ〇χ 297Α]ΓΤ 408484 A7 B7 五、發明説明() 第七圖中,第二導電層130a形成於第二接觸孔128 之中以及半球形空腔125與第二介電層115之上。在本 較佳實施例中,第二導電層130a可由Ti/TiN或TiW所 構成。接下來實施微影與蝕刻製程形成底層電極,以定 義記憶單元中電容的儲存電極。如第八圖中所示,定義 儲存電極的蝕刻製程終止於第一介電層111的表面,被 截斷的第一導電層113b與被截斷的第二導電層13 0b形 成電容的底層電極》接著在第九圖之中顯示下一個製 程。去除不再為被截斷的第一導電層1 13b所覆蓋的部份 第一介電層111,並去除位於被截斷的第一導電層113b 與被截斷的第二導電層130b之間的第二介電層115。在 被截斷的第一導電層 1 1 3 b與閘極 1 0 0 c之間形成的間 隙,以及在被截斷的第一導電層1 1 3b與字元線1 06之間 形成的間隙可以增加電容中電極的有效面積。去除第一 介電層時所採用的錄刻劑可為CF4/〇2、CF4/H2或CHFs。 經濟部中央標準局员工消费合作社印製 接著在底層電極的表面形成介電層。如第十圊中所 示.,採用 AI2O3、丫 2〇3、Ta2〇5、PZT 與 BST 為材質,沿 著晶圓的表面形成第四介電層135a。在沈積第三導電層 之後進行微影與蝕刻以形成單元電極版。參閱第十一 圖,將第四介電層 1 3 5 a依照單元電極版的大小予以截 斷,截斷後的第四介電層135b成為電容的介電膜。在截 斷後的第四介電層1 3 5 b之上形成第三導電層1 4 0作為電 容的頂層電極,形成單元電極版。沿著晶圓的表面形成 第五介電層 145,並形成位元線150,記憶單元於焉形 本紙張尺度適用中國國家標牟(CNS ) Λ4規格(210X297公筇) 408484 A7 Η 7 經濟部中央標苹局貝工消费合作杜印製 五、發明説明() 成。 依據上述方法所形成的一種晶圓上堆疊式電容器 結構如下所述,其中複數個電荷為此晶圓的字元線以及 傳輸電晶體所控制,此結構包含下列:第一電極,係形 成於此晶圓上,此第一電極被電性耦合至此晶圓,此第 一電極包含:花頸部分,係用於電性耦合至晶圓。花底 部分,係用於電性耦合至此花頸部分,此花底部分包含 第一突出部,此第一突出部疊於此字元線以及此晶圓的 傳移電晶體之閘極上,而花底部分係由TiN所形成。另 外還有花頂部分,其包含向下半球形部以及第二突出 部,此花頂部分經由向下半球形部被電性耦合至花頸部 分。此向下半球形部包含第一半球形表面以及第二半球 形表面,此花頂部分係由丁ί/1Ί N或TiW所構成。 而第一介電薄膜係形成於第一電極上,此第一介電 薄膜係為此電晶體之介電層’此第一半球形表面以及第 二半球形表面接觸此第一介電層薄臈。並且第二電極形 成於第一介電薄膜(其作為電容器之介電層)上,以作為電 容器之第二電極。其中上述之第二突出部係由此向下半 球形部水平延伸而出,並且第一介電層薄膜可以由下列 其 _ 之一所構成:AI2〇3、丫2〇3、Ta2〇5、PZT 與 BST。 而第二電極之材料係由下列之一 Ti/TiN、W/WN、TiW、 P t、I r等所構成。 以上所述僅為本發明之較佳實施例而已,並非用以 限定本發明之申請專利範圍;凡其它未脫離本發明所揭 本紙張尺度適用中1國家標车(CNS ) Λ4规枯(210X2>m>ft ) (錆先間讀背而之注意事項rl^·寫本買) -裝- 訂 線 408484 Λ7 B7 五、發明説明()
示之精神下所完成之等效改變或修飾,均應包含在下述 之申請專利範圍内Q (ii-t閲讀背面之注意事%民填,??本頁 .裝- T ru___ T°r、 線 經濟部中央標準局員工消费合作社印製 ο 本紙張尺度適用中國國家標隼(CNS > Λ4规格(210X297公筇)

Claims (1)

  1. 丁 公告本 408484 A8 B3 CS D8 經濟部中央標準局員工消費合作社印製 申請專利範園 1. 一種晶圓上堆疊式電容器結構’複數個電荷為該晶圓 的字元線以及傳輸電晶體所控制,該結構至少包含: 第一電極,係形成於該晶圓上,該第一電極被電性 耦合至該晶圓,該第一電極至少包含· 花頸部分係用於電性耦合至該晶圓; 花底部分係用於電性耦合至該花頸部分,該花 底部分至少包含第一突出部,該花底部分係由Ti N所形 成;以及 花頂部分至少包含向下半球形部以及第二突 出部,該花頂部分係用於電性耦合至該花頸部分’該向 下半球形部至少包含第一半球形表面以及第二半球形表 面,該花頂部分係由Ti/TiN或TiW所構成; 第一介電薄膜形成於該第一電極上’該第一介電薄 膜係為該電晶體之介電層,該第一半球形表面以及該第 二半球形表面接觸該第一介電層薄膜;以及 第二電極形成於該第一介電薄膜上。 2 ·如申請專利範圍第1項之結構,真中上述之第一突出 部疊於該字元線以及該晶圓的傳移電晶體之閘極上。 3.如申請專利範圍第1項之結構,其中上述之花頂部分 經由該向下半球形部被電性耦合至該花頸部分。 11 本紙張尺度適用中國囷家榇準(CNS ) A4規格(2IOX297公釐) —^1 —^^1 ^^^1 - I - - = - J I I - - E I----n^— ^~~r. I - i【- I HI -...,, .V,/. (請先閎讀背面之注意事項l4·寫本頁) - ABCD 408484 六、申請專利範圍 4. 如申諳專利範圍第1項之結構,其中上述之第二突出 部係由該向下半球形部水平延伸而出。 (請先閲讀背面之注意事項#填寫本頁) 5. 如申請專利範圍第1項之結構,其中上述之第一介電 層薄膜係由下列其中之一所構成:AI2〇3、丫203、Ta205、 PZ丁與 BST。 6. 如申請專利範圍第1項之結構,其中上述之第二電極 係由下列之一:Ti/TiN、W/WN、TiW、Pt、lr所構成。 7. —種晶圓上堆疊式電容器結構,複數個電荷為該晶圓 的字元線以及傳輸電晶體所控制,該結構至少包含: 第一電極,係形成於該晶圓上,該第一電極被電性 耦合至該晶圓,該第一電極至少包含: 花頸部分係用於電性耦合至該晶圓; 花底部分係用於電性耦合至該花頸部分’該花 底部分至少包含第一突出部.,該第一突出部疊於該字元 線以及該晶圓的傳移電晶體之閘極上,該花底部分係由 T i N所形成;以及 經濟部中央標準局員工消費合作社印製 花頂部分至少包含向下半球形部以及第二突 出部,該花頂部分係用於電性耦合至該花頸部分,該向 下半球形部至少包含第一半球形表面以及第二半球形表 面,該花頂部分係由T i / T i N或T i W所構成; 第一介電薄膜形成於該第一電極上’該第一介電薄 膜係為該電晶體之介電層,該第一半球形表面以及該第 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ABCD 408484 六、申請專利範圍 二半球形表面接觸該第一介電層薄膜;以及 第二電極形成於該第一介電薄膜上。 8 .如申請專利範圍第7項之結構,其中上述之花頂部分 經由該向下半球形部被電性耦合至該花.頸部,分。 9 .如申請專利範圍第7項之結構,,其中上述之第二突出 部係由該向下半球形部水平廷伸而出。 1 0.如申請專利範圍第7項之結構,其中上述之第一介電 層薄膜係由下列其中之一所構成:Al2〇3、Y2〇3、Ta2〇5、 PZT 與 BST。 1 1 .如申請專利範圍第7項之結構,其中上述之第二.電極 係由下列之一 :Ti/TiN、W/WN、TiW、Pt、lr所構成。 1 2. —種晶圓上堆疊式電容器結構,複數個電荷為該晶圓 的字元線以及傳輸電晶體所控制,該結構至少包含: 第一電極,係形成於該晶圓上,該第一電極被電性 耦合至該晶圓,該第一電極至少包含: 花頸部分係用於電性耦合至該晶圓; 花底部分係用於電性耦合至該花頸部分,該花 底部分至少包含第一突出部,該第一突出部疊於該字元 線以及該晶圓的傳移電晶體之閘極上,該花底部分係由 TiN所形成;以及 本紙浪尺度逋用中國國家標準(CNS ) Α4規格(210 X 297公釐) 請 先 閲 讀 背 之 注 意 Ψ 項 填、 寫 本 页 裝 訂 經濟部中央標準局員工消費合作社印製 8 8 8 8 ABCD 408484 六、申請專利範圍 花頂部分至少包含向下半球形部以及第二突 出部,該花頂部分經由該向下半球形部被電性耦合至該 花頸部分,該向下半球形部至少包含第一半球形表面以 及第二半球形表面,該花頂部分係由Ti/TiN或TiW所構 成;. 第一介電薄膜形成於該第一電極上,該第一介電薄 膜係為該電晶體之介電層,該第一半球彤表面以及該第 二半球形表面接觸該第一介電層薄膜;以及 第二電極形成於該第一介電薄膜上。 1 3.如申請專利範圍第1 2項之結構,其中上述之第二突 出部係由該向下半球形部水平延伸而出。 1 4 ·如申請專利範圍第1 2項之結構,其中上述之第一介 電層薄膜係由下列其中之一所構成:AI 2 〇 3、Y 2 0 3、 Ta205、PZT 與 BST。 1 5 .如申請專利範圍第1 2項之結構,其中上述之第二電 極係由下列之一:Ti /Ή N、W/W N、T i W、P t、I r所構成。 (請先鬩讀背面之注意事項寫本頁) 經濟部中央標準局員工消費合作社印製 14 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)
TW088102800A 1999-02-24 1999-02-24 The structure of floral capacitor in memory unit TW408484B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW088102800A TW408484B (en) 1999-02-24 1999-02-24 The structure of floral capacitor in memory unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088102800A TW408484B (en) 1999-02-24 1999-02-24 The structure of floral capacitor in memory unit

Publications (1)

Publication Number Publication Date
TW408484B true TW408484B (en) 2000-10-11

Family

ID=21639759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102800A TW408484B (en) 1999-02-24 1999-02-24 The structure of floral capacitor in memory unit

Country Status (1)

Country Link
TW (1) TW408484B (zh)

Similar Documents

Publication Publication Date Title
TW432684B (en) Fabrication method of stacked capacitor and structure
TW427014B (en) The manufacturing method of the capacitors of DRAM
TW392282B (en) Manufacturing method for cylindrical capacitor
US5933742A (en) Multi-crown capacitor for high density DRAMS
TW408484B (en) The structure of floral capacitor in memory unit
TW407377B (en) Method for manufacturing crown shape capacitor
TW383499B (en) Manufacturing method for DRAM capacitors
TW447072B (en) Manufacturing method for the capacitor of semiconductor integrated circuit
TW383497B (en) Self-aligned crown-shaped capacitors for high density DRAM
TW395052B (en) Method of manufacturing the capacitor of dynamic random access memory (DRAM)
TW396615B (en) Manufacturing method of double crown capacitor of memory cell region in dynamic random access memory
TW410467B (en) Method for forming rugged polysilicon crown type capacitor of dynamic random access memory
TW321787B (en) Production method of DRAM capacitor
TW412864B (en) DRAM capacitor manufacturing
TW432698B (en) Method for fabricating capacitor of dynamic random access memory
TW408423B (en) Manufacture method of crown shape capacitor
TW392338B (en) Method for manufacturing DRAM capacitors
TW386306B (en) Process for increasing surface area of capacitance and structure of such a capacitance
TW318268B (en) Capacitor structure of integrated circuit and manufacturing method thereof
TWI229445B (en) Folded type capacitor structure and fabrication method
TW484231B (en) Method for fabricating stacked capacitors in a memory device
TW388987B (en) Method for forming a DRAM capacitor
TW415098B (en) Self-aligned rugged crown-shaped capacitor of high density RAM
TW439274B (en) Fabricating method of capacitor for dynamic random access memory
TW412867B (en) DRAM capacitor manufacturing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent