TW405197B - Integrated circuit and its test-method - Google Patents

Integrated circuit and its test-method Download PDF

Info

Publication number
TW405197B
TW405197B TW088103059A TW88103059A TW405197B TW 405197 B TW405197 B TW 405197B TW 088103059 A TW088103059 A TW 088103059A TW 88103059 A TW88103059 A TW 88103059A TW 405197 B TW405197 B TW 405197B
Authority
TW
Taiwan
Prior art keywords
contact surface
test
circuit
contact
integrated circuit
Prior art date
Application number
TW088103059A
Other languages
English (en)
Inventor
Sabine Schoeniger
Peter Schroegmeier
Thomas Hein
Stefan Dietrich
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW405197B publication Critical patent/TW405197B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

經濟部智慧財產局員工消費合作社印製 A7 _ _B7_ 五、發) 本發明偽關於一種積體電路及測試方法,其是經由配 置於電路之主面上之接觸面來進行。 積體電路是以一種由半導體材料所構成之晶圓(Wafer) 為主而製成。每一値晶圓都具有數目可能很多之相鄰之 積體電路,這些積體電路須配置成使晶圓之面積能盡可 能良好地使用。積體電路之主面一般都是長方形的。在 每一積體電路之表面上存在一些接觸面,信號經由接觸 面而可由積體電路傳送出去或傳送至積體電路。接觸面 又稱為襯墊(Pads)。 為了測試此種存在於晶圓上之積體電路,則其接觸面 通常須與測試工具之測試尖端(其是一種針形之測試接 觸區)相接觸。然後信號經由測試尖端以及與其相接觸 之接觸面而由測試工具傳送至積體電路且反之亦然。 許多積體電路只在沿著其主面之二痼相對之側面上具 有接觸面。若二値此種積體電路相鄰地配置在晶圓上, 則其所有接觸面可毫無問題地同時與測試尖端相接觭β 當然亦有一些積體電路,其在其主面之超過二値側面上 具有上述之接觸面《為了能測試此種電路,則測試尖端 必須由所有四値側面來與相對應之接觸面相接觸。若二 個此種電路在晶圓上相鄰,則它們之接觸面不能容易地 同時與測試尖端相接觸,其原因主要是在此二個電路之 相鄰之側面上會使測試尖端相交叉。相鄰之電路中之接 觸面因此通常在四個側面上依序地被接觸且進行測試。 這樣相對於同時測試這些電路時之情況而言可使測試多 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ----14--„-------装------訂------線 (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 A7 4θ5ί97--— 五、發明説明(> ) 個相鄰之電路時所需之時間延長。 本發明之目的是提供一種積體電路,其中可簡易地經 由其接觸面而藉測試接觸區來進行測試。 上述目的是以申請專利範圍第1項之積體電路以及第 ?項之測試方法來達成〇本發明有利之實施形式和其它 構成方式則敘述在申請專利範圍各附颶項中。 本發明之積體電路具有至少一個第一和一個第二接觭 面以便在此電路之第一操作模式中使資料傳送至第一或 第二部份電路及/或由第一或第二部份電路傳送至接觸 面,其中在此電路之第二操作模式中第二接觸面是用來 使資料傳送至第一部份電路及/或由第一部份電路傳送 至第二接觸面。 在第二操作模式中,第二接觸面因此是用來傳送此種 在第一操作模式中經由相對應之第一接觸面而傳送之信 號《這表示:在第一操作模式中由第一接觸面所執行之 功能在第二操作模式中是由第二接觸面所執行。相對應 之信號在第二操作模式中因此是在和第一操作模式不同 之S —位置(即,第二接觸面)上傳送至此電路或由此電 路中發出。因此,若第一接觸面只是不能良好地與測試 工具之測試接觸面相接觸而第二接觸面是良好的,則信 號可在第二操作模式中毫無問題地傳送》 本發明之電路因此適合在第二操作模式中只有第二接 觸面(即,並非第一接觸面)是與測試尖端相接觸,使得 第一操作模式中由第一接觸面所執行之功能可由第二接 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) ------hj----裝------訂------線 ~ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 4θ^ί97--- 五、發明説明(a ) 觸面來測試。這樣特別是可容易地同時對晶圓上相鄰之 電路進行測試,其中第一接觸面配置在此電路之互相面 對之側面上,此處它們不容易同時舆測試接觸面相接觸。 在第二操作模式中,第二接觸面可用來只傳送這些在 第一操作模式中經由第一接觸面而傳送之信號。於是經 由第二接觸面所傳送者並非此種在第一操作模式中經由 其所傳送之信號。此種情況例如在下述情況下是可能的: 若第二操作模式是此電路之測試操作模式,其中只需數 目較第一操作模式中還小的之接觸面,這是因為此時只 測試此電路一些指定之功能。 在第二操作模式中笫二接觸面除了傳送此種在第一操 作模式中經由第一接觸面所傳送之信號以外亦用來傳送 此種在第一操作模式中傳送之信號。這例如可以下述方 式來逹成:在制時多工(time fflutiplex)中第二操作模 式中之第二接觭面是用來傳送各種不同之信號模式。 依據本發明之其它形式,第一和相對應之第二接觸面 是分別配置在接觴面之不同列中,其中這些列分別平行 於此電路之主面的不同之側面。 在第二操作模式中此電路與測試尖端接觸時由於其功 能轉移至第二接觸面,於是一些狹窄區可嬈道(by-pass) 至具有第一接觸面之側面。在晶圓上二値直接相鄰之電 路中這些互相面對之倒面就是上述之狹窄區,這是因為 該處在本發明之前這些在直接相鄰之二個電路上之拥1試 尖端必須互相接觸,使得在此區域中這些測試接觴區相 -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^1- -- I - - -I -- I ΙΓ - n I -- - - — i- - - I -I I - - - 丁 I - I---ϋ· I - ! • ^ (請先閲讀背面之注意事項再填寫本頁) A7 --405197--- 五、發明説明U ) (請先閲讀背面之注意事項再填寫本頁) 交之危險特別大。本發明則可在此在種引進上述之測試 接觸區時所需之最危險之位置(這就是二個電路互相面對 時之位置)處藉由使用較接觸面存在時還小之測試接觸 區來獲得空間,使能較容易地與其餘之接觸面相接觸。 若第一接觸面配置在主面之二個互相面對之側面中之 至少一傾侧面上且相對應之第二接觸面配置在同樣是互 相面對之另二値刨面中之至少一個倒面上,則接觭用之 狹窄區在第二操作模式中繞道至第一次所提及之二個倒 面。因此,有利的是至少三傾相鄰之電路可輕易地同時 被接觸及被測試,這些電路之配置方式是:第一接觸面 分別配置在面對相鄰之電路之側面上。在此側面上於第 二操作模式時被接觸之接觭面必須較現存者還小。反之 ,第二接觸面所存在之此種侧面可毫無問題地莰接觸而 不會與测試尖端相交叉,這是因為在此種侧面上並未配 置一些同時可接觸之相鄰的電路。當然本發明中亦可有 多於三個電路是相對於其具有第一接觸面之側面而相鄰 且可同時被測試。 經濟部智慧財產局員工消費合作社印製 依據其它形式,此積體電路是一種積體記億體電路, 其中至少一艏第一接觸面是位址-接觸面,其是在第一 操作模式中用來傳送位址信號至電路中,且相對應之第 二接觸面在第二操作模式中是用來傳送位址信號。位址 信號是用來對記億體電路之記億體單胞作定址之用。 待別是對動態記億體(DRAMs)而言有一種JEDEC -基準 (Norm),其使用所有之位址接點來設定各測試模式之導 -6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A7 405197--- 五、發明説明(,) 入方式(entryh若要在第一操作模式及第二操作模式 中谋足該處所設定之功能,則所有位址-接觸面之功能 亦必須可用在第二操作模式中。這可利用本發明來逹成 ,其中在第二操作模式中以上述方式使第一接觸面之功 能轉移至第二接觸面。在此種記憶體電路中因此可確保 進入一種JEDEC -測試模式且在第二操作楔式中可確保記 億體單胞之完全可定址性,若所接觸的是第二接觸面而 不是第一接觸面時。 若第二接觴面是一種資料-接觸面時是有利的,此種 資料-接觸面在第一操作模式中是用來傳送此電路中已 儲存及/或待儲存之資料。此種構成方式例如適用於記 億體電路中,其第二操作模式是一種測試模式,其中所 有在第一操作模式中所需之外部位址信號(但並非所有 在第一操作模式中所使用之資料-接觸面)是需要的。 若由於在此電路(可能只有一部份)上所進行之自我測 試不需要傳送相對應之資料時,則作為資料-接觸面用 之第二接觸面之功能在第二操作模式中是多餘的。在自 我測試之模式中所需之測試資料是産生在記億體電路中 且寫入記億體單胞中,然後再由單胞中讀出且在記億體 電路内部中與所寫入之額定值進行比較。往電路外部經 由接觸面之一在自我測試結束之後在極端情況中只有唯 一之結果信號被告知,此一結果信號顯示測試成功或不 成功(pass or fail)。若此處使用一種資料-接觸面, 則依據本發明在測試模式中所有不需要之其它資料-接 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----I.— -^-----1,------1T------# i (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明觀 1 1 觸 面 是 作 為 可 能 之 第 二 接 觸 面 以 供 使 用 〇 它 們 可 設 計 成 1 1 I 用 來 取 代 相 對 應 之 第 一 接 觸 面 〇 1 1 測 試 資 料 可 在 第 二 操 作 模 式 中 例 如 以 不 同 之 壓 缩 形 式 請 1 I 先 而 由 記 憶 體 電 路 中 讀 出 及 / 或 寫 入 記 億 體 電 路 中 » 其 中 閲 讀 1 \ 在 此 記 億 體 電 路 中 須 對 所 讀 出 之 記 億 體 αα 早 胞 内 容 之 一 部 η 之 1 份 進 行 計 算 且 只 有 此 種 計 算 結 果 須 經 由 接 觸 面 而 往 外 傳 注 意 韋 1 I 送 9 這 使 其 能 以 數 目 較 少 之 資 料 端 點 來 實 現 1 使 得 在 第 項 再 I 1 二 操 作 棋 式 中 並 非 所 有 資 料 -接觸面都需要且它們因此 填 寫 本 I t 同 樣 可 作 為 第 二 接 觸 面 〇 頁 S_^ 1 I 依 據 進 一 步 之 構 成 方 式 9 此 種 積 體 電 路 具 有 第 三 接 觸 1 I 面 以 便 施 加 一 種 控 制 信 號 » 此 電 路 依 據 此 控 制 信 號 而 由 1 1 第 一 操 作 模 式 轉 換 成 第 二 操 作 模 式 〇 此 控 制 信 號 可 使 第 1 訂 1 I 一 接 觸 面 之 由 外 部 經 由 第 三 接 觸 面 所 控 制 之 功 能 轉 移 至 第 二 接 觸 面 使 隨 後 可 操 作 在 第 二 操 作 模 式 中 而 不 須 與 1 1 第 一 接 觸 面 相 接 觸 〇 - 1 I 由 於 第 二 操 作 模 式 之 作 用 是 藉 由 測 試 工 具 之 測 試 接 胸 1 1 線 1 區 而 使 電 路 之 接 胸 更 為 容 易 9 因 此 第 二 操 作 模 式 在 一 種 已 不 再 存 在 於 晶 圓 上 之 切 離 之 I C 中 是 可 有 可 無 的 〇 特 別 1 I 是 可 在 有 外 殼 之 I C 中 使 第 二 接 觸 面 不 與 此 處 所 需 而 獨 特 1 1 地 存 在 之 外 殼 端 點 (P in )相連接。 於是在無外殼之I Cs 之 1 1 ψ 緊 接 箸 電 路 製 成 之 後 的 測 試 相 位 期 間 第 三 接 觸 面 只 用 作 1 I 測 試 接 觸 面 且 不 需 額 外 之 外 殼 i.y|i m 點 〇 若 情 況 並 非 如 此 > 1 1 則 可 使 用 傳 統 之 外 殼 〇 1 | 本 發 明 之 測 試 方 法 特 別 是 8 可 用 在 本 發 明 之 積 體 電 路 上 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7--405197-B~1五、發明説明(7 ) 經濟部智慧財產局員工消費合作社印製 作 與所可測之。容有 。 信 是 1 路 ,操 不面用上路的為所 述 之 號 第 電 觸一 須觸作圓電能更試 描 面 信 據 體 接第 必接觸晶體可試測 細 觸 之 依 積 相之 面二接在積是測是 詳 接 面 是 之 區路。觸第其這置觸時於 作 其 觸 。其。式 觸電送接由使。配接同, 例 , 接 圖,定方 接在傳一是,行須相之試 施 圖 其 細例設擇 ..試號來第能置進,區路測 實 視 但 詳施來選 驟测信面是功位地的觸電被 之 俯 , 之實路種 步之,觸式其之易利接鄰序 示 之 同 路之電一 下具送接方為面容有試相依 所 路 相 電法體另 C 以工傳一之因觸更別測些必 中 電。圖 體方積之同 定試面第利是接用特與這不。式 體式 1 積試個圖不 設測觸之有這二作是時使路低圖 積模第 之測二 1 式 中與接應中,第觸時同可電降據 之作與 圖之之第方 式須二對式觸取接.路其法之可依 明操路 。1 明鄰於置 模面第相模接選之電使方鄰間將:發常電式第發相對配 作觭由由作相可面體,試相時下明本正其模是本上相之 操接經經操區在觸積面測各之以説 在 試 圓 面 二 二號是二觸現接之觸之處需明單圖定圖測圖圖晶 _觸 第第信中第接 。一鄰接明此所發簡 1 設 2 在 34 在 5 接 在- -式在試擔第相一發。路本式第是第定第第之第其 。 模 測承較試第本易電 圖 號 設 圖 , ——irlj----f-------訂------線 ·- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 __405197__ 五、發明説明Μ ) 第】圖是積體記億體電路1C之主面之一之俯視圖,其 具有沿著其主而之四個側面而配置之接觸面P。記億體 電路1C是一種DRAM,但本發明亦可用在其它電路,待別 是其它記億體電路。接觸面P在正常操作模式(第一操 作模式)中用來傳送信號,這些接觸面P已顯示在第1 圖中。圖中所示者例如有二個電源電位VCC,GND,三個 位址信號或位址位元A0 ... A2以及八値資料信號或資料 位元DQ...D7。此處只顯示一些對本發明之了解是很重 要之接觸面及其信號設定。經由位址信號AO . . . A2來對 記億體電路中所含有之記憶體單胞進行定址,資料位元 DO. ..D7然後可謓入記憶體單胞中或由記億體單胞中讀 出。 在正常操作模式中二個位址信號AO, A 1配鼷於主面右 側或左側上之第一接觸面1,而二個資料位元D4, D5則 配屬於主面下倒上之第二接觸面2。此外,在主面上侧 之中央中配置第三接觸面3,其是用來施加一種控制信號 CTR,以下將依據第3圖再詳述此種控制信號CTR且電路 -------裝------訂------線 J J (請先閱讀背面之注意事項再填寫本頁) 模 試 測 成 換 轉 式 模 作 操 常 正 由 而 R T C 號 信 制 控 此 據 依 經濟部智慧財產局員工消費合作社印製 式 9 體 積 時 \/ 式 模 作 操 二 第 /(V 式 模 試 測 在 圖 第 是 圖 由二 經第 時由 式經 模是 作在 操現 常 A 正 , 在AO ο 铺 形信 情址 定位 設之 號送 信傳 之所 面 1 觸面 接觸 之接 1C一 路第 用式 是模 時作 式操 模常 作正 操在 常面 正觸 在接 2 , 面此 觸因 接 0 - 5 二 D 第 , 4 , D 送元 傳位 來料 2 資 面送 觸傳 接來 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
A 7 Q V \—/各9 ΰ (-4明説明發 五
7 B 〇位 用料 使資 A2送 至傳 A0於 號用 信可 址面 位觭 個接 三値 有四 所有 供只 可中 都式 中模 式試 模測 試在 測 , 及之 中反 元 位 料 資 之 上 側 右 或 側 左 之 C I 在 所
此行 中進 式側 模下 試和 rtfl rtu 損參 在上 。其 用在 使而 未用 中作 式觸 模接 試之 測面 在觸 面接 觸由 30接藉 .D個獨 : 二單 Do之應 元用TC 資變 於改 用可 可是 〇 中 討式 探模 鑛作 繼操 將種 下二 以此 在在 這此 , 因 示目 所數 圖面 4 觸 第接 如之 ,送 試傳 測料 則 0 數 之 面 觸 接 固之 持面 保觸 接- 址 位 中 .式 模 試 址測 位在 而於 , 由 的 〇 目 定數 作 操 常 正 與 是 操數為 種之但 二面 , 此觸半 在接一 胞料有 單資只 體然時 億雖式 記。模 之的作 I 制操 路限常 電受正 體不於 億可對 記是相 則址中 ,定式 同之模 相中試 者式測 式模在 模作目 記中 至文 送下 傳在 對這 須 〇 中縮 式壓 模行 試進 測料 在資 則之 , 出 試發 測 I 體 體 億億 記記 行由 進或 可1C 仍體 了憶 換 轉 的 間 之 式 模 作 操 個二 (請先閲讀背面之注意事項再填寫本頁) •裝.
,1T 細 詳 之 C T1 路 電 體 億 記 體 積 此中 與 圖 而 1 圖第一 3 是第 第圖個 據 3 一 依第示 將 顯 面 觸 接 述其 描 , 起解 一 圔 經濟部智慧財產局員工消費合作社印製 位 址2’ 位面 或觸 號接 信二 址第 位之 元 正 在 其 在7:操 DP 其 _常 加 施 來 用 中 式 模 作 操 常 正 面 觸 接 一 第 於 應 對 個 1 有 料 資 送 傳 來 用 是 中 式 模 作 觸顯 接另 1 , 第外 行此 執 β 來AO 用號 是信 中址 式位 模加 試施 測來 在用 面是 觸此 接因二 a 第能 0 功 4 . D 之 元 1 位面 控第 之和 式 1 模第 作在 操其 述 , 上4 7-面 定® .HV J 接 可 3 重四 β 此第 D锢力一 施 Θ 以另 及 3 I 以 面 觸R* 接CT 三號 第信 示制 時 C Τ- 體 億 記 試 測 在 且 上 C I 路 gBl 11 . 1 之- 方 下 左 在 置 配 是 中 圖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 4^5197--- 五、發明説明(、。) 是用來發出一種已壓縮之結果信號。 第1接觸面1是經由第一驅動器II以及多工器MUX而 與位址暫存器ABUF相連接,在ABUF中儲存一個位址位元 AO, A0在正常操作模式時施加於第一接觸面1。位址暫 存器ABUF之輸出端是與電路1C之未顯示之其它組件相連 接。 第二接觸商2經由第二驅動器12和連接於12之後之的 第四驅動器14以及一摑與此二掴驅動器反向並聯之第三 驅動器13而與資料暫存器DBUF相連接,其中在正常操作 模式時施加於第二接觸面2之資料(其應寫入電路1C之 未顯示之記憶體單胞中)或由記億體單胞讀出之資料在 發出至第二接觸面之前須暫時儲存。在寫入記憶體1C時 只有此種包含第二驅動器12和第四驅動器14之分支是受 驅動的(active)且在由記億體謓出時,只有此種具有第 三驅動器13之分支是受驅動的。此處所需之開關或驅動 信號在第3圖中未顯示。 以下將探討二値操作模式之間的轉換。 第三接觸面3在正常驅動模式中不施加任何信號。一 個與第三接觸面3相連接之拉升(pull-up)電阻R之目 的是使第三接觸面具有較高之電位VCC。這樣所具有之 優點是:只有在測試模式時信號才需施加至第三接觸面 3,以便使其電位處於一種低位準(接地)。例如若在某 一時間點(其中此積體電路設有外殼)時此潮試模式之功 能不再是所期望者,則為了永久調整至正常之操作模式 -1 2 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---- ^J--:----裝------訂------線 I- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 --UblW----- 五、發明説明(、| ) 並不需使第三接觸面事後與一固定之電位柑連接。這樣 可防止額外之操作步驟。 第三接觸面3是與第一驅動器U,第三驅動區13,第 四驅動器14和多工器MUX等元件之驅動輸入端相連接。 若由外部並未施加任何電位於第三接觸面時,則上述之 驅動器被驅動且多工器MUX使第一驅動器II之輸出端與 位址暫存器ABUF之輸入端相連接。反之,在測試模式時 在第三接觸面3上施加一種低位準(接地)之控制信號CTR ,這樣即可使上迠之驅動器II, 13, 14去(de-)驅動。 於是不會有資料由第一接觸面1經由第一驅動器II而讀 至位址暫存器ABUF中或由第二接觸面2經由第四驅動器 14而讀至資料暫存器DBUF中。此外,不會有資料經由第 三驅動器13而由資料暫存器ABUF讀出至第二接觸面2中 。另外,在控制信號CTR於低位準時須對此多工器MUX進 行切換,使多工器MUJ[可將第二驅動器12之輸出端與位 址暫存器ABUF之輸入端相連接。因此,在測試模式中位 址信號A0可經由第二接觸面2而讀至位址暫存器A BUF中 ,而第一接觸面1此時是沒有功能的,没有任何信號經 由第一接觸面而傳送。 記憶體1C就每一第一接觸面1及其所屬之第二接觸面 2而言含有一種相對應之電路〇於是在此二種操作模式 中有4個接觸面可用來傳送位址信號A 0 ... A 3。這在測 試模式中亦可有利地藉由施加一些特定之位址信號至記 憶體1C來驅動各種不同之操作模組,就像依據DRAMS用 -1 3- 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0X297公釐) ----.-------裝------訂------線 -~ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説㈣Μ7 之 JEDEC-基準所設計者一樣("JEDEC-Test Mode Entry")。 在第3圖所示之實施例中,第二接觸面2只在正常操 作模式中(即,不在測試模式中)傳送資料信號D4。以下 將說明者是:記億體I C之測試如何藉助於資料壓縮來進 行。 第3 _中之多工器MUX是與暫存器REG之輪入端相連接 ,在測試模式時施加於第二接觸面2之測試資料是以4 位元之形式寫入暫存器REG中。此處之設計方式可以是: 此4艏位元分別依順序經由第二接觸面2而傳送至暫存 器REG中。但另一方式是亦可經由第二接觸面2以及另 三個(未顯示之)接點(其和所示之第二接觸面一樣設有 相對應之多工器)而將4個位元同時平行地寫入暫存器 REG 中。 在4個位元寫入暫存器REG之後,暫存器REG之内容同 時個記億體單胞中,然後同時由這些單胞中再讀出且傳 送至比較器CMP, fcb較器CMP將所讀出之資料與暫存器REG 之内容進行比較。比較器C Μ P將所得到之結果信號R經 由第五驅動器15而傳送至第四接觸面4,第四接觸面4在 正常操作模式時亦用來傳送資料信號D1。以上述方式, 則此種測試記億體I C時所需之資料以壓縮之方式由記億 體往外傳送,使得在測試模式時數目較少之資料-接觸面 即已足夠進行記億體1C之測試。 第4圖是二傾在晶圓上相鄰地配置之積體電路1C,此 二個1C之構成方式就像第1和第2圖中所示之電路1C- -1 4 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) ---:--!„I J----裝------訂------線 ·_ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説曰 樣。圖中所示是本發明之測試方法,其中電路ic設定成 測試模式旦因此具有第2圖中所示之接觸面P之信號設 定方式。圖中以一種未顯示之測試工具之測試尖端之形 式來顯示測試接觸區T之末端,這些分別配置在電路1C 之主面之下側和上側上之接觸面P是與測試尖端相接觸 的,使信號可在測試工具和電路IC之間傳送。因此,在 測試模式時這些只與主面之左側或右側相鄰之接觸面P 對信號之傳送而言是不需要的,此時此二個電路1C之測 試可單獨經由第4圖中所示之測試接觸區T來進行。由 第4画可知:接觸面P不需與测試接觸區T相交卽可被 接觸,使得數目大很多之配置於所示電路1C之左側和右 倒之相同形式之電路可同時被測試》 若在第二操作模式中所有第一接觸面都由第二接觸面 所取代,則在此二傾操作模式中所有位址信號都可傳送 至電路I C ,雖然此電路之所有接觸面並非都可和測試尖 端相接觸。在第二操作模式中較少之資料-接觸面即已 足夠測試此電路。這藉由第3圖中所敘述之資料壓縮方 式在測試資料寫入時以及結果信號讀出時對4個同時讀 出之測試位元而言是可逹成的。 第5圖顯示此積體電路1C之另一實施例,其中第一(1) 和第二(2)接觸面配置成一列接觸面,這些接觸面之配置 方式是和第1, 2和4圖中之電路之接觭面者互不相同的 。這些接觸面一方面是沿著一列而配置,其在所示之俯 視圖中是配置於晶片表面之中央且平行於晶片之上側或 -1 5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----J---1---装------訂------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明 下側而配置。此列包含第一接觸面1中之一個接觸面1 。晶Η I C具有其它二列接觸面,它們分別配置在晶Η之 主面邊緣處之左侧及右側且平行於其倒面邊緣。右列之 接觸面含有一個對應於第一接觸面1之第二接觸面2。 在第5圖中又顯示一些測試尖端Τ ,這些測試尖端在 測試模式中只和二列互相平行之接觸面相接觸。第一接 觸而1之功能在測試模式中又由與相對應之第二接觸面 2所執行。舆第4圖相類似的是可毫無問題地同時以測 試尖端Τ來接觸較多數目之此種晶HIC且進行測試,只 要這些測試尖端相鄰地配置在圖中所示晶Η之主面之第 5圖中所示之上側和下側或上邊緣和下邊緣。測試尖端 Τ於是又必須只由左方和右方移近此晶H I C ,但不是同 時由上方和下方移近晶Η 1C。 ----*-------装------訂------線 "- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 B8 C840.^197___六、申請專利範圍 1. 一種積體電路,其特擻為: -至少一锢第一(1)和一儲第二(2)接觸面以便在此電 路之第一操作模式時使資料傳送至第一(10)或第二 (20)部份電路及/或使資料由此二個部份電路傳送 至此電路(1C), -在此電路之第二操作模式時第二接觸面是用來使資 料傳送至第一部份電路(1 〇 )及/或使資料由第一部 份電路(1 〇 )傳送而來。 2. 如申請專利範圍第1項之積體電路,其中第一(1)和 柑對應之第二(2 )接觸面配置在不同列之接觸面(P >中 ,這些列是平行於電路(1 )之主面之不同側面而配置 箸。 3. 如申請專利範圍第2項之積體電路,其中第一接觸面 (1) 配置在主面之二個互相面對之側面中之至少一値 側面上目.第二接觸面(2)配置在主面之另二個同樣是 互相面對之側面中之至少一個側面上。 4. 如申請專利範圍第2項之積體電路,其中 -其是一種記億體電路,其中至少一橱第一接觸面(1) 在第一操作模式中是用來傳送位址信號(A0)以便對 此記億體電路進行定址, -相對應之第二接觸而(2)在第二操作模式中是用來 傳送位址信號(A0)。 5. 如申請專利範圍第4項之積體電路,其中第二接觸面 (2) 在第一操作模式中是用來傳送此種已儲存-及/或 即將儲存電路(I C )中之資料。 -1 7- ---J--------%------訂------線 -- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
    中此方法是用 之第二(2)接觸 些列是分別平 A8 B8 C8 D8 6. 如申請專利範圍前幾項中任一項之積體電路,其中利 用第三接觸面(3)來施加一種控制信號(CTR),電路 (1C)依據此控制信號(CTR)而轉換成第二操作模式。 7. —種積體電路(1C)之測試方法,其偽在測試模式中進 行,此電路在一個主面上具有至少一個第一接觸面(1) 和一値第二接觸面(2 )以便與外部進行接觸,此種測 試方法之特徵: -第二接觸面(2)是與測試工具之測試接觸區(T)相接 觸, -信號(A0)經由第二接觸面(2)而傳送,信號(A0)在 此電路之正常操作模式中經由相康hK之第一接觸面 (1)而傳送。 8. 如申諳專利範圍第7項之 來測試此電路(1C),第一(1)和相 面是配置在不同列之接觸面(Ρ) 行於主面之不同倒而而配置。 9. 如申請專利範圍第8項之方法,其中此方法是用來測 試此積體電路(1C),第一接觸面(1)配置在主面之二 傾相面對之側面中之至少一個側面上且第二接觸面(2 ) 配置在主面之另二個同樣是相面對之側面中之至少一 値側面上。 10. 如申請專利範圍第8或第9項之方法,其中積體電 路(1C)以及另一積體電路(IC)(其配置在第一電路之 主面之具有至少一個第一接觸面(1)之此種側面上)同 時以測試接觸區(T )來進行接觸且進行測試。 18- 本紙張尺度逋用中國國家標準(CNS ) Α4規格(21〇Χ;297公釐) ——L — ir;----^------ΐτ------^ ·* (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
TW088103059A 1998-03-02 1999-03-02 Integrated circuit and its test-method TW405197B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19808664A DE19808664C2 (de) 1998-03-02 1998-03-02 Integrierte Schaltung und Verfahren zu ihrer Prüfung

Publications (1)

Publication Number Publication Date
TW405197B true TW405197B (en) 2000-09-11

Family

ID=7859336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103059A TW405197B (en) 1998-03-02 1999-03-02 Integrated circuit and its test-method

Country Status (4)

Country Link
US (1) US6401224B1 (zh)
EP (1) EP0945804B1 (zh)
DE (2) DE19808664C2 (zh)
TW (1) TW405197B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912601B1 (en) * 2000-06-28 2005-06-28 Cypress Semiconductor Corp. Method of programming PLDs using a wireless link
JP4892781B2 (ja) * 2001-01-18 2012-03-07 富士電機株式会社 半導体物理量センサ
US7814377B2 (en) * 2004-07-09 2010-10-12 Sandisk Corporation Non-volatile memory system with self test capability
US7259579B2 (en) * 2005-02-18 2007-08-21 Infineon Technologies Ag Method and apparatus for semiconductor testing utilizing dies with integrated circuit
US7884672B1 (en) 2006-11-01 2011-02-08 Cypress Semiconductor Corporation Operational amplifier and method for amplifying a signal with shared compensation components
US20080114772A1 (en) * 2006-11-14 2008-05-15 Fabrice Jogand-Coulomb Method for connecting to a network location associated with content
US20080112562A1 (en) * 2006-11-14 2008-05-15 Fabrice Jogand-Coulomb Methods for linking content with license
US20080114693A1 (en) * 2006-11-14 2008-05-15 Fabrice Jogand-Coulomb Method for allowing content protected by a first DRM system to be accessed by a second DRM system
US8079071B2 (en) 2006-11-14 2011-12-13 SanDisk Technologies, Inc. Methods for accessing content based on a session ticket
US8327454B2 (en) 2006-11-14 2012-12-04 Sandisk Technologies Inc. Method for allowing multiple users to access preview content
US8763110B2 (en) * 2006-11-14 2014-06-24 Sandisk Technologies Inc. Apparatuses for binding content to a separate memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7704005A (nl) * 1977-04-13 1977-06-30 Philips Nv Geintegreerde schakeling.
EP0078339B1 (de) * 1981-10-30 1986-07-30 Ibm Deutschland Gmbh Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
DE69133311T2 (de) 1990-10-15 2004-06-24 Aptix Corp., San Jose Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
KR950001293B1 (ko) * 1992-04-22 1995-02-15 삼성전자주식회사 반도체 메모리칩의 병렬테스트 회로
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
US5594273A (en) * 1993-07-23 1997-01-14 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
US5594694A (en) * 1995-07-28 1997-01-14 Micron Quantum Devices, Inc. Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell
US5841784A (en) * 1996-04-02 1998-11-24 Stmicroelectronics, Inc. Testing and repair of embedded memory
DE69724318T2 (de) * 1996-04-02 2004-05-27 STMicroelectronics, Inc., Carrollton Prüfung und Reparatur einer eingebetteten Speicherschaltung
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6145104A (en) * 1998-02-12 2000-11-07 Motorola, Inc. Data processing system external pin connectivity to complex functions

Also Published As

Publication number Publication date
EP0945804A3 (de) 2000-01-19
DE59905612D1 (de) 2003-06-26
EP0945804A2 (de) 1999-09-29
EP0945804B1 (de) 2003-05-21
US6401224B1 (en) 2002-06-04
DE19808664C2 (de) 2002-03-14
DE19808664A1 (de) 1999-10-14

Similar Documents

Publication Publication Date Title
US9905303B2 (en) Front/back control of integrated circuits for flash dual inline memory modules
EP0409241B1 (en) Ic card with additional terminals and method of controlling the ic card
TW405197B (en) Integrated circuit and its test-method
US6873563B2 (en) Semiconductor circuit device adaptable to plurality of types of packages
US7400134B2 (en) Integrated circuit device with multiple chips in one package
TWI227785B (en) Chip testing within a multi-chip semiconductor package
CN102077185B (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
CN111149162A (zh) 半导体存储器装置
EP0297821A2 (en) Semiconductor integrated circuit device having gate array and memory
CN102216992A (zh) 具有非易失性存储器模块的海量数据存储系统
CN102820283A (zh) 半导体器件
US20120194989A1 (en) Memory systems with memory chips down and up
KR880014482A (ko) 반도체 집적회로 장치
US20080104458A1 (en) Semiconductor memory, system, testing method for system
US5289339A (en) Portable electronic device with memory card unit having symmetrical terminals
US20060282596A1 (en) Reduced Cardbus Controller
JP3588075B2 (ja) 集積回路および該集積回路のテスト方法
US20080162912A1 (en) Expansion device for bios chip
TW393601B (en) Memory module controlling device
US6810492B2 (en) Apparatus and system for recovery of useful areas of partially defective direct rambus RIMM components
KR20210043216A (ko) 적층 메모리 장치 및 이를 포함하는 메모리 시스템
CN100585724C (zh) 具有加强电源的半导体存储器件及其加强电源的方法
US6226211B1 (en) Merged memory-logic semiconductor device having a built-in self test circuit
TW205113B (zh)
KR960012497A (ko) 반도체 집적회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees