TW400611B - The manufacturing method of the Shallow Trench Isolation (STI) - Google Patents

Description

3562twf.doc/008 經滴部中央標率局兵工消於合作社印^ A7 B7 五、發明説明（丨） 本發明是有關於一種積體電路元件隔離結構之製造方 法’且特別是有關於一種淺溝渠隔離結構（shallow trench isolation ; STI)之製造方法，用以避免淺溝渠隔離結構製造 過程中’應力所造成的差排(dislocation)現象。 一完整的電路，比如積體電路通常是由成千上萬個 MOS電晶體所組成。爲防止這些相鄰的電晶體發生短路， 故必須在相鄰的電晶體間加入一個用以隔離之用的介電 層，稱爲場氧化層(field oxide; FOX)，例如區域氧化法(local oxidation ;以下簡稱LOCOS)。但由於LOCOS技術仍存在 多項缺點’包括已知應力產生之相關問題與LOCOS場隔離 結構周圍鳥嘴區（bird’s beak)之形成等，而特別是鳥嘴區所 造成的問題，使得在小型的元件上，LOCOS場隔離結構不 能作有效的隔離。 習知淺溝渠隔離結構（STI)是一種普遍的元件隔離方 法，一般使用氮化砂作爲硬罩幕，以非等向性(anisotropic) 飩刻法在半導體基底上定義陡峭的溝渠，如此便可以改善 LOCOS場隔離結構周圍鳥嘴區所造成的問題，而達到有效 的隔離。之後，再將溝渠塡滿氧化物，以提供作爲元件隔 離結構，且此結構具有與原基底表面等高之上表面。 請參照第1圖，係顯示習知之一種淺溝渠隔離結構。 其中元件形成於P型的半導體基底11之上，且淺溝渠隔離 結構2〇以蝕刻法在基底形成淺溝渠，接著在溝渠中塡滿氧 化物。並在STI結構周圍形成場效應電晶體（field effect transistor ; FET)元件14、16，其中包括基底通道區周圍之 3 本紙張尺度t國國家標埤(Tns ) Λ4規格（？ ΐϋ7公釐） 一 (請先閲-讀背®-之注*'.事項再填寫本頁)

經满部中央核準局员工消於合作.社印^ A7 3562twf.doc/008 gy 五、發明説明（> ) N型源極/汲極區（source/drain)，以及以閘氧化層與通 道區分離之閘電極。 第2A圖至第2E圖係繪示淺溝渠隔離區之製造流程剖 面圖。 請參照第2A圖，在半導體基底10上形成氧化層12， 其中此氧化層12作爲墊氧化層（pad oxide layer)之用， 並用於保護基底10的表面，而於後續閘極氧化層形成之前 移去。之後以化學氣相沈積法（chemical vapor deposition ; CVD)形成氮化矽層15。然後，在氮化矽層15上形成光 阻層17用以定義溝渠，其中光阻層17已經微影蝕刻製程 定義出欲形成淺溝渠隔離結構的區域。 請參照第2B圖，接著，續以此光阻層17爲鈾刻罩幕， 依序蝕刻氮化矽層15、墊氧化層12及基底10，使形成氮 化矽層15a和墊氧化層12a，完成在基底中形成溝渠30， 之後再移除蝕刻光阻層17。 請參照第2C圖，然後使用熱氧化法，在溝渠30中的 基底10表面形成一層襯氧化（liner oxide)層22。接著， 例如以砂酸四乙酯（tetra-ethyl-ortho-silicate ; TEOS)爲氣 源，例如使用常壓化學氣相沈積法（atmospheric pressure chemical vapor deposition ; APCVD)沈積，形成一層氧化物 層32塡滿並溢出溝渠30。氧化層需經密^化(densification) 步驟，比如在溫度1000°C下，進行時間約10-30分鐘。 請參照第2D圖，在密實化之後，則以化學機械硏磨 法（chemical mechanical polishing; CMP)去除氮化砂層 4 本紙張尺度i用中國國家標準((、NS) Λ4規格（210X297公釐）" ' (請先閲:面.心注意事項再填离本頁)

A7 B7 3562twf.doc/008 五、發明説明（$ ) ISa上之多餘的氧化物層32，而以氮化矽層15a爲硏磨終 點’留下溝渠3 0區中的氧化插塞（oxide plug)32a。 _參照第2E圖，接著，移去氮化矽層lh ,其方法比 如使用熱磷酸（Η3Ρ04)溶液。隨後以氫氟酸（HF)浸蝕 移除墊氧化層l2a。雖然在移去墊氧化層l：2a時亦會移除 部份的氧化插塞32a，使其形成氧化插塞32b。 然因’基底10中的矽與襯氧化層22之二氧化矽，二 者的受熱膨脹係數不同，故在密實化等步驟中，這股應力 (stress)將使晶片的表面發生彎曲（warpage)，並使底材矽產 生缺陷（defects)，而在結晶材料裡，最常見的線缺陷應屬 於差排（dislocation)，差排的產生通常是因結晶晶格受到過 度的擠壓或拉伸所致，差排的存在會進而影響材料的機械 性質與電性，比如差排現象延伸至源極/汲極區時，源極/ 汲極區中所摻雜之摻質會沿著此缺陷擴散，於是產生漏電 流’進而影響導電品質，且這種情況會隨著元件尺寸的減 小或元件間的距離縮短而更加嚴重。 有鑑於此’本發明的主要目的，就是在提供一種淺溝 渠隔離結構之製造方法，藉形成一多晶矽層，將應力釋放， 避免差排現象的發生，改進習知淺溝渠隔離結構之製造方 法的缺點’使此方法更有利於元件尺寸減小或元件間距離 縮短時之應用。 爲達成上述和其它之目的，本發明提供一種淺溝渠隔 離結構之製造方法，包括下列步驟：形成墊氧化層於一半 導體基底上；形成罩幕層於墊氧化層上；定義罩幕層，用 5 (CNS ) Λ4規格（210X297公釐） 請 先 η 讀. 背 面 之- 注 意 事 項

經濟-部中央#準局兵7;消费合作私印製 經滴部中央樣準局员J消贽合竹社印製 3562twf.doc/008 ^ 五、發明説明（W ) 以在半導體基底中形成淺溝渠；形成襯氧化層於此淺溝渠 之半導體基底表面；形成多晶矽層於襯氧化層和罩幕層 上；形成一氧化層於罩幕層上，並塡滿淺溝渠；以及依序 去除部分之氧化層、多晶矽層、襯氧化層、罩幕層與墊氧 化層，直至裸露出半導體基底，以形成淺溝渠隔離結構。 - 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 圖示之簡單說明： 第1圖係顯示習知之一種淺溝渠隔灕結構； 第2A圖至第2E圖係繪示淺溝渠隔離區之製造流程剖 面圖；以及 第3A圖至第3F圖，其所繪示的是根據本發明之較佳 實施例，一種淺溝渠隔離區之製造流程剖面示意圖。 圖式標記說明： 10、11、100 :半導體基底 12、12a、44、44a:塾氧化層 14、 16 :場效應電晶體元件 15、 15a、46、'46a :氮化石夕層 .17、48 :光阻層 20 :淺溝渠隔離結構 22、42 :襯氧化層 30、50 :淺溝渠 32、55 :氧化層 6 本紙張尺度適用中國國家標啤（CNS ) Λ4規格（210X 297公釐） '~~" (請先ft讀背面之注意事項再填寫本頁)

、1T 經濟部中次摞卑局iacJ.消费合作社印製 3562twf.doc/008 ^ — _ _ _ 一— -- ™. ____ 五、發明説明（f ) ' 32a、32b、55a、55b :氧化插塞 43 :多晶砂層 實施例 第3A圖至第3E圖，其所繪示的是根據本發明之一較 佳實施例，一種淺溝渠隔離區之製造流程剖面示意圖。 ， 請參照第3A圖，首先提供一半導體基底1〇〇，在其上 形成氧化層44，此氧化層44作爲墊氧化層之用，並用於 保護基底100的表面，而於後續閘極氧化層形成之前移 去。之後以化學氣相沈積法形成氮化矽層46。然後，在氮 化矽層46上形成光阻層48，其中光阻層48於微影蝕刻製 程中定義出欲形成淺溝渠隔離結構的區域。 請參照第3B圖，接著，續以此光阻層48做爲蝕刻罩 幕，依序蝕刻氮化矽層46、墊氧化層44及基底100，使形 成氮化矽層46a和墊氧化層44a，完成在基底中形成溝渠 50，之後再移除光阻層48。 請參照第3C圖，然後使用熱氧化法，在溝渠5〇中的 基底1〇〇表面形成一層襯氧化層42。接著，利用化學氣相 沈積法，形成一多晶矽層43或沈積一非晶矽層亦可，做爲 應力緩衝層，而此多晶矽層43可用於釋放應力，避免傳統 製程方法所產生的差排現象。 請參照第3D圖，比如以矽酸四乙酯爲氣源，使用化 學氣相沈積法沈積，形成一氧化層55塡滿並溢出溝渠5〇。 請參照第3E圖，接著，在經密實化步驟之後，則以化 學機械硏磨法去除氮化矽層46a上之多餘的氧化層55、多 7 度&用中國國家標卒) Λ4規格（210X297公釐1 — (請先閲讀背面之注意事項再填寫本頁) 裝· © 訂 © ’線1 經滴部中央榡卑局妇-τ消资合作社印製 3562twf.doc/008 β? 五、發明説明（‘） 晶矽層42及襯氧化層43’而以氮化矽層46a爲硏磨終點， 留下溝渠50區中的氧化插塞55a。 請參照第3F圖，移去氮化矽層46a，其方法比如使用 熱磷酸溶液，隨後以氫氟酸浸鈾移除墊氧化層44a，使其 形成氧化插塞5Sb。後續的半導體製程爲熟習此技藝者所 熟知，故此處不再贅述。 綜上所述，本發明的特徵在於： 1.本發明之淺溝渠隔離結構製造方法中，利用—多晶 矽層或非晶矽層做爲應力緩衝層，以在於密實化過程或其 它會產生應力的製程中’利用此應力緩衝層可以釋放應 力’避免應力施加於半導體基底所產生之差排現象。 2·本發明之淺溝渠隔離結構製造方法中，利用一多晶 矽層或非晶矽層做爲應力緩衝層，避免差排所導致之源極/ 汲極區中摻雜的摻質會沿著此缺陷擴散而流失，進而造成 漏電流的現象發生。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 8 本紙張尺度ii」巾@ :鱗(7^)八4規格（2丨〇'_<297公楚） (請先閱讀背面之注意事項再填寫本頁)

;NV

、1T 線

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 A8 B8 3562twf.doc/008 C8 D8 、申請專利範圍 1. 一種淺溝渠隔離結構的製造方法，包括下列步驟： 提供一半導體基底； 形成一墊氧化層於該半導體基底上； 形成一罩幕層於該墊氧化層上； 定義該罩幕層，用以在該半導體基底中形成一淺溝 渠； 形成一襯氧化層於該淺溝渠之該半導體基底表面； 形成一多晶矽層於該襯氧化層和該罩幕層上； 形成一氧化層於該罩幕層上，並塡滿該淺溝渠；以及 依序去除部分該氧化層、該多晶矽層、該襯氧化層、 該罩幕層與該墊氧化層，直至裸露出該半導體基底，以形 成該淺溝渠隔離結構。 2. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中該墊氧化層的材質，包括二氧化矽。 3. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中該罩幕層的材質，包括氮化矽層。 4. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中該襯氧化層的材質，包括二氧化矽。 5. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中形成該襯氧化層的方法，包括熱氧化法。 6. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中該多晶矽層的功能，包括在該淺溝渠隔離結 構之製程中釋放該襯氧化層所產生之應力。 7. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 (請先閲翁背面t注意事項再填寫本頁)

   訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 經濟部中央標準局員工消費合作社印製 A8 B8 3562twf.doc/008 C8 D8 7T、申請專利範圍 造方法，其中形成該多晶矽層的方法，包括化學氣相沈積 法。 8. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中形成該多晶矽層於該襯氧化層和該罩幕層上 之步驟，與形成一非晶矽層於該襯氧化層和該罩幕層上， 具有相同的功能。 9. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中該氧化層的材質，包括二氧化矽。 10. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中形成該氧化層的方法，包括常壓化學氣相沈 積法。 11. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中去除部分該氧化層、該多晶矽層與該襯氧化 層的方法，包括化學機械硏磨法。 12. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中去除該罩幕層的方法，包括使用熱磷酸溶液 進行濕蝕刻法。 13. 如申請專利範圍第1項所述之淺溝渠隔離結構的製 造方法，其中去除該墊氧化層的方法，包括使用氫氟酸溶 液進行濕蝕刻法。 14. 一種於淺溝渠隔離結構之製程中降低所產生之應 力的方法，包括下列步驟： 提供一半導體基底，該半導體基底至少已形成一淺溝 渠； (請先H-讀背面'之注意事項再填寫本頁) 裝. 0 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標隼局員工消費合作社印製 A8 B8 3562twf.doc/008 C8 D8 六、申請專利範圍 形成一襯氧化層於該淺溝渠之基底表面；以及 形成一多晶矽層於該襯氧化層上。 15.如申請專利範圍第14項所述之於淺溝渠隔離結構 之製程中降低所產生之應力的方法，其中該襯氧化層的材 質，包括二氧化矽。 -16.如申請專利範圍第14項所述之於淺溝渠隔離結構 之製程中降低所產生之應力的方法，其中形成該襯氧化層 的方法，包括熱氧化法。 17. 如申請專利範圍第14項所述之於淺溝渠隔離結構 之製程中降低所產生之應力的方法，其中該多晶矽層的功 能，包括在該淺溝渠隔離結構之製程中釋放該襯氧化層所 產生之應力。 18. 如申請專利範圍第14項所述之於淺溝渠隔離結構 之製程中降低所產生之應力的方法，其中形成該多晶矽層 的方法，包括化學氣相沈積法。 19. 如申請專利範圍第14項所述之於淺溝渠隔離結構 之製程中降低所產生之應力的方法，其中形成該多晶矽層 於該襯氧化層上之步驟，與形成一非晶矽層於該襯氧化層 上，具有相同的功能。 (請先閱讀背面之注意事項再填寫本頁) 裝. r /1 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）