TW389909B - Nonvolatile semiconductor memory device and its usage - Google Patents

Nonvolatile semiconductor memory device and its usage Download PDF

Info

Publication number
TW389909B
TW389909B TW085110516A TW85110516A TW389909B TW 389909 B TW389909 B TW 389909B TW 085110516 A TW085110516 A TW 085110516A TW 85110516 A TW85110516 A TW 85110516A TW 389909 B TW389909 B TW 389909B
Authority
TW
Taiwan
Prior art keywords
value
data
writing
volatile
circuit
Prior art date
Application number
TW085110516A
Other languages
English (en)
Inventor
Junichi Miyamoto
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW389909B publication Critical patent/TW389909B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562Multilevel memory programming aspects
    • G11C2211/5621Multilevel programming verification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5641Multilevel memory having cells with different number of storage levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5642Multilevel memory with buffers, latches, registers at input or output

Description

-·ψ〔η^^ρ-τ;'Λΐ A” 么"· A7 ____B7_ 五、發明説明(〗) 【發明之技術領域】 本發明係有關非揮發性半導體記億裝置及其使用方法 *尤其有1關對於一個堆叠(stack)型MO S電晶《所構 成之傭存單元記億多值資料之多值記慷髖及其使用方法· 【先行技術】 有關多值之快閃記憶體係詳細地掲示於ISSC’95 Digest of Technical Paper,pl33 等· 此技藝係做爲基準軍 元(referenciai cell)因使用快閃記憶髋控制流動於基 準軍元之電流,而具有可對ίΐ於配合於單元之臨界值分布 之讀出電位之益處· 【發明所欲解決之問題】 然而,上述之多值記憶體係具有以下之缺點· 1 .在增大讀出放大器部分的面稹之4值記憶體中必 需有2個讀出放大器,以及在8值記憶髖中則需要3個讀 出放大器· 2 .基準單元之個數係預先在設計階段決定,例如, 即使單元之均一性良好•而使能夠實現更多值時*亦必須 成爲4值•相反地若製造時之製程參數不句一而不能寅現 4值時,雖可成爲2值*但讀出放大器等之供以實現4值 而裝設之電路將全部變成浪費•道將會提高普通之2值記 僚髖之成本* 3 ·由於讀出放大器部分過大,因此難以細腻地對應 本紙ii又廋这州mi' (,N’S ) Λ4規柏(210X297公瀣) ' ~~ ~ (誚先閱讀背而之注意事項再填寫本頁) 杯 ^--^-^^^^^01-小 A7 B7 五、發明説明(2 ) 於晶片內之單元分布· 在此,本發明有鑑於上述缺點,而提供一種對於多值 之數目可1弾性地對應,並且可將晶片大小形成最小程度之 多值快閃記憶體之技術· 【解決問題之手段】 爲了解決上述問題,本發明係提供一種非揮發性半導 體記憶裝置•其特徵爲備有;具有控制閘,浮動閘,汲極 及源極之非揮發性儀存單元,與對於非揮發性餹存單元之 控制閘將複數之規定電位中之任一依據從外部输入之控制 資料所施加之字元線驅動電路,與依據從外部输入之寫入 資料而對於汲極施加電位,又,檢測,放大流動於非揮發 性儲存單元間之電流之寫入,曠出電路。在此,寫入,讀 出電路係依據寫入資料及被檢測•放大之結果發生再寫入 資料,而依據此對於汲極施加電位· 又,於本發明,同時*具有控制閘·浮動閘*汲極及 源極之非揮發性儲存單元之非揮發性半導體記億裝置之使 用方法,提供一種非揮發性半導髏記慷裝置之使用方法, 其特徴爲;多值資料之中寫入第1值時•在控制閘,汲極 間藉施加規定之寫入電壓,對於上述浮動閘注入電荷使上 述非揮發性儲存單元之臨界值發生移位*接著對於上述控 制閘施加對應於上述第1值之電壓,並且,藉檢測•放大 流動於上述非揮發性儲存軍元之源極,汲極間之電流進行 將驗證讀出來判定上述第1之值寫入是否結束之一系列動 本紙張尺度这用中K四系樣々(CNS ) Λ4%招(210X297公釐) (誚先閲讀背而之注意事項再功寫本頁) -1、n I n H Γ— I n n I n n - n »T I aur I I · c c A7 __B7_ 五、發明説明(3 ) 作直到第1值之寫入結束爲止反復進行,若欲寫入多值賫 料中之第2值時,藉施加電壓於控制閘*汲極間而對於浮 動蘭注入1電荷使非揮發性儲存單元發生移位,接著,對於 控制閘施加對應於第2值之電K同時檢測·放大流動於非 揮發性儲存單元之源極,汲極間之電流進行驗證讀出,將 判定第2值之寫入是否結束之一系列動作反復進行直到第 2值之寫入結束· 又,於本發明係具有控制閘•浮動閘,汲極及源極之 非揮發性傭存單元之非揮發性半導體記憶裝置之使用方法 *提供一種非揮發性半導體記憶裝置之使用方法,其特徵 爲;多值資料之中寫入第1值時,在控制閘,汲極間藉施 加規定之寫入電壓,對於上述浮動閘注入電荷使上述非揮 發性儲存單元之臨界值發生移位,接著對於上述控制閘施 加對應於上述第1值之電壓,並且*藉檢測•放大流動於 上述非揮發性儲存單元之源極,汲極間之電流進行將驗證 讀出來判定上述第1值寫入是否結束之一系列動作直到第 1之值之寫入結束爲止反復進行,若欲寫入多值資料中之 第2值時,於第1步篇[藉在控制閘*汲極間施加寫入電壓 而對於浮動閘注入電荷而將非揮發性儲存單元之臨界值較 寫入第1值時使其發生更大之移位,接著對於控制閘施加 對應之第2值之電屋,同時,檢測•放大流動於非揮發性 儲存單元之源極,汲極間之電流進行驗證讀出判定第2值 之寫入是否結束,並且,次於第1步驟之第2步驟藉在控 制閘,汲極間施加寫入m壓而對於浮動閘注入電荷使非揮 本紙張尺度这 ( NS ) ( 210X 297^¾ ) ------ *—i>------- (#先閲讀背面之注意事項再填{S?本頁) r; ή 4\ it 义:} _τ if) 1V 4,' fl A7 - ___B7 _ 五、發明説明(4 ) 發性嫌存軍元之臨界值發生移位,接著對於控制閘施加對 應於第2值之電壓,同時藉檢測•放大流動於非揮發性儲 存單元之1源極,汲極間之電流進行驗證讀出而將判別第2 值是否結束寫入之一系列動作反復進行直到第2之值之寫 入結束爲止* .又,於本發明係具有控制閘,浮動閘,汲極及源極之 非揮發性儲存單元之非揮發性半導體記憶裝置之使用方法 *提供一種非揮發性半導體記憶裝置之使用方法*其特徵 爲:多值資料之中寫入第1值時*在控制閘,汲極間藉施 加規定之寫入電壓,對於上述浮動閘注入電荷使上述非揮 發性儲存單元之臨界值發生移位,接著對於上述控制閘施 加對應於上述第1值之電壓,並且,藉檢測•放大流動於 上述非揮發性傭存單元之源極,汲極間之電流進行將驗證 讀出來判定上述第1之值寫入是否結朿之一系列動作直到 第1之值之寫入結束爲止反復進行,若欲寫入多值資料中 之第2值時•將寫入第1值之動作施加於非揮發性儲存單 元*除此之外,藉由施加寫入《壓於控制閘,汲極間對於 浮動閘注入電荷使非揮發性傭存單元之臨界值發生移位, 接著對於控制閘施加對應於第2值之電壓同時藉檢測•放 大流動於非揮發性儲存單元之源極,汲極間之m流進行驗 證讀出將判別是否結束了第2值之寫入是否結束之一系列 動作而反復進行直到第2之值之寫入爲止· 並且,於本發明,係提供一種非揮發性半導體記憶裝 置,其特徴爲備有;將儲存軍元排列成以複數個行列狀而 本紙張尺度这用,丨'囚巴掌行.呤(ΓΝ!5)Λ4規核(210X297公釐) ~· Ό—I {^1先聞讀背面之注意事項再填寫本頁) ?τ. 7 A7 · B7 五、發明説明(5 ) 將屬於同一行之儲存單元連接於共通之字元線*將靥於同 一列之糖存單元使用位元線連接之儲存單元陣列,與保持 從外部输1入之第1資料之第1暫存器,與發生依據第1暫 存器之保持內容而異之複數種類之電壓之字元線電壓產生 電路,與保持從外部输入之第2資料之第2暫存器,與依 據第2暫存器之保持內容而遲擇字元線之字元線選擇電路 ,與將由字元線選擇電路所選擇之字元線以字元線電壓產 生電路所產生之電壓所驩動之字元線®動電路,與檢測放 大位元線之電位保持對應於位元線氰位之資料之複數讀出 放大電路,與將讀出放大電路之資料依據從外部输入之第 3資料而選擇性地输出之行(c〇ium)選擇電路·並且, 此非揮發性半導髖記憶裝置,係具有;保持從選擇霪路所 输出資料之記憶裝置,與供給第1資料,第2資料及第3 賫料並且將保持於記憶裝置之資料轉換爲位元之控制電路 •又’儲存單元係將複數個之堆叠閘型MO S電晶體複數 個連接成串聯所構成之NAND型儲存單元•並且,複數 之讀出放大電路,係比較檢測位元線電位之結果與欲寫入 之資料’而發生追加寫入資料•又,複數之謓出放大電路 係’比較檢測位元線電位之結果與欲寫入資料,而發生追 加寫入資料,同時,檢測是否寫入結束,若檢測出所有複 數讀出放大電路寫入結束時,就發生寫入結束信號•並且 ’此非揮發性半導體記憶裝置係,備有:字元線竃壓發生 電路係發生複數之输出鼇壓之電懕發生電路,與將電壓發 生電路之複數输出電壓中之任一依據第1暫存器之保持內 本紙張尺度 ii 扪 t R1¾ * m ( CNS ) ( 210 X297^ ) ' —I------οI-------υ (价先閱讀背西之注意事項再埙寫本頁) -斗^'"局U-T消化合奵衫印公 A7 B7 五、發明説明(6 ) 容而選擇输出之電壓選擇電路,與輪入電壓選擇電路之输
出而放大输出與此输出電應約略相等電壓之源極跟隨電路 . I 並且*於本發明,係提供一種非揮發性半導體記億裝 置*其特徴爲備有;將儲存單元排列成以複數個行列狀而 將屬於同一行之儀存單元連接於共通之字元線•將屬於同 一列之儲存單元使用位元線連接之儲存單元陣列,與保持 從外部输入之第1資料之第1暫存器,與發生依據第1暫 存器之保持內容而異之複數種類之m壓之字元線電壓產生 «路•與保持從外部输入之第2資料之第2暫存器,與依 據第2暫存器之保持內容而選擇字元線之字元線選擇電路 ,與將由字元線選擇電路所選擇之字元線以字元線電壓產 生電路所產生之電壓所驅動之字元線驅動電路,與檢測放 大位元線之電位保持對應於位元線m位之資料之複數讀出 放大電路,與將讀出放大電路之資料依據從外部输入之第 3賫料而選擇性地输出之行(colum)選擇電路,對應於 記億體陣列內之複數儲存單元疥構成之儲存單元群裝設, 保持所對應儲存單元群之一次儲存軍元所記憶資料個數之 複數之旗誌單元(flag cell) ·此旗誌軍元將進行非揮 發性記億· 、 又,於本發明,係提供一種非揮發性半導髖記億裝置 ,其特徵爲備有;將儲存單元排列成以複數個行列狀而將 屬於同一行之儲存單元連接於共通之字元線,將屬於同一 列之儲存單元使用位元線連接之儲存單元陣列’與對應於 本紙張尺度诚州屮Ν ( (,NS ) Λ4规ft ( 210x297公釐) (請先閱讀背面之注意事項再i4寫本哀) ο. A7 ____B7 五、發明説明(7 ) (誚先閱讀背而之注意事項再楨寫本頁) 儲存單元內之複數儲存單元所構成之傭存單元群裝設,保 持所對應之儲存單元群之一個儀存單元所記億之資料個數 之複數旗1誌單元與,依據旗誌單元之保持內容發生相異複 數種類之電壓之字元線幫壓發生電路,與保持從外部输入 之位址信號之暫存器,與依據暫存器之保持內容選擇字元 線之字線選擇電路,與將由字元線選擇電路所選擇之字元 線以字元線電壓發生電路所發生電壓所驩動之字元線駆動 電路,與檢測放大位元線之電位保持對應於此位元線電位 之脔料之複數讀出放大電路,與將讀出放大電路保持之資 料依據從外部输入之第3資科而選擇性地输出之行選擇電 路· 最後,於本發明,係提供一種非揮發性半導體記億裝 置之使用方法,其係將儲存單元排列成以複數個行列狀而 將屬於同一行之傭存單元連接於共通字元線,將羼於同一 列之儲存單元使用位元線連接之儲存單元陣列,與對應於 儲存單元內之複數儲存單元所構成之傭存單元群裝設,保 持所對應之儲存單元群之一個傭存單元所記憶之資料個數 之複數旗誌單元者,其特徵爲備有;讀出對應於欲讀出之 儲存單元所屬之儲存單元群之旗誌單元之旗誌資料之步驟 ,與依據旗誌單元之旗誌資料,將連接於傭存單元之字元 線以規定電位驅動,讀出,放大位元線,反復進行输出所 讀出資料之週期之步驟,與將在複數之週期所讀出之資料 ,做資料轉換爲二進資料之步驊· 本★Λί長尺度 if 輅(2 丨 〇 X 297公釐)
^:1:¾.部屮次ι?.;?.1?π ni/ί於 AIK A7 B7 五、發明説明(8 ) 【發明之實施形態】 茲將本發明之概略參照圖1〜圓4說明如下· 於圖U.SAo 〜SAn 係具有各位元驗證功能之 讀出放大器· 儲存單元C〇 〜Cn 係具有源極,汲極,浮動閘, 控制閘2層閘型MO S所構成之非揮發性镛存單元•假定 爲NAND型儲存軍元•屬於同一行之儲存單元之控制閘 係共通地連接於字元線•此非揮發性儲存單元係,藉注入 浮動閘使臨界值發生變化,而依其臨界值之值來記憶2值 以上之多值資訊•例如,做爲字元線之驅動電壓5 V時, 將臨界值爲一 IV程度者對應於I" ('3'),將 1,5V程度對應於( ' 0 # ),將3V程度對 應於% 0 1,( ' 1 # ),將4.5V程度對應於·〇〇 # ( "^0')時將變成4值記憶之儲存單元。又,將臨界 值爲一 IV程度者對應於'111· ( % 7 # ),將0, 6V程度對應於、11〇# (、6〃),將1.2V程度 對應於~101# (%5'),將1.8V程度對應於’ 100, ( % 4 "),將2.4V程度者對應於,011 ,(' 3 # ),將 3.0V程度對應於·010,( % 2 ")•將3 · 6V程度對應於''OOl,、(),將 4 . 2V程度對應於|〇00# )時將變成8值
記憶之儲存單元•又,也不必爲2之η次方之多數值,例 如將一 IV程度者對應於、100· ( "4·),將IV 程度對應於、011# ( ),將2V程度對應於^ 本紙伕尺度这出中权戌孓揼肀(('NS ) Λ4規柏(210X297公嫠) (外先閲讀背面之注意事項再填寫本頁) d. A7 __B7__ 五、發明説明(9 ) 01(^ (’2#),將 3V 程度對應於 ’001# (' 1,),將4V程度對應於|〇〇0# ( 、0')時將變 (誚先閱讀背而之注意事項再填寫本頁) 成5值記谏之镛存單元*但是,如後述成爲2之π次方之 多數值者爲被醣出後之資訊轉換變成容易· 2 0 0〜2 0 2係恒電壓發生電路*而分別输出 Vvfyl,Vvfy2,Vvfy3,Vvfy4之恒電壓 * 如上述,若 記億體記憶4值時就依Vvfyl,Vvfy2,V vfy3之順序, 設定爲1 . 5V,3 . 0V,4 · 5V就可以•實際上, 如後述•並且具有多數之恒電壓電路至參照電壓發生電路 ,將字元線邊設定爲任何電位寫入,進行讀出而從2值例 如到8值之多值數將變成可變之記億· 又· 2 0 3係寫入發生電路,在寫入時供給施加於字 線之電壓VPP (例如2 0V *或隨著寫入次數以1 6V, 16.5V,17V之情形上升之電壓)· 接著,於圖1之電路之寫入動作參照圓2說明如下· 若4值記憶時以3步驟進行寫入•寫入之前進行去除動作 ,例如,儲存單元之臨界值係設定爲一 1 V ·此係對應於 '11" ( )·在圖2係將程式時間與臨界值之經 時變化表示於圖者•同時表示寫入快速之單元(fast cell)及寫入慢之單元(slow cell) * (步驟1):反復以下11〜51之劻作· 1 1 ·將寫入資料之解碼值之第1資料設定於讀出放 大器內之寫入資料閂鎖(data latch) ·所謂解碼值之第 1資料,係若(、3#)時就是、1,,若、 本紙張尺度这出中汉囚家榡々《(.NS ) Λ4規招(210X297公楚) A7 B7五、發明説明(1〇 ) 1 0 # (、2,)時就是、〇, )時就是,若、00, 按,係對應於寫入禁止電壓* 1〇#係對應於寫入 «屋•亦即,將*1 0"只施加寫入電壓於對應寫入館存 單元之位元線,對於其以外之傭存單元之位元線則施加寫 入禁止電壓· 2 1.對於字元線WL施加VPP(20V),而將寫 入動作只進行寫入時間t ρ·更詳細爲對字元線將2 Ο V ,將'1 0#對於對應寫入儲存單元之位元線則將寫入電 壓之0 V,對應於除此之外之位元線則施加寫入禁止電壓 之1 0V ·此結果,將'1 0#稍爲上升只寫入儲存單元 之臨界值*而其他之儲存單元之臨界值爲不發生變化· 31 .將字元線WL驅動到VvfylCl,5V),進 行驗證動作•亦即*將位元線全部預充電爲5 V ·若經過 某時間之後,將位元線之竃位由讀出放大器加以檢測•並 且,若寫入結束時將讀出放大器內之寫入資料閂鎖從'Ο '反相爲 ,若 % Ο 1 '( 0 # )時就是 3 ϋ' 先· 閱 讀 背 而 之 注 意 事 項 再 填 頁 ΊΤ-
U 41.檢測所有之寫入資料閂鎖之資料是否變成 • •若已變成時就結束· 5 1 .若所有之寫入資料閂鋇之資料沒有變成 時,準備下一次之1 1以後之步驊,將V ρρ只上升△ ρρ ( 例如0.5V),或將寫入時間tp 只增加Atp •按 ,此步驟也可省略· (步蹂2):反復以下12〜52之動作· 本紙張尺度这川屮Κ 家行·彳(C'NS ) Λ4¾½ ( 210 X297^ 1¾ - s η f: 合 fi i- A7 ___B7五、發明説明(11 ) 12.將寫入資料之解碼值之第2資料設定於讀出放 大器內之寫入資料閂鎖•所謂解磾值之第2資料,係若" 1 1,時1就是,若、10,時就是、1,,若, 01#時就是,若、00,時就是il# •亦即, 將只對應於寫入儲存單元之位元線'0 1#施加寫入電壓 *對應於除此之外之儲存單元之位元線施加寫入禁止電壓 22.對於字元線WL施加VPP(20V),而將寫 入動作只進行寫入時間tp •此結果,將'01#只稍 爲上升寫入儲存單元之臨界值,而其他之儲存單元之臨界 值爲不發生變化· 32 .將字元線WL驅動到Vvfy2(3 · 0V),進 行驗證動作•亦即,將位元線全部預充電爲5 V,若經過 某時間之後*將位元線之電位由讀出放大器加以檢測•並 且,若寫入結束時將讀出放大器內之寫入資料閂鎖從'0 ,反相爲、1 · · 4 2 ·檢測所有之寫入資料閂鎖之資料是否變成'1 # •若已變成時就結束· 5 2 .若所有之寫入資料閂鎖之資料沒有變成'I # 時,準備下一次之1 1以後之步驟,將V pp只上升△ pp ( 例如0.5V),或將寫入時間tp 只增加Atp •按 ,此步驊也可省略· (步驟3):反復以下13^53之動作· 1 3 .將寫入資料之解碼值之第3資料設定於讀出放 本紙张尺度这出中孓樣彳((,NS 悦招(210X297公蝥) (請先閱讀背而之注意事項再填,?5本頁) 4 17 α· 14 -
r A7 ____B7 五、發明説明(14) 1111 ...... 1 1'之順序被讀出,所以將此編碼來生成 多值資料· 若採1用以上所說明之寫入方式時,讀出方式時,就具 有下列之作用效果· 1 .讀出放大器部分之面稹小就可以,不管多數值, 只具備1個讀出放大器就好· 2 .替代基準單元而使用複數之恒電壓幫路2 0 0〜 2 0 2,所以可將多值數變成可變·其結果,可提供一種 對於多值數做彈性之對應,並且,可將晶片尺寸變成最小 之多值之快閃記憶體之技藝· 接著*使用圖3,來表示其他之寫入方式*亦即,寫 入方式資料之解碼方式雖然與上述者相同,但是可供做加 強步场12,3之第一次週期之寫入(亦即,提髙V PP之起 始值*或延長寫入時間之起始值)·其結果,就可縮短總 計之寫入時間· 接著,使用圖4,來表示另外之其他寫入方式•道是 改變寫入賫料之解碼方式者•亦即,若4值時* 時 就是、111, , 時就是%001, , ,時就 是|〇0 1# ,時就是、00(^時就如此地解碼 ,而進行寫入•若將此一般化時,就若是,時就是^ 1111 ...... 11,,、η — 1 # 時就是、0 0 0 1 ...... 1 1 # ,、11一2#時就是、0011 ...... 11,, ,時就是’0000 ...... 〇1# ,時就是、 0 0 0 0…“· 0 0'加以解碼,其結果,就如圖示就可縮 本纸張尺度试州中κ段家行.々(―(,NS )八4賴(210乂297公釐) (請先閲讀背面之注意事項再楨寫本頁) d. '—訂 /ί^. -17.- A7 B7 五、發明説明(15 ) 短寫入時間· (价先閱讀背面之注意事項再填寫本頁} 接著,使用圖5,說明本發明實施例之電路構成之詳 細內容·ι本發明之記憶系統係由多值記憶髏1 〇 〇, CPU30 0,RAM301,旗誌寳料記億體302所 構成♦道些元件係以匯流排120,控制信號線121等 連接· 多值記憶體1 0 0係由字元線驅動電壓資料閂鎖電路 101,列位址閂鎖«路102 *行位址閂鎖電路103 ,字元線驅動電壓發生電路1 0 7,記憶體陣列1 0 8 * 預充電電路109,讀出放大器陣列110,行閘111 等所構成· 匯流排係例如具有8位元之位元幅度之匯流排•又, 字元線驅動電壓資料閂鎖電路1 0 1 *列位址閂鎖電路 1 0 2 ·行位址閂鎖電路1 0 3分別爲8位元之閂鎖· 記憶髖陣列1 0 8係具有6 4M個元件電容*將2層 閘型電晶髖配置成3 2 K行2 K列之行列狀所構成•並且 ,其儲存單元係採取NAND構成•茲將圖表示於囫6· NAND型傭存單元係閘由汲極側選擇閘線S G 1所驅動 之MOS電晶體Q41,控制閘係由字元線WL驅動之2 餍閘型MOS電晶體Q4 2〜Q4 5,閘爲源極側由選擇 閘S G 2所驅動之MO S電晶髖Q 4 6成串聯連接所構成 • MO S電晶體Q 4 6之源極端子係連接於共通源極線 CSL ·在一個記億體陣列i 〇8內,有此NAND束朝 行方向配置2K個,在列方向配置有2K個•按,屬於同 本紙張尺度这用屮K戌象、CNS ) Λ4^ ( 210X297^^ ) ___B7_ 五、發明説明(16 ) 一行之儲存單元(連接於1字元線之儲存單元)來構成1 頁(2K位元),排列於列方向之NAND束爲構成1區 塊(32Α位元)· 一個64位元之記憶體陣列將構成 2 K個之區塊· 圖7係表示記憶體陣列108 *預充電電路109, 讀出放大器陣列1 1 0,行閘電路1 1 1等之構成•如上 述,位元線係存在有2 K條,但是,其中只抽出3條圈示 •預充電電路1 0 9係由信猇V 1所控制之P型MOS型 電晶體Q3所構成·NAND束2—1〜2—3係成如圖 6所示構造•讀出放大器1 1 0係由複數之讀出放大電路 S/A所構成•此讀出放大電路係具備正反器電路1 一 1 〜1 — 3,N 型MOS 電晶體 Q2,Q4,Q7,Q8 所 構成,並且,Q20 1〜Q203,Q21,反相器電路 2 0所構成之整批驗證檢測電路•並且,行閘電路1 1 1 係對於連接於睡流排1 2 0之1 0線以行選擇線C S之控 制之基選擇性地連接正反器電路· 正反器電路1 _ 1〜1 一 3將成爲寫入資料閂鎖資料 及讀出資料閂鎖發揮功能•亦即,寫入資料時將成爲寫入 寳料發揮功能· 寫入動作之步驟係如下·欲進行儲存單元臨界值之上 升(程式)時,亦即寫入、0#時在I 0供給、L# ,對 於IOB係例如,而經由行閘電晶髖,正反器電路 1一1之節點Ν1設定爲,BN1係設定爲、Η, ♦接著升壓正反器之電源位,供給升壓爲信號p2 、Η# 本紙張纽㈣巾明料1彳((7<「)崎柏(2丨0^297公楚) -19 - :i:;;!'ir—"^^T^n-T消贤ν A7 B7 五、發明説明(17 ) 位準而導通MO S電晶體Q 4將位元線變成〇 V ·接著, 將字元線升壓到2 Ο V時,被遘擇之儲存單元之控制閘與 頻道間之1電位差將變成2 Ο V,而電子就注入於浮動閘, 其結果臨界值就會上升•接著,進行以下之驗證動作•將 信號Pi變成〃位準,導通MOSm晶體Q3,將位 元線B L預充電爲5 V ·接著,將寫完之儲存單元之字元 線WL供給驗證位準(如上述,依據寫入多值資料而在 0V〜5V之間決定)·經過規定時間後*位元線上之電 荷係依據儲存單元之臨界值而放電到接地端子(共通源極 線CSL)·將檢測此時位元線BL之電位所用之信號 V3變成而導通MOS電晶體Q8 ·其結果,依據 位元線電位而導通控制MOS電晶體Q 7,若位元線仍停 留於時正反器就反相》若位元線電位放竃時正反器 就不會反相•此係對應於結束寫入時正反器會反相•以上 之寫入動作以小幅度地反復進行,而依序地上升儲存單元 之臨界值爲係如上述* 若欲將儲存單元之臨界值保持爲一定時,亦即於1 #寫入時,在I◦供給,對於I0Β則供給,L, ,經由行閘電晶體,正反器電路1 _ 1之節點N 1係設定 爲* ,BN1係設定爲、1^ •接著、,升壓正反器之 電源位準,給與信號y2升壓爲%H '位準(1 0V)導 通MOS電晶體Q4而將位元線變成1 〇V ·接著,將字 元線升壓爲2 0 V時,被選擇之儲存單元之控制閘與頻道 間電位差將變成1 0V,而電子之浮動閘之注入係受遮斷 -----.ο--------.10 ("先閲請背面之注意事項再填寫本頁) 本度咖嶋則'NS)姆㈤趟公幻 - A7 B7 五、發明説明(18) ,其結果醮界值將保持一定值•接著,在以下之驗證動作 時*不管位元線之電位正反器將保持即前之狀態•按,道 些動作係1不只是之寫入,對於1〇#寫入之結束後 之步騄也是相同· 檢測寫入結束係由整批驗證檢測電路加以檢測•亦即 ,在¢5給與脈衝•將藉導通MOS電晶體Q2 1 共通驗證線2 6而預充電爲""Η # •在此,若存在有沒有 寫入結束時節點ΒΝ係位準·不寫入之單元及結束 寫入之單元所對應之節點ΒΝ就變成位準所致•因 此•只要存在有一個沒有結束寫入之單元時Μ 0 S電晶髖 Q2 0 1〜Q2 0 3中之一個就導通*共通驗證線2 6將 變成"L# •又,若所有單元之寫入結束時共通驗證線 26將變成•像道樣,反相器電路2 0之輸出 VFY爲'之時段寫入沒有結束,若寫入結束時 VFY將變化爲· ’ 按,讀出將採取以下之步思[•對於信號P 6給與 •脈衝,將N1重設爲,將BN1重設爲^之 後,將信號《>1變成位準,使MOS電晶體Q3導 通,將位元線B L預充電爲5V ·接著,將所選擇之儲存 單元之字元線WL供給讀出位準(如上述、,依據寫入多值 資料之0V〜5V間所決定)之位準•經過規定時間後’ 依據位元線上之電荷則依據儲存單元之臨界值放電至接地 端子(共通源極線CSL) ·此時爲了撿測位元線BL之 電位將信號3變成* ,而使NOSm晶體Q8導通· 紙張尺ϋ⑴中((.1^>/\4規柏(21〇乂297公釐) ("先閱讀背面之注意事項再楨寫本頁) 0' 订 t 决 η ι\ -Τ 消 t: 乂,、 il A7 --- —_____B7__ 五、發明説明(19) 其結果,依據位元線電位MO S電間Q 7將受到導通控制 *若位元線仍停留於位準時,正反器就反相,若位 元線電位1已放電時則正反器不反相·像道樣,儲存單元之 臨界值較字元線之電位爲低時位元線位準將變成, MO S電晶® Q 7就不導通而節點N 1將仍保持之 狀態*而將此稱爲'0'讀出•儲存單元之臨界值若較字 元線之電位爲髙時位元線位準將變成%11# ,MOS電晶 體Q7就導通而節黏N1將變成位準•將此稱爲| 1 #讀出· 字元線驅動電壓發生電Κ1 0 4係如圖8所示之構成 •字元線驅動電壓發生電路1 0 4係由解碼電路1 5 1, 參照電應發生電路1 5 0,傳输閘《路1 5 3 ·電流鏡型 比較電路1 5 3,驪動用反相電路1 5 4等所構成* 參照電壓發生電路1 5 0係將《阻元件R串聯連接複 數段所構成,由電阻分割输出規定《壓· 像道樣被分割之參照電位输出係經由2 5 6個之傳输 閘(較此爲少也可以)供給給電流鏡型比較電路1 5 3, 驅動用反相器電路1 5 4所構成之源極跟隨(sourse ίο-^ο »er) 電路· 像上述 ,來發生字元線驟動電壓 VWL • \ 茲說明列解碼電路10 5之詳細說明如下•列解碼電 路1 0 5係採用局部解碼方式•而由區塊內解碼電路 RD 1與區塊解碼電路RD2所構成•在圖9表示區域內 解碼《路RD1之《路構成之詳情·此係將列位址R, 本紙張尺度这川中囚1^:>^,(「以>/\4規梠(2丨0父297公釐) (誚先閲讀背而之注意事項再續寫本頁) ίύ' — ,π· ✓ A7 B7 rt-J'、l7'rr^卩 Π"赘 五、 發明説明 (20 ) •1 I A d d 解 碼 之解碼線 » 與將字元線 駆動 電 壓 V W L 做爲 電 源之 C G G 驅動電路 7 0 2所構成 •區 塊 內 解 碼電 路 .* . I R D 1 係 N A N D束之 中 •決定選 擇那 — 個 之 字兀 線· V 1¾ - -1 在 圖 1 0係詳細 表 示 苗塊解碼 電路 R D 1 與字 元線 驅 先 閱 ’丨 動 « 路 1 0 6 · 背 ^7 1 1 區 塊解碼電路R D 1 係解碼输 入於 列 位 址 R, Ad d Ϊ 京 1 ( 输 入 於 區 塊內解碼 電 路 R D 1之 列位 址 另 外 之位 址, 例 Ύ 項 再 1 如 上 位 位 址 ),而選 擇 區 塊· 填 t} 本 ΤΤ 0 1 字 元 線 驅動電路 1 0 6係由傳输閘 4 0 1 ,4 0 2 t Ji 1 1 1 4 1 0 ,Μ 0 S 電 晶 體Q 1 3 4, Q 1 3 5, Γ I Q 1 3 6 Q 1 2 1 Q 1 2 2 * Q 1 3 1 » Q 1 3 2 t Q 1 3 3 位準移位 器 7 0 9,字 元線接地 電 路4 11 等 ίτ 1 所 構 成 1 1 由 區 塊 解碼電路 R D 2所選擇 之區 塊 所 對 應之字元 線 1 I 驅 動 電 路 1 0 6係依 據 C G 1〜C G 1 6 信號來驅動字 元 1 1 線 W L 1 W L 1 6 • 茲 將施加於信號 A E ,電 源V A V 丫 1 t V B V C 之電位表示於圖表] L 1 . 在此 V PP係 1 } 2 0 V V m係1 0 V V c c係 5 V G N D則 表示 1 0 V 0 於 圖 5 ’RAM 3 0 1係將讀 出資 料 it 欲 寫入 之資 料 j 等 暫 時 性 地 儲存者, 旗 誌 資料記憶 體3 0 2 係 對應 於記憶 1 體 陣 列 1 0 8內之各 區 塊 而記億多值數 之 非揮發性 之記億 1 體 • 若記憶髓陣列之 容 置 小時一個 記憶 體 陣 列 之特 性爲 均 1 1 I 勻 9 即 使取任一單元 最 大 多值數爲 被視 爲 一 定 ,但 是, 例 1 1 孓紙張尺度ϊΐ州+ 一( rNS ) Λ4規柏(210X297公釐) -2a - A7 ___B7 五、發明説明(21 ) 如6 4M個之記憶體陣列時,依據其記憶體陣列上之位置 最大多值數爲具有不均勻之可能性,同時,在附近之儲存 單元其多1數值被視爲大致相同•旗誌資料記憶饞3 0 2係 對應於記億雔陣列1 0 8內之各區塊而記憶多數值,所以 ,對各區塊可個別設定多數值•例如,面塊1〜2 0係做 爲3值記憶體,而區塊2 0〜4 0係做爲4個記憶體,而 ffi塊40〜2000係做爲5值記憶體,區塊2000〜 2020係做爲4值記憶體,區塊2020〜2048係 可做爲3值記億髖使用·CPU300係進行讀出,寫入 控制,資料傳输控制,寫入資料之解碼,讀出資料之編碼 (轉換資料)等之動作· 按,1晶片內之儲存單元若全部使用相同多數值時, 就不需要旗誌資料記憶體·若做爲4值記憶髏使用時,讀 出,寫入經常都以3步驟進行來控制C P U就可以· 茲參照圄12說明圖5之記億體系統之動作方法如下 *圖12係表示讀出之流程圖· 首先,進行旗誌資料之讀出(S0 01),例如當讀 出區塊1內之傭存單元之資料時,就讀出對應於此區塊之 旗誌資料記億髏3 0 2內之旗誌資料•旗誌資料係相當於 所對應區塊之多數值η ·例如,面塊面塊1內之儲存單元 若是3值記憶時η爲3 ·接著,CPU300係對於字元 線驅動電壓資料閂鎖《路101閂鎖相當於多數值η之第 1次之相當驗證電壓之資料(S002)。於是,字元線 驅動電壓發生電路1 〇 4就會输出對應於此資料之例如输 本紙张尺度这州中囚Ps;孓樣々(CNS ) Λ4^ ( 21 OX 297^5-^ ) —1 I I -I n - -- - I 11 - I · - —-I I1··· 1,1T (誚先閱請背面之注意事項再填寫本頁) A7 _____B7 五、發明説明(22 ) 出1.8V·接著,输入列位址(s〇〇3) ·此係因8 位元是不夠’所以’必須分爲2週期來傳输位址資料•接 著,進行1字元線之1 . 8V之驅動,讀出動作(s〇〇4 )·其結果•若記億資料爲、2#時對於讀出放大器內之 正反器若、0’爲、1’時就閂鎖、,若是、0,時 就閂鎖•將此,藉變化行位址以順序地讀出,而儲 存於RAM301 (S〇〇5) ·接著,將以上之步聚 S002〜S00 5再反復一次· 在第二次週期時,字元線電壓例如爲3.6V之外與 上述之週期相同·其結果,若記憶資料爲、2#時對於讀 出放大器內之正反器若、〇,爲時就閂鎖、〇,, 若是是就閂鎖、,此資料將被儲存於 R A Μ 3 0 1。 接著,編碼儲存於RAM3 0 1之資料而生成位元列 *使用將3進數(3位元資訊)轉換爲2進數之演算•在 此例係由C P U與控制此之軟髖表示了進行編碼,解碼之 動作,但是道些動作也可用硬體進行·將此表示於圖1 9 ,圖 2 0 * 圖19係表示資料位元列DO Dl,與將此解碼儲存 於RAM3 0 1,寫入時傳输於記憶髏陣列之資料列d〇 dl d2之對應關係之圖表*並且,豳20係實現此編碼 動作及解碼動作所用之電路圖·( a )係實現解碼動作之 電路,而由AND11,〇R電路OR11等所構成·( b)係實現編碼動作之電路,而由AND12, 孓紙張尺度诚' (,NS ) Λ4規拮(210X297公釐) ~ -25 - -------οII (誚先閱浪背而之注意事項再"碎本頁) K--、1τ· L. A7 __B7__ 五、發明説明(23 ) AND130R電路0R12,反相電路INV11, I NV1 2等所構成· (誚先閱讀背面之注意事項再填寫本頁) 在圖4 3,表示將上述之系統大容置化時之系統構成 •圖5之中,多值記憶體100與CPU300, 11入1^3 0 1,旗誌資料記億證3 0 2係裝載於同一晶片 ,而將此使用複數之例爲圖13 (a) ·將控制器部( CPU300,RAM301,旗誌資料記億髖302) 特別集合其他晶片裝載之例就是圖13 (b)·按,若使 用圖2 0之編碼器,解碼器電路時·做爲控制電路必須共 通具有。 按,不限於此構成,只將多值記憶晶片多數裝載於基 板或卡片上,控制器係也考慮集合於其他之基板·若構成 爲如此時,控制器係共通地視其需要就可增大記憶容量· 當然*也可將控制器由複數晶片構成· 圖1 4係將面塊依各字元線所構成者•變成較圖5所 示之例較細之面塊圖•當然在1晶片可記憶之資料總置可 增大•圓1 5係依各晶片具有旗誌記億體302之例•像 這樣構成時系統之擴張就變成容易•又,在一個晶片內不 分割區塊,若做爲經常相同多數值之儲存單元使用時,在 1晶片設一個非揮發性暫存器*對於此非揮發性暫存器在 1晶片之儲存單元記憶共通之多值數就可以· 若採取將上次記憶系統構成時*其販寶方法將變成特 殊者•亦即,測試廠家側將各晶片之多值數,而首先想到 依據測試結果可充分保障之範困內之多數值事先記悚非揮 本紙張疋度这州中K一( ('NsiA4規桤(210X 297公釐) -26 - A7 __B7_ 五、發明説明(24 ) 發性之多數值暫存器•在1晶片內做區塊分割,而依各區 塊相異多數值之記億髖時*就依據廠家之測試結果,就可 考慮到所1有之區塊將多數值事先記憶*又,也可考慮到以 上之測試做爲使用者之負擔*此時,以使用者之貴任來決 定多值數•若採取此種販寳方法時,就可供給其他種類之 記億體不可比擬之低廉多值記憶《· 如以上,將CPU300 (解碼器,編碼器)做爲非 晶片(off chip)構成時,若是4值時就將3次之讀出週 期,若是8值就必須反復7次之讀出週期,而性能之劣化 將不可避免·將此改善之例就是圖16之讀出方法•首先 ,將位元數預充電,而將字元線設定於最高Vvfy 之值 •並且,'11#之單元將位元數放髦時刻tl建立讀出 放大器之¢3 *閂鎖此時之位元數資訊•此時, 以外之讀出放大器係因將從重設狀態反相,所以可曉得對 應於此位元線""11' •將此滋養法就所有讀出放大器, 部 中 Λ η X 消 t 合 it 7) 1·Ρ r. (誚先閱沐背面之注意事項再填ft?本頁)
C ~ 1 0#之單元將位元數放竃之前就讀出,而儲存於控制 器內之RAM3 0 2內•若將此對於圖之用將'1 0"與 ^0 1#進行時,在一次之預充電時就可讀出所有資訊· 在此時間所嚴格的是,在鄰接之單元資料之放電時間 內選取全部資訊,若資訊置增加時將對於串聯存取要求相 當之髙速化•對此表示其對策就是圖1 7 *各位元線裝設 2個讀出放大器而以2道存取*亦即,由纊出放大器S/ A 1所讀出者爲只有以相當於1·與*〇 1^之資料 而已,其間之*1 0#係由讀出放大器S/A2閂鎖•資 木紙乐尺廋这州中民1\家扰々((’!^)/\4蚬枋(210父297公釐> 27 ;r '1' +火 it i?- n iv 合 r, ¢-: A7 ___—__B7_ 五、發明説明(25 ) 料匯流排係此種情況雖然需要2對,但是,藉逋當地切換 行閘使其交替地出現於資料匯流排時,則資料匯流排線只 要一對就1可以· 此時,程式時之資料載入時若使用同一手法時就需要 MOS電晶髖Q4,Q4 >之2個MOS電晶《•但是, 若資料載入可照規格慢時*各位元之驗證之寫入只要由讀 出放大器S/A 1進行就可以,所以,將不需要M〇sm 晶髏Q 4 " · 以上,由本發明將多值之大小(多值數)從單元之實 力所決定之彈性,並且,可*現晶片大小可變成最小之多 值快閃記億《•按,本發明係並非限定於上述資施例,只 要不要脫離發明之要旨當然可做種種之變更•又,雖然只 表示將傭存單元之NAND構成者,但是,當然也可適用 於N 0 R型· 【發明效果】 依據本發明*將多值之大小(多數值)可從單元之實 力所決定者,並且*可實現將晶片大小變成最小之多值快 閃記億體* 六.圖式之簡單說明 圖1係本發明之實施例之多值記憶體之電路豳· 圃2係表示本發明之實施例之寫入動作時臨界值之變 動之圖‘ ° 4.1C 丨| (对先閱讀背面之注意事項再«寫本頁)
,Q 本紙张尺+KlKiy ((,NS)A4規柏( 210X297公嫠〉 -28 - A7 ______B7__ 五、發明説明(26) BI 3係表示本發明之實施例之其他寫入動作時之臨界 值之變動之圖· B41係表示本發明之實施例之其他另外寫入動作時之 臨界值之變動之圖· B 5係本發明之實施例之非揮發性半導體裝置之電路 構成圖· HI6係本發明實施例之儲存單元之電路圖· H7係表示本發明之實施例之要部之電路圖· Μ 8係表示本發明之實施例之要部之電路圖· IS9係表示本發明之實施例之要部之電路圖· BI 1 〇係表示本發明之實施例之要部之電路圖· _1 1係表示動作時之被電壓之電壓圖表· ffl 1 2係表示本發明實施例之讀出動作之流程圖· 圖13係表示本發明之欒形例之圖。 圖1 4係表示本發明之其他變形例之圖· 圖1 5係表示本發明之再另外其他變形例之圖· 園1 6係表示本發明之讀出動作之變形例之圖· 圃17係表示本發明之再另外其他變形例之圚· ffl18係表示使用圓17之電路時之讀出動作時之變 形例之圖· 圖1 9係表示編碼器,解碼器電路之動作之鼸表· _2 0係示編碼器·解碼器竜路之電路構成圖· 【符號之說明】 本紙张尺度( (.NS ) Λ4说核(210X297公釐) (誚先閱T*背面之注意事項再瑣寫本頁) -ο. 订 A7 B7 五、發明説明(27 C ......非揮發性儲存單元, S A ......讀出放大器, 2 〇'〇 · 2 0 1 · 2 0 2 ......驗證電位發生電路 2 0 3……寫入電位發生電路, W L ......字元線· (誚先閱填背而之注意事項再"·寫本頁) .0 本紙張尺度试樣彳(CNS ) Λ4悦抬(210X 297公釐) -30 -

Claims (1)

  1. 經濟部中央揉準局貞工消费合作社印*. A8 B8 C8 ___ D8 六、申請專利範困 1 · 一種非揮發性半導髖記憶裝置,其特徴爲備有: 具有控制閘,浮動閘,汲極及源極之非揮發性記億體 單元:及 對於上述非揮發性儲存單元之控制閘將依據複數規定 電位中之任何一個從外部输入之控制資料所施加之字元線 駆動電路:及 依據從內部输入之寫入資料對於上述汲極施加電位, 又,檢測•放大流動於上述非揮發性儲存單元之汲極,源 極電流之寫入,讀出電路· 2 .如申請專利範圔第1項之非揮發性半導體記億裝 置,其中,上述寫入,讀出電路係依據上述寫入資料及被 檢測•放大之結果來發生再寫入資料,而據此對於上述汲 極施加電位· 3 . —種非揮發性半導體記億裝置之使用方法,其係 具有控制閘,浮動閘,汲極及源極之非揮發性儲存單元者 ,其特徴爲; 欲寫入多值資料中之第1值時•藉在上述控制閘,汲 極間施加規定之寫入電壓,對於上述浮動閘注入電荷使上 述非揮發性儲存單元之臨界值發生移位,接著對於上述控 制閘施加對應於上述第1值之電壓同時,藉檢測·放大流 動於上述非揮發性儲存單元之源極,汲極間之電流進行驗 證讀出而將判定上述第1值之寫入是否結束之一系列動作 反復進行到上述第1值之寫入結束爲止, 欲寫入多值資料中之第2值時,藉在上述控制閘,汲 本紙張/Lt逋用中HB家揲率(CNS ) ( 21GX297公羡) l· J -- (請先閱讀背面之注$項再埃寫本頁) 訂 經濟部中央橾隼局-C工消费合作社印策 B8 C8 _ D8 六、申請專利範圍 極間施加規定之寫入電壓•對於上述浮動閘注入電荷使上 述非揮發性傭存單元之臨界值發生移位*接著對於上述控 制閘施加對應於上述第2值之電壓同時•藉檢測·放大流 動於上述非揮發性儲存單元之源極,汲極間之電流進行驗 證讀出而將判定上述第2值之寫入是否結束之一系列動作 反復進行到上述第1值之寫入結東爲止 · 4 . 一種非揮發性半導髖記憶裝置之使用方法,其係 具有控制閘*浮動閘,汲極及源極之非揮發性記億同單元 者, 欲寫入多值資料中之第1值時,藉在上述控制閘,汲 極間施加規定之寫入電壓,對於上述浮動閘注入電荷使上 述非揮發性儲存單元之臨界值發生移位,接著對於上述控 制閘施加對應於上述第1值之電壓,同時,藉檢測•放大 流動於上述非揮發性儲存單元之源極,汲極間之m流進行 驗證讀出而將判定上述第1值之寫入是否結束之一系列動 作反復進行到上述第1值之寫入結東爲止, 欲寫入多值資料中之第2值時,於上述第1步騄藉在 上述控制閘•汲極間施加規定之寫入電壓,對於上述浮動 閘注入髦荷使上述非揮發性儲存單元之臨界值變成較寫入 上述第1值時發生更大移位,接著對於上述控制閘施加對 應於上述第2值之電壓,同時,藉檢測•放大流動於上述 非揮發性儲存單元之源極,汲極間之電流進行驗證讀出而 將判定上述第2值之寫入是否結束,並且,接著於第1步 驟之第2步场[,藉對於上述控制閘,汲極間施加上述寫入 本紙張ΛΑ適用中目國家榡率(CNS ) A4«^ ( 210X297公瘦]~ • oZ - (請先閱讀背面之注$項再楼寫本頁) 訂 IP 六、申請專利範園 電壓對於上述浮動閘注入電荷使上述非揮發性儲存單元之 閱值移位,接著對於上述控制閘施加對應於上述第2值之 電壓*同時,藉檢測·放大流動於上述非揮發性儲存單元 之源極,汲極間之電流進行驗證讀出而將判定上述第2值 之寫入是否結束之一系列動作反復進行到上述第2值之寫 入結束爲止· 5 . —種非揮發性半導體記憶裝置之使用方法,其係 具有控制閘,浮動閘,汲極及源極之非揮發性記億同單元 者,其特徴爲; 欲寫入多值資料中之第1值時,藉在上述控制閘,汲 極間施加規定之寫入電壓,對於上述浮動閘注入電荷使上 述非揮發性儲存單元之臨界值發生移位,接著對於上述控 制閘施加對應於上述第1值之電壓,同時*藉檢測•放大 流動於上述非揮發性儲存單元之源極,汲極間之霉流進行 驗證讀出而將判定上述第1值之寫入是否結束之一系列動 作反復進行到上述第1值之寫入結束爲止, 經濟部中央棣率扃工消费合作社印裝 (請先Μ讀背面之注$項再填寫本頁) 欲寫入上述多值資料中之第2值時,將寫入上述第1 值之動作施加於上述非揮發性儲存單元*除此之外,藉在 上述控制閘,汲極間施加上述寫入電壓對於上述浮遊閘注 入電荷使上述非揮發性儲存單元之臨界值發生移位,接著 對於上述控制閘施加對應於上述第2值之m屋,同時,藉 檢測,放大流動於上述非揮發性儀存單元之源極,汲極間 之電流進行驗證臏出而將判定上述第2值之寫入是否結束 之一系列動作反復進行到上述第2值之寫入結束爲止· 本紙張尺度逋用中國國家橾準(CNS ) Α4規格(210Χ297公釐) -33 - 六、申請專利範固 6 . —種非揮發性半導髗記憶裝置,其特徼爲備有 * 將儲存單元排列成複數個之行列狀而將雇於同一行之 儀存單元以共通之字線連接,將靥於同一行之記億體單元 縱共通之位元線連接之記億髖陣列,與 保持從外部输入之第1資料之第1暫存器,與 依據上述第1暫存器之保持內容而發生相異複數種類 之電壓之字線電壓發生電路,與 保持從外部输入之第2資料之第2暫存器,與 依據上述第2暫存器之保持內容而發生選擇上述字線 之字線選擇髦路,與 將由上述字線選擇電路所選擇之字線以在上述字線電 壓發生電路所發生之電壓驅動之字線韁動電路,與 檢測’放大上述位元線之電位而保持對應於此位元線 電位之資料之複數讀出放大電路,與 將上述讀出放大《路節氣持之資料依據從外部输入之 第3資料而選擇性地输出之行選擇電路· 經濟部中夬揉率局Λ工消费合作社印製 (請先》讀背面之注項再4寫本買) 7 .如申請專利範圍第6項之非揮發性半導體記憶裝 置,其中,再具有:保持從上述行選擇電路所输出之資料 之記憶裝置•與 供給上述第1資料,第2資料及第3資料,同時,將 保持於上述記憶裝置之資料做位充轉換之控制電路· 8 .如申請專利範園第6項之非揮發性半導體記億裝 置,其中上述儲存單元係將複數個之堆叠閘型MO S電晶 本紙張尺度逋用中困B家標準(CNS ) A4规格(210X297公釐34 - A8 B8 C8 D8 六、申請專利範圍 髖串聯連接複數個所構成之NAND型儲存單元· 9. 如申請專利範圍第6項之非揮發性半導髖記憶裝 置,其中上述複數之讀出放大電路係•比較檢測上述位元 線之電位之結果與欲寫入之資料,而發生追加寫入資料· 10. 如申請専利範第6項之非揮發性半導《記慷 裝置•其中上述複數之讀出放大電路係•比較檢測上述位 元線之電位之結果與欲寫入之資料,而發生追加寫入資料 *同時,檢測是否結束寫入,若檢測上述複數之所有讀出 放大電路結束寫入時,就發生療入結束信號· 11. 如申請專利範團第6項之非揮發性半導體記憶 裝置,其中上述字線m壓發生髦路係發生複數之输出電壓 之電壓發生電路,與 上述電壓發生電路之複數輸出電壓中之任一依據上述 第1暫存器之保持內容而選擇输出之電壓選擇電路,與 输入上述電壓選擇電路之輪出而與將此输出之電壓約 略相等之電壓放大输出之源極跟隨電路所構成· 經濟部中央標牵局貝工消费合作社印*. (請先閱讀背面之注$項再4寫本頁) 1 2 · —種非揮發性半導ft記憶裝置,其特徴爲: 將儲存單元排列成複數個之行列狀而將羼於同一行之 儲存單元縱共通之字線連接,將屬於同一行之記憶髖單元 以共通之位元線連接之記憶髖陣列•與 保持從外部输入之第1資料之第1暫存器,與 依據上述第1暫存器之保持內容而發生相異複數種類 之電壓之字線電壓發生電路,與 保持從外部输入之第2資料之第2暫存器,與 本纸張尺度逍用中國•家椹率(CNS)A4规格(210XW7公釐35 - 經濟部中央揉半局貝工消費合作社印«. Β8 C8 D8 夂、申請專利範囷 保持從外部输入之第2賫料之第2暫存器;及 依據上述第2暫存器之保持內容而發生選擇上述字元 線之字元線選擇電路;及 將由上述字元線選擇電路所選擇之字元線以在上述字 元線電Μ發生電路所發生之電壓驪動之字元線驪動電路: 及 檢測•放大上述位元線之電位而保持對應於此位元線 電位之賫料之複數讀出放大電路;及 將上述讀出放大電路節氣持之資料依據從外部输入之 第3資料而選擇性地输出之行選擇電路;及 對應於由上述記憶髖陣列內之複數儲存單元所構成之 儲存單元群所裝設,保持所對應儲存單元群之一個儲存單 元所記憶資料之個數之複數之旗誌單元· 13.如申請專利範園第12項之非揮發性半導體記 憶裝置,其中上述旗誌單元爲進行非揮發性記憶· 1 4 .—種非揮發性半導體記憶裝置,其特徵爲; 將儲存單元排列成複數個之行列狀而將屬於同一行之 儲存單元以共通之字元線連接,將靥於同一行之記憶體單 元以共通之位元線連接之記憶體陣列;及 對應於上述傭存單元陣列內之複數儲存單元所構成之 儲存單元所裝設,而保持對應於儲存單元群之一個儲存單 元所記憶之資料之個數之複數旗誌單元;及 依據上述旗誌單元之保持內容發生相異複數種類之電 壓之字元線電懕發生電路;及 本紙張尺度逋用中國國家標率(CNS ) Α4規格(210X297公釐) -36 - (請先閱讀背面之注$項再填寫本頁) 訂
    經濟部中央揉隼局貞工消费合作社印*. ☆、申請專利範圍 保持從外部输入之位址信號之暫存器:及 依據上述暫存器之保持內容選擇上述字元線之字元線 選擇m路;及 將由上述字元線選擇電路所選擇之字元線以在上述字 元線電壓發生m路所發生之電壓駆動之字元線駆動電路; 及 檢測放大上述位元線之電位而保持對應於此位元線電 位之資料之複數讀出放大電路;及 將保持上述讀出放大電路之資料從依據外部输入之第 3資料選擇性地输出之行選擇電路· 1 5 .—種非揮發性半導體記憶裝置之使用方法,其 係具有;將儲存單元排列成複數個之行列狀而將屬於同一 行之儲存單元以共通之字元線連接,將屬於同一行之記億 體單元以共通之位元線連接之記憶體陣列:及 對應於上述記憶體陣列內之複數儲存單元所構成之儲 存單元所裝設,保持所對應儀存單元群之一個記憶體單元 所記憶之資料個數之複數旗誌單元者*其特徴爲備有; 讀出對應於欲進行讀出之儲#單元所屬之儲存單元群 之旗誌單元之旗誌資料之步驟;及 依據上述旗誌單元之旗誌資料,將連接於上述儲存單 元之字元線以規定規定電位,输出將位元線讀出•放大, 讀出之資料之週期反復進行之步驊;及 將由上述複數次之週期所讀出之資料轉換爲二進資料 進行資料轉換之步摄· -37 - (請先閱讀背面之注$項再填寫本I) 訂 iL
TW085110516A 1995-09-13 1996-08-29 Nonvolatile semiconductor memory device and its usage TW389909B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23484695 1995-09-13

Publications (1)

Publication Number Publication Date
TW389909B true TW389909B (en) 2000-05-11

Family

ID=16977285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085110516A TW389909B (en) 1995-09-13 1996-08-29 Nonvolatile semiconductor memory device and its usage

Country Status (4)

Country Link
US (2) US5831900A (zh)
EP (1) EP0763828A3 (zh)
KR (2) KR100276201B1 (zh)
TW (1) TW389909B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905072B (zh) * 2005-07-29 2011-05-18 三星电子株式会社 三级非易失半导体存储器设备及其驱动方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
KR100478172B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JP3602939B2 (ja) * 1996-11-19 2004-12-15 松下電器産業株式会社 半導体記憶装置
EP0913832B1 (en) * 1997-11-03 2003-07-23 STMicroelectronics S.r.l. Method for multilevel programming of a nonvolatile memory, and a multilevel nonvolatile memory
US6038166A (en) * 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
WO2001037167A1 (en) * 1999-11-16 2001-05-25 Regency Ventures Ltd, Charted Corporation Services A method and system for configurating products
TW477949B (en) * 1999-12-20 2002-03-01 Winbond Electronics Corp Data processing system
US6297988B1 (en) 2000-02-25 2001-10-02 Advanced Micro Devices, Inc. Mode indicator for multi-level memory
US6424569B1 (en) 2000-02-25 2002-07-23 Advanced Micro Devices, Inc. User selectable cell programming
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6205055B1 (en) 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage
US6343033B1 (en) * 2000-02-25 2002-01-29 Advanced Micro Devices, Inc. Variable pulse width memory programming
US6707713B1 (en) 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
US6396742B1 (en) * 2000-07-28 2002-05-28 Silicon Storage Technology, Inc. Testing of multilevel semiconductor memory
US6400624B1 (en) * 2001-02-26 2002-06-04 Advanced Micro Devices, Inc. Configure registers and loads to tailor a multi-level cell flash design
US6671204B2 (en) 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
US7042770B2 (en) 2001-07-23 2006-05-09 Samsung Electronics Co., Ltd. Memory devices with page buffer having dual registers and method of using the same
JP3881869B2 (ja) * 2001-11-05 2007-02-14 株式会社ルネサステクノロジ 半導体記憶装置
US6650592B2 (en) * 2001-11-29 2003-11-18 International Business Machines Corporation Data processing system, method, and product for automatically performing timing checks on a memory cell using a static timing tool
US6967872B2 (en) 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
JP4259922B2 (ja) * 2002-07-30 2009-04-30 シャープ株式会社 半導体記憶装置
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
EP1450375B1 (en) * 2003-02-20 2009-07-15 STMicroelectronics S.r.l. Method of programming a multi-level, electrically programmable non-valatile semiconductor memory
US6937520B2 (en) * 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196946B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
KR100719381B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100771883B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7817470B2 (en) 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
KR100855971B1 (ko) * 2007-01-23 2008-09-02 삼성전자주식회사 초기 독출 동작없이 메모리 셀에 데이터를 프로그래밍할 수있는 메모리 셀 프로그래밍 방법 및 반도체 메모리 장치
US7876598B2 (en) 2008-02-28 2011-01-25 Qimonda Ag Apparatus and method for determining a memory state of a resistive n-level memory cell and memory device
KR100938092B1 (ko) * 2008-03-10 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법
US9070453B2 (en) * 2010-04-15 2015-06-30 Ramot At Tel Aviv University Ltd. Multiple programming of flash memory without erase
US20130027416A1 (en) * 2011-07-25 2013-01-31 Karthikeyan Vaithianathan Gather method and apparatus for media processing accelerators
US8526256B2 (en) 2011-09-16 2013-09-03 International Business Machines Corporation Single-ended sense amplifier with read-assist
KR20220023263A (ko) * 2020-08-20 2022-03-02 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728695A (en) 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5278790A (en) * 1989-05-15 1994-01-11 Casio Computer Co., Ltd. Memory device comprising thin film memory transistors
KR940006611B1 (ko) * 1990-08-20 1994-07-23 삼성전자 주식회사 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5428568A (en) * 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same
JP2905666B2 (ja) * 1992-05-25 1999-06-14 三菱電機株式会社 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
JP3626221B2 (ja) 1993-12-13 2005-03-02 株式会社東芝 不揮発性半導体記憶装置
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3547466B2 (ja) 1993-11-29 2004-07-28 株式会社東芝 メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905072B (zh) * 2005-07-29 2011-05-18 三星电子株式会社 三级非易失半导体存储器设备及其驱动方法

Also Published As

Publication number Publication date
EP0763828A2 (en) 1997-03-19
KR970017679A (ko) 1997-04-30
KR100276201B1 (ko) 2001-01-15
EP0763828A3 (en) 1999-03-17
US6414893B1 (en) 2002-07-02
KR100343918B1 (ko) 2002-07-20
US5831900A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
TW389909B (en) Nonvolatile semiconductor memory device and its usage
TW522401B (en) An improved integrated circuit memory device having interleaved read and program capabilities and methods of operating same
US8027195B2 (en) Folding data stored in binary format into multi-state format within non-volatile memory devices
US20050174841A1 (en) Electronic memory with tri-level cell pair
US7978526B2 (en) Low noise sense amplifier array and method for nonvolatile memory
US7266009B2 (en) Ferroelectric memory
US8213253B2 (en) Semiconductor memory
TW483003B (en) Multi-state nonvolatile semiconductor memory device which is capable of regularly maintaining a margin between threshold voltage distributions
US7352618B2 (en) Multi-level cell memory device and associated read method
JP4582764B2 (ja) マルチビット制御機能を有する不揮発性強誘電体メモリ装置
JP5342013B2 (ja) 空間的変動及び温度変動に対して低い感受性を有する検出回路と検出方法
US9087597B2 (en) Semiconductor storage
CN100541663C (zh) 存储多值数据的非易失性半导体存储器
JP2009211733A (ja) 磁気記憶装置
US7639546B2 (en) Nonvolatile memory utilizing MIS memory transistors with function to correct data reversal
JP3980094B2 (ja) 不揮発性半導体記憶装置
TW395061B (en) Semiconductor device with sense stability
TW383485B (en) Data latch circuit for multi-level non-volatile semiconductor memory device
JP6677786B1 (ja) ページバッファ回路及び不揮発性記憶装置
US6768678B1 (en) Data sensing method used in a memory cell circuit
TW399211B (en) The multiple stage sensor device applied to flash memory
CN113257304B (zh) 存储器及数据存储和读取方法
JPH09326197A (ja) 不揮発性半導体記憶装置及びビット線充電方法
US10984874B1 (en) Differential dbus scheme for low-latency random read for NAND memories
US7542341B2 (en) MIS-transistor-based nonvolatile memory device with verify function

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent