TW297878B - - Google Patents

Download PDF

Info

Publication number
TW297878B
TW297878B TW85109033A TW85109033A TW297878B TW 297878 B TW297878 B TW 297878B TW 85109033 A TW85109033 A TW 85109033A TW 85109033 A TW85109033 A TW 85109033A TW 297878 B TW297878 B TW 297878B
Authority
TW
Taiwan
Prior art keywords
data
register
instruction
bit
long
Prior art date
Application number
TW85109033A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP19860995A priority Critical patent/JP3526976B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW297878B publication Critical patent/TW297878B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001Arithmetic instructions
    • G06F9/30014Arithmetic instructions with variable precision
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036Instructions to perform operations on packed data, e.g. vector operations
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30101Special purpose registers

Description

I S 0 / Μ P E 像之畫面間互相 。由對影像互相 移動圖像之移動 如圖1 0所 的重取得而執行 像素X 1 6像素 爲了計算影 (1) A7 B7 五、發明説明(1 ) 發明背景 發明領域 本發明係有關於儲存程式系統的處理器,尤其是適於 .處理多媒體資料及其他資料的處理器。 相關技術說明 當一系統用於壓縮移動圖像資料時,存在一系統稱爲 G。在此系統中,搜尋在多個構成移動圖 近似的影像處的一部份,因此補充該移動 近似的一部份之位置改變之編碼(如指示 的移動向量),壓縮移動圖像。 示,在參考晝面8 1中搜尋視窗之一部份 搜尋工作,圖1 0之現在晝面8 0中1 6 的影像稱爲現行巨集菡,爲最近似之面° 像間的近似,廣泛使用式1的計算公·# f(U, V) = X Σ I Ai.J - BU + 1.V+1 當使用此計算式時,在此計算式之値爲最小處 組合(U,V )執行上述搜尋操作。 如傳統用於高速計算式1之處理器,在現存的uUra

SPARC of SUN MICROSYSTEM的 'MICROPROCESSOR REPORT DECEMBER 5, 1 99 4,第 1 6 頁中說明: d = Σ I χι 本纸悵尺度適用中國國家標準(〇奶)厶4現格(210/297公釐) ^^1 1 - - - - i -- 1·1 I n ^ n 1^1 1^1 HI (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 ...(2)

Yi Α7 2078ί8 _____Β7___ 五、發明説明(2 ) 圖1 1爲此處理器之架構的外廓。 (請先閱讀背面之注意事項再填寫本頁) 如圚所示,此處理器包含負載儲存處理器9 1 3 0, 計算式2的像素計算處理器9.1 3 3,執行其他計算的計 算處理器9 1 3 1 ,9 1 3 2,一包含多個6 4位元寬的 暫存器之暂存器檔,與各處理器對應安裝的指令暫存器 3 0至3 3,提供指令予指令暫存器3 0至3 3的指令提 供單元9 1 2 ,控制系統匯流排之輸入及輸出的系統匯流 排介面,儲存指令串的主儲存器與系統亮度連結。 如圖1 2所示,像素計算處理器9 1 3 3處理從暫存 器檔讀取的資料,使成爲一組8個8 1元W料。像素計算 處理器9 1 3 3對從暫存器楢讀取电2組8個8位元執行 —_ - 式2中的計算。 在此處理器中,依據圖1 3所示的程式,實現一處理 器,用以發現一(u,v )組合,以用於計算指令使式1 達最小,而允許計算像素計算處理器9 1 3 3執行式2。 經濟部中央榡準局員工消費合作社印裝 即圖1 3中的步驟4 0 4由步驟4 0 2 ,4 0 9及4 1 0的功能對0至.1 5的各視頻重複執行。步驟4 0 7亦 對0至1 5的各視訊執行。而且,由步驟4 0 3,4 0 5 ,4 0 6對各視頻値於1至1 5間的j値重複執行。 其次,如所述,由式3定義使用r (j ,u,v), 在圖1 3所示的步驟4 Ο 4及4 Ο 7中,在上述重複處理 期間,對0至1 5間j 的各組合(j ,u,v )及對0 至1 5間用於各u値之0至1 5間的v得到r ( j ,u , v)。在步驟404中,對j=〇得到r (j· ,u,v) 本紙張尺度適用中國國家標準(€~5)厶4坭格(210\ 297公鳘) 指示的計 示的訐甘,咨 2人所 示的 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(3 ) ,在步驟4 0 7中,對1及15間的i得到1" ’u’ V ) 〇 r(j, u, v) = X I A1;) - Bu + 1 v+j I · . . (3 ) i=〇 在這些步驟中,於上述處理期間’得到對(u,v ) 之相同組合之0至15間各j的r (i ,u,v)之和。 其方法爲固定v,在步驟4 0 4中對〇至1 5間的各u對 5=〇得到1*(〇,11,乂),在步驟4 0 7中’對〇至 1 5間的各u之1至1 5間的各單元得到r (】· , u, v ),將其加到對各u,v之組合所提供的參數Ruv, 且對0至1 5間的各v執行該處理。 只有小於先前得到之Ru v的一 Ru v留下(步騄 4 0 8 ),且對應最後留下之Ruv的(u,v )組合作 爲最小化式1之(u,v )。在此例中,爲了對特定(j ,u,V )的組合計算R ( j , u,v ),必需對〇至 7間的各介面,及8至15間的各丨執行式 算。結果,在此處理器中,必需¥式2所指 料讀取,作爲此計算的預先處理,且產將用於多次計算的 資料。 不消說,可經由窄化上述搜尋視窗,而減少計算數並 加速處理◊但是,將導致壓縮效率下降且移動圖像的品質< _________________ —=-- __ 下降。 _______ 因此,可擴充式1所指示的計算而加速處理,因使由 一指令所執行。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -- I j I----- --^^农.^1 I -- - I - * - 1 (請先閱讀背面之注意事項再填寫本頁) A7 _____B7___ 五、發明説明(4 ) 但是,對於該目的,必需增加像素計算處理器 9 1 3 3的輸入位元宽,且亦增加暫存器檔的位元宽,因 此同時處理多個像素資料。由此,暫存器檔的大小增加。 而且計算處理器9 1 3 1至9 1 3 3中,除了像素計算處 理器9 13 3外,不需此種位元寬度的資料,因此不被認 爲是一種有效的方法。 且增加可從暫存器植讀取的資料數,且允許多個像素 計算處理器平行執行式2之計算,可加速處理。但是,甚 至在此例中,硬體大小仍呈明顯增加,且硬體成本亦增加 0 發明概述 本發明的目的係提供一處理器,其可高速執行資料間 的計算,而硬體成本增加有限,該資料的資料長度長於暫 存j器植的資料長度° 經濟部中央標準局員工消費合作社印裝 ( 裝-- (請先閲讀背面之注意事項再填寫本頁)

J 爲達成上述目的’本發明提供一種具暫存器檔的處理 器,包含多個N位.元寬的暫存器,其中至少有兩暫存器可 平行讀取,該處理器包含:—用於儲存指令的指令暫存器 Μ位元寬之第一長暫存器(M>N);—更新裝置, 依據儲存在該指令暫存器中的指令產生Μ位元宽的資料 ,係將一部坦^笛一長暫存器中讀資料以一部份從該暫」 存器檔中讀取料加以取代而得到:—選擇裝置,用於 選擇Μ位元寬的資料之一’其平行連結至從該暫存器植中 多個暫存器中讀取的資料’且該元寬資料依據儲存在 本紙張又度4财關家標準(;)Α4規格(21()Χ297公H 7 - 經濟部中央標準局負工消费合作杜印裝 Α7 Β7 五、發明説明(5 ) 該指令暫存器中的指令由該更新裝置產生:以及一計算器 ,依據儲存在該指令暫存器中的指令,對該由選擇裝置所 選擇的Μ位元寬資料,執行預定計算,其中該第—長暫 存器,依據儲存在該指令暫存器中的指令儲存爲該選擇裝 置所選擇的Μ位元寬之資料,及第一長暫存器依據該指令 暫存器中儲存的指令儲存爲該選擇裝置所選擇之Μ位元寬 的賫料。而且,本發明提供如上所述的處理器,更包含其 中該處理器具一第二長暫存器,其爲Μ位元寬暫存器,用 於依據暫存器在指令暫存器中的指令儲存該Μ位元宽的資 料,此資料平&連結從該暫存器檔中多個暫存器中讀取的 資料,且該計算器依據儲存在該指令暫存器中的指令,執 行爲該選擇裝置所選擇之Μ位元寬度資料及從該第二長暫 存器讀取的該Μ位元寬度資料間的預定計算。 依據本發明的處理器,例如當一特定的指令先儲存在 指令暫存器中時,選擇裝e選擇μ位元寬度資料,其平行 連結來自暫存器檔之多個暫存器中讀取的資料,且連結第 —長暫存器儲存爲該選擇裝置所選擇之Μ位元寬的資料。 而另一特定指令儲存在該指令暫存器時’該更新裝置 產生Μ位元寬度資料,此係將一部份從該第一長暂存器讀 取的資料以一部份從該暫存器植讀取的資料加以取代,且 該選擇裝e選擇爲該更新裝置所產生的μ位元寬度資料, 且該第一長暫存器儲存爲該選擇裝置所選擇之Μ位元寬的 資料,且該計算器對爲該選擇裝置所選擇之Μ位元寬的資 料執行預定計算。即無論何時當如上所述給定另一特定指 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ297公釐)-只_ --------( 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂

J A 7 _B7_ 五、發明説明(6 ) 令時,儲存在第一長暫存器中一部份的Μ位元寬度資料爲 從暫存器檔中讀取的一部份資料所取代,因此更新Μ位元 寬度資料,且計算更新的Μ位元宽度資料。 因此,可部份更新位元寬大於暂存器檔之位元寬之資 料,且對指令計算更新資料,所以處理速度加快。而且, 暫存器檔的位元寬可小於將計算之資料的位元宽,使得硬 體的成本不會增加太多。 即依據本發明,可提供在資料長度大於暂存器檔之資 料長度的資料間快速執行計算的處理器,而不使硬體成本 增加太多。 圖式簡述 圖1之方塊圖示本發明實施例中移動圖像處理來源的 架構。 圖2之方塊圖示本發明實施例中處理器來源的架構。 圖3示本發明實施例中第一及第二長暫存器。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 圖4之方塊圖示本發明實施例之像素計算器的架構。 圚5之方塊圇示本發明實施例中長暫存器更新裝置的 架構。 圖6示本發明實施例中亮度資料的儲存狀態。 圖7示本發明實施例中處理器的程式例。 圖8示傳統處理器程式例。 圖9之方塊圖示本發明寅施例中之像素計算器的另一 架構例。 本紙張尺度边用中國國家標準(〇化)八4規格(210:<297公釐)_9 . 麵濟部中央標準局員工消t合作.杜印裝 Μ Β7 五、發明説明(7 ) 圖1 0示爲移動圇像資料壓縮程序所執行的畫面間適 當的像素方塊的搜尋範圍。 圖1 1爲傳統處理器的架構之方塊圖。 圇1 2爲傳統之暫存器楢中亮度資料的儲存狀態。 圖13之流程圖式傳統處理器之適當像素方塊的搜尋 程序。 較佳實施例說明 下文將說明本發明之實施例 圖1示本實施例之處理器所更新之移動圖像處理系統 之架構。在圖中,數字9 1爲本實施例的處理器,且處理 器9 1經一系統匯流排9 2連結主儲存器9 2。處理器 9 1亦連結第二儲存器9 4 ,通信裝置9 6 ,視訊I/O 裝置9 5 ,及其他1/09 7,其中係經系統匯流排9 2 。在主儲存器9 2中儲存程式及其他工作資料。一用於儲 存指示資料之畫面的畫面緩衝器安裝在主儲存器9 3中。 視訊I / 0裝置9 5輸入或輸出視訊相機9 5 1間的視 訊信號,以得到移動圖像,及一顯示器用於顯示移動圖像 0 在具上述結構的移動圖像處理系統中,由視訊I /0 裝置從視訊相機951得到的移動圖像資料向主儲存器. 9 3中的晝面緩衝器傳送。在主儲存器9 3中的移動圖像 資料爲處理器9 1所處理,且結果儲存在第二儲存器9 4 中,或由通信裝置9 6送至另一系統。 ( 裝-- (請先閱讀背面之注意事項再填寫本頁) -•°

J 本紙張尺度適用中國國家標皁(CNS)A4規格( 210X 297公釐)· - 經濟部中央標準局員工消費合作社印袈 A7 B7 五、發明説明(8 ) 其次,圖2示本實施例之處理器9 1的內部架構。 如圖所不’此實施例之處理器9 1包含6 4位元寬的 暫存器檔2,其具四個讀取端口及3個寫入端口,一整數 計算處理器1 〇 1,另一指令計算處理器1 〇 2,指令暫 存器3 0,3 1 ,安裝在對應的各計算處理器中,—負載 儲存處理器1 〇 〇,一指令提供單元9 1 2,及一系統睡 流排介面911。而且,如圖3所示,處理器91包含第 一長暫存器1 2及第二長暫存器1 3,其寬度〖2 8位元 ,爲暫存器檔位元寬的兩倍,一像素計算器11 ,用於處 理兩1 2 8位元宽的輸入資料,及一用於更新第二長暫存 器1 3之內容的長暫存器更新裝置1 4。 暫存器檔2包含如6 4位元寬R 0至R 6 3的j 4個 暫存器,且可同時使用四個輸入填及三個輸出填從四個暂 存器中讀取資料,且寫入三個暫存器。 在圖1的主儲存器9 3的晝面緩衝器中,儲存8位元 宽的亮度資料陣列(各像素指示像素亮度),但指示對各 構成移動圖像的畫面儲存像素亮度,該亮度資料陣列儲存 如移動圖像資料。當移動圖像爲彩色時,如各像素指示彩 色組成的输入位元寬色彩資料陣列以加以儲存,以作爲移 動圖像資料。 儲存在主儲存器9 3中的亮度資料間用於計算的亮度、 資料,在If算前於在負載儲存處理器1 〇 〇的控制下,由 主儲存器91讀取,且經系統匯流排介面911及選擇器 1 6儲存在暫存器檔2中。在暫存器檔2的各暫存器中’ 本紙張尺度適用中國國家標隼(CNSM4規格(21〇Χ297公釐)-11 - --------1 威-------^------^ ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾_局貞4消費合作社印裝 A7 B7 五、發明説明(9 ) 如圖2所示,先儲存8位元亮度資料。 如圖1所示,儲存在主儲存器9 程式指令經系統 匯流排介面9 1 1依序儲存在指令提供H 9 1 2中’且 如圖2所示,依據指令的形式儲存在指令暫存器3 〇或指 令暫存器3 1中。 依據指令暫存器3 1中的指令,控制暫存器檔2中四 .I '11 個讀取埠中的兩個,另一指令計算處理器1 01 ,像素計 算器1 1 ,長暫存器更新裝置1 4,像素計算來源選擇器 1 5,選擇器1 6及暫存器檔2之寫入埠。 且亦依據在指令暫存器3 1中的指令介面,控制暫存 器檔2中四個讀取埠中的兩個,整數計算處理器1〇1, 負載儲存處理器1 〇 〇,選擇器1 6及暫存器植2之寫入 埠。上述亮度資料從主儲存器9 3載入暫存器檔2係依據 儲存在指令暫存器3 0中的指令由負載儲存處理器1 〇 〇 匯流排。 儲存在指令暫存器3 1中的指令,及儲存在指令暫存 器3 1中的指令可同時平行| 排。在對應這些指令 的暫存器檔2之讀取及寫入同平行mrwm。 具上述架構之本實施例的處理器支援三個下列特性指 令:負載指令,儲存指令及加ί指令,即處理器支援三個 指令,如長暫存器儲存指令,長暫存器儲存像素計算指令-,及長暫存器更新像素計算指令。 這些指令由指令提供單元912儲存在指令暫存器 3 1中。 本紙張尺度適用中國國家標羋(CNS ) Λ4規格(210x297公釐)-12 - n I II I— ^ ·Μ^-—I— ^^1 ml ^^1 {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7________ 五、發明説明(10 ) 當長暫存器儲存指令儲存在指令暫存器3 1中時’單 元指令暫存器31的資訊,選擇暫存器檔2中的兩暫存器 ,儲存在兩暫存器之6 4位元寬的兩資料ΨΜΆΜΜ m藏。連結兩得到資料的1 2 8位元寬資料儲存在第—長 暫存器1 2中。 當隨後長暫存器來源像素計算指令儲存在指令暫存器 3 1中時,依照與長暫存器儲存指令相同的方式,單元指 令暫存器3 1的資訊選擇暫存器檔2的兩暫存器,且輸出 6 4位,元寬的兩資料至讀取埠。連結至兩输出資料的 1 2 8位元宽之資料向像素計算來源選擇器1 5傳送。 像素計算來源選擇器1 5選擇且得到1 2 8位元宽的 連結賫料。從像素計算來源遵擇器15得到的資料向第二 長暫存器13及像素計算器11傳送。在此例中,儲存在 第一長暫存器1 2中的1 2 8搜尋視窗寬的資料.亦向像素 計算器11傳送。 向第二長暫存器1 3傳輸的1 2 8位元宽資料儲存在 第二長暫存器13中。另一方面,像素計算器11執行向 第一長暫存器1 2傳輸之1 2 8搜尋視窗寬資料及來自像 素計算來源選擇器1 5之1 2 8位元宽資料間的像素計算 。像素計算的結果儲存在指令暫存器3 1之指令指定的暫 存器檔2之暫存器中。 . 圖4示像素計算器11的內部架構。 如圇所示’像索計算器1 1視第一像素計算來源資料 5 0 1及第二像素計算來源資料5 0 2 (其爲從第一長暫 13 - (請先閱讀背面之注意事項再填寫本頁) 裝· -3 2U78(8 A7 B7 五、發明説明(11 ) 存器1 2輸入的1 2 8位元寬之兩資料)及像素計算來源 選擇器1 5爲輸入位元宽之1 6數値資料之陣列,如"像 素計算來源元件資料X 〇 5010-,由式(4)加以 計算

各差計算器5 1用於計算兩輸入像素計算來源元件資 料間之差値的絕對値,且多输入加法器5 2用於計算各差 計算器5 1之結果的加總。總數以6 4位元宽資料输出。 在此實施例中,對65位元之進位不予理會。 當隨後長暫存器更新像素計算儲存在指令暫存器31 中時,依據指令暫存器3 1中的資訊選擇暫存器檔2之一 暫存器,且6 4位元宽的資料向一讅取埠得到,並向長暫 存器更新裝置14傳輸。包含在指令暫存器31中的指令 之位置資訊與移位資訊向長暫存器更新裝置14傳输。第 二長暫存器1 3的內容向長暫存器更新裝置1 4平行傳輸 0 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 長暫存器更新裝置14的內部架構示於圖5中。 如圖所示,在暫存器檔2中從一暫存器中讀取的6 4 位元寬資料依據指令暫存器3 1之寬經第一來源資料線 --^ 2 1向長暫存器更新裝置14傳輸,作爲連結來源資料. 6 0 1。在指令暫存器3 1中包含在指令中的位置資訊及 暫存器檔資訊6 0 5經第二來源資料線2 2 0傳輸。 連結來源資料6 0 1依據位置資訊6 0 4由連結來源 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 經濟部中央標準局貝工消费合作杜印製 A7 ____B7_'_ 五、發明説明(l2 ) 資料移位器6 1使其向左移。當位置資訊6 0 4的數値爲 η時,位移置爲8 η位元。由η元件資料與連結來源資料 6 〇 1向左移(η像素之亮度眘料),且將資料输出作爲 連結來源資料移位器輸出信號6 1 0,在移位之後的連結 來源資料移位器中此輸出信號6 1 0爲6 4位元寬的資料 0 連結來源資料移位器中6 4位元宽的資料,及從第二 長暫存器1 3經第二長暫存器1 3輸出資料線1 3 0輸入 的1 2 6位元寬資料之連結目的資料6 0 2之間彼此相連 結且向連結移位器6 2傳輸。連結移位器6 2依據位移 量資訊6 0 5使1 9 2位元寬的位移量資訊向左移位,且 在左側输出1 2 8位元數據至長暂存器更新資料線1 4 0 作爲左移的結果。當位移量資訊6 0 5的數値爲η時,位 移量爲8 η位元。由上述長暫存器更新裝置1 4將第二長 暫存器1 3的內容對選擇的像素向左移,且充塡在第一來 源資料線2 1 0上的選擇相鄰像素右側上的區域則可能產 生資料。 來自長暫存器更新裝置1 4得到的1 2 8位元寬 1 4 0之資料(連結移位器6 2之得到)經長暫存器更新 資料線1 4 0向像素計算來源選擇器1 5傳輸。像素計算 來源選擇器1 5選擇且得到在長暫存器更新資料線1 4 0. 上的資料。 來自像素計算來源選擇器15的得到資料向第二長暫 存器1 3及像素計算器1 1傳輸。儲存在第一長暫存器 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ 297公釐)-π - --------( 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(13 ) 1 2上的資料亦向像素計算器1 1平行傳輸。 向第二長暫存器13傳輸的資料儲存在第二長暫存器 1 3中。 另—方面,如上所述像素計算器1 1執行從第一長暫 存器1 2傳輸之資料及從像素計算來源選擇器1 5傳輸之 資料間的計算。像素計算的結果儲存在由指令暫存器31 之指令所指定的暫存器檔2之暫存器中。 上文已說明本實施例之處理器91所支援之指令的執 行方式。 其次,下文說明由使用三個指令,用於特定(i ,v )組合,實現圖1 3所示之處理中,在步驟u = 0至u = 15之公式3的 r(]‘,u,v)之値得到的程序。 對特定組合(j ,V)從u = 0至u = l 5,得到公 式3之r( j, u,v)之値的程序等於得到,依據該 指令暫存器中儲存的指令像素之16個組合中各組合與 1 6個像素之亮度資料間的差値,當1 6個像素之1 6個 組合由該像素向左及右逐次從圖6所示的搜尋視窗之特定 線移位而得到,該依據該指令暫存器中儲存的指令個像素 的亮度資料亦在現在畫面之現在巨集跖的特定線上,並得 到其加總〇 首先,在計算之前,如上所述,在現在S面之現在巨, 集區的特定線上的依據該指令暫存器中儲存的指令像素之 亮度資料儲存在暫存器檔2的暫存器R 2 0及R 2 1上。 該儲存之亮度資料及像素間的關係示於圖6中,且在左側 本紙張尺度適用中國國家標隼(<:奶)八4規格(210'/ 297公釐)_16_ (請先閱讀背面之ii意事項真填寫本真〕 装· I—ir 經濟部中央標準局貞工消費合作社印裝 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(14 ) 的8個像素儲存在暫存器R 2 0上,且在右側的8個像素 儲在暫存器R21上。在搜尋視窗特定線上之31個像素 的亮度資料與像素間的關係,且各8個像素依序從左側開 始儲存在R3 0,R3 1及 R3 2中。搜尋視窗的側向 尺寸爲3 1像素,因此在R3 2之右端的8位元中,儲存 不用於計算之像素的亮度資料,或儲存亮度資料。 其次,表1示長暫存器儲存指令,長暫存器儲存像素 計算指令,長暫存器更新像素計算指令,及在此處理中加 法指令的格式。 表中的LR表長暫存器1 2,LR2表長暫存器1 3 ,且箭頭表右側的計算結果儲存在左側的暫存器上。在箭 頭右側的Rn 或LRn表儲存在暫存器Rn或LRn中 的資料,且Rn i或 LRn i表儲存在暫存器Rn i或 LRn i中之資料從第8 X i位元至8 X i + 7位元之輸 入位元的亮度8 4。符號//指出在//兩側之8 5亮度 資料或亮度資料串。 長暫存器更新像素指令之第三操作域的并1指上述位 置資訊6 0 4,且第四操作域的#m指示上述暫存器檔量 資訊6 0 5。 本紙張尺度逋用中國國家標準(CNS)A4規格(210Χ297公釐)-17 - I — I I n 一 批衣— I I ί I 訂 { (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裝 A7 B7 五、發明説明(15 ) 表1 指令 程式表列中的指示 操作 長暫存器暫存指令 IdLR Rk, R1 LRl—Rk//Rl 長暫存器暫存及像素 IdLRdist Rj, Rk, R1 LR2—Rk//Rl 計算指令 15 Rj—Σ i =0 LRh-LR2i 長暫存器更新及像素 updLRdist Rj, Rk, #1, #m LR2—(LR2m//LR2M-i// 計算指令 LR2is//Rki//RIC1-i //. ..Rk X *111 -1) 15 Rj—Σ LRli-LR2i i =0 像素計算指令 dist Rj, Rk, R1 7 Rj—Σ i=0 RKi-Rh 像素配置指令 al ign Rj,Rk, R1, #m Rj^(Rkm//Rkm-i//.. .RkT //Rl〇//Rh//... Rkm-l) 加總指令 edd Rj, Rk, R1 Rj—Rk+Rl (請先閱讀背面之注意事項再填寫本頁) 裝' 、-° 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -18 - A7 B7 經濟部中央標準局員工消費合作社印敦 五、 發明説明 ( 16 ) 1 [其中】 L 1 , L R 2爲第- -及第二長暫存器 0 1 I R η i 爲 R η 之 位 元 ( 8 X 1 ) 至 位 元 ( 8 X ί + 7 ) 部 1 1 | 位 0 R K / / R 1 表 R Κ 及 R 1 之 連 結 ] 1 1 1 當 如 上 所 述 決 定 指 令 格 式 時 9 對 ( j 9 V ) 特 定 組 合 請 先 1 1 中 得 到 從 U = 0 至 U — 1 5 之 公 式 3 的 r ( j , U 9 V ) 阅 讀 背 1 1 之 値 可 由 圖 7 所 示 的 程 式 中 得 到 0 之 注 1 I 意 1 I 但 是 長 暫 存 器 儲 存像 素 計 算 指 令 及 長 暫 存器 更 新 像 素 拳 項 1 I 再 計 算 指 令 像 素 計 算 器 1 1 可 -執 行 管 線 ( Ρ Ϊ pe 1 i η e ) 處理 填 寫 本 裝 9 且 其 潛 能 數 ( 1 a t e n c y) 爲3步驟< >加法指令及長暫存 頁 1 1 器 儲 存 指 令 的 潛 能 數 爲 1 步 驟 0 當 如 圖 4 所 示在 各 差 計 算 1 1 I 器 5 1 及 多 輸 入 加 法 器 間 插 入 閂 鎖 器 5 1 時 ,長 暫 存 器 儲 1 1 1 存 像 索 計 算 指 令 及 長 暫 存 器 更 新像 素 計 算 指 令像 素 計 算 器 1 訂 1 1 之 處 理 的 潛 能 數 爲 3 步 驟 0 1 1 假 設 可 同 時 執行 儲 存 在 指 令 暫 存 器 3 0 中, 且 由 超 尺 1 1 寸 或 U L I W 架 構 經 整 數 計 算 處 理 器 1 0 1 所執 行 的 加 法 1 一1 指 令 ) 及 另 — 儲 存 在 如 上 所 述 在 指 令 暫 存 器 3 1 中 執 行 的 .忒 I 指 令 9 則 可 同 時 執 行 的 指 令 在 一 線 中 說 明 0 1 I 如 1 P 1 W 7 所 示 在 — 覆 蓋 例 子 中 ί 對 一 ( j , V ) 特 定 1 1 I 組 合 所 得 到 從 更 新 =: 0 至 更 新 = 1 5 之 公 式 3的 讀 取 ( i 1 1 I 9 U 9 V ) 値 儲 存 在 2 0 步 驟 之 暫 存 器 檔 之 暫存 器 R 0 至 1 1 R 1 5 中 0 1 1 在 此 程 式 中 > 在 右 行 中 儲 存 在 暫 存 器 植2 之 暫 存 器 1 1 R 2 0 及 R 2 1 的 現 在 晝 面 之 現 在 巨 集 區 的 特定 線 上 之 1 1 1 6 個 像 素 的 亮 度 資 料 由 長 暫 存 器 儲 存 指 令 Id L R 儲 存 1 1 本紙張尺度適用中國國家標隼(CNS)A4規格(210X 297公釐)_ 19 經濟部中央標準局員工消費合作社印装 A7 ____B7 五、發明説明(l7 ) 在第一線上的第一長暫存器1 2,且由長暫存器儲存像素 計算指令IdlRdist 在第二線上得到在第一長暫 存器1 2上儲存的現在巨集區之第j線上1 6個像素之亮 度資料與儲存在暫存器R 3 0及R 3 1中搜尋視窗之特定 線的左端之1 6個像素的指令資料間的差値,且在搜尋視 窗之特定線左端16個像素之亮度資料儲存在第二長暫存 器1 3中。在第3個1 7線上,儲存在第二長暫存器1 3 中的亮度賫料由長暫存器更新像素計算指令updLRdist暫 存器檔8位元,且在第二長暫存器1 3中最左邊的像素之 亮度資料被棄除,且在第二長暫存器1 3中最右邊的亮度 資料從暫存器中讀取,且產生連結資料,且得到上述資料 ,及在第二線上第一長暫存器1 2中儲存的現行巨集區的 第一單元線上的16個像素之亮度資料與上述資料之間差 之總和。 在左行(column)中,右行之第2至1 7線上得到的 加總由加法指令在第5至2 9線上依序加總。像素計算器 之處理的潛能數爲3步驟。在用於得到上述差値加總之指 令先發出之後的3個步驟,該加總指令從第5線開始。 其次,_8示由上述傳統處理器(見圇11),對特 定(j , v)組合,從u = 0至u = l 5,得到公式3 之r(i,u,v)値的處理之程序。 如上述表1所示,在圖中的指令距離爲用於執行爲公 式2所指示之計算的像素計算指令,且指令對齊爲像素配 置指令,用於連結從暫存器楢之兩暫存器中讀取的6 4位 本紙張尺度適用中國國家標準·(CNS)A4規格(210X297公釐)-2〇 - (請先閲讀背面之注意事項再填箱本頁) 裝· 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(18 ) 元宽之兩資料,將其向左暫存器檔m位元,且在暫存器植 後從左得到6 4位元作爲裝置。 像素計算指令距離可執行管線處理,其潛能數爲2步 驟。加法指令及長暫存器儲存指令的潛能數爲1步驟。假 設由差計算處理器執行之指令的不同型式可同時由超純量 或 V L I W架構執行,則可同時匯流排之指令可在一線 上說明。 在此程式中,由像素計算指令距離得到現在畫面之現 行巨集區之特定線上16個像素間8個像索的亮度資料, 捜尋視窗之特定線上8個像素的亮度資料間差的加總,且 得到的資料依序由加法指令加總,且由像素配置指令在搜 尋視窗的特定線上,從最左邊的8個像素開始,重複對齊 1 6次而執行在搜尋視窗之特定線上更新8像素的程序, 使各像素向右暫存器檔一位元以用於下一次計算中。 另外應用此程序,由像素計算指令距離得到現在畫面 之現行巨集區之特定線上16個像素間其餘8個像素的亮 度資料,搜尋視窗之特定線上8個像素的亮度資料間差的 加總,且得到的資料依序由加法指令加總,且由像素配置 指令在搜尋視窗的特定線上,從最右邊的8個像素開始, 重複對齊1 6次而執行在搜尋視窗之特定線上更新8像素 的程序,使各像素向右暫存器檔一位元以用於下一次訐笪 中。但是,此方法簡化至某一程序,其可加以瞭解,不似 上述處理器U 1 t r a S P A R C。 如圖8所述,當由此指令實現上述處理時,需要4 9 本紙張尺度遑用中國國家標準(匚化)八4規格(210>;297公釐)-21- | 裝-- (請先閱讀背面之注意事項再填寫本頁) -*"τ

J A7 A7 鲤濟部中央棟芈局員工消費合作社印t ______________ 五、發明説明() 個步驟。 比較圖7及8,此實施例之處理器以約2 . 5倍的高 速度執行此程序。其原因爲具本實施例架構的處理器可在 像素計算器1 1中的1 6個像素之亮度資料間一次計算, 且可執行搜尋視窗個像素的亮度資料的更新,其搜 ,—----- 尋視窗用於計算,且由一指令執行現行巨集區之更新資料 及1 6個像素間的計算。而且,本實施例所增加的硬體爲 第一長暫存器1 2,第二長暫存器1 3,長暫存器更新裝 置1 4,及像素計算來源選擇器1 5,小於當暫存器檔之 讀取埠數增加或暫存器檔之搜尋視窗宽增加時的硬體增加 置。 在上述實施例中,像素計算器11執行由公式4所指 示的計算。但是,像素計算器11可執行另一計算,或可 執行一般資料(不只像素)之計算。例如,像素計算器1 1可執行公式5所示的式子 d = y*, (xt χ ) ...(5) i*o 圖9示此例中像素計算器11之架構。如圖所示,像 素計算器1 1的架構爲在圖4所不之架構中的差計舞;器 5 1爲乘法器5 3所取代。乘法器5 3係用於計算兩元件 資料之乘積。像素計算器1 1可用於時間宇列資料的湖[波 一器一計算,如式6所示者 yt =|<WlXX-) ...(6) 本^張尺度逋用中國國家標準(CNS ) A4規格(2丨O X 297公釐)_ 22二 〜--- - mu nn tm HI n^— n nn 一 t (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(2〇 ) 由此應用,含多個標記(t a p )的濾波器可提供令 人滿意的響應特性,且可達到資料之高速處理。 (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標华局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)-23 -

Claims (1)

  1. 經濟部中央揉準局員工消费合作社印裝 A8 B8 C8 * D8 - .-- -— 六、申請專利範圍 1種具暫存器檔的處理器,包含多個N位元寬的 暫存器,其中至少有兩暫存器可平行讀取,該處理器包含 一用於儲存指令的指令暫存器: 一Μ位元宽之第一長暫存器(Μ > N ); 一更新裝置,依據儲存在該指令暫存器中的指令,產 生Μ位元宽的資料,係將一部份從第一長暫存器中讀取資 料以一部份從該暫存器植中讀取的資料加以取代而得到: 一選擇裝置,用於選擇Μ位元寬的資料之一,其平行 連結至從該暫存器檔中多個暫存器中讀取的資料,且該Μ 位元宽資料依據儲存在該指令暫存器中的指令由該更新裝 置產生;以及 一計算器,依據儲存在該指令暫存器中的指令,對該 由選擇裝置所選擇的Μ位元宽資料,執行預定計算,其中 該第一長暫存器,依據儲存在該指令暫存.器中的指令儲存 爲該選擇裝置所選擇的Μ位元宽之資料。 2 .如申請專.利範圍第1項之處理器, 其中該處理器具一第二長暫存器,其爲Μ位元寬暫存 器,用於依據暫存器在指令暫存器中的指令儲存該Μ位元 宽的資料,此資料平從連結從該暫存器檔中多個暂存器中 讀取的資料,且 該計算器依據儲存在該指令暫存器中的指令,執行爲 該選擇裝置所選擇之Μ位元寬度資料及從該第二長暫存器 讀取的該Μ位元宽度資料間的預定計算。 本紙浪尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐> (請先閱讀背而之注意事項再填寫本頁)
    24 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 · D8 六、申請專利範圍 3 .如申請專利範圍第2項之處理器, 其中當第一類指令選擇在第一指令暫存器時,該第二 長暫存器儲存該Μ位元寬度資料,其平行連結至從該暫存 器檔之多個暫存器中讀取的資料,以及 當第二種指令儲存在該指令暫存器時,該選擇裝置選 擇Μ位元宽度資料,其平行連結至從多個暫存器植之暫存 器中讀取的資料,該第一長暫存器儲存爲該選擇裝置所選 擇之Μ位元宽的資料,且該計算器執行從該第二長暫存器 讀取之Μ位元宽度資料及爲該選擇裝置所選擇之Μ位元寬 的資料間的計算,以及 當第三類指令儲存在該指令暫存器時,該更新裝置產 生Μ位元寬度資料,此係將一部份從該第一長暫存器讀取 的資料以一部份從該暫存器檔讀取的資料加以取代,且該 選擇裝置選擇爲該更新裝置所產生的Μ位元寬度資料,且 該第一長暫存器儲存爲該選擇裝置所選擇之Μ位元宽的資 料,且該計算器執行從該第二長暫存器所讀取之Μ位元寬 度資料及爲該選擇.裝置所選擇之Μ位元寬的資料間的預定 計算。 4 .如申請專利範圍第1項之處理器, 其中該更新裝置包含一第一暫存器檔器,用於對從該 暫存器檔得到的資料加以暫存器檔,及第二暫存器檔器,、 用於對由該第一暫存器植移位的連結資料所得到的移位資 料,及從該第一長暫存器中讀取的資料加以移位,且在移 位之後,在該數據中從預定範園得到Μ位元宽度資料。 本紙张尺度適用中國國家標準(CNS)A4規格( 210X297公釐)_ π _ (請先閲讀背面之注意事項再填寫本I) L衣. 訂 A8 B8 C8 · D8 六、申請專利範圍 5.如申請專利範圍第2項之處理器, 其中爲該計算器所執行的計算,係用於計算多個第— 元件資料中各元件資料及多個第二元件資料中各元件資料 之間的差之絕對値,該第一元件資料係將爲該選擇裝置所 選擇之Μ位元寬的資料分成多個部份而得到,當第二元件 資料符合第一元件資料中對應多個第二元件資料間]VI位元 宽度資料的位e,該第二元件資料由該第二長暫存器分成 多個部份得到,且該計算器對各第一元件資料得到的差之 絕對値計算其加總。 6 .如申請專利範圍第2項之處理器, 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 其中爲該計算器所執行的計算,係用於計算多個第一 元件資料中各元件資料及多個第二元件資料中各元件資料 之間的差之乘積,該第一元件資料係將爲該選擇裝置所選 擇之Μ位元宽的資料分成多個部份而得到,當第二元件資 料符合第一元件資料中對應多個第二元件資料間Μ位元寬 度資料的位置,該第二元件資料由該第二長暫存器分成多 個部份得到,且該.計算器對各第一元件資料得到的差之乘 稹計算其加總。 7 種資料處理器,具有策存程式儲存機g,該 程式包含多個指令及資料,及一種處理器用於依序取出且 處理在該儲存機構儲存的程式中的指令,其中該處理器包〜 含: 一指令暫存器,用於儲存從該儲存機構取出的指令; 具有多個N位元宽之暫存器的暫存器檔,其中至少包 本紙張尺度適用中國國家梂準(CNS ) Λ4規格(210X297公釐) -26 - 2。 A8 B8 C8 D8 六、申請專利範圍 含兩暫存器可平行讀取資料: 依據儲存在各指令暫存器中的指令’,用於控制在各® 存器楢之暫存器及該儲存機構間俥输資料的機構· 一Μ位元宽的長暫存器: —更新裝置,用於產生Μ位元寬的資料’其係依據該 指令暫存器中儲存的指令,將一部份從該第一長暫存器中 得到的資料以從該暫存器楢中得到的資料取代: 一選擇裝置,用於選擇Μ位元寬度資料中之一資料, 其平行連結至從該暂存器楢中多個暫存器讀取的資料,旦 依搛該指令暫存器中髄存的指令,選擇爲該更新裝置產生 的Μ位元宽度資料:以及 一計算器,用於對該爲該選擇裝置所選擇之Μ位元寬 的資料依據該指令暫存器中儲存的指令執行預定計算,且 將計算結杲寫入該暫存器楢的暫存器中, 其中該第一長暫存器依據該指令暂存器中雠存的指令 備存爲該選擇裝置所選擇之Μ位元寛的資料。 (請先聞讀背面之注意事項再填寫本筲) 經濟部中央標準局員工消费合作.吐印製 本紙張尺度適用中國國家標牟(CNS ) Λ4現格(210X 29"?公) 27
TW85109033A 1995-08-03 1996-07-24 TW297878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19860995A JP3526976B2 (ja) 1995-08-03 1995-08-03 プロセッサおよびデータ処理装置

Publications (1)

Publication Number Publication Date
TW297878B true TW297878B (zh) 1997-02-11

Family

ID=16394045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW85109033A TW297878B (zh) 1995-08-03 1996-07-24

Country Status (4)

Country Link
US (1) US5870618A (zh)
JP (1) JP3526976B2 (zh)
KR (1) KR100213604B1 (zh)
TW (1) TW297878B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547139B2 (ja) * 1995-03-17 2004-07-28 株式会社 日立製作所 プロセッサ
US6421698B1 (en) 1998-11-04 2002-07-16 Teleman Multimedia, Inc. Multipurpose processor for motion estimation, pixel processing, and general processing
WO2002101538A1 (en) * 2001-06-13 2002-12-19 Teleman Multimedia, Inc. Multipupose processor for motion estimation, pixel processing, and general processing
GB2409063B (en) * 2003-12-09 2006-07-12 Advanced Risc Mach Ltd Vector by scalar operations
GB2409062C (en) * 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
GB2411976B (en) * 2003-12-09 2006-07-19 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2409059B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2411974C (en) * 2003-12-09 2009-09-23 Advanced Risc Mach Ltd Data shift operations
GB2409067B (en) * 2003-12-09 2006-12-13 Advanced Risc Mach Ltd Endianess compensation within a SIMD data processing system
GB2409061B (en) * 2003-12-09 2006-09-13 Advanced Risc Mach Ltd Table lookup operation within a data processing system
GB2409066B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2409068A (en) * 2003-12-09 2005-06-15 Advanced Risc Mach Ltd Data element size control within parallel lanes of processing
GB2409064B (en) * 2003-12-09 2006-09-13 Advanced Risc Mach Ltd A data processing apparatus and method for performing in parallel a data processing operation on data elements
GB2409065B (en) * 2003-12-09 2006-10-25 Advanced Risc Mach Ltd Multiplexing operations in SIMD processing
GB2411975B (en) * 2003-12-09 2006-10-04 Advanced Risc Mach Ltd Data processing apparatus and method for performing arithmetic operations in SIMD data processing
GB2409060B (en) * 2003-12-09 2006-08-09 Advanced Risc Mach Ltd Moving data between registers of different register data stores
US9557994B2 (en) 2004-07-13 2017-01-31 Arm Limited Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number
GB2411973B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd Constant generation in SMD processing
GB2410097B (en) * 2004-01-13 2006-11-01 Advanced Risc Mach Ltd A data processing apparatus and method for performing data processing operations on floating point data elements
GB2411978B (en) * 2004-03-10 2007-04-04 Advanced Risc Mach Ltd Inserting bits within a data word
US8417922B2 (en) * 2006-08-02 2013-04-09 Qualcomm Incorporated Method and system to combine multiple register units within a microprocessor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617974B2 (ja) * 1988-03-08 1997-06-11 富士通株式会社 データ処理装置
US5437043A (en) * 1991-11-20 1995-07-25 Hitachi, Ltd. Information processing apparatus having a register file used interchangeably both as scalar registers of register windows and as vector registers
US5513363A (en) * 1994-08-22 1996-04-30 Hewlett-Packard Company Scalable register file organization for a computer architecture having multiple functional units or a large register file

Also Published As

Publication number Publication date
KR970014366A (ko) 1997-03-29
KR100213604B1 (ko) 1999-08-02
US5870618A (en) 1999-02-09
JPH0944356A (ja) 1997-02-14
JP3526976B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
JP2975585B2 (ja) イメージをアップスケーリングする方法及び装置
US4752893A (en) Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US4725892A (en) Method and apparatus for enlarging or reducing an image on the basis of precalculated reference pel contribution rate data and two-dimensional reference window shifting amount data stored in a table memory
TW518544B (en) Display control apparatus and method
EP0146961B1 (en) Image and graphic pattern processing apparatus
US4920480A (en) Digital signal processor
US4808988A (en) Digital vector generator for a graphic display system
US7477256B1 (en) Connecting graphics adapters for scalable performance
US5651121A (en) Using mask operand obtained from composite operand to perform logic operation in parallel with composite operand
KR101573850B1 (ko) 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법
Bove et al. Cheops: A reconfigurable data-flow system for video processing
US5043714A (en) Video display apparatus
EP0364177B1 (en) Method and apparatus for displaying a plurality of graphic images
US7587524B2 (en) Camera interface and method using DMA unit to flip or rotate a digital image
US5644758A (en) Bitmap block transfer image conversion
US5774110A (en) Filter RAMDAC with hardware 11/2-D zoom function
KR100348951B1 (ko) 조건부레지스터쌍으로부터의메모리저장
CN101049008B (zh) 图像处理设备和图像处理方法
EP0789882B1 (en) Multi-media processor architecture with high performance-density
US4613852A (en) Display apparatus
AU609608B2 (en) Video display apparatus
US7191310B2 (en) Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers
JP3359393B2 (ja) 図形データ並列処理表示装置
US7212237B2 (en) Digital camera with electronic zooming function
US5664153A (en) Page open/close scheme based on high order address bit and likelihood of page access