TW202418979A - 用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法 - Google Patents

用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法 Download PDF

Info

Publication number
TW202418979A
TW202418979A TW111149571A TW111149571A TW202418979A TW 202418979 A TW202418979 A TW 202418979A TW 111149571 A TW111149571 A TW 111149571A TW 111149571 A TW111149571 A TW 111149571A TW 202418979 A TW202418979 A TW 202418979A
Authority
TW
Taiwan
Prior art keywords
substrate
piezoelectric
polymer layer
stage
layer
Prior art date
Application number
TW111149571A
Other languages
English (en)
Inventor
阿弗雷德 塞德里克 查爾斯
摩根 洛基歐
席利 巴瞿
馬賽爾 伯克卡特
路西那 卡佩羅
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202418979A publication Critical patent/TW202418979A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明係有關於一種用於製作供體底材以將壓電層移轉到支撐底材上之方法,包括以下階段:提供處理底材,尤其是矽基底材,提供壓電底材,將聚合物層沉積在壓電底材或處理底材的自由表面上,將壓電底材組裝到處理底材上,以使聚合物層被夾在壓電底材與處理底材之間,其特徵在於,在將壓電底材組裝到處理底材的階段之前,對即將與聚合物層接觸的壓電底材的表面進行表面活化處理之階段。本發明亦有關於一種用於將壓電層移轉到支撐底材上之方法。

Description

用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法
本發明係有關於一種用於製作移轉壓電層用供體底材的方法,以及有關於一種將前述壓電層移轉到支撐底材的方法。
絕緣體上壓電(piezoelectric-on-insulator,POI)底材包括底材上的壓電材料薄層。為了製作這樣的POI底材,所使用的方法包括將薄壓電層移轉到支撐底材上,其係從壓電材料的厚底材開始。
為此,首先使用一供體底材,其中壓電材料的塊狀底材係藉由使用聚合物層鍵合而與處理底材接合在一起。隨後,在與支撐底材接合之前,供體底材經受塊狀壓電底材之薄化以形成更薄壓電層的階段。最後,在薄化的壓電層中所預先製作的斷裂區,以機械或熱的方式將壓電層移轉到支撐底材上。使用供體底材可限制壓電材料與POI的支撐底材之間熱膨脹係數差異的負面影響。這是因為,為了強化不同底材之間的鍵合界面以及薄層的移轉,而進行了熱處理。此種類型的過程的示例於文件WO 2019/186032 A1中有說明。
因此,製作POI底材的方法期間,供體底材必須經歷好幾個階段的熱處理及/或機械處理,並且必須對不同的處理表現出良好的機械強度。
然而,在壓電層移轉方法的連續熱處理及/或機械階段期間,可能會發生壓電材料底材與供體底材的聚合物層之間,接合界面水平處的剝離(debonding)。
本發明的一個目的是克服上述缺點,尤其是設計出一種表現出更好機械強度的供體底材,用於將壓電材料底材的壓電層移轉到支撐底材上。
本發明之標的係藉由一種用於製作供體底材以將壓電層移轉到支撐底材上之方法而實現,該方法包括以下階段:提供處理底材,尤其是矽基底材,提供壓電底材,將聚合物層沉積在壓電底材的自由表面上,將壓電底材組裝到處理底材上,以使聚合物層被夾在壓電底材與處理底材之間,其特徵在於,在將壓電底材組裝到處理底材的階段之前,對即將與聚合物層接觸的壓電底材的表面進行表面活化處理階段。
表面處理是一種機械、化學、電化學或物理性質的處理,其目的是調整材料表面的外觀或功能,使其適用於特定用途。表面處理使得表面的功能化、活化或清潔或這些效果的組合成為可能。因此,依照本發明的方法中壓電底材的表面處理階段,可調整壓電底材表面的外觀或功能,以使其適於與聚合物層接觸,用以獲得壓電材料與聚合物層之間更佳的界面。因此,依照本發明的方法,可獲得相對於先前技術具有改良的機械穩定性的供體底材。
依照一實施例,於聚合物層沉積在壓電底材上的階段期間,聚合物層可直接沉積在壓電底材的經處理表面上。壓電底材的經處理表面可提供對將沉積在頂部的聚合物層的改良黏附性。因此,僅聚合物層就可能產生壓電底材與另一層或另一底材的良好黏附。聚合物層可例如藉由離心沉積法而直接地沉積在壓電底材上。
本發明標的亦藉由用於製作供體底材以將壓電層移轉到支撐底材上之方法而實現,該方法包括以下階段:提供處理底材,尤其是矽基底材,提供壓電底材,將聚合物層沉積在處理底材的自由表面上,將壓電底材組裝到處理底材上,以使聚合物層被夾在壓電底材與處理底材之間,其特徵在於,在將壓電底材組裝到處理底材的階段之前,對組裝階段期間將與處理底材之聚合物層接觸之壓電底材的表面進行活化處理階段。
同樣的,依照本發明的方法,壓電底材的表面處理階段可調整壓電底材表面的外觀或功能,以使其適於與處理底材的聚合物層接觸,以獲得壓電材料與聚合物層之間更佳的界面。因此,依照本發明的方法,可獲得相對於先前技術具有改良機械穩定性的供體底材。
依照一實施例,於聚合物層沉積在處理底材上的階段期間,聚合物層可直接地設置在處理底材上。僅聚合物層就可能對另一層或另一底材產生良好黏附性。聚合物層可例如藉由離心沉積法而直接沉積在處理底材上。
依照一實施例,用於製作供體底材之方法的組裝階段可包含聚合物層之處理階段,以獲得交聯聚合物層,以便將處理底材鍵合至壓電底材。藉由聚合物層的處理階段來形成交聯聚合物層,屬較易於執行且並不非常昂貴。
依照一實施例,表面活化處理階段可以是氧基表面活化處理,其在將與聚合物層接觸的壓電底材的表面上產生懸鍵。氧基表面活化處理包括材料表面的氧化。表面分子的氧化可增加支撐件的表面張力。氧基表面活化處理可在表面產生自由基,其促進了與這些自由基接觸的薄層的黏附性。
依照一實施例,壓電底材之表面活化處理階段可以是以臭氧處理,尤其是藉由濕式處理或以UV輔助。以臭氧處理可調整壓電底材的表面,以改良聚合物層與壓電底材表面之間的界面。
依照一實施例,壓電底材的表面活化處理階段可使用以過氧化氫為基礎的溶液進行處理。使用過氧化氫為基礎的溶液進行處理可調整壓電底材的表面,以改良聚合物層與壓電底材表面之間的界面。
依照一實施例,壓電底材的表面活化處理階段可以是電漿處理,尤其是氧基電漿處理。電漿表面處理是藉由乾燥途徑進行的處理,可改良材料的化學特性,而更佳地黏附在塗佈層。因此,依照本發明的方法的電漿處理階段可改良聚合物層與供體底材的壓電底材表面之間的黏附性,並且帶來比先前技術更佳的供體底材機械穩定性。
依照一實施例,壓電底材可以是鉭酸鋰(LTO)、鈮酸鋰(LNO)、氮化鋁(AlN)、鋯鈦酸鉛(PZT)、矽酸鎵鑭(langasite)或鉭酸鎵鑭(langatate)底材。依照本發明的方法可用於這些材料,這些材料在利用壓電效應的元件中扮演了主要角色。
依照一實施例,供體底材的壓電底材薄化階段可在組裝階段之後進行,尤其是在組裝階段的聚合物層的處理階段之後,以獲得薄化壓電底材,其厚度t小於壓電底材的厚度t 1,或是獲得壓電層,其厚度t 2小於壓電底材的厚度t 1
因此,從厚壓電底材開始,獲得更薄的壓電底材或所需厚度的壓電層,並且依照本發明的方法所製作的供體底材可用作將薄壓電層移轉到支撐底材上,以獲得絕緣體上壓電(POI)底材。
用於製作POI底材的方法裡,壓電材料和支撐底材的材料展現出非常不同的熱膨脹係數,致使接合件發生顯著變形。在這種方法中,由於使用供體底材,厚壓電底材被保持在處理底材與支撐底材之間。處理底材和支撐底材的材料和厚度的選擇,可確保熱膨脹係數的某種對稱性,從而在用於製作絕緣體上壓電(POI)底材的方法期間,在應用熱處理期間使接合件的變形極小化。
本發明的標的亦可藉由一種用於將壓電層移轉到支撐底材上之方法而實現,包括以下階段:提供藉由上述製作方法而獲得的供體底材,於壓電底材內部形成弱化區,提供支撐底材,尤其是矽基底材,將供體底材接合到支撐底材以獲得支撐底材-供體底材接合件,並沿著弱化區進行斷裂,以將壓電層與供體底材的剩餘部分離。在製作POI底材的方法裡,壓電材料和支撐底材的材料表現出非常不同的熱膨脹係數,接合件發生顯著變形。在此種方法中,由於使用供體底材,厚壓電底材被保持在處理底材與支撐底材之間。處理底材和支撐底材的材料與厚度的選擇,可確保熱膨脹係數的某種對稱性,從而在用於製作絕緣體上壓電(POI)底材的方法期間,在應用熱處理期間使接合件的變形極小化。
本發明將以例示性方式並參考圖式,利用有利實施例而更詳細地描述。所描述的實施例僅為可能的配置,且應記住的是,上述的個別特徵可在實施本發明的期間,彼此獨立地提供亦或可完全省略。
圖1概要繪示依照本發明第一實施例用於製作供體底材的方法,該供體底材係用於將供體底材的一壓電層移轉到支撐底材上。
用於製作供體底材的方法開始於階段I),提供處理底材100,尤其是塊狀底材。塊狀底材是僅基於一種材料的底材,通常厚度在300 µm與800 µm之間。處理底材100係由一種材料製成,該材料的熱膨脹係數接近於壓電層要移轉到其上的支撐底材的材料的熱膨脹係數。「接近」一詞被理解為表示處理底材100的材料與支撐底材的材料之間的熱膨脹係數的差異小於或等於5%,且較佳地等於或接近於0%。處理底材100可以是一種基於矽、藍寶石、氮化鋁(AlN)、碳化矽(SiC)或砷化鎵(GaAs)的底材。處理底材100可以是結晶或多晶底材。
依照第一實施例方法,在階段II)期間,提供壓電底材106。其較佳為壓電材料的塊狀底材,其厚度通常至少為300 µm,較佳至少為350 µm的數量級。依照一替代方案,壓電材料106的底材也可以是厚度在25 µm與50 µm之間的厚壓電材料層,沉積在另一底材上。
壓電材料可以,例如,是鉭酸鋰(LTO)、鈮酸鋰(LNO)、氮化鋁(AlN)、鋯鈦酸鉛(PZT)、矽酸鎵鑭(langasite)或鉭酸鎵鑭(langatate)。
壓電底材106可首先經受一或多階段的其自由表面110的清潔、刷洗或拋光,以移除顆粒或灰塵,從而獲得乾淨且品質好的自由表面110,以隨後執行連續的層沉積。
依照本發明,壓電底材106隨後在其自由表面110之一上經受階段III)的表面處理108,以獲得活化表面112。
壓電底材106的自由表面110的表面處理108是一種可活化被處理表面的處理。這種表面活化處理108可在連續沉積期間或在與另一底材接觸的操作期間,製備材料的表面以與連續層接觸。為此,表面活化處理108調整了表面的性質。表面活化處理可以是機械、化學、電化學或物理性的。
表面活化處理108可為氧基表面活化處理。表面分子的氧化可增加支撐物的表面張力,在表面上產生懸鍵。氧基表面活化處理108可在表面產生自由基,其促進與這些自由基接觸的薄層的黏附。因此,壓電底材106的活化表面112包含懸鍵。這些懸鍵表示可獲得與懸鍵接觸的材料的表面更好接合的鍵合位點。這是因為壓電底材106的活化表面112的懸鍵,將與壓電底材106的活化表面112接觸的材料表面的懸鍵,產生共價鍵。
依照一實施例,壓電底材106的表面活化處理108的階段III)可以是以臭氧處理,尤其是藉由濕式處理或藉由UV輔助。臭氧的存在可氧化表面分子。使用紫外線照射可產生自由基。
依照另一實施例,壓電底材106的表面活化處理108的階段III)可以是基於過氧化氫溶液的處理。用過氧化氫的處理也稱為活性氧處理,且可藉由氧化而形成自由基。
依照另一實施例,壓電底材106的表面活化處理108的階段III)可以是電漿處理,尤其是基於氧的電漿處理。電漿處理是藉由乾燥途徑的處理,使表面活化成為可能。電漿表面處理包括對材料表面進行非常強烈的氧化。
因此,依照本發明方法的表面處理108,可藉由產生鍵合位點來改良壓電底材106的活化表面112的化學特性,用以更佳地黏附到沉積的層,或者黏附到在該方法中嗣後與壓電底材106的活化表面112接觸的層。
在壓電底材106的活化表面112上沉積聚合物層104的階段IV)接續進行。
聚合物層104的沉積有利地可藉由旋轉塗佈而進行。此種技術包括以一給定轉速,將要在其上進行聚合物層沉積的底材持續旋轉,以藉由離心力將所述聚合物層104均勻地舖展在壓電底材106的整個自由表面112上。為此,壓電底材106通常係藉由在旋轉板上施以真空而放置並固持。所獲得的聚合物層104的厚度取決於層沉積期間所使用的參數,也就是說,例如,取決於底材的旋轉速度及持續時間,也取決於沉積在底材106的表面112上的聚合物溶液的體積。聚合物層104的厚度通常在1 µm與6 µm之間,較佳為3.5 µm的數量級。
聚合物層104可以是基於硫醇烯(thiol-ene)樹脂的光聚合層。例如,Norland Products以品號「NOA 61」所販售的層,可在本發明中使用作為聚合物層104。
在聚合物層104的沉積階段期間,聚合物層104被沉積成與壓電底材106的活化表面112直接接觸。
壓電底材106的自由表面110預先經受表面處理階段108,以活化自由表面110,從而獲得聚合物層104與壓電底材106的自由表面110的良好黏附。
因此,存在於壓電底材106的活化表面112上的懸鍵會產生鍵合位點,促進形成在壓電底材106的活化表面112上的聚合物層104的黏附。存在於壓電底材106的活化表面112上的懸鍵將與聚合物層104的懸鍵形成共價鍵。因此,壓電底材106與聚合物層104之間的接觸界面116被固結/增強。
在藉由旋轉塗佈將聚合物層104沉積在壓電底材106上之後,熱處理即可進行,以提高聚合物層104在界面116處與壓電底材106的活化表面112的黏附性。
壓電底材106隨後與處理底材100組裝在一起,其中壓電底材106是在階段IV)之後所獲得,處理底材100是在組裝階段V)期間的階段I)所提供,以獲得供體底材114。
進行壓電底材106在處理底材100上的組裝,使得聚合物層104被夾在壓電底材106與處理底材100之間。
壓電底材106與聚合物層104之間的接觸界面116被固結/加強,且帶來相對於先前技術的供體底材114機械穩定性之提升。
兩個底材一旦組裝,就進行接合階段VI),以便將壓電底材106接合到處理底材100,以形成穩定的供體底材122。
聚合物層104經受交聯處理118,以調整聚合物層104的機械性能。交聯是當為了連接兩條聚合物鏈,表示形成共價鍵或相對短的化學鍵序列的過程的通常用語。當聚合物鏈交聯時,聚合物層104變得更剛硬。共價化學交聯係機械性穩定且熱性穩定,因此一旦形成就很難斷開。
交聯處理118可藉由使用熱、壓力、藉由改變pH值或藉由輻射而進行。依照本發明,交聯處理118可藉由光通量(light flux)輻射118聚合物層104而進行。輻射118係穿過壓電底材106或底材100而進行,以使聚合物層104交聯,並獲得交聯聚合物層120,也稱為聚合化層120。
供體底材114的輻射118是使用光源,較佳使用雷射,而進行。光輻射118或光通量最好是紫外線輻射(UV),較佳者具有在320 nm與365 nm之間的波長。
交聯聚合物層120的厚度較佳在1 µm與6.5 µm之間,尤其是約3.5 µm。此厚度特別取決於鍵合之前所沉積的聚合物層104的材料、取決於所述聚合物層的厚度,以及取決於輻射條件。
藉由UV輻射118的聚合物層104的交聯,可釋放出將觸發聚合物層104聚合化(polymerization)的自由基。聚合物層104的聚合化,會產生機械穩定及熱穩定的化學鍵,使得該鍵一旦形成就難以斷裂。因此,壓電底材106的活化表面112的懸鍵與交聯聚合物層120的懸鍵之間的連接,會帶來機械穩定及熱穩定的連接。
交聯聚合物層120因此藉由保持處理底材100與形成供體底材122的壓電底材106鍵合在一起,從而確保供體底材122的機械內聚力。
憑藉表面活化處理108,交聯聚合物層120與壓電底材106之間的界面116,表現出聚合物層120與壓電底材106表面之間的黏附性的改進;因此,依照本發明的製作方法所獲得的供體底材122在聚合物-壓電界面處表現出改進的機械穩定性。
圖2概要繪示依照本發明第一實施例的一替代方案,一種用於製作供體底材以將壓電層移轉到支撐底材上之方法。與第一實施例使用相同的元件的共同特徵將不再贅述,可參考上文說明。
依照第一實施例的方法包括,在圖1所示的階段VI)之後,對依照該方法所獲得的供體底材122的壓電底材106進行的薄化階段VII)。
此薄化階段VII)可藉由執行壓電底材106的研磨方法或化學蝕刻方法,以便減小供體底材122的壓電材料底材106的厚度t 1,以獲得厚度t小於t 1的薄化的壓電底材140,或者是厚度t 2為20 µm數量級或介於5 µm與25 µm之間的壓電層124。
一旦薄化階段VII)完成,也可對獲得的壓電層124的自由表面126進行處理,以提高壓電層124自由表面126的品質。
因爲有了依照第一實施例的方法所獲得的供體底材122的機械穩定性,供體底材122所經受的薄化階段與處理階段,可在聚合物-壓電界面116不受這些機械階段及/或熱階段影響的情況下進行,且在此界面116處發生剝離的風險被降低甚至被消除。因此,供體底材128表現出機械穩定性,從而得以被允許在製程下游用於將壓電層124移轉到支撐底材140。
因此獲得供體底材128,其具有位於處理底材100與壓電層124之間的交聯聚合物層120,處理底材100係與壓電層124的交聯聚合物層120接觸。
依照所描述的實施例,處理底材100與壓電底材106的組裝,或者如前文所述在壓電底材106薄化之後與壓電層124組裝是有利的,不僅因其可作為供體底材122、128,其本身亦可構成用於製作聲學組件的底材。
圖3繪示本發明第二實施例,其中聚合物層152的沉積階段IV)與第一實施例不同。聚合物層152的沉積階段在處理底材100上進行。所有其他階段I)、II)、III)及V)至VII)與第一實施例及其替代方案中的相同。與第一實施例使用相同的元件的共同特徵將不再贅述,可參考上文說明。
在聚合物層的沉積階段IV)期間,聚合物層152被沉積成直接與處理底材100的自由表面102接觸。處理底材100的自由表面102可首先接受一或多個階段的清潔、刷洗或拋光,以去除顆粒或灰塵,從而獲得乾淨且品質好的自由表面102,以便隨後進行聚合物層152的沉積。
在組裝階段V)期間,處理底材100的聚合物層152與壓電底材106的活化表面112直接接觸。因此,聚合物層152與壓電底材106的活化表面112之間的接觸界面116,也展現更好的黏附性。這是因為,以與上述相同的方式,壓電底材106的活化表面112上存在的懸鍵產生鍵合位點,促進了處理底材100上所形成的聚合物層152與壓電底材106的活化表面112的黏附。因此,壓電底材106與聚合物層152之間的接觸界面116被固持/增強,從而相對於先前技術提升了供體底材114機械穩定性。
圖4繪示依照本發明第三實施例用於移轉壓電層的方法。
依照本發明將壓電層移轉到支撐底材上的方法,包括提供供體底材的階段,供體底材係藉由實施依照本發明第一實施例及其替代方案,以及依照本發明第二實施例及其替代方案而獲得,參考圖1至圖3所描述的供體底材製作方法。
在階段A)期間,提供供體底材128及支撐底材140。
支撐底材140可以是基於矽、藍寶石、氮化鋁(AlN)、碳化矽(SiC)或砷化鎵(GaAs)的塊狀底材。支撐底材140可以是結晶或多晶底材。
如圖4中所示,支撐底材140可包括介電層142,介電層142係藉由旋轉塗佈沉積或藉由諸如電漿沉積或蒸發沉積的沉積技術,先行沉積在支撐底材140的自由表面144上。亦可在介電層142沉積之後進行熱處理,以最佳化介電層142與支撐底材140的黏附,或者亦可進行表面處理,以提高所沉積的介電層142表面的品質。
在一替代方案中,支撐底材140可包含一層原生氧化物,該氧化物係形成在支撐底材140的自由表面144上。
介電層142為,舉例而言,二氧化矽層。然而,介電層142亦可為氮化物層,或包括氮化物和氧化物組合的層,或氧化物層與氮化物層的疊加。例如,當支撐底材爲矽製時,介電層可形成爲氧化物層,或氮化矽Si 3N 4層,包含氮化物及氧化物的組合SiO xN y的層,或是氧化物層與氮化矽Si 3N 4層的疊加。
在一替代方案中,支撐底材140亦可包括其他層。例如,用於製作布拉格鏡的層或捕捉層可存在於支撐底材140上。特別地,可存在多晶矽、非晶矽或多孔矽類型的捕捉層,其厚度在500 nm與5 µm之間不等。
在一替代方案中,提供了沒有介電層142及/或沒有原生氧化物層的支撐底材140。
在一替代方案中,介電層可設置在供體底材138的壓電層136上,而不是設置在支撐底材140上。
在另一替代方案中,介電層可提供在兩個底材上,即供體底材128及支撐底材140上。
在供體底材128的壓電層124中形成弱化區130的階段B)被執行,以界定出要移轉到支撐底材140上的壓電層136。
形成弱化區130的這個階段,係藉由在供體底材128的壓電層124中植入原子或離子134而進行。原子或離子植入134,係將弱化區130設置在壓電層124內部並將壓電層136與壓電層124的剩餘部132分開的方式而進行。原子或離子被植入到壓電層124的預定深度,這決定了要移轉的壓電層136的厚度t 3及壓電層124剩餘部132的厚度t 4。厚度t 3通常在50 nm及1 µm之間,特別是600 nm的數量級。
所獲得的供體底材138包括弱化區130,其將待移轉的壓電層136與壓電層124的剩餘部132分開。
依照本發明移轉方法的階段C),包括組裝供體底材138與支撐底材140,以獲得形成異質結構148的支撐底材-供體底材組合。供體底材138與支撐底材140的組裝在介電層142處發生,使得供體底材138的壓電層136與支撐底材140的介電層142相接觸。
在支撐底材140不包括介電層142的替代方案中,其組裝係以供體底材138的壓電層136與支撐底材140的自由表面144直接接觸的方式進行。組裝係藉由兩個底材之間的分子黏附而進行,其係在壓電底材與支撐底材交界面處。
在一替代方案中,供體底材138與底材140的組裝發生在介電層142與形成在供體底材138上的介電層之間,如上所述。此種介電層例如是氧化矽層、氮化矽Si 3N 4層或包括氮化矽和氧化物的組合的層,也稱為氮氧化矽、SiO xN y,或是氧化物層及氮化物層的疊加。依照一替代方案,此介電層的形成可隨後進行熱處理,以提高介電層與壓電層124的黏附性。也可進行用於改進此介電層的表面品質的表面處理,尤其是在上述植入階段134之後與階段C)之前。
隨後,沿著異質結構148的弱化區130產生斷裂以便將壓電層136與異質結構148的剩餘部146分離的階段D)。此斷裂階段可以加熱或機械性地進行。在熱分離期間,所使用的溫度等於或小於300°C。
使用依照本發明所製作的供體底材128,可防止在供體底材128斷裂期間供體底材128的壓電層124與聚合物層120之間發生剝離,因爲聚合物層120與壓電層124之間的界面116具有更好的機械穩定性。這樣便可在弱化區130處獲得供體底材148的實際斷裂,從而獲得POI底材150。
圖4階段D)所繪示的POI底材150係依照本發明的壓電層移轉方法而產生,其包含支撐底材140,介電層142及壓電層136。
此處所描述的實施例僅為可能的組構,應牢記的是,不同實施例的個別特徵可彼此組合或互相獨立地提供。
100:處理底材 104, 152:聚合物層 106, 140:壓電底材 108:表面處理 110, 126, 144:自由表面 112:活化表面 114, 122, 128, 138:供體底材 116:接觸界面 118:交聯處理/ 輻射 120:交聯聚合物層 124, 136:壓電層 130:弱化區 132, 146:剩餘部 134:植入 140:支撐底材 142:介電層 148:異質結構 150:POI底材
本發明及其優點隨後將藉由較佳實施例且尤其是所附圖式的支持更詳細地解釋,圖式中的元件符號表示本發明的特徵。圖1概要繪示依照本發明第一實施例的供體底材的製作方法。圖2概要繪示依照本發明第一實施例一替代方案的供體底材的製作方法。圖3概要繪示依照本發明第二實施例的供體底材的製作方法。圖4概要繪示依照本發明第三實施例的壓電層的移轉方法。
100:處理底材
104:聚合物層
106:壓電底材
108:表面處理
110:自由表面
112:活化表面
114,122:供體底材
116:接觸界面
118:交聯處理/輻射
120:交聯聚合物層

Claims (12)

  1. 一種用於製作一供體底材以將一壓電層移轉到一支撐底材(140)上之方法,其包括以下階段: 提供一處理底材(100),尤其是一矽基底材, 提供一壓電底材(106), 將一聚合物層(104)沉積在該壓電底材(106)的一自由表面(110)上, 將該壓電底材(106)組裝到該處理底材(100)上,以使該聚合物層(104)被夾在該壓電底材(106)與該處理底材(100)之間, 其特徵在於 在將該壓電底材(106)組裝到該處理底材(100)的階段之前,對即將與該聚合物層(104)接觸之該壓電底材(106)的自由表面(110)進行一表面活化處理(108)階段。
  2. 如請求項1之供體底材製作方法,其中該聚合物層(104)係直接沉積在該壓電底材(106)的活化表面(112)上。
  3. 一種用於製作一供體底材以將一壓電層移轉到一支撐底材(140)上之方法,其包括以下階段: 提供一處理底材(100),尤其是一矽基底材, 將一聚合物層(152)沉積在該處理底材(100)的一自由表面(102)上, 將一壓電底材(106)組裝到該處理底材(100)上,以使該聚合物層(152)被夾在該壓電底材(106)與該處理底材(100)之間, 其特徵在於 在將該壓電底材(106)組裝到該處理底材(100)的階段之前,對該組裝階段期間將與該處理底材(100)之聚合物層(152)接觸之該壓電底材(106)的表面(110)進行一表面活化處理(108)階段。
  4. 如請求項3之供體底材製作方法,其中在該聚合物層(152)的沉積階段期間,該聚合物層(152)係直接設置在該處理底材(100)上。
  5. 如請求項1至4任一項之供體底材製作方法,其中該組裝階段包括該聚合物層(104, 152)之處理階段(108),以獲得一交聯聚合物層(120),以便將該處理底材(100)鍵合至該壓電底材(106)。
  6. 如請求項1至5任一項之供體底材製作方法,其中該表面活化處理(108)階段爲一氧基表面活化處理(108),其在將與該聚合物層(104, 152)接觸之該壓電底材(106)的表面(110)上產生懸鍵。
  7. 如請求項1至6任一項之供體底材製作方法,其中該壓電底材(106)之表面活化處理(108)階段係用臭氧處理,尤其是以濕式法處理或以紫外線輔助處理。
  8. 如請求項1至6任一項之供體底材製作方法,其中該壓電底材(106)之表面活化處理(108)階段係用以過氧化氫爲基礎的溶液進行處理。
  9. 如請求項1至6任一項之供體底材製作方法,其中該壓電底材(106)之表面活化處理(108)階段爲一電漿處理,尤其是氧基電漿處理。
  10. 如請求項1至9任一項之供體底材製作方法,其中該壓電底材(106)爲一鉭酸鋰(LTO)、鈮酸鋰(LNO)、氮化鋁(AlN)、鋯鈦酸鉛(PZT)、矽酸鎵鑭(langasite)或鉭酸鎵鑭(langatate)底材。
  11. 如請求項1至10任一項之供體底材製作方法,其中該供體底材(122)之壓電底材(106)進行一薄化階段,尤其是以研磨方式進行。
  12. 一種用於將一壓電層移轉到一支撐底材上之方法,其包括以下階段: 經由實施如請求項11之製作方法,提供一供體底材(128, 138), 在該供體底材(128, 138)之壓電底材(106)內部形成一弱化區(130), 提供一支撐底材(140),尤其是一矽基底材, 將該供體底材(128, 138)接合至該支撐底材(140),以獲得一異質結構(148),及 沿着該弱化區(130)產生斷裂,以將一壓電層(136)從該異質結構(148)的剩餘部(146)分離。
TW111149571A 2022-01-17 2022-12-22 用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法 TW202418979A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2200381A FR3131980B1 (fr) 2022-01-17 2022-01-17 Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
FRFR2200381 2022-01-17

Publications (1)

Publication Number Publication Date
TW202418979A true TW202418979A (zh) 2024-05-01

Family

ID=81581197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149571A TW202418979A (zh) 2022-01-17 2022-12-22 用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法

Country Status (4)

Country Link
CN (1) CN118525618A (zh)
FR (1) FR3131980B1 (zh)
TW (1) TW202418979A (zh)
WO (1) WO2023135179A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372352B2 (ja) * 2013-07-16 2018-08-15 東洋紡株式会社 フレキシブル電子デバイスの製造方法
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
FR3079346B1 (fr) 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
EP3930429A1 (en) * 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component connected in cavity by anchored first and second polymers

Also Published As

Publication number Publication date
WO2023135179A1 (fr) 2023-07-20
FR3131980B1 (fr) 2024-01-12
FR3131980A1 (fr) 2023-07-21
CN118525618A (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
EP2073260B1 (fr) Procédé de transfer d'une couche mince
FR2922359A1 (fr) Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
EP1651560B1 (fr) Structure empilée et procédé pour la fabriquer
TW201742277A (zh) 接合方法
EP2764535B1 (fr) Procédé de double report de couche
FR2938702A1 (fr) Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
EP1487012A2 (fr) Procédé de réalisation de structure hétérogène et structure obtenue par un tel procédé
TW202336927A (zh) 用於製作移轉壓電層用供體底材的方法和將壓電層移轉到載體底材的方法
JP2012178605A (ja) ポリマー膜上にエレクトロニクス構成部品を分子接合する方法
TW202418979A (zh) 用於製作移轉壓電層用供體底材的方法和將壓電層移轉到支撐底材的方法
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
EP4228994A1 (fr) Procede de transfert d'une membrane
WO2010063636A1 (fr) Lingot formé de lingots élementaires, plaquette issue de ce lingot et procédé associé
TW202431455A (zh) 用於壓電薄膜轉移製程的供體底材及其製作方法
WO2024068840A1 (fr) Procédé de fabrication d'un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.