TW202324537A - 氮化鎵層之表面處理方法及半導體裝置 - Google Patents

氮化鎵層之表面處理方法及半導體裝置 Download PDF

Info

Publication number
TW202324537A
TW202324537A TW111137867A TW111137867A TW202324537A TW 202324537 A TW202324537 A TW 202324537A TW 111137867 A TW111137867 A TW 111137867A TW 111137867 A TW111137867 A TW 111137867A TW 202324537 A TW202324537 A TW 202324537A
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
nitride layer
treatment method
surface treatment
Prior art date
Application number
TW111137867A
Other languages
English (en)
Inventor
寺本喬
克里斯均 杜薩瑞特
木村孝子
沈鵬
松田朝彦
知京豊裕
長田貴弘
Original Assignee
法商液態空氣喬治斯克勞帝方法研究開發股份有限公司
國立研究開發法人物質 材料研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司, 國立研究開發法人物質 材料研究機構 filed Critical 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司
Publication of TW202324537A publication Critical patent/TW202324537A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明之課題在於提供一種可於溫和條件下改善氮化鎵之缺陷之氮化鎵層之表面處理方法及半導體裝置。 本發明係一種氮化鎵層之表面處理方法，其具備準備氮化鎵層之準備步驟、及使用選自由三氟化氮及亞硝醯氟所組成之群中之至少一種氣體對上述氮化鎵層之第1主面側進行處理之處理步驟。

Description

氮化鎵層之表面處理方法及半導體裝置
本發明係關於一種氮化鎵層之表面處理方法及半導體裝置。
以氮化鎵（GaN）及氮化鋁鎵（AlGaN）等為代表之氮化物半導體材料，活用其帶隙或絕緣崩潰電場之大小、以及形成異質結構時之高電子遷移率，而被用於以高電子遷移率電晶體（HEMT）為代表之功率裝置及LED等半導體裝置。氮化物半導體之應用中之課題之一在於其高密度之空位及伴隨於此之懸鍵。進而，於半導體表面及界面存在捕獲電子或電洞之介面能態。因此，使缺陷鈍化之方法對高性能且高可靠性裝置之開發而言非常重要。
矽（Si）裝置中，通常使用基於氫之製程使缺陷鈍化，並利用氫使懸鍵終止，而自能隙內去除該狀態。然而，該方法對於使氮化物半導體裝置之缺陷鈍化而言並非有效。
另一方面，提出了氟作為可使氮化物半導體中之懸鍵終止之其他候選。該方法對矽及鍺進行了研究。氟鍵存在因元素之電負度而非常穩定之傾向。又，預測其小原子半徑提供高擴散率，並且期望此可能關係到有效之後續步驟缺陷鈍化方法。為了鈍化或修正缺陷、以及為了修正閾值電壓等裝置特性，正在研究將氟加入GaN裝置或AlGaN/GaN裝置。亦提出了一種利用CF 4電漿以進行氟處理之技術（參照國際公開第2015/093406號）。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2015/093406號
[發明所欲解決之課題]
然而，若為了改善氮化鎵層之缺陷而進行電漿處理，則會因高離子能量等而對氮化鎵層產生物理或化學損害。因此，有成為GaN裝置之高功能化的障礙之虞。
本發明係鑒於上述問題而完成者，其目的在於提供一種可於溫和條件下改善氮化鎵之缺陷的氮化鎵層之表面處理方法及半導體裝置。 [解決課題之技術手段]
本案發明人等進行了潛心研究後，結果發現採用下述構成可達成上述目的。
本發明於一實施形態中係關於一種氮化鎵層之表面處理方法，其具備： 準備步驟：準備氮化鎵層；及 處理步驟：使用選自由三氟化氮及亞硝醯氟所組成之群中之至少一種氣體（以下亦稱為「特定處理氣體」），對上述氮化鎵層之第1主面側進行處理。
若根據該表面處理方法，由於可將特定處理氣體使用於氮化鎵層之表面處理而於相對較低之溫度下進行熱處理，故可於不伴隨如電漿之高溫下，以溫和條件改善氮化鎵層之缺陷。其原因並無限定，但可舉：於為特定處理氣體之三氟化氮（NF 3）及亞硝醯氟（FNO）中，任一N-F間之鍵解離能均較高；或就氮化鎵、特定處理氣體及作為產物之GaF 3之反應熱之觀點而言有利等。藉由利用特定處理氣體使氮化鎵層之表面氟化來產生間隙態，其結果，可於溫和條件下藉由低損害製程來改善氮化鎵之缺陷。
於一實施形態中，於上述氮化鎵層之第1主面形成有金屬層，上述金屬層為鉑層、鋁層、鎳層、鈦層、或該等層之組合。藉由積層適當組合之金屬層，可於氮化鎵層之第1主面與金屬層之間形成歐姆接面或肖特基接面。此處，較佳為自上述金屬層側進行上述處理步驟。其中，上述金屬層較佳為鉑層。藉由自金屬層側對氮化鎵層與金屬層之積層構造進行處理步驟，能夠更有效率地進行氮化鎵層之氟化，可改善缺陷。其原因尚不明確，但推測因處理氣體及/或自處理氣體背離之氟原子滲透金屬層，且金屬層作為一種觸媒層發揮作用，從而可促進氮化鎵層於金屬層側之界面處之氟化。若金屬層為鉑層，則觸媒作用增強，不進行電漿等高能量處理即可達成界面之氟化，而可謀求缺陷改善。
於一實施形態中，上述金屬層之厚度較佳為0.5 nm以上10 nm以下。藉此可有效率地促進氮化鎵層之氟化。
於一實施形態中，就氮化鎵層之氟化之方面而言，作為上述氣體，較佳為三氟化氮。
於一實施形態中，上述處理步驟中之被處理面之溫度較佳為50℃以上600℃以下。由於該表面處理方法中，使用了特定處理氣體於氮化鎵層之表面處理，故而即便為如上所述之低溫度區域，亦可謀求氮化鎵層表面之缺陷改善。
於一實施形態中，較佳為於上述氮化鎵層之與第1主面為相反側之第2主面側積層有基板。具體而言，藉由採用基板與氮化鎵層之積層構造，可構建各種GaN裝置。
本發明於一實施形態中係關於一種半導體裝置，其具備： 氮化鎵層；及 形成於上述氮化鎵層之第1主面之金屬層； 上述金屬層為鉑層、鋁層、鎳層、鈦層或其等之組合， 上述氮化鎵層中之上述金屬層側之表面區域含有氟原子。
該半導體裝置中，氮化鎵層中之金屬層側之表面區域含有氟原子。換言之，由於氮化鎵層之表面區域之氟化，缺陷得到補償而處於鈍化狀態，故而可使該半導體裝置高功能化。於本說明書中，「表面區域」係指自作為對象之層之表面至深度方向10 nm為止之區域。
於一實施形態中，上述金屬層中之上述氮化鎵層側之表面區域可含有氟原子。
以下，一邊參照圖式一邊說明本發明之一實施形態。以下說明之實施形態係對本發明之一例進行說明。本發明並不受以下實施形態任何限定，於不變更本發明之主旨之範圍內，所實施之各種變形形態亦包含於本發明中。再者，於圖之一部分或全部中，省略無需說明之部分，並且存在以擴大或縮小等方式進行圖示以便於說明之部分。
《氮化鎵層之表面處理方法》 本實施形態之氮化鎵層之表面處理方法具備：準備氮化鎵層之準備步驟、及使用選自由三氟化氮及亞硝醯氟所組成之群中之至少一種氣體對上述氮化鎵層之第1主面側進行處理之處理步驟。以下對各步驟進行說明。
（準備步驟） 本步驟中，準備氮化鎵層。圖1係下述之半導體裝置之示意剖面圖。於氮化鎵層2之第1主面2a形成有金屬層3。又，於氮化鎵層2之與第1主面2a為相反側之第2主面2b側積層有基板1。基板1及金屬層3為任意構成，可僅於氮化鎵層2進行表面處理。又，除基板1及金屬層3以外，亦可設置底層、中間層、緩衝層等其他層。例如，可於基板1與氮化鎵層2之間設置有中間層。由基板1、氮化鎵層2及金屬層3構成半導體裝置10（下述）。
作為基板1，可例舉藍寶石基板、AlN基板、SiC基板、ZnSe基板、Si基板、ZnO基板、ZnS基板、石英基板、尖晶石基板、碳基板、金剛石基板、Ga 2O 3基板、ZrB 2基板、Mo基板、W基板、陶瓷基板、MgO基板等。作為其他基板1之材料，亦可使用尖晶石（MgAl 2O 4）、LiAlO 2、LiGaO 2、LaAlO 3、LaGaO 3、NdGaO 3等鈣鈦礦型複合氧化物；SCAM（ScAlMgO 4）；或組成式[A 1-y(Sr 1-xBa x) y][(Al 1-zGa z) 1-u·D u]O 3（A為稀土類元素；D為選自由鈮及鉭所組成之群中之一種以上之元素；y＝0.3～0.98；x＝0～1；z＝0～1；u＝0.15～0.49；（x＋z）＝0.1～2）之立方晶系鈣鈦礦構造複合氧化物。
氮化鎵層2係藉由使氮化鎵之薄膜磊晶生長於基板1上而形成。作為氮化鎵層2之形成方法，可採用公知之成膜方法，其中較佳為氣相生長法。作為氣相生長法，例如可例舉有機金屬化學氣相生長（MOCVD）法、氫化物氣相生長（HVPE）法、脈衝激發沉積（PXD）法、分子束磊晶（MBE）法、昇華法等，較佳為有機金屬化學氣相生長（MOCVD）法。MOCVD法中，通常於原料氣體中使用氨（NH 3）作為氮源氣體，使用三甲基鎵（TMG）、三甲基鋁（TMA）、三甲基銦（TMI）等作為III族源氣體。生長溫度較佳為900℃以上1200℃以下。
氮化鎵層2之生長方向可為纖鋅礦結構之c面之法線方向，亦可為a面或m面各自之法線方向。
氮化鎵層2之厚度並無特別限定，較佳為0.1 μm以上30 μm以下。作為厚度之下限，更佳為0.5 μm，進而較佳為1 μm，尤佳為1.5 μm。作為厚度之上限，更佳為20 μm，進而較佳為10 μm，尤佳為8 μm。
於本實施形態中，在所形成之氮化鎵層2上形成金屬層3。金屬層3較佳為鉑層、鋁層、鎳層、鈦層或其等之組合，更佳為鉑層。金屬層3可藉由使用針對金屬（例如鉑）靶之氬電漿之濺鍍成膜法等公知之氣相法來形成。
金屬層3之厚度較佳為0.5 nm以上10 nm以下。作為厚度之下限，更佳為1 nm，進而較佳為2 nm，尤佳為3 nm。作為厚度之上限，更佳為9 nm，進而較佳為8 nm，尤佳為7 nm。藉由將金屬層3之厚度設為上述範圍，可適當地發揮金屬層3之功能，並可進一步促進氮化鎵層2之氟化。
（處理步驟） 本步驟中，使用選自由三氟化氮及亞硝醯氟所組成之群中之至少一種氣體，對氮化鎵層2之第1主面2a側進行處理。於如本實施形態在氮化鎵層2上形成有金屬層3之情形時，較佳為自金屬層3側進行處理步驟。於在氮化鎵層2上不僅形成有金屬層3而且形成有其他層之情形時，亦較佳於形成其他層後自其他層側進行處理步驟。處理步驟可於與氮化鎵層形成步驟或金屬層形成步驟相同之系統內進行，亦可於不同之系統內進行。
就氮化鎵層2之氟化之效率性之方面而言，作為特定處理氣體，較佳為三氟化氮。 於處理步驟中，「使用氣體進行處理」意指使用稀釋狀態之特定處理氣體進行處理。例如，使用氮氣等，形成為特定處理氣體被稀釋為20%（體積百分率）以下之狀態，再使用該稀釋氣體對氮化鎵層2進行氟化。
處理步驟中之被處理面之溫度可適當地採用50℃以上600℃以下之低溫度區域。被處理面之溫度下限更佳為70℃，進而較佳為80℃，尤佳為230℃。被處理面之溫度上限更佳為570℃，進而較佳為550℃，尤佳為530℃。再者，於直接對氮化鎵層2之第1主面2a進行處理之情形時，被處理面為氮化鎵層2之第1主面2a。又，於在氮化鎵層2上形成有金屬層3（或其他層）之情形時，被處理面為金屬層3（或其他層）之最表面（金屬層3（或其他層）之與氮化鎵層2為相反側之面）。
處理步驟之系統內之壓力，只要可進行氟化反應，則並無特別限定。系統內之壓力下限較佳為5 kPa，更佳為10 kPa，進而較佳為15 kPa，尤佳為20 kPa。系統內之壓力上限較佳為100 kPa，更佳為80 kPa，進而較佳為60 kPa，尤佳為40 kPa。
處理步驟之時間下限並無特別限定，較佳為20秒，更佳為40秒，進而較佳為60秒。系統內步驟之時間上限較佳為500秒，更佳為300秒，進而較佳為200秒。
（功能層/功能元件） 亦可進而於氮化鎵層2設置功能層。功能層可為單層，亦可為多層。作為功能層所具有之功能，可例舉：高亮度/高演色性之白色LED、高速高密度光記憶體用藍紫光雷射磁碟、高頻裝置或油電混合汽車用之變流器用之功率裝置等。
例如，若利用氣相法，較佳為利用有機金屬氣相生長（MOCVD）法於氮化鎵層2上製作半導體發光二極體（LED），則LED內部之錯位密度與氮化鎵層2同等。
就成膜速度之觀點而言，功能層之成膜溫度之下限較佳為800℃，進而較佳為900℃。又，就抑制缺陷之觀點而言，成膜溫度之上限較佳為1500℃，進而較佳為1400℃。
功能層之材質較佳為13族元素氮化物。13族元素係指由IUPAC所制定之週期表中之第13族元素。13族元素具體為鎵、鋁、銦等。又，作為添加劑，可例舉碳、鎂、矽、鍺等。
《半導體裝置》 如圖1所示，本實施形態之半導體裝置10具備氮化鎵層2、及形成於氮化鎵層2之第1主面2a之金屬層3。金屬層3為鉑層、鋁層或鈦層。氮化鎵層2及金屬層3之形成方法及細節如上述之表面處理方法中所述。
氮化鎵層2中之金屬層3側之表面區域含有氟原子。又，於在氮化鎵層2上設置有功能層之情形時，該功能層中之金屬層3側之表面區域含有氟原子。各層之含有氟原子之表面區域可藉由以下方式適當地形成，即，藉由自氮化鎵層2之第1主面2a側使用特定處理氣體之上述處理步驟，對氮化鎵層2之表面進行氟化。關於對氟原子之存在區域之評估方法，依照實施例之記載。
半導體裝置10適於要求高品質且高可靠性之技術領域。例如可例舉高演色性之藍色LED、高速高密度光記憶體用藍紫光雷射、油電混合汽車用之用於變流器之功率裝置等。
例如，發光元件構造中，於氮化鎵層2之第1主面2a側例如具備n型半導體層、設置於該n型半導體層上之發光區域、及設置於該發光區域上之p型半導體層。又，於發光元件構造可進而設置n型半導體層用電極、p型半導體層用電極、導電性接著層、緩衝層、導電性支持體等（均未圖示）。
發光元件構造中，若藉由自p型半導體層注入之電洞與自n型半導體層注入之電子之再結合而於發光區域產生光，則使該光自p型半導體層上之透光性電極或13族元素氮化物單晶膜側射出。再者，透光性電極係指由形成於p型半導體層之幾乎整面之金屬薄膜或透明導電膜所構成之透光性電極。
又，例如，為功率裝置之一例之HEMT構造中，於氮化鎵層2之第1主面2a側例如依次積層有形成電子移行層之n型氮化鎵層、及設置於該n型氮化鎵層上之誘導二維電子層之AlGaN層，並且形成有與該AlGaN之表面分離而形成之源極層及汲極層，進而於源極層與汲極層之間之AlGaN層上具備肖特基閘極層（均未圖示）。
HEMT構造中，於源極與汲極之間施加使汲極側為正之規定電壓。藉由在此狀態下，對閘極施加閘極電壓，可控制源極-汲極間電流。 [實施例]
以下使用實施例對本發明進行詳細說明，只要未超出其主旨，則本發明並不限於以下實施例。
＜實施例1＞ 將利用MOCVD裝置（Powdec公司製造）磊晶生長之無摻雜之uGaN層（厚度：4～6 μm）形成於藍寶石基板上，獲得積層體。將所獲得之積層體切割為7×7 mm之晶片狀作為被處理體，用丙酮（富士軟片和光純藥股份有限公司製造）、繼而用乙醇（富士軟片和光純藥股份有限公司製造）進行清洗。繼而，使用經用氮氣稀釋為2%（體積百分率）之NF 3氣體於30 kPa、500℃對被處理體退火120秒而進行表面處理。以此方式來製作半導體裝置。
＜實施例2＞ 於u-GaN層上，進而藉由使用Ar電漿之濺鍍來蒸鍍Pt，而分別形成具有5 nm、10 nm及30 nm之厚度之Pt層。以此方式來製作各試樣。其後，對各試樣之Pt層之表面進行表面處理，除此以外，以與實施例1相同之程序製作半導體裝置。
＜實施例3＞ 於經用氮氣稀釋為2%（體積百分率）之FNO代替NF 3之環境中，於250℃下進行表面處理，除此以外，以與實施例1相同之程序製作半導體裝置。
＜實施例4＞ 於經用氮氣稀釋為2%（體積百分率）之FNO代替NF 3之環境中，於250℃下進行表面處理，除此以外，以與實施例2相同之程序製作半導體裝置。
＜比較例1＞ 於經用氮氣稀釋為2%（體積百分率）之F 2代替NF 3之環境中，於250℃下進行表面處理，除此以外，以與實施例1相同之程序製作半導體裝置。
＜比較例2＞ 於經用氮氣稀釋為2%（體積百分率）之F 2代替NF 3之環境中，於250℃下進行表面處理，除此以外，以與實施例2相同之程序製作半導體裝置。
＜比較例3＞ 除不進行表面處理以外，以與實施例1相同之程序製作半導體裝置。
＜比較例4＞ 除不進行表面處理以外，以與實施例2相同之程序製作半導體裝置。
＜評估＞ 利用硬X射線光電子分光測定對u-GaN層表面進行觀察。具體而言，硬X射線光電子分光測定係藉由SPring-8之波盪器光束線BL15XU來進行。入射X射線能量設為5.95 keV，總能量解析力設為240 meV。根據以檢測器之功函數值為標準之Au層之Au4f 7/2光電子峰來校準鍵結能。曲線擬合及解析使用KolXPD。
＜結果＞ 圖2A、圖2B及圖2C係對經NF 3處理（實施例1）、經F 2處理（比較例1）、及未處理（比較例3）之各樣品之核能階光電子峰進行比較者。於圖2A、圖2B及圖2C中，橫軸表示鍵結能（eV），縱軸表示標準化之強度。圖2A表示各樣品之F 1s峰。圖2A表示按照將N 1s峰強度設為1而標準化之強度，將NF 3處理（實施例1）顯示為3倍，將F 2處理（比較例1）顯示為100倍之結果。如圖2A所示，可於NF 3處理樣品及F 2處理樣品之兩者中觀測到F 1s峰。圖2B表示各樣品之Ga 2p 3/2峰。如圖2B所示，在Ga 2p 3/2峰處，未處理之樣品顯示出對稱曲線。另一方面，經NF 3處理及F 2處理之樣品則顯示出非對稱峰。認為該非對稱性並不是非金屬系XPS峰之固有特徵，而是由化學位移引起。圖2C表示各樣品之N 1s峰。如圖2C所示，N 1s峰對於任一氣體處理，均未表現出峰形之變化。
圖3A、圖3B及圖3C係對具有10 nm之Pt層之經NF 3處理（實施例2）、經F 2處理（比較例2）、及未處理（比較例4）之各樣品之核能階光電子峰進行比較者。於圖3A、圖3B及圖3C中，橫軸表示鍵結能（eV），縱軸表示標準化之強度。圖3A表示F 1s峰。圖3A表示按照標準化之強度，將NF 3處理（實施例2）顯示為0.25倍之結果。如圖3A所示，對NF 3處理樣品可觀察到F 1s峰之出現。另一方面，對F 2處理樣品無法確認到F 1s峰之出現。圖3B表示Ga 2p 3/2峰。如圖3B所示，在Ga 2p 3/2峰處，未處理之樣品及經F 2處理之樣品顯示出對稱曲線。另一方面，經NF 3處理之樣品則顯示出非對稱峰。於NF 3處理樣品中，未形成Pt層之樣品同樣出現了位移之Ga 2p 3/2峰。圖3C表示N 1s峰。如圖3C所示，N 1s峰並未顯示出峰形之變化。該等所有特徵均亦可於具有厚度5 nm之Pt層之樣品中觀察到，並與Pt層（10 nm之厚度）樣品定性地相似（未圖示）。再者，具有厚度30 nm之Pt層之樣品中，由於界面位於較硬X射線光電子分光探測深度更深處，故而僅能觀察到Pt峰（未圖示）。
圖4A、圖4B及圖4C係對經FNO處理（實施例3）、及未處理（比較例4）之各樣品之核能階光電子峰進行比較者。具體而言，圖4A表示經FNO處理（實施例3）之樣品之F 1s峰。圖4B表示經FNO處理（實施例3）、及未處理（比較例4）之各樣品之N 1s峰。圖4C表示經FNO處理（實施例3）、及未處理（比較例4）之各樣品之Ga 2p 3/2峰。於圖4A、圖4B及圖4C中，橫軸表示鍵結能（eV），縱軸表示標準化之強度。如圖4A所示，與NF 3處理樣品同樣地，對FNO處理樣品可觀察到F 1s峰之出現。如圖4B所示，於FNO處理樣品中，在N 1s峰處可觀察到高鍵結能側之強度略微增加。進而，如圖4C所示，於FNO處理樣品中，在Ga2p 3/2峰處可觀察到高鍵結能側之強度略微增加。
圖5係對經FNO處理（實施例4）之各種樣品（具有5 nm及10 nm之厚度之Pt層）之F 1s峰進行比較者。橫軸表示鍵結能（eV），縱軸表示標準化之強度（經20倍之資料）。如圖5所示，對於FNO處理，蒸鍍有5 nm之Pt之樣品（於圖5中為「5 nm-Pt」）中，可觀測到F 1s峰之出現。另一方面，蒸鍍有10 nm之Pt之樣品（圖5中為「10 nm-Pt」）中，則未觀測到F 1s峰。
雖然Ga光譜顯示出上述特性，但N 1s峰於該等形狀中未顯示出任何顯著變化。認為此暗示了F係與Ga鍵結而並非與N鍵結。可認為於更高之鍵結能中，顯現於Ga光譜之位移之峰的出現係因氟之更高之電負度引起極化而造成的。在測定中觀察到之兩個位移峰可表示可表現為Ga-F、Ga-F 2、及Ga-F 3之種類中之任意兩個。Ga 2p光譜之變化及F 1s峰之出現顯示出NF 3、FNO及F 2之能力形成鮮明對比。認為相較於F 2，NF 3及FNO可更有效地使Ga與F鍵結。
於未形成Pt層之樣品中觀察到之效果，亦可於經NF 3及FNO處理之Pt/GaN樣品中確認到。雖然預期Pt層會保護GaN層免受NF 3氣體及FNO氣體之影響，然而與此預期相反，認為氣體可能透過了Pt層。對波及磊晶生長而成之GaN層之NF 3、F 2或FNO處理之效果進行評估，結果發現NF 3對GaN層表面之氟化有效，產生顯著之F峰及化學位移之Ga峰，並顯示出Ga-F x種之生成。另一方面，F 2於GaN層中之氟化有限。該影響不僅於無Pt層之GaN樣品中可確認到，於Pt沉積後經NF 3或FNO處理之Pt/GaN樣品中亦可確認到。
將氟加入GaN層之製程可應用於包括修正如閾值電壓之裝置特性之若干其他製程。暗示了NF 3處理係用以在形成金屬層後使GaN系氟化之有效之後處理法。進而，相較於如暴露在CF 4電漿之其他氟化方法，本方法揭示在不暴露於高能量入射離子下使GaN或其金屬界面氟化，可認為其係一種可執行之低損傷製程。
1:基板 2:氮化鎵層 2a:氮化鎵層之第1主面 2b:氮化鎵層之與第1主面為相反側之第2主面 3:金屬層 10:半導體裝置
[圖1]係表示本發明之一實施形態之半導體裝置之示意剖面圖。 [圖2A]係NF 3處理、F 2處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（F 1s）。 [圖2B]係NF 3處理、F 2處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（N 1s）。 [圖2C]係NF 3處理、F 2處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（Ga 2p 3/2）。 [圖3A]係NF 3處理、F 2處理及未處理之GaN樣品（有Pt層）之核能階光電子峰（F 1s）。 [圖3B]係NF 3處理、F 2處理及未處理之GaN樣品（有Pt層）之核能階光電子峰（N 1s）。 [圖3C]係NF 3處理、F 2處理及未處理之GaN樣品（有Pt層）之核能階光電子峰（Ga 2p 3/2）。 [圖4A]係FNO處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（F 1s）。 [圖4B]係FNO處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（N 1s）。 [圖4C]係FNO處理及未處理之GaN樣品（無Pt層）之核能階光電子峰（Ga 2p 3/2）。 [圖5]係FNO處理之GaN樣品（有5 nm及10 nm之各厚度之Pt層）之核能階光電子峰（F 1s）。
1:基板
2:氮化鎵層
2a:氮化鎵層之第1主面
2b:氮化鎵層之與第1主面為相反側之第2主面
3:金屬層
10:半導體裝置

Claims (14)

  1. 一種氮化鎵層之表面處理方法，其具備： 準備步驟：準備氮化鎵層；及 處理步驟：使用選自由三氟化氮及亞硝醯氟所組成之群中之至少一種氣體，對該氮化鎵層之第1主面側進行處理。
  2. 如請求項1之氮化鎵層之表面處理方法，其中，於該氮化鎵層之第1主面形成有金屬層， 該金屬層為鉑層、鋁層、鎳層、鈦層或其等之組合， 自該金屬層側進行該處理步驟。
  3. 如請求項2之氮化鎵層之表面處理方法，其中，該金屬層為鉑層。
  4. 如請求項2之氮化鎵層之表面處理方法，其中，該金屬層之厚度為0.5 nm以上10 nm以下。
  5. 如請求項3之氮化鎵層之表面處理方法，其中，該金屬層之厚度為0.5 nm以上10 nm以下。
  6. 如請求項1至5中任一項之氮化鎵層之表面處理方法，其中，該氣體為三氟化氮。
  7. 如請求項1至5中任一項之氮化鎵層之表面處理方法，其中，該處理步驟中之被處理面之溫度為50℃以上600℃以下。
  8. 如請求項6之氮化鎵層之表面處理方法，其中，該處理步驟中之被處理面之溫度為50℃以上600℃以下。
  9. 如請求項1至5中任一項之氮化鎵層之表面處理方法，其中，於該氮化鎵層之與第1主面為相反側之第2主面側積層有基板。
  10. 如請求項6之氮化鎵層之表面處理方法，其中，於該氮化鎵層之與第1主面為相反側之第2主面側積層有基板。
  11. 如請求項7之氮化鎵層之表面處理方法，其中，於該氮化鎵層之與第1主面為相反側之第2主面側積層有基板。
  12. 如請求項8之氮化鎵層之表面處理方法，其中，於該氮化鎵層之與第1主面為相反側之第2主面側積層有基板。
  13. 一種半導體裝置，其具備： 氮化鎵層；及 形成於該氮化鎵層之第1主面之金屬層； 該金屬層為鉑層、鋁層、鎳層、鈦層或其等之組合， 該氮化鎵層中之該金屬層側之表面區域含有氟原子。
  14. 如請求項13之半導體裝置，其中，該金屬層中之該氮化鎵層側之表面區域含有氟原子。
TW111137867A 2021-12-08 2022-10-05 氮化鎵層之表面處理方法及半導體裝置 TW202324537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-199177 2021-12-08
JP2021199177 2021-12-08

Publications (1)

Publication Number Publication Date
TW202324537A true TW202324537A (zh) 2023-06-16

Family

ID=86730536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137867A TW202324537A (zh) 2021-12-08 2022-10-05 氮化鎵層之表面處理方法及半導體裝置

Country Status (3)

Country Link
JP (1) JPWO2023106346A1 (zh)
TW (1) TW202324537A (zh)
WO (1) WO2023106346A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365607B2 (ja) * 1997-04-25 2003-01-14 シャープ株式会社 ＧａＮ系化合物半導体装置及びその製造方法
JP2007115985A (ja) * 2005-10-21 2007-05-10 Sumitomo Electric Ind Ltd 表面処理された窒化ガリウム基板を作製する方法、表面処理された窒化ガリウム系エピタキシャル基板を作製する方法、窒化ガリウム基板および窒化ガリウム系エピタキシャル基板
JP2009043970A (ja) * 2007-08-09 2009-02-26 Panasonic Corp 半導体素子及びその製造方法
US20110037101A1 (en) * 2008-06-05 2011-02-17 Kazushi Nakazawa Semiconductor device

Also Published As

Publication number Publication date
JPWO2023106346A1 (zh) 2023-06-15
WO2023106346A1 (ja) 2023-06-15

Similar Documents

Publication Publication Date Title
JP4907691B2 (ja) イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US20090224270A1 (en) Group iii nitride semiconductor thin film and group iii semiconductor light emitting device
EP2161764A2 (en) Method for Producing Nitride Semiconductor Optical Device and Epitaxial Wafer
WO2010025153A1 (en) Nitride crystal with removable surface layer and methods of manufacture
JP2009016531A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2006210578A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
EP2176878A1 (en) Planar nonpolar m-plane group iii-nitride films grown on miscut substrates
KR100809209B1 (ko) 비극성 ｍ면 질화물 반도체 제조방법
US20070114563A1 (en) Semiconductor device and method of fabricating the same
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
JP4452252B2 (ja) 窒化ガリウム系半導体の製造方法
JP2007227671A (ja) 発光素子
JPH1154847A (ja) ＩｎＧａＮ層を含む窒化ガリウム系半導体層の結晶成長方法および窒化ガリウム系発光素子およびその製造方法
JP2005303250A (ja) 半導体装置及びその製造方法
KR100957724B1 (ko) 화합물 반도체 발광소자 및 발광소자를 위한 발광소자의화합물 반도체 조성비 결정방법
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
WO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP2008135768A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP3876323B2 (ja) 窒化インジウムアルミニウム半導体の結晶成長方法
WO2023106346A1 (ja) 窒化ガリウム層の表面処理方法及び半導体デバイス
US11735419B2 (en) Method for processing of semiconductor films with reduced evaporation and degradation
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP4890818B2 (ja) 半導体層形成方法および発光ダイオード