TW202240589A

TW202240589A - 半導體裝置及讀出方法

Info

Publication number: TW202240589A
Application number: TW111103181A
Authority: TW
Inventors: 妹尾真言; 岡部翔
Original assignee: 華邦電子股份有限公司
Priority date: 2021-04-06
Filing date: 2022-01-25
Publication date: 2022-10-16
Also published as: JP2022160075A; JP7092915B1; KR20220138799A; US20220319614A1; US11961568B2; CN115206394A; TWI776775B

Abstract

本發明提供一種半導體裝置以及讀出方法，能夠實現高速讀出的效能。本發明的NAND型快閃記憶體包含選擇偶數位元線或奇數位元線的位元線選擇電路、以及連接於位元線選擇電路的頁面緩衝器/讀出電路。快閃記憶體的讀出方法包含：通過連接於位元線選擇電路的虛擬電源（VIRPWR）來對選擇位元線進行預充電的步驟（步驟#1）；以及與選擇位元線的預充電並行地通過電壓供給節點（V1）進行鎖存電路（L1）的初始化（步驟#1_2）以及通過電壓供給節點（V1）進行頁面緩衝器/讀出電路（170）的初始化（步驟#1_3）。

Description

半導體裝置及讀出方法

本發明涉及一種包含反及（NAND）型快閃記憶體（flash memory）等的半導體裝置，尤其涉及一種快閃記憶體的讀出方法。

在NAND型的快閃記憶體中，搭載有響應來自外部的命令來讀出多個頁面的讀出功能（突發（burst）讀出功能）。頁面緩衝器/讀出電路例如包含兩個鎖存器（latch），在進行讀出動作時，在其中一個鎖存器中保持從陣列讀出的資料的期間，能夠輸出保持在另一個鎖存器中的資料。

圖1表示NAND型快閃記憶體的頁面緩衝器電路和與其連接的位元線選擇電路的結構的電路圖。此處，表示了由偶數位元線GBLe與奇數位元線GBLo共用的一個頁面緩衝器/讀出電路10。為了方便，以對電晶體的閘極施加的訊號來表示所述電晶體。

頁面緩衝器/讀出電路10包含兩個鎖存器L1、L2，在鎖存器L1與鎖存器L2之間連接有傳輸用電晶體TR1、傳輸用電晶體TR2，在鎖存器L1與鎖存器L2之間能夠進行雙向的資料傳輸。鎖存器L1的節點SLR1連接於電晶體BLCD1以及電晶體DTG的共用S/D，鎖存器L2的節點SLR2連接於電晶體BLCD2。電晶體DTG在程式校驗等中，將來自電壓供給節點V2的電壓VDD選擇性地充電至節點SLR1，或者將節點SLR1選擇性地放電至GND。而且，鎖存器L2經由未圖示的資料線DL、資料線/DL等而連接於輸入/輸出電路。

在電壓供給節點V2與讀出節點SNS之間，串聯連接有電晶體VG以及電晶體REG，電晶體VG的閘極連接於電晶體DTG的S/D。電壓供給節點V1經由電晶體BLPRE而連接於讀出節點SNS。電壓供給節點V1在對位元線進行預充電時供給電壓VDD，在對鎖存器L1進行重置時供給GND。在讀出節點SNS與節點BLS之間，串聯連接有電晶體BLCN以及電晶體BLCLAMP。

位元線選擇電路20包含用於選擇偶數位元線GBLe的電晶體BLSe、用於選擇奇數位元線GBLo的電晶體BLSo、用於將虛擬電源VIRPWR連接至偶數位元線GBLe的電晶體YBLe、以及用於將虛擬電源VIRPWR連接至奇數位元線GBLo的電晶體YBLo。在偶數位元線GBLe/奇數位元線GBLo與源極線SL之間連接有NAND串。在讀出動作中，當偶數位元線GBLe被選擇時，奇數位元線GBLo不被選擇，當奇數位元線GBLo被選擇時，偶數位元線GBLe不被選擇。對於選擇位元線供給預充電電壓，對於非選擇位元線供給GND。

以往的頁面讀出如圖2以及圖3的虛線所示，必須執行位元線的初始化（S10）、鎖存器L1的初始化（S20）、頁面緩衝器電路的初始化（S30）、選擇位元線的預充電（S40）。參照圖4的時間圖來說明這些步驟S10～S40的動作。此處，假設偶數位元線GBLe被選擇。

在時刻t1，將虛擬電源VIRPWR設為GND準位，使電晶體YBLe、電晶體YBLo導通（H準位），將位元線GBLe、位元線GBLo設為GND，對位元線GBLe、位元線GBLo進行初始化（S10）。位元線的初始化是為了讀出資料的讀出的穩定化而進行。

與位元線的初始化並行地，在時刻t1至時刻t2的期間內，將電壓供給節點V1設為GND準位，使電晶體BLPRE、電晶體BLCD1導通（H準位），將節點SLR1設置（L1 SET L）為L準位（GND），對鎖存器L1進行初始化（S20）。鎖存器L1的初始化是為了進行讀出資料讀出的穩定化而進行。

在時刻t3至時刻t4的期間內，將電壓供給節點V1設為VDD（內部供給電壓：例如2.0 V），使電晶體BLPRE、電晶體BLCLAMP、電晶體BLCN依序導通（H準位），使電晶體YBLe斷開，將讀出節點SNS充電至VDD，將節點TOBL、節點BLS充電至VCLMP1（VCLMP1＜VDD），對頁面緩衝器/讀出電路進行初始化（S30）。此時，對於電晶體BLCLAMP的閘極，施加電壓VCLMP1+Vth（Vth為電晶體BLCLAMP1的閾值），對於電晶體BLPRE、電晶體BLCN的閘極，施加能夠使VDD通過節點SNS、節點BLS的足夠高的電壓。

接下來，在時刻t4，使電晶體BLSe導通，對偶數位元線GBLe供給電壓VCLMP1，對選擇位元線GBLe進行預充電（S40），以進行選擇記憶體單元的讀出的準備。另一方面，在選擇位元線GBLe的預充電期間內，非選擇位元線GBLo經由電晶體YBLo而電連接至虛擬電源VIRPWR的GND準位。通過使非選擇位元線GBLo強制成為GND，造成位元線遮蔽（shield），因耦合（coupling）造成的雜訊得以削減，使讀出資料的讀出穩定化，且確保連接於非選擇位元線的NAND串的資料保持特性。

例如，步驟S10～步驟S20的處理需要約1 μs，步驟S30的處理需要約1 μs，步驟S40的處理需要5 μs～6 μs，作為頁面緩衝器/讀出電路以及位元線的設置（set up）時間，需要約7 μs～8 μs。而且，在快閃記憶體實施錯誤檢查校正（Error Checking and Correction，ECC）的情況下，讀出時間有可能進一步變長。

本發明的目的在於，解決此種以往的問題，提供一種能夠實現高速讀出的半導體裝置以及讀出方法。

本發明的讀出方法為NAND型快閃記憶體的讀出方法，所述NAND型快閃記憶體包含選擇偶數位元線或奇數位元線的位元線選擇電路、以及連接於位元線選擇電路的頁面緩衝器/讀出電路，讀出方法包括：第一步驟，通過連接於位元線選擇電路的第一電壓供給源的供給電壓來對選擇位元線進行預充電；以及第二步驟，與選擇位元線的預充電並行地，通過連接於頁面緩衝器/讀出電路的第二電壓供給源的供給電壓，來對頁面緩衝器/讀出電路的鎖存器進行初始化。

一實施方式中，讀出方法還包括第三步驟，第三步驟是與選擇位元線的預充電並行地，在鎖存器的初始化後，通過第二電壓供給源的供給電壓來對頁面緩衝器/讀出電路的讀出節點進行初始化。一實施方式中，第二步驟以及第三步驟是在選擇位元線的預充電期間內實施。一實施方式中，第二電壓供給源為第二步驟而供給接地（GND）準位，為第三步驟而供給VDD。一實施方式中，讀出方法還包括第四步驟，第四步驟是在選擇位元線的預充電之前，通過所述第一電壓供給源的供給電壓來對所述選擇位元線進行初始化。一實施方式中，讀出方法還包括第五步驟，第五步驟是通過第二電壓供給源的供給電壓來對非選擇位元線進行位元線遮蔽。一實施方式中，第五步驟還包含：將第一電壓供給源的供給電壓電連接至非選擇位元線；以及將位元線選擇電路連接至頁面緩衝器/讀出電路。一實施方式中，第五步驟是與第二步驟同時執行。一實施方式中，在開始選擇位元線的預充電時，使連接於第一電壓供給源與選擇位元線之間的電晶體導通。一實施方式中，第一電壓供給源供給預充電準位的電壓，電晶體被導通，以使預充電準位不會下降。

本發明的半導體裝置包括：NAND型的記憶體單元陣列；讀出部件，從記憶體單元陣列的選擇頁面讀出資料；以及輸出部件，將由讀出部件所讀出的資料輸出至外部，讀出部件包含選擇偶數位元線或奇數位元線的位元線選擇電路、以及連接於位元線選擇電路的頁面緩衝器/讀出電路，讀出部件通過連接於位元線選擇電路的第一電壓供給源的供給電壓來對選擇位元線進行預充電，且與選擇位元線的預充電並行地，通過連接於頁面緩衝器/讀出電路的第二電壓供給源的供給電壓來對頁面緩衝器/讀出電路的鎖存器進行初始化。

一實施方式中，讀出部件進而與選擇位元線的預充電並行地，在鎖存器的初始化後，通過第二電壓供給源的供給電壓來對頁面緩衝器/讀出電路的讀出節點進行初始化。一實施方式中，讀出部件進而在選擇位元線的預充電之前，通過第一電壓供給源的供給電壓來對選擇位元線進行初始化。一實施方式中，讀出部件進而通過第二電壓供給源的供給電壓來對非選擇位元線進行位元線遮蔽。一實施方式中，讀出部件進而同時執行非選擇位元線的位元線遮蔽與鎖存器的初始化。一實施方式中，在開始選擇位元線的預充電時，使連接於第一電壓供給源與選擇位元線之間的電晶體導通。一實施方式中，讀出部件包含對位元線的電壓進行檢測的檢測部件，讀出部件使電晶體導通以使第一供給源的供給電壓不會下降，且在由檢測部件檢測到預充電電壓時使電晶體斷開。一實施方式中，讀出部件從第一電壓供給源輸出預充電準位的電壓，且使電晶體導通以使預充電準位的電壓不會下降。一實施方式中，讀出部件包含輸出預充電準位的電壓的單位增益緩衝器（unity gain buffer）。根據本發明，與選擇位元線的預充電並行地進行頁面緩衝器/讀出電路的鎖存器的初始化，因此與以往相比較，能夠實現讀出的高速化。進而，由於從位元線選擇電路的第一電壓供給源對選擇位元線進行預充電，因此與從頁面緩衝器/讀出電路的第二電壓供給源對選擇位元線進行預充電的情況相比較，不需要讀出節點等的充電等，能夠進行急速的預充電。

參照附圖來詳細說明本發明的實施方式。圖5是表示本發明的實施例的NAND型快閃記憶體的結構圖。本實施例的快閃記憶體100包含下述部分而構成，即：記憶體陣列110，呈矩陣狀地排列有多個記憶體單元；輸入/輸出電路120，將讀出資料輸出至外部，或者導入從外部輸入的資料；ECC電路130，進行要編程的資料的代碼生成或所讀出的資料的錯誤檢測/糾正；位址暫存器140，經由輸入/輸出電路120來接收位址資料；控制器150，經由輸入/輸出電路120而接收的命令資料或施加至端子的控制訊號來控制各部；字元線選擇電路160，從位址暫存器140接收列位址資訊Ax，對列位址資訊Ax進行解碼，並基於解碼結果來進行區塊的選擇或字元線的選擇等；頁面緩衝器/讀出電路170，保持從由字元線選擇電路160所選擇的頁面讀出的資料，或者保持要編程至所選擇的頁面的資料；行選擇電路180，從位址暫存器140接收行位址資訊Ay，對行位址資訊Ay進行解碼，並基於所述解碼結果來進行頁面緩衝器/讀出電路170內的列的選擇等；以及內部電壓產生電路190，生成資料的讀出、編程以及抹除等所需的各種電壓（寫入電壓Vpgm、通過電壓Vpass、讀出通過電壓Vread、抹除電壓Vers、內部供給電壓VDD等）。

記憶體陣列110例如具有沿列方向配置的m個記憶體區塊BLK，在一個記憶體區塊中，形成有多個將多個記憶體單元串聯連接而成的NAND串。一個NAND串包含經串聯連接的多個記憶體單元、位元線側選擇電晶體以及源極線側選擇電晶體。位元線側選擇電晶體的汲極連接於對應的一個位元線，源極線側選擇電晶體的源極連接於共同的源極線。記憶體單元的控制閘極連接於字元線，位元線側選擇電晶體以及源極線側選擇電晶體的各閘極分別連接於選擇閘極線。NAND串既可二維地形成在基板表面上，也可三維地形成在基板表面上。

字元線選擇電路160基於列位址Ax，經由選擇閘極線來驅動位元線側選擇電晶體、源極線側選擇電晶體，以選擇區塊或字元線。行選擇電路180依據行位址Ay來選擇位元線，例如選擇頁面內的資料的讀出開始位置。而且，字元線選擇電路160以及行選擇電路180能夠包含回應時脈訊號來對行位址以及列位址進行增量的行位址計數器以及列位址計數器。

頁面緩衝器/讀出電路170是與圖1所示的頁面緩衝器/讀出電路10同樣地構成，且經由位元線選擇電路20而連接於偶數位元線GBLe與奇數位元線GBLo。

控制器150是使用微控制器或者狀態機（state machine）等而構成，對快閃記憶體100的動作進行控制。在讀出動作中，對位元線施加一正電壓，對選擇字元線施加一電壓（例如0 V），對非選擇字元線施加通過電壓Vpass（例如4.5 V），使位元線側選擇電晶體、源極線側選擇電晶體導通，對共同源極線施加0 V。在編程動作中，對選擇字元線施加高電壓的編程電壓Vpgm（15 V～20 V），對非選擇的字元線施加中間電位（例如10 V），使位元線側選擇電晶體導通，使源極線側選擇電晶體斷開，將與資料“0”或“1”相應的電位供給至位元線。在抹除動作中，對區塊內的選擇字元線施加0 V，對P型井施加高電壓（例如20 V），將浮動閘極的電子抽出至基板，由此，以區塊為單位來抹除資料。

接下來，對本實施例的快閃記憶體100的讀出動作進行說明。本實施例的快閃記憶體100為了實現比以往高速的讀出，並非序列（sequential）地進行圖2所示的“位元線的初始化”、“鎖存器L1的初始化”、“頁面緩衝器/讀出電路的初始化”、“選擇位元線的預充電”，而是搭載用於並行地進行這些動作的高速頁面讀出模式。

圖6是表示本實施例的高速讀出模式的動作流程圖，圖7是例示高速讀出模式時的訊號的順序的圖。本實施例的高速頁面讀出模式包含：通過虛擬電源VIRPWR來對選擇位元線進行初始化的步驟#0；以及在步驟#0之後，通過虛擬電源VIRPWR來對選擇位元線進行預充電的步驟#1、通過電壓供給節點V1來對非選擇位元線進行位元線遮蔽的步驟#1_1、通過電壓供給節點V1來重置鎖存器L1的步驟#1_2以及通過電壓供給節點V1來對頁面緩衝器/讀出電路進行初始化的步驟#1_3。這些步驟是由控制器150予以控制。在步驟#0中，也可不僅通過VIRPWR來進行的選擇位元線的初始化，還包含將非選擇位元線初始化為GND的步驟。但是，在步驟#1_1中，只要通過電壓供給節點V1來對非選擇位元線進行位元線遮蔽，則非選擇位元線最終也會被初始化為GND。

在通過虛擬電源VIRPWR來對選擇位元線進行預充電的步驟#1的期間內，至少並行地實施通過電壓供給節點V1來對鎖存器L1進行初始化的步驟#1_2與通過電壓供給節點V1來對頁面緩衝器/讀出電路進行初始化的步驟#1_3。另外，也可使並行動作中包含通過電壓供給節點V1來對非選擇位元線進行位元線遮蔽的步驟#1_1。至少步驟#1_1與步驟#1_2使用電壓供給節點V1的GND，因此能夠同時執行。

通過步驟#1與步驟#1_2、步驟#1_3的並行動作，在選擇位元線的預充電的期間內，鎖存器L1的初始化以及頁面緩衝器/讀出電路170的初始化的動作被蓋過，得以實現讀出時間的縮短。進而，通過虛擬電源VIRPWR所進行的選擇位元線的預充電不同於來自電壓供給節點V1的預充電，不對讀出節點SNS、節點TOBL、節點BLS的電容進行充電，且不經由電晶體BLCLAMP、電晶體BLCN、電晶體BLSe/BLSo，因此能夠實現縮短了預充電時間的迅速的預充電。除此以外，通過使步驟#1_1與步驟#1並行運行，且與步驟#1_2同時執行，從而也能夠無時間的損失（penalty）而對非選擇位元線進行位元線遮蔽，削減因耦合引起的雜訊。

接下來，參照圖8的時間圖來說明本實施例的高速讀出模式的詳細動作。另外，假設偶數位元線GBLe被選擇，且奇數位元線GBLo未被選擇。

在時刻t1，將虛擬電源VIRPWR設為GND，對電晶體YBLe的閘極施加H準位，使電晶體YBLe導通，將選擇位元線GBLe電連接至GND準位，對選擇位元線GBLe進行初始化（步驟#0）。此時，也可使電晶體YBLo也同樣導通，將非選擇位元線GBLo電連接至GND準位。在時刻t1時，電晶體BLSe/BLSo為斷開，偶數位元線GBLe與奇數位元線GBLo處於從節點BLS分離的狀態。

而且，將電壓供給節點V1設為GND，使電晶體BLCN、電晶體BLCLAMP、電晶體BLPRE導通，由此，讀出節點SNS、節點TOBL、節點BLS電連接至GND準位。

在時刻t2，使電晶體YBLe的閘極從H準位（例如VDD或VCLMP1+Vth）遷移至VCLMP1+Vth。VCLMP1＜VDD，Vth為電晶體YBLe的閾值。而且，使電晶體YBLo的閘極遷移至GND，使電晶體YBLo斷開，使電晶體BLSo的閘極從GND遷移至H準位，使電晶體BLSo導通。由此，使非選擇位元線GBLo從虛擬電源VIRPWR分離，非選擇位元線GBLo經由電晶體BLS、電晶體BLCN、電晶體BLCLAMP、電晶體BLPRE而電連接至電壓供給節點V1的GND，非選擇位元線GBLo受到位元線遮蔽（步驟#1_1）。

在時刻t3，使虛擬電源VIRPWR遷移至VDD，選擇位元線GBLe的預充電開始（步驟#1）。電晶體BLSe為斷開，選擇位元線GBLe從節點BLS分離。對於電晶體YBLe的閘極，施加電壓VCLMP1+Vth，對於選擇位元線GBLe，經由電晶體YBLe而供給電壓。預充電期間為時刻t3直至時刻t8為止。

在選擇位元線GBLe的預充電期間內，非選擇位元線GBLo從虛擬電源VIRPWR分離，但經由電晶體BLSo、電晶體BLCN、電晶體BLCLAMP、電晶體BLPRE而電連接至電壓供給節點V1的GND。但是，非選擇位元線GBLo因與選擇位元線GBLe的電容耦合而電壓稍許上升，伴隨於此，節點BLS、節點TOBL、讀出節點SNS、電壓供給節點V1的電壓也稍許上升，但若選擇位元線得到充分充電，則較之電容耦合帶來的電壓上升效果，電壓供給節點V1使非選擇位元線GBLo、節點BLS、節點TOBL強制成為GND的驅動能力的效果足夠大，結果，非選擇位元線GBLo、節點BLS、節點TOBL、讀出節點SNS、電壓供給節點V1恢復為GND。

在時刻t4-時刻t5的期間，使電晶體BLCD1從GND遷移至H準位，使電晶體BLCD1導通，將鎖存器L1的節點SLR1電連接至電壓供給節點V1的GND準位，由此來重置鎖存器L1（步驟#1_2）。另外，通過所述電容耦合的電壓上升效果，電壓供給節點V1以及讀出節點SNS的電壓會稍許上升，但由於電壓供給節點V1使讀出節點SNS強制成為GND的驅動能力足夠強，因此不會對步驟#1_2造成影響。

在時刻t6，確保了充分的位元線預充電時間後，使電晶體BLSo的閘極從H準位遷移至L準位，使電晶體BLSo斷開。由此，非選擇位元線GBLo從節點BLS分離，非選擇位元線GBLo從遮蔽狀態變為浮動。電晶體BLSo在從時刻t2直至t6為止為導通，在此期間，非選擇位元線GBLo電連接至GND準位，且選擇位元線GBLe得到充分充電，因此防止非選擇位元線GBLo的電壓因電容耦合而大幅上浮。

在時刻t7，使電壓供給節點V1從GND遷移至VDD，在時刻t7-時刻t8的期間內，將讀出節點SNS充電至VDD，將節點TOBL、節點BLS充電至電壓VCLMP1或VDD，對頁面緩衝器/讀出電路170進行初始化（步驟#1_3）。頁面緩衝器/讀出電路170的初始化是在選擇位元線的預充電期間內進行，因此頁面緩衝器/讀出電路170的初始化所需的時間事實上被預充電期間蓋過。而且，由於是在預充電期間的最後實施頁面緩衝器/讀出電路170的初始化，因此可防止浮動狀態的非選擇位元線因電容耦合而電壓上浮。另外，在時刻t7，也可使電晶體YBLe斷開，在時刻t8使電晶體BLSe導通，將節點BLS與選擇位元線GBLe予以電連接，從而使節點TOBL、節點BLS、選擇位元線GBLe產生的微小的電位差一致。此時，在時刻t7-時刻t8，將節點TOBL、節點BLS充電至VCLMP1。當選擇位元線GBLe的預充電結束時，進行單元放電，進行讀出資料的讀出，在讀出節點SNS將讀出資料保持到鎖存器L1中。

根據本實施例的高速讀出模式，與選擇位元線的預充電並行地進行鎖存器L1的初始化以及頁面緩衝器/讀出電路的初始化，因此與序列地進行這些動作的以往相比較，能夠進行高速的讀出。例如，以往的讀出方法中，作為頁面緩衝器/讀出電路以及位元線的設置時間，需要約7 μs～8 μs，但在本實施例的高速讀出模式下，能夠縮短至2 μs～3 μs。

另外，所述實施例中，在選擇位元線的預充電期間內，進行鎖存器L1的初始化與頁面緩衝器/讀出電路170的初始化，但也可通過至少在選擇位元線的預充電期間內進行鎖存器L1的初始化，從而縮短讀出時間。而且，所述實施例例示了單個頁面的讀出動作，但本實施例的高速讀出模式當然也能夠適用於多頁面的讀出動作。

接下來，對本發明的第二實施例進行說明。第二實施例是關於選擇位元線的預充電方法。以往的快閃記憶體中，在對選擇位元線進行預充電時，對電晶體BLCLAMP的閘極施加電壓VCLMP1+Vth_BL（Vth_BL為電晶體BLCLAMP的閾值）而在選擇位元線生成VCLMP1準位。另外，在單元放電時，對電晶體BLCLAMP的閘極施加電壓VCLMP2+Vth_BL（VCLMP2＜VCLMP1）。與此相對，本實施例中，對電晶體YBLe/YBLo的閘極施加電壓VCLMP1+Vth_YBL（Vth_YBL為電晶體YBLe/YBLo的閾值），在選擇位元線生成VLCMP1準位。

圖9的（A）表示以往的電壓生成電路。電壓生成電路包含運算放大器（operational amplifier）OP以及電晶體E_BLCLAMP，對運算放大器OP的非反相輸入端子（+）供給電壓VCLMPx，對反相輸入端子（-）供給恒電流源，對電晶體E_BLCLAMP進行二極體連接以使運算放大器OP的輸出與反相輸入端子之間成為負回饋。電晶體E_BLCLAMP是電晶體BLCLAMP的模擬（emulation）用電晶體，在運算放大器OP的輸出生成VCLMPx+Vth（Vth為電晶體E_BLCLAMP的閾值，Vth≒電晶體BLCLAMP的閾值Vth）。另外，在對選擇位元線進行預充電時，VCLMPx=VCLMP1，在進行單元的放電時，VCLMPx=VCLMP2，VCLMPx為VCLMP1/VCLMP2的總稱。

圖9的（B）表示本實施例的電壓生成電路。本實施例的電壓生成電路除了圖9（A）的結構以外，還包含並聯連接於電晶體E_BLCLAMP的電晶體E_YBL、連接在電晶體E_BLCLAMP與輸出之間的開關SW1、以及連接在電晶體E_YBL與輸出之間的開關SW2。電晶體E_YBL為電晶體YBLe/YBLo的模擬用電晶體。電晶體BLCLAMP是能夠以低電壓來運行的電晶體，電晶體YBLe/YBLo是對於位元線的高電壓具有耐壓的電晶體，兩者的閾值不同。因此，需要電晶體E_BLCLAMP與電晶體E_YBL這兩個電晶體。

開關SW1、開關SW2回應來自控制器150的控制訊號SEL來進行路徑的開閉。即，在對選擇位元線進行預充電時，開關SW1開放，開關SW2閉合。由此，電壓生成電路輸出電壓VCLMPx+Vth_YBL，所述電壓VCLMPx+Vth_YBL被施加至電晶體YBLe/YBLo中的連接於選擇位元線的電晶體的閘極（對應於圖8的電晶體YBLe的閘極電壓VCLMP1+Vth）。另一方面，在進行單元的放電時，開關SW1閉合，開關SW2開放。由此，電壓生成電路輸出電壓VCLMPx+Vth_BL，所述電壓VCLMPx+Vth_BL被施加至電晶體BLCLAMP的閘極。

根據本實施例的電壓生成電路，能夠選擇性地生成用於電晶體BLCLAMP的閘極電壓VCLMPx+Vth_BL、或用於電晶體YBLe/YBLo的閘極電壓VCLMPx+Vth_YBL。而且，對於運算放大器的負回饋，通過使用恒電流源與經二極體連接的電晶體E_YBL，從而能夠生成高精度的電壓。另外，本實施例的電壓生成電路既可包含在虛擬電源VIRPWR中，也可與其獨立地設置。

接下來，對本發明的第三實施例進行說明。圖10是表示第三實施例的電壓生成電路的結構圖。如本圖所示，電壓生成電路包含：PB複製電路200，複製了頁面緩衝器/讀出電路170（例如圖1所示的結構）；複製用的偶數位元線R_GBLe與奇數位元線R_GBLo，連接於PB複製電路200；開關SW1，連接於偶數位元線R_GBLe；開關SW2，連接於奇數位元線R_GBLo；以及比較器（comparator）210，將開關SW1、開關SW2的共用節點連接於反相輸入端子（-），將電壓VCLMPx連接於非反相輸入端子（+）。

開關SW1、開關SW2回應來自控制器150的控制訊號SEL來進行路徑的開閉。在對偶數位元線GBLe進行預充電時，開關SW1閉合，開關SW2開放，在對奇數位元線GBLo進行預充電時，開關SW1開放，開關SW2閉合。

在對選擇位元線進行預充電時，頁面緩衝器/讀出電路170以及PB複製電路200均由虛擬電源VIRPWR供給VDD，對於電晶體YBLe/YBLo中的連接於選擇位元線的電晶體的閘極施加足夠大的電壓（例如通過自舉等而使VDD升壓的閘極電壓），對於選擇位元線開始VDD準位的電壓供給。由此，選擇位元線較第二實施例時更急速得到預充電。比較器210對複製用的偶數位元線R_GBLe或奇數位元線R_GBLo的複製電壓與VCLMPx進行比較，當複製電壓＜VCLMPx時，輸出H準位的檢測訊號DET，當複製電壓≧VCLMPx時，輸出L準位的檢測訊號DET。控制器150在檢測訊號DET遷移至L準位時，回應於此而使電晶體YBLe/YBLo中的連接於選擇位元線的電晶體斷開，使選擇位元線的預充電結束。

根據本實施例，直至選擇位元線達到預充電準位為止，使電晶體YBLe/YBLo中的連接於選擇位元線的電晶體強力導通，對選擇位元線供給大的汲極電流，由此，能夠縮短選擇位元線的預充電時間。

接下來，對本發明的第四實施例進行說明。圖11的（A）及圖11的（B）是表示第四實施例的虛擬電源的電壓生成電路的結構圖。虛擬電源的電壓生成電路300包含VDD驅動電路310、VCLMPx驅動電路320、連接在VDD驅動電路310與輸出VIRPWR之間的開關SW1、連接在VCLMPx驅動電路320與輸出VIRPWR之間的開關SW2、以及連接在GND與輸出VIRPWR之間的開關SW3。但是，應留意的是，電壓生成電路300除了所述電壓以外，也能生成其他電壓。

開關SW1、開關SW2、開關SW3根據來自控制器150的控制訊號SEL來開閉路徑。在對選擇位元線進行預充電時，開關SW2閉合，開關SW1、開關SW3開放，在輸出VIRPWR生成電壓VCLMPx。此時，對於電晶體YBLe/YBLo中的連接於選擇位元線的電晶體的閘極，施加足夠大的電壓（例如使電壓VCLMPx升壓的電壓或VDD），對於選擇位元線，供給電壓VCLMPx。另一方面，在對選擇位元線進行初始化（圖6的步驟#0）時，開關SW1、開關SW2開放，開關SW3閉合，對於輸出VIRPWR供給GND。而且，在從輸出VIRPWR供給VDD的情況下，開關SW1閉合，開關SW2、開關SW3開放。

圖11的（B）是表示VCLMPx驅動電路320的結構圖。所述驅動電路320包含單位增益緩衝器UGB，所述單位增益緩衝器UGB的非反相輸入端子（+）被供給有電壓VCLMPx，反相輸入端子（-）負回饋有輸出。單位增益緩衝器UGB輸出與所輸入的電壓VCLMPx相等的電壓。

通過如本實施例這樣使用單位增益緩衝器UGB，能夠生成高精度的電壓VCLMPx。而且，通過使電晶體YBLe/YBLo中的連接於選擇位元線的電晶體強力導通，從而對選擇位元線供給大的汲極電流，能夠縮短選擇位元線的預充電時間。

對本發明的優選實施方式進行了詳述，但本發明並不限定於特定的實施方式，能夠在權利要求書所記載的本發明的主旨的範圍內進行各種變形、變更。

10:頁面緩衝器/讀出電路 20:位元線選擇電路 100:快閃記憶體 110:記憶體單元陣列 120:輸入/輸出電路 130:ECC電路 140:位址暫存器 150:控制器 160:字元線選擇電路 170:頁面緩衝器/讀出電路 180:行選擇電路 190:內部電壓產生電路 200:PB複製電路 210:比較器 300:電壓生成電路 310:VDD驅動電路 320:VCLMPx驅動電路 #0、#1、#1_1、#1_2、#1_3、S10~S40:步驟 OP:運算放大器 Ax:列位址資訊 Ay:行位址資訊 BLCD1、BLCD2、BLCLAMP、BLCN、BLPRE、BLSe、BLSo、DTG、E_BLCLAMP、E_YBL、REG、VG、YBLe、YBLo:電晶體 BLS、SLR1、SLR2、TOBL:節點 DET:檢測訊號 GBLe、R_GBLe:偶數位元線 GBLo:奇數位元線 L1、L2:鎖存器 SEL:控制訊號 SNS:讀出節點 SW1、SW2、SW3:開關 t1~t8:時刻 TR1、TR2:傳輸用電晶體 UGB:單位增益緩衝器 V1、V2:電壓供給節點 VCLMP1、VCLMPx:電壓 Vers:抹除電壓 VIRPWR:虛擬電源 Vpass:通過電壓 Vpgm:寫入電壓 Vread:讀出通過電壓 Vth、Vth_BL、Vth_YBL:閾值

圖1表示NAND型快閃記憶體的頁面緩衝器/讀出電路與位元線選擇電路結構的電路圖。圖2說明以往的讀出動作的各步驟的流程。圖3例示以往的讀出動作的各步驟的訊號的順序圖。圖4表示以往的讀出動作的時間圖。圖5表示本發明的實施例的NAND型快閃記憶體的結構方塊圖。圖6是說明本發明的實施例的讀出動作的各步驟流程。圖7是例示本發明的實施例的讀出動作的各步驟的訊號順序圖。圖8是本發明的實施例的讀出動作的時間圖。圖9的（A）及圖9的（B）是表示本發明的第二實施例的電壓生成電路的結構圖。圖10是表示本發明的第三實施例的電壓生成電路的結構圖。圖11的（A）及圖11的（B）是表示本發明的第四實施例的虛擬電源的電壓生成電路的結構圖。

#0、#1、#1_1、#1_2、#1_3:步驟

BLCD1、BLCD2、BLCLAMP、BLCN、BLPRE、BLSe、BLSo、DTG、REG、VG、YBLe、YBLo:電晶體

BLS、SLR1、TOBL:節點

GBLe:偶數位元線

GBLo:奇數位元線

SNS:讀出節點

V1、V2:電壓供給節點

VIRPWR:虛擬電源

Claims

一種讀出方法，為反及型快閃記憶體的讀出方法，所述反及型快閃記憶體包括選擇偶數位元線或奇數位元線的位元線選擇電路以及連接於所述位元線選擇電路的頁面緩衝器/讀出電路，所述讀出方法包括：第一步驟，通過連接於所述位元線選擇電路的第一電壓供給源的供給電壓來對選擇位元線進行預充電；以及第二步驟，與所述選擇位元線的預充電並行地，通過連接於所述頁面緩衝器/讀出電路的第二電壓供給源的供給電壓，來對所述頁面緩衝器/讀出電路的鎖存器進行初始化。
如請求項1所述的讀出方法，其中，所述讀出方法還包括第三步驟，所述第三步驟是與所述選擇位元線的預充電並行地，在所述鎖存器的初始化後，通過所述第二電壓供給源的供給電壓來對所述頁面緩衝器/讀出電路的讀出節點進行初始化。
如請求項1或請求項2所述的讀出方法，其中所述第二步驟以及所述第三步驟是在所述選擇位元線的預充電期間內實施，所述第二電壓供給源為所述第二步驟供給接地準位，為所述第三步驟供給內部供給電壓。
如請求項1所述的讀出方法，其中，所述讀出方法還包括第四步驟，所述第四步驟是在所述選擇位元線的預充電之前，通過所述第一電壓供給源的供給電壓來對所述選擇位元線進行初始化。
如請求項1所述的讀出方法，其中，所述讀出方法還包括第五步驟，所述第五步驟是通過所述第二電壓供給源的供給電壓來對非選擇位元線進行位元線遮蔽。
如請求項5所述的讀出方法，其中，所述第五步驟還包括：將所述第一電壓供給源的供給電壓電連接至所述非選擇位元線；以及將所述位元線選擇電路連接至所述頁面緩衝器/讀出電路，所述第五步驟是與所述第二步驟同時執行。
如請求項1所述的讀出方法，其中，在開始所述選擇位元線的預充電時，使連接於所述第一電壓供給源與所述選擇位元線之間的電晶體導通，所述第一電壓供給源供給預充電準位的電壓，所述電晶體被導通，以使所述預充電準位不會下降。
一種半導體裝置，包括：反及型的記憶體單元陣列；讀出部件，從所述記憶體單元陣列的選擇頁面讀出資料；以及輸出部件，將由所述讀出部件所讀出的資料輸出至外部，所述讀出部件包括選擇偶數位元線或奇數位元線的位元線選擇電路、以及連接於所述位元線選擇電路的頁面緩衝器/讀出電路，所述讀出部件通過連接於所述位元線選擇電路的第一電壓供給源的供給電壓來對選擇位元線進行預充電，且與所述選擇位元線的預充電並行地，通過連接於所述頁面緩衝器/讀出電路的第二電壓供給源的供給電壓來對所述頁面緩衝器/讀出電路的鎖存器進行初始化。
如請求項8所述的半導體裝置，其中，所述讀出部件進而與所述選擇位元線的預充電並行地，在所述鎖存器的初始化後，通過所述第二電壓供給源的供給電壓來對所述頁面緩衝器/讀出電路的讀出節點進行初始化。
如請求項8所述的半導體裝置，其中所述讀出部件進而在所述選擇位元線的預充電之前，通過所述第一電壓供給源的供給電壓來對所述選擇位元線進行初始化。
如請求項8所述的半導體裝置，其中，所述讀出部件進而通過所述第二電壓供給源的供給電壓來對非選擇位元線進行位元線遮蔽，所述讀出部件進而同時執行所述非選擇位元線的位元線遮蔽與所述鎖存器的初始化。
如請求項8所述的半導體裝置，其中，在開始所述選擇位元線的預充電時，使連接於所述第一電壓供給源與所述選擇位元線之間的電晶體導通。
如請求項8所述的半導體裝置，其中，所述讀出部件包括對位元線的電壓進行檢測的檢測部件，所述讀出部件使所述電晶體導通以使所述第一供給源的供給電壓不會下降，且在由所述檢測部件檢測到預充電電壓時使所述電晶體斷開。
如請求項8所述的半導體裝置，其中，所述讀出部件從所述第一電壓供給源輸出預充電準位的電壓，且使所述電晶體導通以使所述預充電準位的電壓不會下降。
如請求項8所述的半導體裝置，其中，所述讀出部件包括輸出所述預充電準位的電壓的單位增益緩衝器。