TW202229872A - 積體電路裝置製造方法與系統 - Google Patents

積體電路裝置製造方法與系統 Download PDF

Info

Publication number
TW202229872A
TW202229872A TW111100315A TW111100315A TW202229872A TW 202229872 A TW202229872 A TW 202229872A TW 111100315 A TW111100315 A TW 111100315A TW 111100315 A TW111100315 A TW 111100315A TW 202229872 A TW202229872 A TW 202229872A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
data
manufacturing
substrate
circuit device
Prior art date
Application number
TW111100315A
Other languages
English (en)
Inventor
李逸哲
黃懷瑩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202229872A publication Critical patent/TW202229872A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00—Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/04—Display or data processing devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/30—Scanning potential microscopy
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38—Probes, their manufacture, or their related instrumentation, e.g. holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38—Probes, their manufacture, or their related instrumentation, e.g. holders
    • G01Q60/40—Conductive probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在積體電路製程中，可藉由對基板使用掃描探針顯微鏡，降低成本並提高產量。掃描探針顯微鏡可用於提供導電率資料。導電率資料與通常在裝置製造完成時方能獲取的裝置特徵相關。吾人可選擇性地處理基板，以改善導電率資料所揭露的異常狀況。吾人可基於導電率資料，選擇性地丟棄部分基板，以避免後續製程的花費。吾人可基於導電率資料，選擇性地進行製程維修操作。

Description

積體電路裝置製造方法與系統
總體而言，本揭露係關於積體電路裝置的製造方法與系統；特定而言，係關於積體電路裝置製程中的檢驗操作。
積體電路的製造，通常包括經由大量的製造程序處理基板，例如半導體晶圓(wafer)，以形成各種特徵及裝置。基板會經歷數百個製程，其中可包括(但不限於)微影製程(lithography)、電漿蝕刻(plasma etching)、溼蝕刻(wet etching)、化學氣相沉積(CVD)、濺鍍(sputter deposition)、化學機械平坦化(CMP)、離子植入(ion implantation)、退火(annealing)，以及上述製程的變化等。
吾人對日漸增加的裝置密度有持續的需求。因此，部分製程可能在接近其能力限制的情形下操作。由於處理裝置的數量大，且在逼近製程極限的情形下進行操作，因此一部分的製成裝置可能具有缺陷。為了確保品質，製造商會對製造完成的裝置進行檢驗(inspection)，並丟棄無法達到製造商標準的裝置。丟棄裝置會造成多餘的成本，而吾人對降低成本有持續的需求。
本揭露的某些態樣，係關於一種積體電路裝置製造方法，包括對具有表面的基板套用第一製程、以掃描探針顯微鏡掃描表面的一部分以獲取資料、處理資料以作出診斷、以及基於診斷對基板選擇性套用第二製程。
本揭露的某些態樣，係關於一種積體電路裝置製造方法，包括接收具有多個裝置結構的基板、以掃描探針顯微鏡掃描表面的一部分以獲取資料、由資料形成一個或多個影像、在該一個或多個影像中，識別對應於該等裝置結構中個別裝置的區域、分析對應於個別裝置的區域、以及在製程或製造系統中使用分析結果。
本揭露的某些態樣，係關於一種積體電路裝置製造系統，包括第一製程工具、第二製程工具、基板處理系統、掃描探針顯微鏡、以及電腦處理器。掃描探針顯微鏡自第一製程工具接收基板。電腦處理器自掃描探針顯微鏡接收資料。基板處理系統依據來自電腦處理器的指令，選擇性傳送基板至第一製程工具。
本揭露提供多種不同實施例或範例，用於實施本揭露所述標的之不同特徵。下文所述的部件及配置的特定範例，是為了簡化本揭露而呈現。當然，其僅為範例，而非意圖限制。例如，下文中，「一第一特徵位於一第二特徵之上」的配置，可包括該第一特徵及第二特徵形成直接接觸的實施例，亦可包括該第一特徵及第二特徵之間尚有額外特徵，使該第一特徵及第二特徵不形成直接接觸的實施例。此外，本揭露可在不同範例中重複參考編號及/或字母。此種重複是為了敘述的簡明及清晰起見，且其自身並不決定所述之不同實施例及/或配置之間的關係。
又，空間相關詞彙，例如「在…之下」、「較下方」、「在…之上」、「較上方」等，可在本揭露中為敘述簡便起見，而用於敘述一元件或特徵與另一(另等)元件或特徵如圖所示之關係。此等空間相關詞彙，乃意圖包含圖式所繪示之方向、以及裝置在使用中或運作中的不同方向。裝置可能朝向其他方向(旋轉90度或位於其他方向)，此時本揭露中所使用的空間相關詞彙可依據該裝置方向以對應方式解讀。
一般而言，吾人在積體電路製造完成時會進行檢驗，以決定積體電路的電性特徵，例如寫入電壓、讀取電壓、電流及耐用性(durability)。然而，此等檢驗的缺點，在於其耗費之時間及成本較高。依據本揭露，藉由在積體電路製程之中對基板使用掃描探針顯微鏡，可降低成本並增加產量。在某些實施例中，吾人可選擇性地處理基板，以改善顯微鏡所偵測到的異常狀況。在某些實施例中，吾人可選擇性地丟棄部分基板，以避免後續製程的花費。在某些實施例中，掃描探針顯微鏡提供導電率(conductance)資料。導電率資料與通常在裝置製造完成時方能獲取的裝置特徵相關。
本揭露的某些態樣，係關於一種方法，包括對基板採用第一製程，隨後以掃描探針顯微鏡掃描該基板的一部分，以獲取資料。此資料用於作出診斷，基於此一診斷選擇是否對基板進行第二製程。在某些實施例中，第二製程為製造程序中的一個通常部分，僅在診斷確定先前製程的結果為合格時，方進行第二製程。在某些實施例中，第二製程為再處理(remedial)製程，診斷所反映出的異常狀況可經由再處理製程而改善。在某些實施例中，當資料被分析時，可進行第三製程。將後續製程與資料分析平行進行，可增進產出量(throughput)。
在某些實施例中，掃描探針顯微鏡包括原子力顯微鏡，收集拓樸(高度)資料。在某些實施例中，掃描探針顯微鏡包括導電式原子力顯微鏡，收集導電率資料。在某些實施例中，掃描探針顯微鏡提供拓樸資料及導電率資料。導電率資料可直接關聯於通常在製造完成後才測量的電性特性。
在某些實施例中，基板表面被掃描的部分，僅為基板表面的一部分。在某些實施例中，掃描包括基板表面的多個離散區域。對多個離散區域的掃描，可採用中心至周邊的變化形式、或其他系統性掃描基板表面的變化形式。在某些實施例中，可使用多個掃描探針，以增加掃描速率。在某些實施例中，可在不同基板上選擇不同取樣區域，以增加偵測到系統性分佈的缺陷的機率。
進行診斷的操作包括處理資料。在某些實施例中，處理資料的操作包括以影像形式呈現資料。在某些實施例中，當資料種類多於一種時，資料以多個影像的形式呈現。在某些實施例中，一個影像代表拓樸資料，而另一影像代表導電率資料。當資料以一個或多個影像的形式呈現時，資料可被過濾、縮放、結合、或以其他方式被處理。
在某些實施例中，處理資料的操作包括對於在影像中具有多個實例(instances)的裝置，識別對應於個別實例的裝置影像。在某些實施例中，該裝置為記憶單元(memory cell)。在某些實施例中，該裝置為金屬閘極(gate)。在某些實施例中，診斷是基於裝置影像(灰階影像資料)內的資料而作出的。在某些實施例中，裝置形狀資料自灰階影像資料中被抽取出來，且診斷是基於形狀資料而作出的。在某些實施例中，裝置影像的輪廓被識別，且診斷是基於輪廓的形狀而作出的。
在某些實施例中，第一製程包括離子束蝕刻(ion beam etching)。在某些實施例中，第一製程包括清洗製程，在離子束蝕刻之後進行，使基板準備好進行後續的沉積(deposition)製程。該診斷可確定導電殘留物(residue)的殘留量是否可能造成過多的短路現象。在某些實施例中，基於診斷，會選擇性進行額外的蝕刻或清潔製程。
在某些實施例中，第一製程為間隔物蝕刻(spacer etch)等。在某些實施例中，第一製程包括溼式清潔(wet clean)，在間隔物蝕刻之後進行，使基板準備好進行後續的沉積製程。在某些實施例中，該間隔物為相鄰於記憶單元而形成的第一間隔物。在某些實施例中，該間隔物為相鄰於記憶單元而形成的第二間隔物。在某些實施例中，記憶單元包括金屬穿隧接面(MTJ)。診斷可確定間隔物的覆蓋範圍是否過大或過小。在某些實施例中，基於診斷，會選擇性進行額外的蝕刻製程。在某些實施例中，基於診斷，會選擇性進行額外的沉積製程。
在某些實施例中，第一製程為平坦化(planarization)製程。在某些實施例中，第一製程包括清潔製程，在平坦化製程之後進行。在某些實施例中，平坦化製程包括化學機械研磨(CMP)。在某些實施例中，診斷確定電極是否藉由CMP而適當地暴露。在某些實施例中，該電極為記憶單元的頂部電極。在某些實施例中，該電極為高κ值金屬閘極(HKMG)電晶體。在某些實施例中，該電極用於雙極性接面型電晶體(BJT)、n型通道金屬氧化物半導體(nMOS)電晶體、p型通道金屬氧化物半導體(pMOS)電晶體、鰭式場效電晶體(finFET)、閘極全環繞場效電晶體(GAAFET)、環繞式閘極場效電晶體(gate surrounding FET)、多橋通道場效電晶體(MBCFET)、奈米線場效電晶體(nanowire FET)、奈米環場效電晶體(nanoring FET)、奈米片場效電晶體(NSFET)等之一者或多者。在某些實施例中，基於診斷，會選擇性進行再處理CMP製程。在某些實施例中，診斷可確定基板上是否具有過多的導電殘餘物。在某些實施例中，基於診斷，會選擇性進行額外的蝕刻或清潔製程。
本揭露的某些態樣，係關於一種積體電路裝置製造系統，包括第一製程工具、第二製程工具、基板處理系統、掃描探針顯微鏡、以及電腦處理器。掃描探針顯微鏡接收並掃描已在第一製程工具中接受製程處理的基板。電腦處理器自掃描探針顯微鏡接收資料，並基於該資料對基板處理系統發出指令。基板處理系統可位於第二製程工具的上游，並可依據來自電腦處理器的指令，選擇性地傳送基板至第二製程工具。在某些實施例中，並未立刻被傳送至第二製程工具的部分基板被重新定向，以進行再處理製程。在某些實施例中，並未立刻被傳送至第二製程工具的部分基板被重新定向，以將之丟棄或回收。
第1圖係依據本揭露的某些態樣，顯示製造系統100。製造系統100包括基板處理裝置107、掃描探針顯微鏡113、電腦處理器101、以及一個或多個製程工具，例如第一工具109、第二工具111、第三工具115、以及第四工具119。基板處理裝置107可自載入系統103接收基板105，並選擇性地將基板移動至第一工具109、第二工具111、第三工具115、第四工具119、掃描探針顯微鏡113中之任一者。基板處理裝置107可自電腦處理器101接收指令。電腦處理器101可自掃描探針顯微鏡113接收資料。
各製程工具，例如第一工具109、第二工具111、第三工具115、以及第四工具119，可分別為積體電路製造產業中所使用的任一種製程工具。積體電路製造產業中所使用的製程工具範例，包括但不限於濺鍍(sputtering)工具、氣相沉積工具(包括用於化學氣相沉積、原子層沉積、電漿增強沉積的工具)、電漿蝕刻工具、微影製程(lithography)工具、溼式化學製程工具、研磨(polishing)工具、離子束蝕刻系統、爐膛(furnace)等。
如第2圖所示，掃描探針顯微鏡113可為導電式原子力顯微鏡(C-AFM)。掃描探針顯微鏡113包括懸臂(cantilever)207，具有尖端209，被定位在台座213的平台211上掃描基板105的表面215。台座213可包括XY或XYZ定位平台。平台211在尖端209下方移動基板105，使尖端209掃過表面215各處。或者，尖端209亦可被配置為持續移動，而平台211保持靜止。電源206運作，以維持平台211及基板105之間的電位差。電流表205測量尖端209及表面215之間的電流。此一電流資料可傳送至電腦處理器101或中間處理裝置。
掃描探針顯微鏡113更可包括一系統，用於測量懸臂207的撓度(deflection)，例如光電二極體(photodiode)217，被配置為偵測雷射201自懸臂207反射出的光束203，並被配置為測量懸臂207的撓度。光電二極體217可傳送其資料至電腦處理器101或中間裝置。因此，掃描探針顯微鏡113亦為原子力顯微鏡(AFM)，測量表面215上的高度變化。
儘管掃描探針顯微鏡113被繪示為C-AFM，然而掃描探針顯微鏡113可為任何種類的掃描探針顯微鏡。除了作為C-AFM以外，掃描探針顯微鏡113亦可替換為或同時為原子力顯微鏡(AFM)、化學力顯微鏡(CFM)、靜電力顯微鏡(EFM)、克氏探針表面電位顯微鏡(KPFM)、磁力顯微鏡(MFM)、壓電力顯微鏡(PFM)、光熱顯微鏡(photothermal microscope)、掃描電容顯微鏡(SCM)、掃描閘極顯微鏡(SGM)、掃描電壓顯微鏡(SVM)、掃描穿隧顯微鏡(STM)等之一者或多者。掃描探針顯微鏡113可具有接觸操作模式、非接觸操作模式、或接觸操作模式及非接觸操作模式。掃描探針顯微鏡113被繪示為經由平台211施加電壓至基板105。或者，亦可將電壓直接施加至基板105的表面215。
基板105可包括一個或多個半導體、導體及/或絕緣體結構。在某些實施例中，基板105是以晶圓(wafer)形式呈現，例如半導體晶圓。半導體可為：元素半導體，例如具有晶體、多晶體、非晶體及/或其他合適結構的矽(Si)或鍺(Ge)；化合物半導體，例如碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)等；合金半導體，例如矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、砷磷化鎵銦(GaInAsP)等；或上述各材料之組合。半導體的組合可具有混合或梯度的形式，例如在一基板中，矽及鍺的比例隨位置而不同。基板105可包括層狀半導體。層狀半導體可包括在絕緣體層之上的半導體層，例如用於製造絕緣層上覆矽(SOI)基板、藍寶石上覆矽基板、或絕緣層上覆矽鍺基板者，或包括在玻璃之上的半導體層，例如用於製造薄膜電晶體(TFT)者。將電壓耦接至基板105的方式，可基於基板種類而選擇。
在某些實施例中，基板105的表面215包括至少一種導電材料、至少一種絕緣材料，並可能尚有其他材料。包括一種或多種此等材料的裝置，可全部或部分在基板105上形成。在某些實施例中，基板105經歷前段製程(FEOL)，且該等裝置位於基板105之中、或緊鄰於基板105之上。在某些實施例中，基板105經歷後段製程(BEOL)，且該等裝置形成於基板105上方的金屬互連結構之中。在某些實施例中，該等裝置包括至少一電極。在某些實施例中，該等電極為金屬。在某些實施例中，該等裝置為記憶單元。在某些實施例中，該等裝置為電晶體。其他可能位於表面215的裝置種類，包括但不限於二極體、光電池(photocell)、電阻、電容、半導體鰭(fin)等。在某些實施例中，表面215上的導體材料形成導線或導通孔(via)。
第3圖為一流程圖，顯示方法300，可與製造系統100聯同使用。方法300始自操作301，進行第一製程。第一製程可為第一工具109在基板105上進行的製程。方法300繼續進行操作303，使用掃描探針顯微鏡檢驗基板105的表面215。操作303提供資料，例如高度資料或導電率資料。基板處理裝置107可將基板105自第一工具109移動至掃描探針顯微鏡113，以進行掃描。
方法300繼續進行操作307，對來自掃描探針顯微鏡的資料進行分析，並使用分析結果作出診斷。當分析及診斷進行時，方法300可同時繼續進行可選操作305，進行中間製程。中間製程可為第二工具111在基板105上進行的製程。基板處理裝置107可將基板105自掃描探針顯微鏡113移動至第二工具111，以進行中間製程。
方法300繼續進行操作309，基於診斷，決定是否進行再處理製程。在某些實施例中，診斷是以分數的形式呈現，且操作309會決定該分數是否超過一閾值。在某些實施例中，該分數關聯於基板105上各裝置的均一性(uniformity)。例如，該分數可基於導電率範圍而定，並相關(correlate)於閾值電壓的均一性。在某些實施例中，該分數關聯於基板105上各裝置符合某一規格的程度。例如，該分數可關聯於基板105上具有漏電路徑(leakage path)且導電率大於一預設閾值的裝置百分比。在某些實施例中，診斷提供了是否達到某一閾值狀況的特定指示。
若操作309決定應進行再處理製程，則方法300繼續進行操作311，進行再處理製程。再處理製程可為第三工具115在基板105上進行的製程。基板處理裝置107可將基板105自掃描探針顯微鏡113或第二工具111移動至第三工具115，以進行此一再處理製程。若操作309決定不需要進行再處理製程、或當操作311的再處理製程完成時，則方法300可繼續進行操作313，進行後續製程。後續製程可為第四工具119在基板105上進行的製程。基板處理裝置107可將基板105自掃描探針顯微鏡113、第二工具111或第三工具115移動至第四工具119，以進行後續製程。
在某些實施例中，第一製程為離子束蝕刻製程。在某些實施例中，第一製程為溼式清潔製程，在離子束蝕刻製程之後進行。在某些實施例中，溼式清潔製程為中間製程。第4圖顯示基板105A緊跟在進行離子束蝕刻製程後的剖面圖401，包括記憶單元402。記憶單元402可包括頂部電極403、磁穿隧接面(MTJ)405、以及底部電極407。頂部電極403及底部電極407為金屬導體。底部電極407可在下方的金屬互連層419中，經由導通孔411耦接至導線或導通孔417，其中各導線或導通孔417以介電材料423相互隔開，其中介電材料423可為低κ值介電材料。障壁層415，例如氮化鉭(TaN)或氮化鈦(TiN)，以及一個或多個蝕刻終止層421，例如氮化矽(Si 3N 4)層，亦可能存在。金屬互連層419可為基板105A中的金屬互連結構內的第三、第四、第五或其他次序的金屬互連層。在此一製程階段中，基板105A的表面215A包括記憶單元402及介電層413。MTJ 405可包括下方鐵磁層(ferromagnetic layer)405a及上方鐵磁層405c，二者之間以絕緣層405b隔開。在某些實施例中，絕緣層405b為穿隧障壁(tunnel barrier)，且可足夠薄，以使載子得以在下方鐵磁層405a及上方鐵磁層405c之間穿隧。
在某些實施例中，對表面215A以C-AFM掃描。儘管拓樸式的AFM看似較為優越，然而吾人發現，對本應用而言，C-AFM的噪音較小，且可提供較AFM更為可靠的診斷。在某些實施例中，診斷可識別表面215A上的殘留物(residue)或微粒，而再處理製程包括進一步的清潔製程。在某些實施例中，診斷可識別記憶單元402的側壁(sidewall)420或相似位置上導電率過高的情形，其中導電率過高可能是導體材料的再沉積(redeposition)所導致的，而再處理製程包括被配置為移除再沉積導體材料的蝕刻製程。在某些實施例中，診斷可識別側壁角度過淺的情形，而再處理製程包括額外的蝕刻製程，以使側壁角度更為陡峭。在某些實施例中，診斷可指示是否需要銷毀或回收基板105A。
在某些實施例中，第一製程為間隔物(spacer)蝕刻製程。在某些實施例中，第一製程為溼式清潔製程，在間隔物蝕刻製程之後進行。在某些實施例中，溼式清潔製程為中間製程。在某些實施例中，該間隔物蝕刻製程為第一間隔物蝕刻製程。第5圖顯示基板105A緊跟在進行第一間隔物蝕刻製程之後的剖面圖501。在此一製程階段中，基板105A的表面215B包括頂部電極403的暴露部分、間隔物503(為絕緣體)、以及介電層413。在某些實施例中，該間隔物蝕刻製程為第二間隔物蝕刻製程，在第一間隔物之上形成第二間隔物。第6圖顯示基板105A緊跟在進行第二間隔物蝕刻製程之後的剖面圖601。第二間隔物603形成於間隔物503之上，且可與間隔物503之間以襯墊(liner)層605隔開。在此一製程階段中，基板105A的表面215C包括頂部電極403的暴露部分、第二間隔物603(為電介質)、以及介電層413。
表面215B或表面215C可以AFM、C-AFM、或AFM及C-AFM掃描。C-AFM對於決定頂部電極403的暴露程度特別有效。診斷可指示間隔物蝕刻製程是否造成頂部電極403暴露不足或過度暴露。在某些實施例中，再處理製程包括額外的蝕刻製程。在某些實施例中，再處理製程包括額外的間隔物材料沉積製程，可在額外的蝕刻製程之後進行。
在某些實施例中，第一製程為研磨製程，例如化學機械研磨(CMP)。在某些實施例中，第一製程為溼式清潔製程，在CMP之後進行。在某些實施例中，溼式清潔製程為中間製程。在某些實施例中，CMP製程使記憶單元的頂部電極暴露。第7圖顯示基板105A緊跟在CMP製程之後的剖面圖701。在此一製程階段中，基板105A的表面215D包括頂部電極403的暴露部分、間隔物503(為絕緣體)、介電層413、介電蝕刻終止層或CMP終止層703、層間電介質705、以及導電插槽707。層間電介質705可為低κ值電介質或極低κ值電介質。表面215D可以AFM、C-AFM、或AFM及C-AFM掃描。C-AFM對於決定頂部電極403的暴露程度特別有效。診斷可指示CMP製程是否造成頂部電極403暴露不足或過度暴露。在某些實施例中，再處理製程包括額外的CMP製程。在某些實施例中，再處理製程包括額外的電介質沉積製程，可在額外的CMP製程之後進行。
在某些實施例中，CMP製程使電晶體閘極(gate)的頂部電極暴露。第8圖顯示基板105B的剖面圖801，包括第一金屬閘極層803及第二金屬閘極層805，二者聯同在半導體鰭815上提供金屬閘極電極。圖示的結構是緊跟在由表面215E移除多餘金屬的CMP製程之後的結構。除了第一金屬閘極層803及第二金屬閘極層805以外，表面215E亦暴露高κ值介電層807、間隔物809、以及介電填充物811。高κ值介電層807、第一金屬閘極層803及第二金屬閘極層805可圍繞半導體鰭815，且源極(source)/汲極(drain)區域813可在半導體鰭815之上形成，以提供電晶體結構。表面215E可以AFM或C-AFM掃描。C-AFM對於決定表面215E上金屬殘留物的殘留程度特別有效。再處理製程可包括額外的CMP製程。
在某些實施例中，第一製程為蝕刻製程，使相鄰半導體鰭之間的電介質凹入。第9圖顯示基板105C緊跟在電漿蝕刻製程之後的剖面圖901，其中電漿蝕刻製程造成電介質905在相鄰的半導體鰭903之間凹入。半導體鰭903可自塊材(bulk)半導體907在電介質905的溝槽內成長。表面215F可以AFM或C-AFM掃描。AFM對於決定電介質905的凹入深度特別有效。C-AFM則藉由區別電介質905及半導體鰭903提供額外的優點。診斷可決定半導體鰭903是否正確形成，或決定電介質905是否凹入正確的深度。在某些實施例中，再處理製程包括額外的蝕刻製程，以使電介質905進一步凹入。在某些實施例中，再處理製程包括電介質905的再沉積及蝕刻。在某些實施例中，再處理製程包括半導體鰭903的研磨除去及重新成長。
C-AFM對區別一表面上的電介質、半導體及金屬結構特別有效。電介質的範例包括但不限於氧化矽(SiO 2)、氮化矽(SiN)、碳化矽(SiC)、碳氮化矽(SiCN)、氧碳化矽(SiOC)、氧碳氮化矽(SiOCN)、低κ值電介質、極低κ值電介質等。低κ值電介質為介電常數小於SiO 2的材料。SiO 2的介電常數約為3.9。低κ值電介質的範例包括但不限於有機矽玻璃(OSG)，例如摻碳二氧化矽、摻氟二氧化矽(FSG)、有機聚合物低κ值電介質、多孔(porous)矽玻璃等。極低κ值電介質的介電常數約為2.1或更低。極低κ值電介質可為孔隙率(porosity)更高的低κ值電介質。高κ值電介質為介電常數大於SiO 2的材料。高κ值電介質可為鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)等的金屬氧化物或矽酸鹽(silicate)。高κ值電介質的範例包括但不限於氧化鈦(TiO 2)、氧化鋯鉿(HfZrO)、氧化鉭(Ta 2O 3)、矽酸鉿(HfSiO 4)、氧化鉿(HfO 2)、氧化鋯(ZrO 2)、氧化矽鋯(ZrSiO 2)等。導電金屬的範例包括但不限於鉭(Ta)、鈦(Ti)、鉑(Pt)、金(Au)、銥(Ir)、鎢(W)、鎳(Ni)、釕(Ru)、銅(Cu)，以及上述各金屬的氮化物、矽化物(silicide)、合金等。
在某些實施例中，掃描操作僅測量基板表面的一部分。在某些實施例中，被測量的表面部分佔表面總面積的百分之10 -6或更少。在某些實施例中，被測量的表面部分佔表面總面積的百分之10 -8或更少。在某些實施例中，被測量的表面部分大小為0.01至100平方微米(µm 2)。在某些實施例中，被測量的表面部分大小為0.1至10平方微米。被測量的區域可為表面上的一個或多個不同區塊。在某些實施例中，被測量的區域包括表面上的二個或更多不相交的區塊。在某些實施例中，基板為晶圓，且有一第一區塊較一第二區塊更接近晶圓的中央。此種區塊選擇方式，特別適合在CMP等製程之後採用，因此種製程在接近晶圓邊緣處的製程速率可能與中央不同。每一個被掃描的區塊可包括多個列(rows)及欄(columns)，代表離散的資料點。在某些實施例中，每一區塊包括10至10 5列及10至10 5欄。在某些實施例中，每一區塊包括10 2至10 4列及10 2至10 4欄。
在某些實施例中，不同基板上被掃描的區塊不同，而被掃描的區塊與基板的幾何形狀有關。例如，可能有一晶圓被掃描的區塊較接近中央，而次一晶圓被掃描的區塊則較接近邊緣。在某些實施例中，各晶圓的待掃描區域以一預設方式變化。在某些實施例中，各晶圓的待掃描區域隨機變化。此等掃描區域變化策略，可增加僅發生於一基板一處的問題在其影響大量基板之前即被偵測到的機率。
在某些實施例中，每一個被掃描的區塊包括一種裝置的多個實例。例如，被掃描的區域可為記憶單元陣列的一部分，並包括多個記憶單元。在某些實施例中，被掃描的裝置數量介於2至10 4之間。在某些實施例中，被掃描的裝置數量介於5至10 3之間。在某些實施例中，被掃描的裝置數量介於10至500之間。對於固定數量的測量點而言，可藉由變化測量點之間的間隔距離，在測量中所包含的裝置數量及每一裝置的掃描精確度之間進行取捨。在某些實施例中，測量點之間的垂直間隔距離及水平間隔距離介於0.1奈米(nm)至100奈米之間。在某些實施例中，測量點之間的垂直間隔距離及水平間隔距離介於0.2奈米至10奈米之間。在某些實施例中，測量點之間的垂直間隔距離及水平間隔距離介於0.5奈米至1奈米之間。
第10圖提供圖表1001，顯示第7圖中的剖面圖701所繪示的基板105A中的記憶體陣列702的C-AFM掃描所獲取的一列資料。第10圖包括峰值集合1009A至1009E，其中每一峰值分別代表一個不同的記憶單元402。依據是否有任一峰值高於或低於閾值、或資料中是否出現特定形態，可作出製造問題是否發生的診斷。例如，峰值集合1009A包括第一峰值1003、中間峰值1007、以及第三峰值1005。中間峰值1007低於第一峰值1003及第三峰值1005。此一結構可指示記憶單元402的邊緣有漏電路徑，對應於峰值集合1009A。
第11圖為一流程圖，顯示方法1100，可用於處理掃描探針顯微鏡所收集的資料。方法1100首先進行操作1101，收集資料。操作1103為將資料轉換為影像。第12圖提供一範例。第12圖顯示影像1201，代表了第7圖中的剖面圖701所繪示的基板105A中的記憶體陣列702的C-AFM掃描所獲取的所有資料，以灰階影像形式呈現。在某些實施例中，由於具有多個資料種類，故會形成多個影像。轉換資料的操作可包括過濾(filtering)、平均(averaging)、縮放(scaling)、內插(interpolating)等操作。資料轉換結果可以像素(pixels)陣列的形式儲存，每一像素具有一數值，代表在一特定(X,Y)座標上的測量值。若有多種資料種類，例如拓樸資料及導電率資料，則最好能使對應此等不同資料種類的每一影像中，具有對應座標測量值的像素數量相同。
方法1100可繼續進行操作1105，識別資料影像中對應於個別裝置的部分。在影像1201中，此等部分為裝置影像1203，對應於各自不同的記憶單元402。影像處理的技術提供了適用於此一用途的演算法。此等演算法可稱為「斑點偵測」(blob detection)或「興趣點偵測」(interest point detection)方法。在被識別之後，裝置影像1203可被分析(操作1107)，且分析結果被用於進行診斷(操作1109)。在某些實施例中，代表另一資料種類的第二影像的對應區域被分析，以進行診斷。例如，C-AFM影像可用於識別裝置位置，而AFM影像可用於評估裝置特徵，或反之。在某些實施例中，診斷是基於對應特定裝置的資料影像部分中的資料而作出的。診斷可關聯於下列事項：電極是否適當暴露、漏電流(leakage current)是否過大、或溝槽是否具有適當的深度等。在某些實施例中，診斷關聯於所有受檢驗的裝置是否皆具有符合預設規格的電性特徵。
在某些實施例中，診斷是基於裝置形狀而作出的。為達成此一目的，可將影像進行虛擬轉換或其他轉換，自灰階影像轉換為黑白影像。自第12圖中的影像1201至第13A圖中的影像1301的轉換，提供了一個影像轉換的範例。影像1301中的裝置影像1303，是由影像1201中的裝置影像1203轉換而得。在某些實施例中，由灰階裝置影像形成黑白裝置影像的操作，包括去除灰階裝置影像的一個或多個外圍像素。在某些實施例中，寬度為1至10像素的最外圍區域自灰階影像中被去除。例如，裝置影像1303缺少裝置影像1203的最外圍二個像素。去除此等離心(eccentric)像素可減少形狀資料中的雜訊。最外圍像素可基於與幾何中心(centroid)的距離而決定。或者，最外圍像素可基於與外圍輪廓的距離而決定。在某些實施例中，診斷是基於裝置影像1303中的區域而作出的。
在某些實施例中，診斷是基於裝置形狀外圍輪廓的構形(conformation)而作出的。為達成此一目的，可移除裝置影像的中心。此種中心可藉由選擇與任一外圍邊緣距離大於特定像素個數的像素而獲取。例如，第13B圖中的影像1311具有中心區域1313，對應於裝置影像1303中與裝置影像1303外側距離五個像素以上的像素。將影像1311自影像1301中除去、或等效地將中心區域1313自裝置影像1303中除去的操作，會產生第13C圖中的影像1321，其中包括裝置輪廓1323。吾人可針對裝置輪廓1323的特性(例如圓度(circularity))進行分析，而診斷可基於該特性而進行。或者/此外，吾人可針對中心區域1313的特性(例如圓度)進行分析，而診斷可基於該特性而進行。
第14圖為一流程圖，顯示方法1400，可用於製造系統100。方法1400相似於方法300，並包括許多相同的操作。二者的主要差異，在於方法1400將操作307中的診斷使用在操作1401中，決定基板是否具有缺陷，且方法1400具有操作1403，若偵測到缺陷，則丟棄或回收基板。對缺陷基板的早期偵測及丟棄，可有助於增加整體產出量(throughput)，並減少對缺陷基板進行無助於產量的完整製程所造成的成本。
第15圖為一流程圖，顯示方法1500，可用於製造系統100。方法1500相似於方法300，並包括許多相同的操作。二者的主要差異，在於方法1500將操作307中的診斷使用在操作1503中，決定用於生產基板的製程中是否有故障(fault)發生，且方法1500具有操作1501，回應於製程故障的偵測，進行製程工具維修或其他製程調整。在某些實施例中，基於診斷，濺鍍靶材(sputtering target)會被檢驗或替換。在某些實施例中，基於診斷，電漿腔體(plasma chamber)中的邊緣環(edge ring)或其他消耗品部分會被檢驗或替換。在某些實施例中，基於診斷，製程工具會被清潔。
儘管第3圖中的方法300、第14圖中的方法1400及第15圖中的方法1500在本揭露中被繪示及敘述為一系列的操作或事件，然而應注意，圖中繪示的操作或事件順序不應解讀為限制性的。例如，部分操作可能以不同順序發生，及/或與其他未於本揭露中繪示及/或敘述的操作或事件同時發生。又，並非所有繪示的操作皆必須實施本文所述的一個或多個態樣或實施例，且本揭露中所繪示的一個或多個操作可以一個或多個分離的操作及/或階段實施。
本揭露的某些態樣，係關於一種積體電路裝置製造方法，包括對具有表面的基板套用第一製程、以掃描探針顯微鏡掃描表面的一部分以獲取資料、處理資料以作出診斷、以及基於診斷對基板選擇性套用第二製程。
在某些實施例中，掃描探針顯微鏡的種類為可提供導電率資料者。在某些實施例中，第一製程為蝕刻製程、研磨製程、緊跟在蝕刻製程之後的清洗製程、或緊跟在研磨製程之後的清洗製程，且掃描表面的操作緊跟在第一製程之後進行。在某些實施例中，處理資料的操作包括自資料形成第一影像，且處理資料的操作更包括識別第一影像中的多個個別裝置影像。
在某些實施例中，此方法更包括分析個別裝置影像，以作出診斷。在某些實施例中，此方法更包括分析個別裝置影像的形狀。
在某些實施例中，此方法更包括基於診斷，選擇性丟棄或回收基板。在某些實施例中，第二製程為再處理製程。
在某些實施例中，再處理製程包括對表面進行蝕刻、清洗或研磨。
在某些實施例中，此方法更包括在處理資料以作出診斷時，對基板套用第三製程。
本揭露的某些態樣，係關於一種積體電路裝置製造方法，包括接收具有多個裝置結構的基板、以掃描探針顯微鏡掃描表面的一部分以獲取資料、由資料形成一個或多個影像、在該一個或多個影像中，識別對應於該等裝置結構中一個別裝置的區域、分析對應於個別裝置的區域、以及在製程或製造系統中使用分析結果。
在某些實施例中，掃描探針顯微鏡為導電率原子力顯微鏡。在某些實施例中，裝置結構為記憶單元。在某些實施例中，裝置結構為金屬閘極。在某些實施例中，分析是基於對應於個別裝置的區域的形狀而進行的。在某些實施例中，分析是基於對應於個別裝置的區域的輪廓形狀而進行的。在某些實施例中，資料包括導電率資料及高度資料。
本揭露的某些態樣，係關於一種積體電路裝置製造系統，包括第一製程工具、第二製程工具、基板處理系統、掃描探針顯微鏡、以及電腦處理器。掃描探針顯微鏡自第一製程工具接收基板。電腦處理器自掃描探針顯微鏡接收資料。基板處理系統依據來自電腦處理器的指令，選擇性傳送基板至第一製程工具。
在某些實施例中，掃描探針顯微鏡包括導電率原子力顯微鏡。在某些實施例中，此積體電路裝置製造系統更包括第三製程工具，其中基板處理系統自第一製程工具或第二製程工具中之一者，傳送基板至第三製程工具。
前文概述了數個實施例的特徵，使本揭露所屬領域具技術之人，可對本揭露之各態樣達到更佳的理解。本揭露所屬領域具技術之人應注意，其人可輕易地基於本揭露，設計或改良其他程序及結構，以實施與本揭露所述實施例相同之目的，及/或達成與本揭露所述實施例相同之優點。本揭露所屬領域具技術之人亦應認識到，此種等效架構並不脫離本揭露的精神及範圍，且其人可對本揭露進行多種改造、替換及改良，而不脫離本揭露的精神及範圍。
100:製造系統 101:電腦處理器 103:載入系統 105:基板 107:基板處理裝置 109:第一工具 111:第二工具 113:掃描探針顯微鏡 115:第三工具 119:第四工具 201:雷射 203:光束 205:電流表 206:電源 207:懸臂 209:尖端 211:平台 213:台座 215:表面 217:光電二極體 300:方法 301, 303, 305, 307, 309, 311, 313:操作 105A:基板 215A:表面 401:剖面圖 402:記憶單元 403:頂部電極 405:磁穿隧接面(MTJ) 407:底部電極 411:導通孔 413:介電層 417:導線或導通孔 419:金屬互連層 420:側壁 215B:表面 501:剖面圖 503:間隔物 215C:表面 601:剖面圖 603:第二間隔物 215D:表面 701:剖面圖 702:記憶體陣列 703:介電蝕刻終止層或CMP終止層 705:層間電介質 707:導電插槽 105B:基板 215E:表面 801:剖面圖 803:第一金屬閘極層 805:第二金屬閘極層 807:高κ值介電層 809:間隔物 811:介電填充物 813:源極/汲極區域 815:半導體鰭 105C:基板 215F:表面 901:剖面圖 903:半導體鰭 905:電介質 907:塊材半導體 1001:圖表 1003:第一峰值 1005:第三峰值 1007:中間峰值 1009A~1009E:峰值集合 1100:方法 1101, 1103, 1105, 1107, 1109:操作 1201:影像 1203:裝置影像 1301:影像 1303:裝置影像 1311:影像 1313:中心區域 1321:影像 1323:裝置輪廓 1400:方法 1401, 1403:操作 1500:方法 1501, 1503:操作
本揭露之各態樣，於閱讀下文「實施方式」一節，並搭配附隨之圖式一同閱讀後，可達最佳之理解。應注意，依據本揭露所屬產業的慣常作法，各特徵並未依比例繪製。事實上，為了敘述的清晰明確起見，各特徵的尺寸可任意放大或縮小。 第1圖為一剖面圖，依據本揭露的某些態樣，顯示一種製造系統。 第2圖為一示意圖，依據本揭露的某些態樣，顯示可用於其中的掃描探針顯微鏡。 第3圖為一流程圖，依據本揭露的某些態樣，顯示一種方法。 第4圖為一剖面圖，顯示記憶體裝置在製造中間階段的狀態。 第5圖至第7圖為剖面圖，顯示第4圖中的記憶體裝置在製造後續階段中的狀態。 第8圖為一剖面圖，顯示積體電路在製造中間階段的狀態。 第9圖為一剖面圖，顯示另一積體電路在製造中間階段的狀態。 第10圖為C-AFM資料圖表，依據本揭露的某些態樣所獲取。 第11圖為一流程圖，依據本揭露的某些態樣，顯示一種方法。 第12圖為資料影像，依據本揭露的某些態樣所獲取。 第13A至13C圖為黑白影像，依據本揭露的其他態樣，自第12圖的影像衍生而得。 第14圖為一流程圖，依據本揭露的某些其他態樣，顯示一種方法。 第15圖為一流程圖，依據本揭露的某些其他態樣，顯示一種方法。
300:方法
301,303,305,307,309,311,313:操作

Claims (20)

  1. 一種積體電路裝置製造方法，包括： 對具有一表面的一基板套用一第一製程； 以一掃描探針顯微鏡掃描該表面的一部分，以獲取一資料； 處理該資料，以作出一診斷； 基於該診斷，對該基板選擇性套用一第二製程。
  2. 如請求項1之積體電路裝置製造方法，其中該掃描探針顯微鏡的種類為可提供導電率資料者。
  3. 如請求項1之積體電路裝置製造方法，其中： 該第一製程為一蝕刻製程、一研磨製程、緊跟在一蝕刻製程之後的一清洗製程、或緊跟在一研磨製程之後的一清洗製程；且 掃描該表面的操作緊跟在該第一製程之後進行。
  4. 如請求項1之積體電路裝置製造方法，其中： 處理該資料的操作包括自該資料形成一第一影像；且 處理該資料的操作更包括識別該第一影像中的多個個別裝置影像。
  5. 如請求項4之積體電路裝置製造方法，更包括分析該等個別裝置影像，以作出該診斷。
  6. 如請求項4之積體電路裝置製造方法，更包括分析該等個別裝置影像的形狀。
  7. 如請求項1之積體電路裝置製造方法，更包括基於該診斷，選擇性丟棄或回收基板。
  8. 如請求項1之積體電路裝置製造方法，其中該第二製程為一再處理製程。
  9. 如請求項8之積體電路裝置製造方法，其中該再處理製程包括對該表面進行蝕刻、清洗或研磨。
  10. 如請求項1之積體電路裝置製造方法，更包括在處理該資料以作出該診斷時，對該基板套用一第三製程。
  11. 一種積體電路裝置製造方法，包括： 接收具有多個裝置結構的一基板； 以一掃描探針顯微鏡掃描該基板的一部分，以獲取一資料； 自該資料形成一個或多個影像； 在該一個或多個影像中，識別對應於該等裝置結構中個別裝置的區域； 套用一分析至對應於該等個別裝置的區域；以及 在一製程或製造系統中，使用該分析的結果。
  12. 如請求項11之積體電路裝置製造方法，其中該掃描探針顯微鏡為一導電率原子力顯微鏡。
  13. 如請求項11之積體電路裝置製造方法，其中該等裝置結構為記憶單元。
  14. 如請求項11之積體電路裝置製造方法，其中該等裝置結構為金屬閘極。
  15. 如請求項11之積體電路裝置製造方法，其中該分析是基於對應於該等個別裝置的區域的形狀而進行的。
  16. 如請求項11之積體電路裝置製造方法，其中該分析是基於對應於該等個別裝置的區域的輪廓形狀而進行的。
  17. 如請求項11之積體電路裝置製造方法，其中該資料包括導電率資料及高度資料。
  18. 一種積體電路裝置製造系統，包括： 一第一製程工具； 一第二製程工具； 一基板處理系統； 一掃描探針顯微鏡；以及 一電腦處理器； 其中該掃描探針顯微鏡自該第一製程工具接收基板； 該電腦處理器自該掃描探針顯微鏡接收資料；且 該基板處理系統依據來自該電腦處理器的指令，選擇性傳送基板至該第二製程工具。
  19. 如請求項18之積體電路裝置製造系統，其中該掃描探針顯微鏡包括一導電率原子力顯微鏡。
  20. 如請求項18之積體電路裝置製造系統，更包括： 一第三製程工具； 其中該基板處理系統自該第一製程工具或該第二製程工具中之一者，傳送基板至該第三製程工具。
TW111100315A 2021-01-28 2022-01-05 積體電路裝置製造方法與系統 TW202229872A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163142562P 2021-01-28 2021-01-28
US63/142,562 2021-01-28
US202163150234P 2021-02-17 2021-02-17
US63/150,234 2021-02-17
US17/199,879 2021-03-12
US17/199,879 US20220238390A1 (en) 2021-01-28 2021-03-12 Manufacturing process with atomic level inspection

Publications (1)

Publication Number Publication Date
TW202229872A true TW202229872A (zh) 2022-08-01

Family

ID=82320701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100315A TW202229872A (zh) 2021-01-28 2022-01-05 積體電路裝置製造方法與系統

Country Status (5)

Country Link
US (2) US20220238390A1 (zh)
KR (1) KR102595715B1 (zh)
CN (1) CN115020262A (zh)
DE (1) DE102021106442A1 (zh)
TW (1) TW202229872A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532428B1 (en) 1999-10-07 2003-03-11 Advanced Micro Devices, Inc. Method and apparatus for automatic calibration of critical dimension metrology tool
JP2004014780A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 平坦化処理の評価方法および半導体装置の製造方法
US8089297B2 (en) * 2007-04-25 2012-01-03 Hermes-Microvision, Inc. Structure and method for determining a defect in integrated circuit manufacturing process
KR101598832B1 (ko) * 2009-10-26 2016-03-03 삼성전자주식회사 기판의 결함 검사 방법
CN102054841A (zh) 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 一种与非门闪存及其制造方法
US8093074B2 (en) * 2009-12-18 2012-01-10 United Microelectronics Corp. Analysis method for semiconductor device
JP2011243783A (ja) * 2010-05-19 2011-12-01 Sumco Corp 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法
US9368415B1 (en) * 2015-02-25 2016-06-14 International Business Machines Corporation Non-destructive, wafer scale method to evaluate defect density in heterogeneous epitaxial layers
DE102015216673A1 (de) * 2015-09-01 2017-03-02 Carl Zeiss Smt Gmbh Verfahren und Vorrichtungen zum Untersuchen einer elektrisch geladenen Probenoberfläche
US10510802B2 (en) * 2017-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10795270B2 (en) * 2017-08-25 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of defect inspection
US10746542B2 (en) * 2018-09-25 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Line edge roughness analysis using atomic force microscopy
DE102018009623B4 (de) 2018-12-07 2021-03-18 Forschungszentrum Jülich GmbH Verfahren zur elektrischen Untersuchung von elektronischen Bauelementen eines integrierten Schaltkreises

Also Published As

Publication number Publication date
KR20220109270A (ko) 2022-08-04
KR102595715B1 (ko) 2023-10-27
CN115020262A (zh) 2022-09-06
US20230386941A1 (en) 2023-11-30
US20220238390A1 (en) 2022-07-28
DE102021106442A1 (de) 2022-07-28

Similar Documents

Publication Publication Date Title
Patterson et al. Voltage contrast test structure for measurement of mask misalignment
Zhou et al. Characterization of contact module failure mechanisms for SOI technology using E-beam inspection and in-line TEM
TWI754151B (zh) 晶圓級測試方法及其測試結構
US20050152594A1 (en) Method and system for monitoring IC process
Alvis et al. Plasma FIB DualBeam delayering for atomic force nanoprobing of 14 nm finFET devices in an SRAM array
CN109712904A (zh) 半导体器件接触孔开路检测结构及开路检测方法
Shaalini et al. Failure analysis on 14 nm FinFET devices with ESD CDM failure
TW202229872A (zh) 積體電路裝置製造方法與系統
Soden et al. IC failure analysis: Techniques and tools for quality and reliability improvement
JP4679299B2 (ja) 検査方法、検査装置および半導体装置の製造方法
TWI223370B (en) Method of piping defect detection
US6943569B1 (en) Method, system and apparatus to detect defects in semiconductor devices
Lei et al. Application of backscattered electron imaging for process development in advanced technology nodes
JP2008034475A (ja) 半導体装置の製造方法
Chen et al. Detection of Electrical Defects by Distinguish Methodology Using an Advanced E-Beam Inspection System
US7376920B2 (en) Method to monitor critical dimension of IC interconnect
Chuang et al. Conductive atomic force microscopy application on leaky contact analysis and characterization
US12033902B2 (en) Mid-manufacturing semiconductor wafer layer testing
US20230417830A1 (en) In-line electrical detection of defects at wafer level
CN110459529B (zh) 金属填充缺陷的检测结构及其方法
Zschech et al. Failures in copper interconnects-localization, analysis and degradation mechanisms
Hafer et al. Electron beam inspection: CDU dual-mode inspection and lithography ghost image detection
Pan et al. Investigation and Discovery of the Integration of FEOL Process by Electron Beam Inspections
Tan et al. Physical failure analysis techniques and studies on vertical short issue of 65nm devices
Sugimoto et al. Current Status and Outlook of 3D Inspection Analysis for Semiconductor Devices