TW202221880A - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TW202221880A
TW202221880A TW109141841A TW109141841A TW202221880A TW 202221880 A TW202221880 A TW 202221880A TW 109141841 A TW109141841 A TW 109141841A TW 109141841 A TW109141841 A TW 109141841A TW 202221880 A TW202221880 A TW 202221880A
Authority
TW
Taiwan
Prior art keywords
dielectric
conductive
layer
package structure
insulating layer
Prior art date
Application number
TW109141841A
Other languages
English (en)
Other versions
TWI729964B (zh
Inventor
張簡上煜
林南君
徐宏欣
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW109141841A priority Critical patent/TWI729964B/zh
Priority to CN202110078416.5A priority patent/CN114566487A/zh
Priority to US17/159,152 priority patent/US11637071B2/en
Application granted granted Critical
Publication of TWI729964B publication Critical patent/TWI729964B/zh
Publication of TW202221880A publication Critical patent/TW202221880A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種封裝結構，其包括導電件、多個晶片、介電體、線路層以及圖案化絕緣層。多個晶片配置於導電件上。部分的導電件圍繞多個晶片。介電體包覆多個晶片。線路層位於介電體上。線路層電性連接多個晶片。圖案化絕緣層覆蓋線路層。部分的圖案化絕緣層位於相鄰的多個晶片之間。一種封裝結構的製造方法亦被提出。

Description

封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種具有導電件圍繞多個晶片的封裝結構及其製造方法。
近年來，電子設備對於人類的生活越來越重要。為了加速各種功能的整合及降低封裝結構的體積，可以將多個可獨立運作的晶片整合在一個封裝結構中。因此，在多個晶片進行運作時，如何提升降低多個晶片彼此之間的訊號干擾，實已成目前亟欲解決的課題。
本發明提供一種封裝結構及其製造方法，其製造過程較為簡單，且良率及品質可以較佳。
本發明的封裝結構包括導電件、多個晶片、介電體、線路層以及圖案化絕緣層。多個晶片配置於導電件上。部分的導電件圍繞多個晶片。介電體包覆多個晶片。線路層位於介電體上。線路層電性連接多個晶片。圖案化絕緣層覆蓋線路層。部分的圖案化絕緣層位於相鄰的多個晶片之間。
本發明的封裝結構的製造方法包括以下步驟：配置多個晶片於基板上；形成介電材於基板上以覆蓋多個晶片；至少藉由移除部分的介電材，以形成包覆多個晶片的介電體；形成圖案化導電層於介電體上，且部分的圖案化導電層電性連接多個晶片；形成圖案化絕緣層以覆蓋圖案化導電層，且部分的圖案化絕緣層位於相鄰的多個晶片之間。
基於上述，在封裝結構的製造過程中用於承載的基板可以在封裝結構中作為導電件的一部分。而作為導電件的另一部分的第二導電部分與用於電性連接晶片的線路層可以為相同的膜層。且圍繞晶片的導電件可以降低晶片被外界的電磁波訊號干擾。如此一來，封裝結構的製造過程較為簡單，且封裝結構的良率及品質可以較佳。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。另外，為求清楚表示，於圖式中可能省略繪示了部分的膜層或構件。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1E是依照本發明的第一實施例的一種封裝結構的部分製造方法的部分剖視示意圖。圖1H是依照本發明的第一實施例的一種封裝結構的部分製造方法的部分上視示意圖。舉例而言，圖1H可以是對應於圖1B中，一個第一晶片110及一個第二晶片120附近的區域的上視示意圖。
請參照圖1A，提供基板161。在一實施例中，於後續的製程中，基板161可以適於承載形成於其上的結構或配置於其上的構件。
在本實施例中，基板161可以包括塊狀導電基板，但本發明不限於此。舉例而言，基板161可以包括塊狀的鋼板、銅版、鋁板其他適宜的金屬板。
在一實施例中，基板161的表面上可以鍍覆或塗佈適宜的導電材質或膜層（可以被視為基板的一部分），但本發明不限於此。舉例而言，基板161可以包括塊狀絕緣基板，且前述的塊狀絕緣基板的表面上可以鍍覆或塗佈適宜的導電材質或膜層。
請繼續參照圖1A，配置多個晶片於基板161上。舉例而言，可以將第一晶片110與第二晶片120配置於基板161上。於圖1A中，僅示例性地繪示二個第一晶片110及二個第二晶片120，但本發明不限於此。
在本實施例中，第一晶片110可以包括基材111、多個第一晶片連接墊112以及第一晶片保護層113。基材111的一側具有元件區（未繪示），而元件區所位於的表面可以被稱為第一主動面110a。相對於第一主動面110a的表面可以被稱為第一背面110b。連接於第一主動面110a及第一背面110b之間的表面可以被稱為第一側面110c。第一晶片連接墊112可以位於第一主動面110a上。第一晶片保護層113可以覆蓋第一晶片連接墊112，且第一晶片保護層113暴露出第一晶片連接墊112的一部分。在一般晶片設計中，元件區內的元件（如：第一晶片110的元件區內的元件）可以藉由對應的後段金屬內連線（Back End of Line Interconnect；BEOL Interconnect）電性連接於對應的連接墊（如：第一晶片110的部分第一晶片連接墊112）。
在本實施例中，第一晶片連接墊112例如為鋁墊或銅墊，但本發明不限於此。
在本實施例中，第二晶片120可以包括基材121、多個第二晶片連接墊122以及第二晶片保護層123。基材121的一側具有元件區（未繪示），而元件區所位於的表面可以被稱為第二主動面120a。相對於第二主動面120a的表面可以被稱為第二背面120b。連接於第二主動面120a及第二背面120b之間的表面可以被稱為第二側面120c。
在本實施例中，第二晶片120可以相同或相似於第一晶片110。舉例而言，基材121可以相同或相似於基材111，第二晶片連接墊122可以相同或相似於第一晶片連接墊112，第二晶片保護層123可以相同或相似於第一晶片保護層113，故於此不加以贅述。
在一實施例中，第一晶片110與第二晶片120之間可以是同質的（homogeneous）晶片也可以是異質的（heterogeneous）晶片，於本發明並不加以限制。
在一實施例中，晶片（如：第一晶片110或第二晶片120）與基板161之間可以具有黏著層191，但本發明不限於此。黏著層191可以包括晶片黏著膜（die attach film；DAF），但本發明不限於此。
請繼續參照圖1A，於基板161上形成介電材139。介電材139可以覆蓋第一晶片110及第二晶片120。舉例而言，介電材139可以覆蓋第一晶片110的第一主動面110a及第一側面110c，且介電材139可以覆蓋第二晶片120的第二主動面120a及第二側面120c。在一實施例中，介電材139可以藉由塗佈法或其他適宜的製程形成，但本發明不限於此。在一實施例中，介電材139可以直接接觸第一晶片110的第一晶片連接墊112及第二晶片120的第二晶片連接墊122。
請參照圖1A至圖1B及圖1H，至少移除部分的介電材139，然後，可以形成包覆多個晶片的介電體130。
在本實施例中，介電材139可以為光敏介電材（photoimageable dielectric material；PID material）。在一實施例中，可以藉由光聚合（photopolymerization）及/或烘烤（baking）的方式固化部分的光敏介電材。並且，於固化部分的光敏介電材之後，可以藉由濕清洗（wet clean）或其他適宜的方式以移除未被固化的其餘光敏介電材。
在一實施例中，介電體130的形成方式可以依據其性質而加以調整，於本發明並不加以限制。
在本實施例中，介電體130可以具有第一介電開口131d、第二介電開口132d及溝渠130d。第一介電開口131d可以暴露出第一晶片110的第一晶片連接墊112，第二介電開口132d可以暴露出第二晶片120的第二晶片連接墊122。溝渠130d可以暴露基板161或位於基板161上的膜層（若有）。
在本實施例中，介電體130可以包括藉由溝渠130d而彼此分離多個介電部分。在一實施例中，各個介電部分可以包覆各個晶片。舉例而言，介電體130可以包括藉由溝渠130d而彼此分離的第一介電部分131及第二介電部分132。第一介電部分131可覆蓋第一晶片110的第一側面110c及部分的第一主動面110a。第二介電部分132可覆蓋第二晶片120的第二側面120c及部分的第二主動面120a。
請參照圖1B至圖1C，於基板161上形成圖案化導電層149。圖案化導電層149可以覆蓋介電體130。
在本實施例中，圖案化導電層149可以藉由濺鍍製程、微影製程、電鍍製程及/或蝕刻製程形成，但本發明不限於此。舉例而言，可以藉由濺鍍製程於介電體130的表面上形成種子層（seed layer）。然後，可以藉由微影製程於種子層上形成圖案化光阻層。然後，可以在藉由電鍍製程以在圖案化光阻層所暴露出的部分種子層上形成鍍覆層。然後，可以藉由蝕刻製程移除圖案化光阻層及未被鍍覆層覆蓋於其上的另一部分種子層。圖案化的種子層141s、142s、146s（標示於圖1G）及位於其上的圖案化的鍍覆層141p、142p、146p（標示於圖1G）可以構成圖案化導電層149。
在本實施例中，圖案化導電層149可以包括線路層140及第二導電部分162。線路層140可以電性連接多個晶片。第二導電部分162可以共形覆蓋（conformally covered）溝渠130d（標示於圖1B或圖1H）。也就是說，填於溝渠130d內的第二導電部分162可以位於第一介電部分131及第二介電部分132之間。
在本實施例中，線路層140可以包括第一線路141。第一線路141可以位於第一介電部分131上，且第一線路141可以完全填入第一介電開口131d（標示於圖1B或圖1H）。也就是說，第一線路141可以直接接觸第一晶片110的第一晶片連接墊112。舉例而言，屬於第一線路141的圖案化種子層141s（標示於圖1G）可以直接接觸第一晶片110的第一晶片連接墊112。第一線路141的佈線設計（layout design）可以依據設計上的需求而進行調整，於本發明並不加以限制。
在一實施例中，第一線路141的佈線區域可以大於第一晶片110的第一主動面110a。在一實施例中，前述的第一線路141可以被稱為扇出線路（fan-out circuit）。
在本實施例中，線路層140可以包括第二線路142。第二線路142可以位於第二介電部分132上，且第二線路142可以完全填入第二介電開口132d（標示於圖1B或圖1H）。也就是說，第二線路142可以直接接觸第二晶片120的第二晶片連接墊122。舉例而言，屬於第二線路142的圖案化種子層142s（標示於圖1G）可以直接接觸第二晶片120的第二晶片連接墊122。第二線路142的佈線設計可以依據設計上的需求而進行調整，於本發明並不加以限制。
在一實施例中，第二線路142的佈線區域可以大於第二晶片120的第二主動面120a。在一實施例中，前述的第二線路142可以被稱為扇出線路。
在本實施例中，第二導電部分162可以位於第一介電部分131及第二介電部分132上，且第二導電部分162可以更延伸至溝渠130d的底部。在一實施例中，延伸至溝渠130d的第二導電部分162可以共形覆蓋（conformally covered）溝渠130d的底部及側壁。在一實施例中，覆蓋於溝渠130d（標示於圖1B或圖1H）的底部的第二導電部分162的底面162b可以與介電體130的介電底面130b共面（coplanar）。
在本實施例中，位於溝渠130d的底部的第二導電部分162可以接觸基板161。舉例而言，屬於第二導電部分162的部分圖案化種子層146s（標示於圖1G）可以直接接觸基板161。
在本實施例中，第二導電部分162與基板161是藉由不同的步驟所形成。如此一來，相接觸的第二導電部分162與基板161之間可以具有界面（interface）F1（標示於圖1G）。舉例而言，屬於第二導電部分162的部分圖案化種子層146s（標示於圖1G）與基板161之間可以具有界面F1。
在本實施例中，第一線路141及第二線路142之間可以彼此電性分離。在一實施例中，第一線路141及第二導電部分162之間可以彼此電性分離。在一實施例中，第二線路142及第二導電部分162之間可以彼此電性分離。
請參照圖1C至圖1D，於基板161上形成圖案化絕緣層150。圖案化絕緣層150的材料可以包含無機材料、有機材料、其他適宜的絕緣材料或上述之堆疊，於本發明並不加以限制。在一實施例中，圖案化絕緣層150的形成方式可以依據其性質而加以調整，於本發明並不加以限制。
在本實施例中，圖案化絕緣層150可以覆蓋圖案化導電層149。圖案化絕緣層150可以具有多個絕緣開口，以暴露出部分的圖案化導電層149。舉例而言，第一絕緣開口151d可以暴露出部分的第一線路141，且第二絕緣開口152d可以暴露出部分的第二線路142。
在本實施例中，部分的圖案化絕緣層150可以位於相鄰的晶片之間。舉例而言，部分的圖案化絕緣層150可以更延伸至溝渠130d（標示於圖1B或圖1H）內，而可以位於第一晶片110與第二晶片120之間。也就是說，填於溝渠130d內的圖案化絕緣層150可以位於第一介電部分131及第二介電部分132之間。
在本實施例中，圖案化絕緣層150可以接觸介電體130。舉例而言，圖案化絕緣層150可以直接接觸介電體130的部分介電頂面130a。
在本實施例中，圖案化絕緣層150與介電體130是藉由不同的步驟所形成。如此一來，相接觸的圖案化絕緣層150與介電體130之間可以具有界面F2（標示於圖1G）。
請參照圖1D至圖1E，於形成圖案化絕緣層150之後，可以形成多個導電端子171、172。導電端子171、172可以電性連接於線路層140中的第一線路141或第二線路142。舉例而言，導電端子171、172可以包括第一導電端子171及第二導電端子172。第一導電端子171可以電性連接於第一線路141。第二導電端子172可以電性連接於第二線路142。
導電端子171、172可以是導電柱（conductive pillar）、焊球（solder ball）、導電凸塊（conductive bump）或具有其他形式或形狀的導電端子。導電端子171、172可以經由電鍍、沉積、置球（ball placement）、迴焊（reflow）及/或其他適宜的製程來形成。
在本實施例中，導電端子171、172與線路層140之間可以具有其他的導電層（如：導電層179）或對應的其他絕緣層（未繪示）。值得注意的是，本發明對於前述的導電層的層數並不加以限制。在一實施例中，與導電端子171、172相接觸的導電層179可以被稱為凸塊底金屬（under-ball metallurgy，UBM）。
請繼續參照圖1D至圖1E，在本實施例中，可以經由單一化製程（singulation process），以構成多個封裝結構100。單一化製程例如可以包括切割製程（dicing process/cutting process），以切穿基板161、圖案化導電層149的第二導電部分162及/或填入溝渠130d（標示於圖1B或圖1H）內的部分圖案化絕緣層150。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，基板161（如圖1D所示）於單一化後可以為基板161（如圖1E所示），第一晶片110（如圖1D所示）於單一化後可以為第一晶片110（如圖1E所示），第二晶片120（如圖1D所示）於單一化後可以為第二晶片120（如圖1E所示），第一介電部分131（如圖1D所示）於單一化後可以為第一介電部分131（如圖1E所示），第二介電部分132（如圖1D所示）於單一化後可以為第二介電部分132（如圖1E所示），第一線路141（如圖1D所示）於單一化後可以為第一線路141（如圖1E所示），第二線路142（如圖1D所示）於單一化後可以為第二線路142（如圖1E所示），圖案化絕緣層150（如圖1D所示）於單一化後可以為圖案化絕緣層150（如圖1E所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
值得注意的是，本發明並未限定配置導電端子171（若有）、導電端子172（若有）以及單一化製程（若有）的順序。
圖1F是依照本發明的第一實施例的一種封裝結構的剖視示意圖。請參照圖1F，經過上述步驟後即可大致上完成本實施例的封裝結構100的製作。
在本實施例中，藉由相同或相似於前述的切割製程，可以使基板161的側壁161w及圖案化絕緣層150的側壁150w基本上齊平。在一實施例中，藉由相同或相似於前述的切割製程，可以使基板161的側壁161w、第二導電部分162的側壁162w及圖案化絕緣層150的側壁150w基本上齊平。
在一實施例中，藉由相同或相似於前述的切割製程，可以使圖案化絕緣層150暴露出部分的第二導電部分162。舉例而言，圖案化絕緣層150可以暴露出第二導電部分162的側壁162w。
在本實施例中，彼此電性連接的基板161及第二導電部分162可以被稱為導電件160。導電件160具有對應的容置空間S1、S2，且多個晶片110、120配置於對應的容置空間S1、S2內。舉例而言，導電件160可以具有第一容置空間S1及第二容置空間S2，第一晶片110配置於第一容置空間S1內，且第二晶片120配置於第二容置空間S2內。
圖1G是依照本發明的第一實施例的一種封裝結構的部分剖視示意圖。圖1I是依照本發明的第一實施例的一種封裝結構的部分上視示意圖。圖1G可以是對應於圖1F中區域R1的放大圖。圖1F的剖視示意圖可以是對應於圖1I中I-I’剖線上的位置。並且，為求清楚表示，於圖1I中省略繪示了部分的膜層或構件。舉例而言，於圖1I中省略繪示了圖案化絕緣層150及導電端子171、172。
請參照圖1F、圖1G及圖1I，封裝結構100包括導電件160、多個晶片110、120、介電體130、線路層140以及圖案化絕緣層150。
晶片110、120配置於導電件160上且部分的導電件160圍繞晶片110、120。舉例而言，第一晶片110及第二晶片120可以配置於構成導電件160的基板161（可以被稱為導電件160的第一導電部分）上，且構成導電件160的第二導電部分162可以圍繞第一晶片110及第二晶片120。
介電體130包覆多個晶片110、120。舉例而言，介電體130可以包括彼此分離的第一介電部分131及第二介電部分132。第一介電部分131可以包覆第一晶片110，且第二介電部分132可以包覆第二晶片120。
在本實施例中，介電體130可以具有介電頂面130a、介電底面130b及介電側面130c。介電底面130b相對於介電頂面130a，且介電側面130c連接介電頂面130a及介電底面130b。構成導電件160的第二導電部分162可以覆蓋介電側面130c。舉例而言，第二導電部分162可以圍繞且覆蓋位於第一介電部分131的介電側面130c及位於第二介電部分132的介電側面130c。
線路層140位於介電體130的介電頂面130a上且電性連接晶片110、120。舉例而言，線路層140可以包括第一線路141及第二線路142。第一線路141可以電性連接第一晶片110，且第二線路142可以電性連接第二晶片120。
在本實施例中，第一線路141及第二線路142之間可以彼此電性分離。並且，導電件160可以屏蔽第一晶片110與第二晶片120之間的電磁波訊號。如此一來，可以使第一晶片110與第二晶片120彼此訊號分離，也可以降低第一晶片110與第二晶片120之間不預期的電磁波訊號干擾。
在本實施例中，構成導電件160的第二導電部分162與線路層140可以為相同的膜層。舉例而言，第二導電部分162與線路層140可以經由相同的步驟（如：圖1C所繪示的步驟）所形成，且第二導電部分162與線路層140包括對應的種子層141s、142s、146s及鍍覆層141p、142p、146p。又舉例而言，種子層141s、種子層142s及種子層146s基本上為相同的膜層，且鍍覆層141p、鍍覆層142p及鍍覆層146p基本上為相同的膜層。
圖案化絕緣層150覆蓋線路層140，且部分的圖案化絕緣層150位於相鄰的第一晶片110與第二晶片120之間。
在本實施例中，圖案化絕緣層150可以圍繞第二導電部分162。舉例而言，圖案化絕緣層150可以圍繞且覆蓋位於介電側面130c上的第二導電部分162。如此一來，可以降低第二導電部分162剝離（peeling）的可能。
在本實施例中，圖案化絕緣層150的最大厚度150h可以大於介電體130的最大厚度130h，但本發明不限於此。
在本實施例中，基板161可以塊狀金屬板或其他適宜的可導電的塊狀基板。在封裝結構100的製造過程中，基板161可以適於承載形成於其上的結構或配置於其上的構件。並且，作為導電件160的一部分的基板161可以降低電磁波訊號對第一晶片110及/或第二晶片120產生不預期的干擾。並且，基板161可以熱耦接於第一晶片110及/或第二晶片120。也就是說，在封裝結構100的製造過程中用於承載的基板161可以在封裝結構100中作為電磁干擾屏蔽（electromagnetic interference Shielding；EMI Shielding）及/或散熱的構件。如此一來，封裝結構100的製造過程可以較為簡單。並且，封裝結構100的良率及品質可以較佳。
在本實施例中，構成導電件160的第二導電部分162與線路層140可以為相同的步驟所形成的相同膜層。如此一來，可以使封裝結構100的製造過程較為簡單。並且，封裝結構100的良率及品質可以較佳。
在一實施例中，基板161可以是未被圖案化（如：不具有穿孔或凹陷）的塊狀板體。如此一來，可以使封裝結構100的製造過程較為簡單。並且，封裝結構100的良率及品質可以較佳。
圖2是依照本發明的第二實施例的一種封裝結構的剖視示意圖。第二實施例的封裝結構200與第一實施例的封裝結構100相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖2，封裝結構200可以包括導電件160、多個晶片110、120、介電體130、線路層140、圖案化絕緣層150以及熱界面材料層（Thermal Interface Material layer；TIM layer）281。熱界面材料層281可以包括具有導電材質（如：導電粒子）的導熱膠、導熱膏、導熱膠膜或導熱膠帶，但本發明不限於此。在一實施例中，熱界面材料層281可以提升基板161與晶片（如：第一晶片110及/或第二晶片120）之間的熱耦接。
圖3是依照本發明的第三實施例的一種封裝結構的剖視示意圖。第三實施例的封裝結構300與第一實施例的封裝結構100相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖3，封裝結構300可以包括導電件360、多個晶片110、120、介電體130、線路層140、圖案化絕緣層150。
在本實施例中，基板382可以塊狀絕緣板，且基板382的表面上可以具有導電層361。彼此電性連接的導電層361及第二導電部分162可以被稱為導電件360。第一晶片110及第二晶片120可以配置於構成導電件360的導電層361（可以被稱為第一導電部分）上。
在本實施例中，基板382及位於其上的導電層361在封裝結構300的製造過程中可以適於承載形成於其上的結構或配置於其上的構件。導電層361可以是單一的膜層也可以是多個堆疊的膜層。
綜上所述，在封裝結構的製造過程中用於承載的基板可以在封裝結構中作為導電件的一部分。而作為導電件的另一部分的第二導電部分與用於電性連接晶片的線路層可以相同的膜層。且圍繞晶片的導電件可以降低晶片被外界的電磁波訊號干擾。如此一來，封裝結構的製造過程較為簡單，且封裝結構的良率及品質可以較佳。
100、200、300:封裝結構 110、120:晶片 111、121:基材 110a、120a:主動面 110b、120b:背面 110c、120c:側面 112、122:晶片連接墊 113、123:晶片保護層 139:介電材 130:介電體 130a:介電頂面 130b:介電底面 130c:介電側面 131、132:介電部分 131d、132d:介電開口 130d:溝渠 130h:最大厚度 140:線路層 141、142:線路 141s、142s、146s:種子層 141p、142p、146p:鍍覆層 149:圖案化導電層 150:圖案化絕緣層 151d、152d:絕緣開口 150w:側壁 150h:最大厚度 161:基板 361:導電層 161w:側壁 160、360:導電件 162:第二導電部分 162b:底面 162w:側壁 171、172:導電端子 179:導電層 281:熱界面材料層 382:基板 191:黏著層 F1、F2:界面 S1、S2:容置空間 R1:區域
圖1A至圖1E是依照本發明的第一實施例的一種封裝結構的部分製造方法的部分剖視示意圖。 圖1F是依照本發明的第一實施例的一種封裝結構的剖視示意圖。 圖1G是依照本發明的第一實施例的一種封裝結構的部分剖視示意圖。 圖1H是依照本發明的第一實施例的一種封裝結構的部分製造方法的部分上視示意圖。 圖1I是依照本發明的第一實施例的一種封裝結構的部分上視示意圖。 圖2是依照本發明的第二實施例的一種封裝結構的部分剖視示意圖。 圖3是依照本發明的第三實施例的一種封裝結構的部分剖視示意圖。
100:封裝結構
110、120:晶片
130:介電體
131、132:介電部分
140:線路層
141、142:線路
150:圖案化絕緣層
150w:側壁
161:基板
161w:側壁
160:導電件
162:第二導電部分
162w:側壁
171、172:導電端子
179:導電層
S1、S2:容置空間
R1:區域

Claims (10)

  1. 一種封裝結構，包括： 導電件； 多個晶片，配置於所述導電件上且部分的所述導電件圍繞所述多個晶片； 介電體，包覆所述多個晶片； 線路層，位於所述介電體上且電性連接所述多個晶片；以及 圖案化絕緣層，覆蓋所述線路層，且部分的所述圖案化絕緣層位於相鄰的所述多個晶片之間。
  2. 如請求項1所述的封裝結構，其中所述多個晶片包括基材、晶片連接墊以及晶片保護層，所述晶片連接墊位於所述基材上，所述晶片保護層覆蓋所述基材且暴露出部分的所述晶片連接墊，所述線路層貫穿部分的所述介電體以直接接觸所述晶片連接墊。
  3. 如請求項1所述的封裝結構，其中部分的所述導電件包括圍繞各個所述多個晶片的第二導電部分，且所述圖案化絕緣層圍繞所述第二導電部分。
  4. 如請求項1所述的封裝結構，其中所述線路層包括第一線路及第二線路，所述多個晶片包括第一晶片及第二晶片，第一線路電性連接於所述第一晶片，第二線路電性連接於所述第二晶片，且所述第一晶片與所述第二晶片彼此訊號分離。
  5. 如請求項1所述的封裝結構，其中所述介電體包括相鄰且彼此分離的第一介電部分及第二介電部分，且部分的導電件及部分的圖案化絕緣層位於所述第一介電部分及所述第二介電部分之間。
  6. 如請求項1所述的封裝結構，其中所述導電件的側壁及所述圖案化絕緣層的側壁基本上齊平。
  7. 如請求項1所述的封裝結構，其中所述圖案化絕緣層與所述介電體相接觸，且所述圖案化絕緣層及所述介電體之間具有界面。
  8. 如請求項1所述的封裝結構，其中所述圖案化絕緣層的最大厚度大於所述介電體的最大厚度。
  9. 如請求項1所述的封裝結構，其中： 所述介電體具有介電頂面、介電底面及介電側面，所述介電底面相對於所述介電頂面，所述介電側面連接所述介電頂面及所述介電底面； 所述線路層位於所述介電體的所述介電頂面上； 所述導電件包括第一導電部分及第二導電部分，所述介電體位於所述第一導電部分上，所述第二導電部分至少覆蓋所述介電側面；且 所述導電件的所述第二導電部分與所述線路層為相同的膜層。
  10. 一種封裝結構的製造方法，包括： 配置多個晶片於基板上； 形成介電材於所述基板上以覆蓋所述多個晶片； 至少藉由移除部分的所述介電材，以形成包覆所述多個晶片的介電體； 形成圖案化導電層於所述介電體上，且部分的圖案化導電層電性連接所述多個晶片； 形成圖案化絕緣層以覆蓋所述圖案化導電層，且部分的所述圖案化絕緣層位於相鄰的所述多個晶片之間。
TW109141841A 2020-11-27 2020-11-27 封裝結構及其製造方法 TWI729964B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109141841A TWI729964B (zh) 2020-11-27 2020-11-27 封裝結構及其製造方法
CN202110078416.5A CN114566487A (zh) 2020-11-27 2021-01-20 封装结构及其制造方法
US17/159,152 US11637071B2 (en) 2020-11-27 2021-01-27 Package structure including multiple dies surrounded by conductive element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109141841A TWI729964B (zh) 2020-11-27 2020-11-27 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI729964B TWI729964B (zh) 2021-06-01
TW202221880A true TW202221880A (zh) 2022-06-01

Family

ID=77517079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141841A TWI729964B (zh) 2020-11-27 2020-11-27 封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US11637071B2 (zh)
CN (1) CN114566487A (zh)
TW (1) TWI729964B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694970B2 (en) * 2021-03-19 2023-07-04 Nxp B.V. Plated pillar dies having integrated electromagnetic shield layers
TWI796109B (zh) * 2021-11-23 2023-03-11 立錡科技股份有限公司 封裝結構以及封裝方法
CN117238894B (zh) * 2023-09-26 2024-07-09 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
TWI622149B (zh) * 2017-01-03 2018-04-21 力成科技股份有限公司 封裝結構的製造方法
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10892250B2 (en) * 2018-12-21 2021-01-12 Powertech Technology Inc. Stacked package structure with encapsulation and redistribution layer and fabricating method thereof
US11251170B2 (en) * 2019-04-29 2022-02-15 Powertech Technology Inc. Package structure and manufacturing method thereof
US11282772B2 (en) * 2019-11-06 2022-03-22 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same

Also Published As

Publication number Publication date
CN114566487A (zh) 2022-05-31
US20220173051A1 (en) 2022-06-02
TWI729964B (zh) 2021-06-01
US11637071B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI729964B (zh) 封裝結構及其製造方法
TWI717255B (zh) 封裝結構及其製造方法
KR101870161B1 (ko) 반도체 패키지 및 이의 제조방법
TWI665775B (zh) 封裝結構及晶片結構
US9431325B2 (en) Semiconductor packaging structure
TW202006923A (zh) 半導體封裝及其製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
TWI720839B (zh) 晶片封裝結構及其製造方法
CN113284884B (zh) 半导体封装及其制备方法
TWI739142B (zh) 半導體封裝結構及其製造方法
US20230063147A1 (en) Semiconductor package
TWI756094B (zh) 封裝結構及其製造方法
TWI733619B (zh) 封裝結構及其製造方法
TW202310302A (zh) 半導體封裝
TW202029448A (zh) 電子封裝件及其封裝基板與製法
TWI804195B (zh) 半導體封裝結構及其製造方法
TWI765307B (zh) 電子封裝結構及其製作方法
US12014975B2 (en) Semiconductor package
US20230268262A1 (en) Electronic package and manufacturing method thereof
US20230268197A1 (en) Substrate structure, and fabrication and packaging methods thereof
US20230137998A1 (en) Semiconductor devices and methods of manufacturing electronic devices
US20220375829A1 (en) Semiconductor package
CN117976557A (zh) 一种扇入型封装结构及其制备方法
TW202406036A (zh) 半導體封裝