TW202213703A - 高速記憶體系統整合 - Google Patents

高速記憶體系統整合 Download PDF

Info

Publication number
TW202213703A
TW202213703A TW109145486A TW109145486A TW202213703A TW 202213703 A TW202213703 A TW 202213703A TW 109145486 A TW109145486 A TW 109145486A TW 109145486 A TW109145486 A TW 109145486A TW 202213703 A TW202213703 A TW 202213703A
Authority
TW
Taiwan
Prior art keywords
die
package
electronic package
substrate
stacks
Prior art date
Application number
TW109145486A
Other languages
English (en)
Inventor
冨嶋茂樹
迪班卓 馬里克
歐塔 寇克
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202213703A publication Critical patent/TW202213703A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文揭露的實施例包含多晶粒電子封裝。在一實施例中，電子封裝包括封裝基板和電性耦接到封裝基板的第一晶粒。在一實施例中，晶粒堆疊的陣列電性耦接到第一晶粒。在一實施例中，晶粒堆疊的陣列在第一晶粒與封裝基板之間。在一實施例中，晶粒堆疊中的各者包括垂直堆疊排列的複數個第二晶粒。

Description

高速記憶體系統整合
本揭露的實施例涉及半導體裝置，並且更具體地涉及在記憶體晶粒堆疊的陣列之上具有計算晶粒的電子封裝。
對提高計算性能的追求產生許多不同的封裝解決方案。在一種這樣的封裝解決方案中，將晶粒配置在基礎基板上。該晶粒可能包含計算晶粒和記憶體晶粒。計算晶粒與記憶體晶粒之間的連接設置在基礎基板中。當提供更高的密度時，基礎基板上的橫向連接導致更高的功率消耗及減小的頻寬。這種整合可能不足以滿足某些應用(例如高效能計算(HPC)應用)的記憶體容量和頻寬需求。
及
依據多個實施例，本文描述的是在記憶體晶粒堆疊的陣列之上具有計算晶粒的電子封裝。在以下的描述中，將使用本領域技術人員通常使用的用詞來描述說明性實施方式的各種態樣，以便將其工作的本質傳達給本領域其他技術人員。然而，對於本領域技術人員顯而易見的是，本發明可以僅帶有所描述的一些態樣來實現。為了解釋之目的，提出了具體的數字、材料以及配置，以便提供對說明性實施方式的徹底瞭解。然而，對於本領域技術人員顯而易見的是，本發明可以不具有特定的細節而仍能夠實現。在其他情況下，省略或簡化眾所周知的特徵，以免模糊說明性的實施方式。
各種操作將被描述為多個分開地操作，依序以理解本發明最有幫助的方式描述，然而，描述的順序不應被解釋為意味這些操作必需是依序的。特別是，這些操作不需要按照所呈現的順序實施。
如上所述，現有的電子封裝架構可能無法提供足以用於某些高效能計算(HPC)系統的記憶體容量和頻寬。在圖1A和1B中示出現有電子封裝100的範例。如所示，電子封裝100包括封裝基板110，封裝基板110具有在封裝基板110之上的基礎基板120。基礎基板120可以是主動基板。舉例而言，基礎基板120可以包括用於記憶體(例如，SRAM)、I/O和電源管理(例如，全整合式電壓調節器(fully integrated voltage regulator (FIVR))的電路。此類電路組件整合到基礎基板120中需要相對先進的製程節點(例如，10nm或更小或更大)。由於基礎基板120的面積相對較大(例如，數百mm2)的需求，導致更加複雜化。如此一來，這樣的基礎基板120的產率低，進而增加基礎基板120的成本。基礎基板120可以藉由互連112附接到封裝基板110。
如所示，複數個第一晶粒125和第二晶粒135可以以陣列的方式設置在基礎基板120之上。第一晶粒125可以是計算晶粒(例如，CPU、GPU等)，且第二晶粒135可以是記憶體晶粒。第一晶粒125和第二晶粒135可以藉由互連122附接到基礎基板120。應當理解，第二晶粒135的數量受到基礎基板120的覆蓋區的限制。由於難以形成大面積的基礎基板120，因此第二晶粒135的數量受到限制。如此一來，電子封裝100的記憶體容量受到限制。為了提供額外的記憶體，可以將高頻寬記憶體(high bandwidth memory(HBM))145堆疊附接到封裝基板110。高頻寬記憶體145可以藉由嵌入式橋144或其他導電路由結構電性耦接到基礎基板120。
第一晶粒125可以藉由基礎基板120中的互連136(例如，走線、通孔等)電性耦接至第二晶粒135。類似地，穿過橋144的互連146可以將高頻寬記憶體145電性耦接到基礎基板120。這種橫向路由增加了功耗，並減少了記憶體的可用頻寬。
因此，本文揭露的實施例包含允許改善記憶體容量和頻寬的電子封裝架構。特別地，本文揭露的實施例包含第一晶粒(例如，計算晶粒)和包括耦接到第一晶粒的第二晶粒(例如，記憶體晶粒)的晶粒堆疊的陣列。第二晶粒的三維(3D)堆疊可在有限的覆蓋區內增加記憶體容量。此外，每個晶粒堆疊可以位於第一晶粒的計算引擎群集下方。在一些實施例中，群集內的區域計算引擎可以在第二晶粒中的個別的晶粒的記憶體區塊上方。因此，每個計算引擎群集都可以藉由最少的橫向路由直接存取記憶體。這減少了功耗，並增加了頻寬。在一些實施例中，從封裝基板(或基礎基板)到第一晶粒的功率傳送路徑可以在晶粒堆疊之間路由。在其他實施例中，功率傳送路徑可以被路由穿過晶粒堆疊。
額外的記憶體容量還允許從基礎基板上卸載記憶體。不需要在基礎基板中提供記憶體，可以放鬆基礎基板的製程節點。舉例而言，可以在14nm或22nm製程節點處處理基礎基板。如此，提高了基礎基板的產率並且降低了成本。另外，可以提供較大面積的基礎基板，這允許提供更大的記憶體容量。
在一實施例中，複數個第一晶粒可以被包含在電子封裝中。舉例而言，每個第一晶粒可以定位在晶粒堆疊的陣列的不同部分之上。因此，每個第一晶粒可以具有專用的記憶體組。這允許使用較小的計算晶粒，因而可以提高產率及降低成本。晶粒堆疊的使用還可以提高電子封裝的產率。舉例而言，可以在組裝之前對每個晶粒堆疊進行測試。如此一來，在電子封裝中可以僅包含已知的好的晶粒堆疊。
現在參考圖2，示出說明依據一實施例的電子封裝200的透視圖。在圖2中，為簡單起見，僅示出第一晶粒225和晶粒堆疊230的陣列。應當理解，電子封裝200中可以包含其他組件(如將在以下更詳細描述的)。在一實施例中，第一晶粒225可以是計算晶粒。舉例而言，第一晶粒225可包括處理器(例如，CPU)、圖形處理器(例如，GPU)、應用處理器(例如，TPU、FPGA等)或提供計算能力的任何其他類型的晶粒。在一實施例中，晶粒堆疊230可以包括垂直堆疊排列的複數個第二晶粒235。第二晶粒235可以是記憶體晶粒。在特定實施例中，記憶體晶粒是SRAM記憶體，但是其他類型的記憶體(例如，eDRAM、STT-MRAM、ReRAM、3DXP等)也可能被包含在晶粒堆疊230中。此外，第二晶粒235可以包括多個不同類型的記憶體。
在所示的實施例中，晶粒堆疊230的陣列包括四乘四的陣列。即，圖2所示的晶粒堆疊230有16個實例。然而，應當理解，陣列可以包括任何數目的晶粒堆疊230。此外，雖然示出方形陣列，但應當理解，此陣列可以是任何形狀。舉例而言，晶粒堆疊230的陣列可以是四乘二的陣列。在所示的實施例中，每個晶粒堆疊230包括四個第二晶粒235。然而，應當理解，實施例可以在晶粒堆疊230中包含任何數目的第二晶粒235。舉例而言，一或多個第二晶粒235可以被包含在每個晶粒堆疊230中。
現在參考圖3A，示出依據一實施例的電子封裝300的截面圖。電子封裝300可以包括封裝基板310、晶粒堆疊330的陣列和第一晶粒325。模具層350可以設置在晶粒堆疊330的陣列和第一晶粒325之上。
在一實施例中，封裝基板310可以是任何合適的封裝基板。舉例而言，封裝基板310可以是有核心的或無核心的。在一實施例中，封裝基板310可以包括導電特徵(為簡單起見圖未示出)以提供路由。舉例而言，導電走線、通孔墊等可以被包含在封裝基板中。
在一實施例中，各個晶粒堆疊330可以包括複數個第二晶粒335。在所示的實施例中，在每個晶粒堆疊330中顯示五個第二晶粒335，但應當理解，晶粒堆疊330可以包括二或更多個第二晶粒335。在一實施例中，第二晶粒335可以藉由互連337/338彼此連接。互連338代表電源互連，並且互連337可以代表通訊互連(例如，I/O、CA等)。在一實施例中，透過基板通孔(TSV)可以穿過第二晶粒335。為了簡潔起見，圖未顯示TSV。在特定實施例中，使用TSV/微凸塊結構來實現互連337/338。在其他實施例中，可以使用混合晶圓鍵合來互連堆疊的第二晶粒。然而，應當理解，也可以使用其他合適的互連結構。如所示，從封裝基板310到第一晶粒325的功率傳送路徑是藉由晶粒堆疊330提供的。即，顯示電源互連338將最上面的第二晶粒335耦接到第一晶粒325。
在一實施例中，第一晶粒325可以是計算晶粒。舉例而言，第一晶粒325可包括處理器(例如，CPU)、圖形處理器(例如，GPU)或提供計算能力的任何其他類型的晶粒。第二晶粒335可以是記憶體晶粒。在特定實施例中，記憶體晶粒是SRAM記憶體，但是其他類型的記憶體(例如，eDRAM、STT-MRAM、ReRAM、3DXP等)也可能被包含在晶粒堆疊330中。在一實施例中，可以在與第二晶粒335不同的製程節點處製造第一晶粒325。舉例而言，可以在具有比第二晶粒335更之前的製程節點處製造第一晶粒325。
在一實施例中，整合到電子封裝330中的晶粒堆疊330可以是已知好的晶粒堆疊330。即，可以在組合之前測試個別的晶粒堆疊330。如此一來，實施例可以包含在電子封裝330的組件中僅提供功能性晶粒堆疊330。這增加了電子封裝300的產率並且降低了成本。
現在參考圖3B，示出依據另一實施例的電子封裝300的截面圖。圖3B中的電子封裝300可以與圖3A中的電子封裝300基本上相似，不同之處在於，在晶粒堆疊330的陣列和封裝基板310之間提供有基礎基板320。在一實施例中，基礎基板320可以藉由諸如焊料凸塊等的互連312附接到封裝基板310。
在一實施例中，基礎基板320可以是半導體材料。舉例而言，基礎基板320可以包括矽等。在一實施例中，基礎基板320可以是被動基板，沒有任何主動電路。在其他實施例中，基礎基板320可以是包括主動電路的主動基板。在一實施例中，基礎基板320可以包括功率調節電路區塊(例如，FIVR等)。此外，在一些實施例中，基礎基板320可以基本上沒有記憶體電路(例如，SRAM區塊)。這是因為晶粒堆疊330為電子封裝300提供了足夠的記憶體容量。
在一些實施例中，可以在與第一晶粒325和晶粒堆疊330中的第二晶粒335的製程節點不同的製程節點處製造基礎基板320。舉例而言，可以在7nm製程節點處製造第一晶粒325，可以在10nm製程節點處製造第二晶粒335，並且可以在14nm製程節點或更大處製造基礎基板320。如此一來，降低了基礎基板320的成本。另外，可以增加基礎基板320的覆蓋區面積，以便為晶粒堆疊330提供更多的面積。在一實施例中，基礎基板320的覆蓋區可以大於晶粒堆疊330的陣列的覆蓋區並且大於第一晶粒325的覆蓋區。在一實施例中，基礎基板320的覆蓋區可以是近似100mm2或更大、近似200mm2或更大或近似500mm2或更大。
現在參考圖3C，示出依據另一實施例的電子封裝300的截面圖。圖3C中的電子封裝300與圖3B中的電子封裝300基本上相似，除了基礎基板320的位置。如所示，基礎基板320可以位於晶粒堆疊330與第一晶粒325之間。在一些實施例中，可以從基礎基板320到封裝基板310提供直接電性連接313。即，從基礎基板320到封裝基板310的電性連接313可以靠近晶粒堆疊330通過。然而，應當理解，實施例還可以包含穿過晶粒堆疊330從基礎基板320到封裝基板310的電性連接。
現在參考圖3D，示出依據另一實施例的電子封裝300的截面圖。在一實施例中，圖3D中的電子封裝300與圖3B中的電子封裝300基本上相似，除了基礎基板320的位置。如所示，基礎基板320可以位於第一晶粒325上方。在一些實施例中，可以從基礎基板320到封裝基板310提供直接電性連接313。即，從基礎基板320到封裝基板310的電性連接313可以靠近晶粒堆疊330和第一晶粒325通過。然而，應當理解，實施例還可以包含穿過晶粒堆疊330從基礎基板320到封裝基板310的電性連接。
現在參考圖3E，示出依據另一實施例的電子封裝300的截面圖。在一實施例中，圖3E中的電子封裝300可以與圖3A中的電子封裝300基本上相似，除了從封裝基板310到第一晶粒325的功率傳送路徑326可以經過晶粒堆疊330外側。如所示，功率傳送路徑326位於晶粒堆疊330之間。在一實施例中，功率傳送路徑326可以包括穿模通孔(through mold via (TMV))、銅柱或用於提供穿過模具層350的垂直連接的任何其他合適的互連結構。
由於沒有藉由晶粒堆疊330提供到第一晶粒325的功率傳送路徑，所以最頂部的第二晶粒335可以僅包含通訊互連337。然而，在其他實施例中，可以在最上面的第二晶粒335之上提供虛設功率互連(即，提供結構支撐但不是電路的主動部分的互連)，以提供製造和機械的可靠性。應當理解的是，可以藉由互連338來形成穿過晶粒堆疊330的功率傳送路徑。
現在參考圖3F，示出依據另一實施例的電子封裝300的截面圖。在一實施例中，圖3F中的電子封裝可以與圖3E中的電子封裝300基本上相似，不同之處在於，在晶粒堆疊330與封裝基板310之間提供有基礎基板320。在一實施例中，基礎基板320可以藉由諸如焊料凸塊等的互連312附接到封裝基板310。在一實施例中，功率傳送路徑326可以提供第一晶粒325與基礎基板320之間的直接電性耦接。
現在參考圖3G，示出依據另一實施例的電子封裝300的截面圖。在一實施例中，電子封裝300可以與圖3F中的電子封裝300基本上相似，除了在晶粒堆疊330的陣列之上提供複數個第一晶粒325。舉例而言，顯示第一晶粒325 A和第一晶粒325 B。然而，應當理解，電子封裝300中可以包含任何數量的第一晶粒325。在一些實施例中，第一晶粒325 A和325 B可以彼此基本上相似。在其他實施例中，第一晶粒325 A和325 B可以具有不同的功能。此外，儘管在圖3G中顯示為基本上相同的尺寸，但應當理解，第一晶粒325 A和325 B不需要具有相同的尺寸。在所示的實施例中，第一晶粒325 A和325 B在不同的晶粒堆疊330上。在其他實施例中，單一晶粒堆疊330可以在二或更多個不同的第一晶粒325下方。
在一實施例中，每個第一晶粒325 A和325 B可以直接連接到下方的基礎基板320。舉例而言，功率傳送路徑326在第一晶粒325與基礎基板320之間穿過晶粒堆疊330外側的模具層350。功率傳送路徑326可以是TMV、柱或任何其他導電結構，以提供穿過模具層350的垂直連接。由於沒有藉由晶粒堆疊330提供的功率傳送路徑326，所以最頂部的第二晶粒335可以僅包含通訊互連337。然而，在其他實施例中，可以在最上面的第二晶粒335之上提供虛設功率互連(即，提供結構支撐但不是電路的主動部分的互連)，以提供製造和機械的可靠性。
現在參考圖3H，示出依據另一實施例的電子封裝300的截面圖。圖3H中的電子封裝300與圖3G中的電子封裝300基本上相似，除了基礎基板320被省略。在這樣的實施例中，晶粒堆疊330可以直接附接到封裝基板310。另外，功率傳送路徑326可以提供從第一晶粒325 A/325 B到封裝基板310的直接電性連接。
現在參考圖3I，示出依據另一實施例的電子封裝300的截面圖。圖3I中的電子封裝300與圖3G中的電子封裝300基本上相似，除了晶粒堆疊330外側的功率傳送路徑326被省略。作為替代，可以透過晶粒堆疊330提供到第一晶粒325 A/325 B的功率傳送。舉例而言，最上面的第二晶粒335可以藉由通訊互連337和電源互連338連接到第一晶粒325 A/325 B。
現在參考圖4A，示出依據一實施例的第一晶粒425的表面的平面圖。在一實施例中，第一晶粒425可以包括複數個計算引擎群集462。可以在每個群集462內提供複數個區域計算引擎461。為了最小化路由，在群集462下方提供專用於每個群集462的記憶體資源。如此一來，每個群集462可以位於晶粒堆疊之一者的上方。舉例而言，第一晶粒425包括十六個群集462，並且每個群集462可以位於晶粒堆疊之一者之上。因此，本文揭露的實施例需要最少的(如果有的話)橫向路由，以便第一晶粒425存取電子封裝中的記憶體資源。
藉由將個別的記憶體區塊定位在區域計算引擎461下方的記憶體晶粒中，可以進一步減少橫向路由。舉例而言，圖4B是第二晶粒435(例如，記憶體晶粒)的平面圖，第二晶粒435可以設置在第一晶粒425下方的晶粒堆疊中。在一實施例中，第二晶粒435可以包括複數個區塊471 A-D。每個區塊471 A-D可以位於區域計算引擎461中的各者下方。舉例而言，每個第二晶粒435可以包括四個區塊471，並且上層群集462可以包括四個區域計算引擎461，其中區域計算引擎461中的各者在區塊471中的各者之上。
圖4B還示出墊472/473和互連437/438。功率傳送互連438可以設置在墊472上，並且通訊互連437可以設置在墊473上。以第二晶粒435在晶粒堆疊中最頂部為例的情況下，可以省略功率傳送互連438，或是可以提供虛設功率傳送互連438。這是因為，第一晶粒425上的功率傳送墊464在晶粒堆疊的覆蓋區之外。如此一來，類似於圖3E和3F所示的功率傳送路徑326的功率傳送路徑可以用於向第一晶粒425提供功率。
在一實施例中，可以在第一晶粒425的每個群集462內提供通訊墊463。通訊墊463被定位成與第二晶粒435的通訊互連437介接。儘管示出通訊互連437的簡單的線性佈局，但應當理解，通訊互連437可以具有任何合適的佈局。
現在參考圖5A及5B，依據一實施例，分別示出第一晶粒525的表面和第二晶粒535的表面的平面圖。第二晶粒535可以與圖4B中的第二晶粒435基本上相似。即，第二晶粒535可以包括複數個區塊571 A-D，其中在墊572上提供功率傳送互連538，在墊573上具有通訊互連537。
在一實施例中，圖5A中的第一晶粒525相似於圖4A中的第一晶粒425，除了功率傳送墊564在計算引擎群集562內。即，相似於圖3A及3B所示的實施例，第一晶粒525被設置為藉由晶粒堆疊來接收功率。由於功率是藉由晶粒堆疊傳送的，因此最頂部的第二晶粒535上的功率傳送互連538處於主動狀態，以便為每個群集563中的功率傳送墊564提供功率。
相似於關於圖4A及4B描述的實施例，群集563可各自包括複數個區域計算引擎561。每個區域計算引擎561可以位於下方的第二晶粒535中的區塊571之一者之上。另外，第二晶粒535的墊572/573可以與第一晶粒525的墊564/563對準。雖然顯示十字圖案，但應當理解，墊572/573和564/563可以具有任何合適的佈局。
現在參考圖6，示出依據一實施例的電子系統690的截面圖。在一實施例中，電子系統690可以包括附接到板材691的電子封裝600。電子封裝600可以藉由互連692附接到板材691。在所示的實施例中，互連692顯示為焊料球。然而，應當理解，互連692可以是任何合適的互連，例如插座、引線接合等。
在一實施例中，電子封裝600可以包括封裝基板610。基礎基板620可以設置在封裝基板610之上。在一實施例中，晶粒堆疊630的陣列可以位於基礎基板620之上。晶粒堆疊630的各者可以包括複數個第二晶粒635。舉例而言，第二晶粒635可以是記憶體晶粒。第一晶粒625可以設置在晶粒堆疊630之上。第一晶粒625可以是計算晶粒。在一實施例中，可以藉由直接連接到基礎基板620的功率傳送路徑626向第一晶粒625提供功率。在一實施例中，模具層650可以圍繞電子封裝600。
在圖6中，示出電子封裝600相似於圖3F中的電子封裝300。然而，應當理解，電子系統690中的電子封裝600可以相似於依據本文揭露的任何實施例的電子封裝。舉例而言，電子封裝600可以相似於圖3A-5B中的任何電子封裝300。
圖7說明依據本發明之一實施方式的計算裝置700。計算裝置700容置板材702。板材702可包含數個組件，包含但不限於處理器704以及至少一通訊晶片706。處理器704物理性及電性耦接至板材702。在一些實施方式中，至少一通訊晶片706也物理性及電性耦接至板材702。在進一步的實施方式中，通訊晶片706是處理器704的部分。
這些其他組件包含，但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速器、陀螺儀、揚聲器、相機以及大量儲存裝置(例如硬碟機、光碟(CD)、數位光碟(DVD)等)。
通訊晶片706使得用於至計算裝置700或來自計算裝置700之資料傳送之無線通訊能夠實現。用詞「無線」及其衍生物可用於描述電路、裝置、系統、方法、技術、通訊通道等，其可藉由使用穿過非固體介質的調變電磁輻射來傳遞資料。此用詞並不意味著關聯的裝置不包含任何電線，儘管在某些實施例中可能沒有。通訊晶片706可實現任何數目的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(long term evolution；LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及其衍生物，以及任何其他指定用作3G、4G、5G及在此之後之技術的無線協定。計算裝置700可包含複數個通訊晶片706。舉例而言，第一通訊晶片706可專用於較短範圍的無線通訊，例如Wi-Fi和藍牙，而第二通訊晶片706可專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置700的處理器704包含封裝在處理器704內的積體電路晶粒。在本發明的一些實施方式中，依據本文所述的實施例，處理器的積體電路晶粒可以是電子封裝的一部分，該電子封裝包括在晶粒堆疊的陣列之上的第一晶粒。用詞「處理器」可以指處理來自暫存器及/或記憶體的電子資料以便將該電子資料轉變成其他可儲存在暫存器及/或記憶體中的電子資料的任何裝置或裝置的部分。
通訊晶片706還包含封裝在通訊晶片706內的積體電路晶粒。依據本發明的另一實施方式，依據本文所述的實施例，通訊晶片的積體電路晶粒可以是電子封裝的一部分，該電子封裝包括在晶粒堆疊的陣列之上的第一晶粒。
以上說明本發明的實施方式的描述，包含在摘要中的描述，並非意圖耗盡或限制本發明至所揭露的精確態樣。本文所描述的本發明的精確的實施方式及範例用於說明目地，因而相關領域具有通常知識者將認可，各種等同的修改可以落入本發明之範圍。
可以根據以上詳細描述對本發明進行這些修改。以下申請專利範圍中使用的術語不應當被理解為限制本發明在說明書和申請專利範圍中所揭露的具體實施方式。相反的，本發明的範圍完全是由以下申請專利範圍來判斷，並且是依據申請專利範圍解釋的既定原則來理解。
範例1：一種電子封裝，包括：封裝基板；第一晶粒，電性耦接到該封裝基板；以及 晶粒堆疊的陣列，電性耦接到該第一晶粒，其中該晶粒堆疊的陣列在該第一晶粒與該封裝基板之間，並且 其中該晶粒堆疊中的各者包括：垂直堆疊排列的複數個第二晶粒。
範例2：如範例1之電子封裝，其中該第一晶粒是計算晶粒，並且其中該第二晶粒是記憶體晶粒。
範例3：如範例1或範例2之電子封裝，更包括：基礎基板。
範例4：如範例3之電子封裝，其中該基礎基板在該晶粒堆疊的陣列與該封裝基板之間。
範例5：如範例3之電子封裝，其中該基礎基板在該晶粒堆疊的陣列與該第一晶粒之間。
範例6：如範例3之電子封裝，其中該第一晶粒在該基礎基板與該封裝基板之間。
範例7：如範例3-6之電子封裝，其中該基礎晶粒是被動基板。
範例8：如範例3-6之電子封裝，其中該基礎晶粒是主動基板。
範例9：如範例8之電子封裝，其中該基礎晶粒包括用於功率傳送的電路。
範例10：如範例1-9之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑穿過一或多個第二晶粒。
範例11：如範例1-10之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過。
範例12：如範例1-11之電子封裝，更包括：第三晶粒，其中該晶粒堆疊的陣列的第一部分在該第一晶粒的下方，並且其中該晶粒堆疊的陣列的第二部分在該第三晶粒的下方。
範例13：一種電子封裝，包括：封裝基板；基礎基板，在該封裝基板之上；晶粒堆疊的陣列，在該基礎基板之上；以及第一晶粒，在該晶粒堆疊的陣列之上。
範例14：如範例13之電子封裝，其中，該第一晶粒包括複數個計算引擎群集，並且其中，該晶粒堆疊中的個別一者位於該計算引擎群集的個別一者的下方。
範例15：如範例14之電子封裝，其中個別的晶粒堆疊包括複數個第二晶粒，並且其中每個第二晶粒包括複數個記憶體區塊。
範例16：如範例15之電子封裝，其中每個計算引擎群集包括複數個區域計算引擎，並且其中該區域計算引擎中的各者位於該記憶體區塊中的各者上方。
範例17：如範例13-16之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在複數個該晶粒堆疊之間穿過。
範例18：如範例13-17之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過。
範例19：如範例13-18之電子封裝，更包括：第三晶粒，其中該晶粒堆疊的陣列的第一部分在該第一晶粒的下方，並且其中該晶粒堆疊的陣列的第二部分在該第三晶粒的下方。
範例20：如範例13-19之電子封裝，其中該晶粒堆疊的陣列包括四乘四的晶粒堆疊的陣列。
範例21：如範例13-20之電子封裝，其中個別的晶粒堆疊包括以垂直堆疊形式排列的二或更多個第二晶粒。
範例22：如範例21之電子封裝，其中該第一晶粒是計算晶粒，並且其中該第二晶粒是記憶體晶粒。
範例23：一種電子系統，包括：板材；封裝基板，附接到該板材；第一晶粒，電性耦接到該封裝基板；以及晶粒堆疊的陣列，電性耦接到該第一晶粒，其中該晶粒堆疊中的各者包括：垂直堆疊排列的複數個第二晶粒。
範例24：如範例23之電子系統，更包括：基礎基板，其中，該基礎基板在該封裝基板與該晶粒堆疊的陣列之間、在該晶粒堆疊的陣列與該第一晶粒之間或在該第一晶粒之上。
範例25：如範例23或範例24之電子系統，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過或穿過該晶粒堆疊。
100:電子封裝 110:封裝基板 112:互連 120:基礎基板 122:互連 125:第一晶粒 135:第二晶粒 136:互連 144:橋 145:高頻寬記憶體 146:互連 200:電子封裝 225:第一晶粒 230:晶粒堆疊 235:第二晶粒 300:電子封裝 310:封裝基板 312:互連 313:電性連接 320:基礎基板 325:第一晶粒 325 A:第一晶粒 325 B:第一晶粒 326:功率傳送路徑 330:晶粒堆疊 335:第二晶粒 337:互連 338:互連 350:模具層 425:第一晶粒 435:第二晶粒 437:互連 438:互連 461:區域計算引擎 462:群集 463:通訊墊 464:功率傳送墊 471:區塊 471 A:區塊 471 B:區塊 471 C:區塊 471 D:區塊 472:墊 473:墊 525:第一晶粒 535:第二晶粒 537:互連 538:互連 561:區域計算引擎 562:群集 563:群集 564:功率傳送墊 571:區塊 571 A:區塊 571 B:區塊 571 C:區塊 571 D:區塊 572:墊 573:墊 600:電子封裝 610:封裝基板 620:基礎基板 625:第一晶粒 626:功率傳送路徑 630:晶粒堆疊 635:第二晶粒 650:模具層 690:電子系統 691:板材 692:互連 700:計算裝置 702:板材 704:處理器 706:通訊晶片
[圖1A]是說明在基礎基板之上具有複數個計算晶粒和記憶體晶粒的電子封裝的平面圖。
[圖1B]是說明圖1A中的電子封裝的截面圖。
[圖2]是說明依據一實施例的電子封裝的透視圖，電子封裝包括第一晶粒和在第一晶粒下方的晶粒堆疊的陣列。
[圖3A]是說明依據一實施例的具有第一晶粒和附接到封裝基板的晶粒堆疊的陣列的電子封裝的截面圖。
[圖3B]是說明依據一實施例的具有第一晶粒和附接至基礎基板的晶粒堆疊的陣列的電子封裝的截面圖。
[圖3C]是說明依據一實施例的電子封裝的截面圖，電子封裝具有在基礎基板之上的第一晶粒以及在基礎基板下方的晶粒堆疊的陣列。
[圖3D]是說明依據一實施例的電子封裝的截面圖，電子封裝在晶粒堆疊的陣列之上具有第一晶粒，在第一晶粒之上具有基礎基板。
[圖3E]是說明依據一實施例的電子封裝的截面圖，電子封裝具有在晶粒堆疊的陣列之上的第一晶粒，第一晶粒直接連接到封裝基板。
[圖3F]是說明依據一實施例的電子封裝的截面圖，電子封裝具有在晶粒堆疊的陣列之上的第一晶粒，第一晶粒直接連接到基礎基板。
[圖3G]是說明依據一實施例的電子封裝的截面圖，電子封裝在晶粒堆疊的陣列之上具有複數個第一晶粒，並且具有從第一晶粒到基礎基板的直接電性連接。
[圖3H]是說明依據一實施例的電子封裝的截面圖，電子封裝在晶粒堆疊的陣列之上具有複數個第一晶粒，並且具有從第一晶粒到封裝基板的直接電性連接。
[圖3I]是說明依據一實施例的電子封裝的截面圖，電子封裝具有在晶粒堆疊的陣列之上的複數個第一晶粒，具有從基礎基板到穿過晶粒堆疊的第一晶粒的功率傳送路徑。
[圖4A]是說明依據一實施例的第一晶粒的平面圖，第一晶粒具有在柵極中的功率傳送墊和在每個計算引擎群集內的I/O墊。
[圖4B]是說明依據一實施例的可以與圖4A中的第一晶粒結合使用的記憶體晶粒的平面圖。
[圖5A]是說明依據一實施例的第一晶粒的平面圖，第一晶粒具有功率傳送墊和在每個計算引擎群集內的I/O墊。
[圖5B]是說明依據一實施例的可以與圖5A中的第一晶粒結合使用的記憶體晶粒的平面圖。
[圖6]是說明依據一實施例的具有電子封裝的電子系統的截面圖，電子封裝包括在晶粒堆疊的陣列之上的第一晶粒。
[圖7]是依據一實施例構建的計算裝置的示意圖。
300:電子封裝
310:封裝基板
325:第一晶粒
330:晶粒堆疊
335:第二晶粒
337:互連
338:互連
350:模具層

Claims (25)

  1. 一種電子封裝，包括： 封裝基板； 第一晶粒，電性耦接到該封裝基板；以及 晶粒堆疊的陣列，電性耦接到該第一晶粒，其中該晶粒堆疊的陣列在該第一晶粒與該封裝基板之間，並且其中該晶粒堆疊中的各者包括： 垂直堆疊排列的複數個第二晶粒。
  2. 如請求項1之電子封裝，其中該第一晶粒是計算晶粒，並且其中該第二晶粒是記憶體晶粒。
  3. 如請求項1之電子封裝，更包括： 基礎基板。
  4. 如請求項3之電子封裝，其中該基礎基板在該晶粒堆疊的陣列與該封裝基板之間。
  5. 如請求項3之電子封裝，其中該基礎基板在該晶粒堆疊的陣列與該第一晶粒之間。
  6. 如請求項3之電子封裝，其中該第一晶粒在該基礎基板與該封裝基板之間。
  7. 如請求項3之電子封裝，其中該基礎晶粒是被動基板。
  8. 如請求項3之電子封裝，其中該基礎晶粒是主動基板。
  9. 如請求項8之電子封裝，其中該基礎晶粒包括用於功率傳送的電路。
  10. 如請求項1之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑穿過一或多個該第二晶粒。
  11. 如請求項1之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過。
  12. 如請求項1之電子封裝，更包括： 第三晶粒，其中該晶粒堆疊的陣列的第一部分在該第一晶粒的下方，並且其中該晶粒堆疊的陣列的第二部分在該第三晶粒的下方。
  13. 一種電子封裝，包括： 封裝基板； 基礎基板，在該封裝基板之上； 晶粒堆疊的陣列，在該基礎基板之上；以及 第一晶粒，在該晶粒堆疊的陣列之上。
  14. 如請求項13之電子封裝，其中，該第一晶粒包括複數個計算引擎群集，並且其中，該晶粒堆疊中的個別一者位於該計算引擎群集的個別一者的下方。
  15. 如請求項14之電子封裝，其中個別的晶粒堆疊包括複數個第二晶粒，並且其中每個第二晶粒包括複數個記憶體區塊。
  16. 如請求項15之電子封裝，其中每個計算引擎群集包括複數個區域計算引擎，並且其中該區域計算引擎中的各者位於該記憶體區塊中的各者上方。
  17. 如請求項13之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在複數個該晶粒堆疊之間穿過。
  18. 如請求項13之電子封裝，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過。
  19. 如請求項13之電子封裝，更包括： 第三晶粒，其中該晶粒堆疊的陣列的第一部分在該第一晶粒的下方，並且其中該晶粒堆疊的陣列的第二部分在該第三晶粒的下方。
  20. 如請求項13之電子封裝，其中該晶粒堆疊的陣列包括四乘四的晶粒堆疊的陣列。
  21. 如請求項13之電子封裝，其中個別的晶粒堆疊包括以垂直堆疊形式排列的二或更多個第二晶粒。
  22. 如請求項21之電子封裝，其中該第一晶粒是計算晶粒，並且其中該第二晶粒是記憶體晶粒。
  23. 一種電子系統，包括： 板材； 封裝基板，附接到該板材； 第一晶粒，電性耦接到該封裝基板；以及 晶粒堆疊的陣列，電性耦接到該第一晶粒，其中該晶粒堆疊中的各者包括： 垂直堆疊排列的複數個第二晶粒。
  24. 如請求項23之電子系統，更包括： 基礎基板，其中，該基礎基板在該封裝基板與該晶粒堆疊的陣列之間、在該晶粒堆疊的陣列與該第一晶粒之間或在該第一晶粒之上。
  25. 如請求項23之電子系統，其中從該封裝基板到該第一晶粒的功率傳送路徑在晶粒堆疊之間通過或穿過該晶粒堆疊。
TW109145486A 2020-06-10 2020-12-22 高速記憶體系統整合 TW202213703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/898,198 US20210391301A1 (en) 2020-06-10 2020-06-10 High speed memory system integration
US16/898,198 2020-06-10

Publications (1)

Publication Number Publication Date
TW202213703A true TW202213703A (zh) 2022-04-01

Family

ID=73475858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145486A TW202213703A (zh) 2020-06-10 2020-12-22 高速記憶體系統整合

Country Status (6)

Country Link
US (1) US20210391301A1 (zh)
EP (1) EP3923324A1 (zh)
JP (1) JP2021197541A (zh)
KR (1) KR20210153517A (zh)
CN (1) CN113782526A (zh)
TW (1) TW202213703A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US10453766B2 (en) * 2016-11-14 2019-10-22 Obsidian Sensors, Inc. Integrated packaging devices and methods with backside interconnections

Also Published As

Publication number Publication date
EP3923324A1 (en) 2021-12-15
KR20210153517A (ko) 2021-12-17
US20210391301A1 (en) 2021-12-16
JP2021197541A (ja) 2021-12-27
CN113782526A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
TWI829926B (zh) 用於ｉｃ晶片的異質嵌套中介層封裝
TWI720801B (zh) 具有封裝面積縮減的高頻寬晶粒對晶粒互連
JP6014907B2 (ja) ウィンドウインタポーザを有する３ｄ集積回路パッケージ
JP2022529564A (ja) 半導体デバイス及び方法
US20230352412A1 (en) Multiple die package using an embedded bridge connecting dies
US9105610B2 (en) Methods and arrangements relating to semiconductor packages including multi-memory dies
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
TW202101701A (zh) 用於增強型異構整合的巢狀架構
US20230378148A1 (en) Semiconductor packages and methods for forming the same
TW202316599A (zh) 半導體封裝
KR20230023083A (ko) 반도체 패키지 및 그 제조 방법
TWI785666B (zh) 連接至處理單元之半導體記憶體堆疊以及相關系統及方法
TW202213703A (zh) 高速記憶體系統整合
TW202201740A (zh) 半導體封裝
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
US20220197806A1 (en) High speed memory system integration
US20240222330A1 (en) Semiconductor package
US20230395578A1 (en) Memory package on extended base die over soc die for package layer count and form factor reduction
US20230207475A1 (en) Hybrid bonded stacked memory with tsv as chiplet for package structure
US20240006382A1 (en) Semiconductor package
TW202425266A (zh) 晶片組裝結構及其形成方法
TW202143415A (zh) 半導體結構及製造複數個半導體結構之方法
TW202418505A (zh) 用於增強型異構整合的巢狀架構
TW202418502A (zh) 用於ｉｃ晶片的異質嵌套中介層封裝