TW202211747A - 電路基板的製造方法、電路板及其製造方法 - Google Patents
電路基板的製造方法、電路板及其製造方法 Download PDFInfo
- Publication number
- TW202211747A TW202211747A TW109130465A TW109130465A TW202211747A TW 202211747 A TW202211747 A TW 202211747A TW 109130465 A TW109130465 A TW 109130465A TW 109130465 A TW109130465 A TW 109130465A TW 202211747 A TW202211747 A TW 202211747A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- opening
- conductive body
- copper foil
- copper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種電路基板的製造方法,包括:提供一覆銅基板,覆銅基板包括一基材層、設置於基材層一表面上的一第一內側銅箔層及設置於基材層另一表面上的一第二內銅箔層。於覆銅基板中開設至少一第一開孔,第一開孔貫穿第一內側銅箔層和基材層。於第一內側銅箔層上電鍍形成一第一電鍍銅層,第一電鍍銅層還填充於第一開孔中以形成一第一導通體。於第一導通體及與第一導通體對應的部分第一電鍍銅層中開設至少一第二開孔,以將第一導通體及部分第一電鍍銅層分割為多個第二導通體,獲得電路基板。另,本發明還提供一種電路板及其製造方法。
Description
本發明涉及電路基板的製造方法、電路板及其製造方法。
盲孔的縱橫比(Aspect Ratio、AR)為盲孔的深度與盲孔孔徑的比值的大小。隨著電子產品及零部件朝高密度、高頻傳輸方向的發展,輸入/輸出端的引腳數越來越多,使得電路板上的盲孔孔徑及間距越來越小,而且高頻傳輸對介電材料厚度一定要求,因此盲孔的縱橫比有增加趨勢。然而,習知技術中,高縱橫比的盲孔加工困難而且品質不佳。並且,在多層板製作盲孔中,為保證多層板之間電氣連通的均勻性,不可避免會預留一段焊盤殘樁,會影響信號的完整性。
有鑑於此,有必要提供一種電路基板的製造方法,可加工品質較好的高縱橫比的盲孔,且加工方便。
另,還有必要提供一種具有上述電路基板的電路板製造方法。
另,還有必要提供一種電路板。
一種電路基板的製造方法,包括步驟:
提供一覆銅基板,所述覆銅基板包括一基材層、設置於所述基材層一表面上的一第一內側銅箔層及設置於所述基材層另一表面上的一第二內銅箔層。
於所述覆銅基板中開設至少一第一開孔,所述第一開孔貫穿所述第一內側銅箔層和所述基材層。
於所述第一內側銅箔層上電鍍形成一第一電鍍銅層,所述第一電鍍銅層還填充於所述第一開孔中以形成一第一導通體。
於所述第一導通體及與所述第一導通體對應的部分所述第一電鍍銅層中開設至少一第二開孔,以將所述第一導通體及與所述第一導通體對應的部分所述第一電鍍銅層分割為多個第二導通體,以及獲得所述電路基板。
進一步地,還包括步驟:
於所述覆銅基板中開設至少一第三開孔,所述第三開孔與所述第一開孔相距設置,所述第三開孔貫穿所述第一內側銅箔層及所述基材層。
其中,所述第一電鍍銅層於還填充於所述第三開孔,形成第三導通體。
進一步地,還包括步驟:
蝕刻所述第一內側銅箔層及位於所述第一內側銅箔層上的所述電鍍銅層以形成內側線路層,部分所述基材層從所述內側線路層露出。
進一步地,所述第一開孔沿所述覆銅基板厚度方向的截面呈梯形,所述第一開孔包括一第一端部及與所述第一端部相對的一第二端部,所述第一端部形成於所述第一內側銅箔層上,所述第一端部於所述厚度方向的截面長度大於所述第二端部於所述厚度方向的截面長度。
進一步地,第二導通體遠離所述第二內側銅箔層的一端於沿所述電路基板厚度方向的正向投影呈長方形,所述正向投影的長度為180~280微米,所述正向投影的寬度為15~275微米,所述第二導通體的深度為8~250微米。
進一步地,所述覆銅基板還包括沿延伸面上相互垂直的長度方向和寬度方向,所述第二導通體沿所述長度方向的縱橫比為0.03~1.40,所述第二導通體沿所述寬度方向的縱橫比為0.03~16.7。
進一步地,所述第二開孔藉由鐳射或者機械鑽孔形成。
一種電路板的製造方法,包括步驟:
提供一單面覆銅板,所述單面覆銅板包括一介質層及設置於所述介質層一側的一外側銅箔層。
提供一如上所述的電路基板,蝕刻所述第一內側銅箔層及所述第一內側銅箔層對應的所述第一電鍍銅層以形成內側線路層,部分所述基材層從所述內側線路層露出,以獲得一中間體。
壓合所述單面覆銅板及所述中間體,所述介質層朝向所述內側線路層並使得部分所述介質層填入所述第二開孔內。
於所述單面覆銅板上開設多個第四開孔,所述第四開孔貫穿所述單面覆銅板,且所述第二導通體於所述第四開孔的底部露出。
於所述外側銅箔層上進行電鍍,以形成一第二電鍍層,所述第二電鍍層填充於所述第四開孔內以形成第四導通體,所述第四導通體電性連接於所述第二導通體。
蝕刻所述第二電鍍層及所述外側銅箔層以獲得第一外側線路層,以及蝕刻所述第二內側銅箔層以獲得一第二外側線路層,以及獲得所述電路板。
進一步地,還包括步驟:於所述第四開孔的側壁上形成種子層,所述種子層電性連接於所述內側線路層及所述外側線路層。
一種電路板,包括依次疊設的一第一外側線路層、一介質層、一內側線路層、一基材層以及一第二外側線路層。
所述第一外側線路層和所述基材層中開設有第一開孔,所述第一開孔中設有第一導通體,所述第一導通體中開設有至少一第二開孔,所述第二開孔用於將所述第一導通體劃分為多個間隔設置的第二導通體,所述第二導通體電性連接於所述第一外側線路層及所述內側線路層。
所述第一外側線路層及所述內側線路層之間還設置多個第四導通體,所述第四導通體電性連接於所述第二外側線路層及所述內側線路層,且所述第四導通體對應且連接所述第二導通體。
所述介質層還填充於所述內側線路層的間隙內以及所述第二開孔中。
本發明提供的電路基板的製造方法,藉由先形成電鍍銅層及第一導通體,然後設置第二開孔分割所述第一導通體及所述導通體對應的電鍍銅層,獲得多個第二導通體。與相同縱橫比盲孔傳統加工方法相比,該方法加工方便,具有高密度、電性高頻傳輸上的優勢。而且獲得的第二導通體的外壁均勻平整、無殘樁,可提高散熱效率或者信號傳輸的穩定性。
下面將結合本發明實施例中的附圖,對本發明實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本發明一部分實施例,而不是全部的實施例。基於本發明中的實施例,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬於本發明保護的範圍。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的,不是旨在於限制本發明。
請一併參見圖1至圖8,本發明一實施例提供一種電路基板70的製造方法,包括步驟:
S1:請參見圖1,提供一覆銅基板10,所述覆銅基板10包括一基材層11、設置於所述基材層11一表面的第一內側銅箔層121及設置於所述基材層11另一表面的一第二內側銅箔層122。
在本實施例中,步驟S1中,所述基材層11的材料包括聚丙烯(polypropylene,PP)、聚醯亞胺(polyimide,PI)、苯環丁烯(Benzocyclobutene,BCB)、液晶聚合物(LCP)、聚四氟乙烯(Polytetrafluoroethylene,PTFE)、環氧PP半固化片、ABF載板材料等中的至少一種。
在本實施例中,步驟S1中,所述基材層11的厚度D1為8~250微米,所述第一內側銅箔層121及所述第二內側銅箔層122的厚度D2均為5~20微米。
S2:請參見圖2,於所述覆銅基板10上開設至少一第一開孔20,所述第一開孔20至少貫穿所述基材層11。
在本實施例中,所述第一開孔20貫穿所述雙面覆銅基板的所述第一內側銅箔層121及所述基材層11,所述第二內側銅箔層122於所述第一開孔20的底部露出。
在本實施例中,步驟S2中,所述第一開孔20藉由鐳射或機械鑽孔形成。
在本實施例中,步驟S2中,所述第一開孔20沿經過所述雙面覆銅基板10厚度方向O的截面大致呈梯形,所述第一開孔20包括一第一端部21及與所述第一端部21相對的一第二端部22,所述第一端部21形成於所述第一內側銅箔層121上,於所述厚度方向O上,所述第一端部21的截面長度L1大於所述第二端部22的截面長度L2。
在本實施例中,請一併參見圖3,沿所述厚度方向O,所述第一端部21於所述雙面覆銅基板10上的正向投影S大致呈長方形,所述正向投影S的寬度W1為15~275微米,所述正向投影S的長度(即第一端部21的截面長度L1)大於所述寬度W1,且所述長度L1與所述寬度W1的差值大於50微米。
S3:請參見圖4,於所述第一內側銅箔層121上電鍍形成一第一電鍍銅層40,所述第一電鍍銅層40還填充所述第一開孔20以形成一第一導通體50。
在本實施例中,步驟S3之前包括步驟:於所述第一開孔20的側壁上設置一金屬化層(圖未示),所述金屬化層電性連接於所述第一內側銅箔層121及所述第二內側銅箔層122之間。
在本實施例中,步驟S3包括:於所述金屬化層上電鍍以形成所述第一導通體50。
S4:請參見圖5及圖7,於所述第一導通體50對應的部分所述第一電鍍銅層40中開設至少一第二開孔52,所述第二開孔52貫穿所述第一電鍍銅層40及所述第一導通體50,以將所述第一導通體50及所述第一導通體50對應的部分所述第一電鍍銅層40分割為多個第二導通體60,獲得所述電路基板70。在電路的高頻傳輸區域或者電路的高密度區域,所述第二導通體60作為輸入/輸出端連接所述電路基板70及其他電子元件。
在本實施例中,步驟S4中,所述第二開孔52將所述第一導通體50及所述第一導通體50對應的部分所述第一電鍍銅層40分割為三個所述第二導通體60,所述第二內側銅箔層122於所述第二開孔52露出。
在本實施例中,沿所述厚度方向O,所述第二導通體60遠離所述第二內側銅箔層122的一端的正向投影U大致呈長方形,所述正向投影U的長度M為180~280微米,所述正向投影U的寬度N為15~275微米。且由於正向投影U大致呈長方形,所述第二導通體60的縱橫比包括沿長度方向P的縱橫比AR2以及沿寬度方向Q的縱橫比AR3,其中,所述長度方向P和所述寬度方向Q為沿所述覆銅基板10的延伸面上相互垂直的兩個方向。
所述第二導通體60沿長度方向P的縱橫比AR2為D3/M,且所述深度D3為8~250毫米,所述長度M為180~280微米,所以沿長度方向P的縱橫比AR2為0.03~1.40,優選地,當所述深度D3為112微米,所述長度M為187.5微米時,沿長度方向P的縱橫比AR2為112/187.5=0.60;
所述第二導通體60沿寬度方向Q的縱橫比AR3為D3/N,且所述深度D3為8~250毫米,所述寬度N為15~275,所以沿寬度方向Q的縱橫比AR3為0.03~16.7,優選地,當所述深度D3為112微米,所述寬度N為100微米時,沿寬度方向Q的縱橫比AR3為112/100=1.12。
在本實施例中,步驟S4中,由於所述第一電鍍銅層40及所述第一導通體50的材質均為銅,使得加工所述第二開孔52變得更為容易,便於得到高縱橫比的第二導通體60(可以理解,若如習知技術中直接在雙面覆銅基板10上開設高縱橫比的盲孔,則需要移除部分的銅及部分絕緣介質材料以形成所述盲孔,而銅與絕緣介質材料有著不同的力學或光學特性,當使用鐳射或者鑽頭加工該孔洞時,需要分別針對銅與絕緣介質材料調整加工參數,增加了加工難度,而且盲孔品質難以保證)。
在本實施例中,步驟S2至步驟S4還包括步驟:
S20:請參見圖2,於所述覆銅基板10上開設至少一第三開孔23,所述第三開孔23與所述第一開孔20相距設置,所述第三開孔23貫穿所述第一內側銅箔層121及所述基材層11,所述第二內側銅箔層122於所述第三開孔23的底部露出。
在本實施例中,請參見圖2及圖3,步驟S20中,所述第三開孔23沿所述雙面覆銅基板10厚度方向O的截面大致呈梯形,所述第三開孔23包括一第三端部24及與所述第三端部24相對的一第四端部25,所述第三端部24形成於所述第一內側銅箔層121,所述第三端部24於所述厚度方向O的截面直徑R1大於所述第四端部25於所述厚度方向O的截面直徑R2。
在本實施例中,所述第三端部24的沿所述厚度方向O的正向投影T大致呈圓形,所述直徑R1為60~120微米,所述直徑R2為30~50微米,所述第一開孔20的深度D3與所述第三開孔23的深度D4相同(即,D3=D4=D1+D2),且所述深度D3為8~250微米,所述深度D3或所述深度D4可以依據需求進行設置。
S30:請參見圖4,於所述第三開孔23的側壁上設置所述金屬化層,且所述金屬化層電性連接於兩個所述內側銅箔層12之間。
S40:請參見圖5,於所述第一內側銅箔層121及所述金屬化層上進行電鍍以形成一第一電鍍銅層40,所述第一電鍍銅層40還填充所述第三開孔23以形成第三導通體51,在電路的低頻傳輸區域或者電路的低密度區域,所述第三導通體51作為輸入/輸出端連接所述電路基板70及其他電子元件。
在本實施例中,步驟S40中,所述第三導通體51的縱橫比AR1為D4/R1,具體地,如圖3所示,若所述深度D4為112微米,所述寬度R1為100微米,則所述第三導通體51的縱橫比AR1=112/100=1.12。
在本實施例中,請參見圖6,步驟S4之後還包括步驟:
蝕刻所述第一內側銅箔層121及所述第一內側銅箔層121對應的所述第一電鍍銅層40形成內側線路層13,部分所述基材層11從所述內側線路層13露出,獲得一中間體71。
本發明提供的電路基板70的製造方法,還具有以下優點:
(一)先形成所述第一電鍍銅層40及所述第一導通體50,然後分割所述第一導通體50及所述第一導通體50對應的第一電鍍銅層40,獲得多個第二導通體60,該過程加工方便,而且獲得的第二導通體60的外壁均勻平整、無殘樁,從而提高散熱效率或者信號傳輸的穩定性。
(二)電鍍過程中,較大開口的第一開孔20可以減少所述第一導通體50內出現空洞的風險(可以理解,對於縱橫比高的盲孔,若電鍍過程中,銅單質的沉積速率過快則容易導致所述盲孔內出現空洞)。
(三)藉由採用開孔及電鍍的工藝在低頻信號傳輸區/低密度區域形成所述第三導通體51可以提高生產效率(可以理解,相較於製作所述第三導通體51,製作所述第二導通體60需要多一步驟:即在第一導通體50上開設第二開孔52)。
請一併參見圖8至圖11,本發明一實施例還提供一種電路板100的製造方法,包括步驟:
S1:請參見圖8,提供一單面覆銅板80,所述單面覆銅板80包括一介質層81及設置於所述介質層81一側的一外側銅箔層82。
S2:請參見圖9,壓合所述單面覆銅板80及所述中間體71,所述介質層81朝向所述內側線路層13並使得部分所述介質層81流入所述第二開孔52內。
S3:請參見圖10,於所述單面覆銅板80上開設多個第四開孔811,所述第四開孔811貫穿所述單面覆銅板80,且所述第二導通體60於所述第四開孔811的底部露出。
S4:請參見圖11,於所述外側銅箔層82上進行電鍍,以形成一第二電鍍銅層821,所述第二電鍍銅層821填充於所述第四開孔811內以形成第四導通體85。所述第四導通體85電性連接於所述第二導通體60。
在本實施例中,步驟S4之前還包括步驟:於所述第四開孔811的側壁上形成種子層(圖未示),所述種子層電性連接於所述內側線路層13及所述外側銅箔層82。
在本實施例中,步驟S4至S5中,所述第三導通體51於所述第四開孔811的底部露出,所述第四導通體85還電性連接於所述第三導通體51。
S5:請參見圖12,蝕刻所述第二電鍍銅層821及所述外側銅箔層82以獲得第一外側線路層101,以及蝕刻所述第二內側銅箔層122以獲得一第二外側線路層102,獲得所述電路板100。
請參見圖12,本發明實施例還提供一種電路板100,所述電路板100包括依次疊設的一第一外側線路層101、一介質層81、一內側線路層13、一基材層11以及一第二外側線路層102。
所述第一外側線路層101和所述基材層11中開設有第一開孔20,所述第一開孔20中設有第一導通體50,所述第一導通體50中開設有至少一第二開孔52,所述第二開孔52用於將所述第一導通體50劃分為多個間隔設置的第二導通體60,所述第二導通體60電性連接於所述第二外側線路層102及所述內側線路層13。
所述第一外側線路層101及所述內側線路層13之間還設置多個第四導通體85,且所述第四導通體85對應且連接所述第二導通體60。
所述介質層81還填充於所述內側線路層13的間隙內以及所述第二開孔52中。
另外,對於本領域的普通技術人員來說,可以根據本發明的技術構思做出其它各種相應的改變與變形,而所有這些改變與變形都應屬於本發明保護的範圍。
100:電路板
10:覆銅基板
11:基材層
121:第一內側銅箔層
122:第二內側銅箔層
13:內側線路層
20:第一開孔
21:第一端部
22:第二端部
23:第三開孔
24:第三端部
25:第四端部
40:第一電鍍銅層
50:第一導通體
51:第三導通體
52:第二開孔
60:第二導通體
70:電路基板
71:中間體
80:單面覆銅板
81:介質層
811:第四開孔
82:外側銅箔層
821:第二電鍍銅層
85:第四導通體
101:第一外側線路層
102:第二外側線路層
D1、D2:厚度
D3、D4:深度
L1、L2、M:長度
W1、W2、N:寬度
R1、R2:直徑
O:厚度方向
Q:寬度方向
P:長度方向
圖1為本發明實施例提供的覆銅基板的示意圖。
圖2為圖1所示的覆銅基板開設第一開槽後的示意圖。
圖3為圖2的俯視圖。
圖4為圖2所示的覆銅基板設置電鍍銅層及第一導通體後的示意圖。
圖5為圖4設置第二開孔後獲得的電路基板的示意圖。
圖6為本發明實施例提供的中間體的示意圖。
圖7為圖6所示中間體的俯視圖。
圖8為本發明提供的單面覆銅板的示意圖。
圖9為壓合圖6所示中間體及圖7所述單面覆銅板後的示意圖。
圖10為圖9開設第四開孔後的示意圖。
圖11為圖10設置第二電鍍銅層後的示意圖。
圖12本發明實施例提供的電路板的示意圖。
無
11:基材層
121:第一內側銅箔層
122:第二內側銅箔層
40:第一電鍍銅層
51:第三導通體
52:第二開孔
60:第二導通體
70:電路基板
Claims (10)
- 一種電路基板的製造方法,其中,包括步驟: 提供一覆銅基板,所述覆銅基板包括一基材層、設置於所述基材層一表面上的一第一內側銅箔層及設置於所述基材層另一表面上的一第二內銅箔層; 於所述覆銅基板中開設至少一第一開孔,所述第一開孔貫穿所述第一內側銅箔層和所述基材層; 於所述第一內側銅箔層上電鍍形成一第一電鍍銅層,所述第一電鍍銅層還填充於所述第一開孔中以形成一第一導通體; 於所述第一導通體及與所述第一導通體對應的部分所述第一電鍍銅層中開設至少一第二開孔,以將所述第一導通體及與所述第一導通體對應的部分所述第一電鍍銅層分割為多個第二導通體;以及 獲得所述電路基板。
- 如請求項1所述的製造方法,其中,還包括步驟: 於所述覆銅基板中開設至少一第三開孔,所述第三開孔與所述第一開孔相距設置,所述第三開孔貫穿所述第一內側銅箔層及所述基材層; 其中,所述第一電鍍銅層於還填充於所述第三開孔,形成第三導通體。
- 如請求項1所述的製造方法,其中,還包括步驟: 蝕刻所述第一內側銅箔層及位於所述第一內側銅箔層上的所述電鍍銅層以形成內側線路層,部分所述基材層從所述內側線路層露出。
- 如請求項1所述的製造方法,其中,所述第一開孔沿所述覆銅基板厚度方向的截面呈梯形,所述第一開孔包括一第一端部及與所述第一端部相對的一第二端部,所述第一端部形成於所述第一內側銅箔層上,所述第一端部於所述厚度方向的截面長度大於所述第二端部於所述厚度方向的截面長度。
- 如請求項4所述的製造方法,其中,第二導通體遠離所述第二內側銅箔層的一端於沿所述電路基板厚度方向的正向投影呈長方形,所述正向投影的長度為180~280微米,所述正向投影的寬度為15~275微米,所述第二導通體的深度為8~250微米。
- 如請求項5所述的製造方法,其中,所述覆銅基板還包括沿延伸面上相互垂直的長度方向和寬度方向,所述第二導通體沿所述長度方向的縱橫比為0.03~1.40,所述第二導通體沿所述寬度方向的縱橫比為0.03~16.7。
- 如請求項1所述的製造方法,其中,所述第二開孔藉由鐳射或者機械鑽孔形成。
- 一種電路板的製造方法,其中,包括步驟: 提供一單面覆銅板,所述單面覆銅板包括一介質層及設置於所述介質層一側的一外側銅箔層; 提供一如請求項1至7中任意一項所述的製造方法製造的電路基板,蝕刻所述第一內側銅箔層及所述第一內側銅箔層對應的所述第一電鍍銅層以形成內側線路層,部分所述基材層從所述內側線路層露出,以獲得一中間體; 壓合所述單面覆銅板及所述中間體,所述介質層朝向所述內側線路層並使得部分所述介質層填入所述第二開孔內; 於所述單面覆銅板上開設多個第四開孔,所述第四開孔貫穿所述單面覆銅板,且所述第二導通體於所述第四開孔的底部露出; 於所述外側銅箔層上進行電鍍,以形成一第二電鍍層,所述第二電鍍層填充於所述第四開孔內以形成第四導通體,所述第四導通體電性連接於所述第二導通體; 蝕刻所述第二電鍍層及所述外側銅箔層以獲得第一外側線路層,以及蝕刻所述第二內側銅箔層以獲得一第二外側線路層,以及 獲得所述電路板。
- 如請求項8所述的製造方法,其中,還包括步驟:於所述第四開孔的側壁上形成種子層,所述種子層電性連接於所述內側線路層及所述外側線路層。
- 一種電路板,其中,包括依次疊設的一第一外側線路層、一介質層、一內側線路層、一基材層以及一第二外側線路層, 所述第一外側線路層和所述基材層中開設有第一開孔,所述第一開孔中設有第一導通體,所述第一導通體中開設有至少一第二開孔,所述第二開孔用於將所述第一導通體劃分為多個間隔設置的第二導通體,所述第二導通體電性連接於所述第一外側線路層及所述內側線路層, 所述第一外側線路層及所述內側線路層之間還設置多個第四導通體,所述第四導通體電性連接於所述第二外側線路層及所述內側線路層,且所述第四導通體對應且連接所述第二導通體, 所述介質層還填充於所述內側線路層的間隙內以及所述第二開孔中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010898641.9 | 2020-08-31 | ||
CN202010898641.9A CN114126225A (zh) | 2020-08-31 | 2020-08-31 | 电路基板的制造方法、电路板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202211747A true TW202211747A (zh) | 2022-03-16 |
TWI761941B TWI761941B (zh) | 2022-04-21 |
Family
ID=80357854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109130465A TWI761941B (zh) | 2020-08-31 | 2020-09-04 | 電路基板的製造方法、電路板及其製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11388818B2 (zh) |
CN (1) | CN114126225A (zh) |
TW (1) | TWI761941B (zh) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5298685A (en) * | 1990-10-30 | 1994-03-29 | International Business Machines Corporation | Interconnection method and structure for organic circuit boards |
DE69839882D1 (de) * | 1997-06-06 | 2008-09-25 | Ibiden Co Ltd | Mehrschichtige gedruckte leiterplatte und verfahren zu deren herstellung |
US6512182B2 (en) * | 2001-03-12 | 2003-01-28 | Ngk Spark Plug Co., Ltd. | Wiring circuit board and method for producing same |
JP2003179321A (ja) * | 2001-12-11 | 2003-06-27 | Fujikura Ltd | 回路基板及び多層回路基板及び回路基板の製造方法 |
ATE440383T1 (de) * | 2002-10-25 | 2009-09-15 | Ipl Intellectual Property Lice | Schaltungssubstrat und verfahren |
KR100555513B1 (ko) * | 2003-08-04 | 2006-03-03 | 삼성전자주식회사 | 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 |
US20070059502A1 (en) * | 2005-05-05 | 2007-03-15 | Applied Materials, Inc. | Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8084858B2 (en) * | 2009-04-15 | 2011-12-27 | International Business Machines Corporation | Metal wiring structures for uniform current density in C4 balls |
TWI400025B (zh) * | 2009-12-29 | 2013-06-21 | Subtron Technology Co Ltd | 線路基板及其製作方法 |
TWI404466B (zh) * | 2010-06-30 | 2013-08-01 | Nan Ya Printed Circuit Board | 印刷電路板 |
US20120111625A1 (en) * | 2010-11-09 | 2012-05-10 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for filling via hole thereof |
US20150027756A1 (en) * | 2013-07-23 | 2015-01-29 | Kinsus Interconnect Technology Corp. | Circuit board structure for high frequency signals |
TW201517709A (zh) * | 2013-10-30 | 2015-05-01 | Subtron Technology Co Ltd | 基板結構及其製作方法 |
CN106658958B (zh) * | 2015-10-28 | 2019-03-08 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板及其制作方法 |
CN109769344B (zh) * | 2017-11-10 | 2021-07-20 | 鹏鼎控股(深圳)股份有限公司 | 电路板及该电路板的制造方法 |
-
2020
- 2020-08-31 CN CN202010898641.9A patent/CN114126225A/zh active Pending
- 2020-09-04 TW TW109130465A patent/TWI761941B/zh active
- 2020-09-23 US US17/029,369 patent/US11388818B2/en active Active
-
2022
- 2022-05-31 US US17/828,295 patent/US12004294B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220295632A1 (en) | 2022-09-15 |
US12004294B2 (en) | 2024-06-04 |
US20220071006A1 (en) | 2022-03-03 |
TWI761941B (zh) | 2022-04-21 |
US11388818B2 (en) | 2022-07-12 |
CN114126225A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201517712A (zh) | 電路板及其製作方法 | |
TW201404260A (zh) | 具有全厚度同軸結構的多層電子結構 | |
US10667391B2 (en) | Printed wiring board | |
US20190387613A1 (en) | Printed wiring board and method for manufacturing same | |
TW202310695A (zh) | 電路板及其製作方法與電子裝置 | |
TWI761941B (zh) | 電路基板的製造方法、電路板及其製造方法 | |
US11166385B2 (en) | Component carrier having a laser via and method of manufacturing | |
TW200536455A (en) | Structure for connecting circuits and manufacturing process thereof | |
US20080271915A1 (en) | Method for making a circuit board and multi-layer substrate with plated through holes | |
JP2020057767A (ja) | プリント配線基板 | |
US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
TWI405506B (zh) | 埋入式電路板結構及其製作方法 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
CN111356279B (zh) | 电路板及其制造方法 | |
CN114007345A (zh) | 线路板的制备方法 | |
WO2021102740A1 (zh) | 高频传输电路板及其制作方法 | |
US20200413547A1 (en) | Component embedded circuit board with antenna structure and method for manufacturing the same | |
TWM519380U (zh) | 測試介面多層板 | |
TWI785868B (zh) | 線路基板及其製造方法 | |
TWI813979B (zh) | 電路板的製作方法以及電路板 | |
TWI805042B (zh) | 線路板及其製造方法 | |
US11497115B2 (en) | Carrier board structure with an increased core-layer trace area and method for manufacturing same | |
US20240283121A1 (en) | Waveguide substrate and method of making waveguide substrate | |
JP2018018934A (ja) | プリント配線板及びその製造方法 | |
TW202310693A (zh) | 電路板及其製造方法 |