TW202147616A - 電力控制開關組合、閘流體裝置組合以及形成閘流體裝置的方法 - Google Patents

電力控制開關組合、閘流體裝置組合以及形成閘流體裝置的方法 Download PDF

Info

Publication number
TW202147616A
TW202147616A TW110110370A TW110110370A TW202147616A TW 202147616 A TW202147616 A TW 202147616A TW 110110370 A TW110110370 A TW 110110370A TW 110110370 A TW110110370 A TW 110110370A TW 202147616 A TW202147616 A TW 202147616A
Authority
TW
Taiwan
Prior art keywords
thyristor
die
temperature coefficient
negative temperature
terminal
Prior art date
Application number
TW110110370A
Other languages
English (en)
Inventor
幸一郎 吉本
Original Assignee
美商力特福斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商力特福斯股份有限公司 filed Critical 美商力特福斯股份有限公司
Publication of TW202147616A publication Critical patent/TW202147616A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/647Resistive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • H01L29/66386Bidirectional thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thyristors (AREA)
  • Power Conversion In General (AREA)

Abstract

一種電力控制開關組合。所述組合可包括閘流體裝置,其中閘流體裝置包括第一裝置端子、第二裝置端子及閘極端子。所述組合可包括負溫度係數(NTC)裝置,所述負溫度係數裝置在第一端上電性耦合至閘流體裝置的閘極端子,且在第二端上電性耦合至閘流體裝置的第一裝置端子,其中所述NTC裝置熱耦合至閘流體裝置。

Description

晶閘管組合
本實施例是有關於電力開關領域,且更具體而言是有關於閘流體型裝置。
閘流體、矽控制器整流器及相關裝置(例如交流三極體(triode for alternating current,TRIAC))廣泛用於交流(AC)電力(power)控制應用。閘流體(例如矽控整流器(silicon controlled rectifier,SCR)及TRIAC)可作為電力(electric power)開關進行操作。更具體而言,閘流體由自不傳導(non-conducting)電流狀態快速切換至傳導狀態的能力進行表徵。在操作中,閘流體接通,進而藉由在閘極與陰極之間施加電壓而自高阻抗狀態切換至低阻抗狀態且使電流自閘極流動至陰極。閘流體接通(觸發)所需的此種電壓被稱為VGT ,而閘極觸發電流被稱為IGT 。SCR及TRIAC展現出閘極觸發電流(gate trigger current,IGT)、dV/dt及換向dV/dt能力的負溫度依賴性。在較高溫度下,該些實體的值會減小且對於實際應用而言可能會變得過低。更具體而言,當值IGT 在較高溫度下變得過低時,可能會出現例如以下問題:在控制器未施加閘極電流或者不具有被施加至主端子的高dV/dt時,進入閘極端子中的小的雜訊訊號錯誤地觸發處於關斷狀態的閘流體。
向閘流體裝置添加外部閘極電阻器(RGK)可改善上述電性特性,但RGK組件的固定電阻值會使IGT在室溫下的值增大且會使驅動電路上的應力增大。另外,為使微控制器能夠具有在不使用單獨的電流提升電路的情況下直接對閘流體進行驅動的能力,對閘流體裝置的低IGT要求是非常普遍的。換言之,已知的微控制器可能受限於供應2毫安至5毫安來驅動閘流體、建立臨限值,而超過所述臨限值則微控制器將不能驅動閘流體。因此,使用RGK使IGT增大可能與具有微控制器的閘流體的操作不相容。另外,由於微控制器供應來驅動閘流體的閘極觸發電流在室溫下可能僅為2毫安至5毫安,因此閘極觸發電流隨著溫度上升而顯著降低可能會導致電流的值非常小,進而導致閘流體在升高的溫度下被觸發。
針對該些及其他考量提供本揭露。
在各種實施例中,提供電力控制開關組合及形成方法。在一個實施例中,一種電力控制開關組合可包括閘流體裝置,其中所述閘流體裝置包括第一裝置端子、第二裝置端子及閘極端子。所述組合可包括負溫度係數(negative temperature coefficient,NTC)裝置,所述負溫度係數裝置在第一端上電性耦合至所述閘流體裝置的所述閘極端子,且在第二端上電性耦合至所述閘流體裝置的所述第一裝置端子,其中所述NTC裝置熱耦合至所述閘流體裝置。
在另一實施例中,一種閘流體裝置組合可包括閘流體裝置,所述閘流體裝置具有第一裝置端子、第二裝置端子及閘極端子。所述閘流體裝置組合可包括:殼體,設置於所述閘流體裝置周圍;以及引線框架,被設置成與所述閘流體裝置進行電性接觸。所述引線框架可包括分別電性耦合至所述閘流體裝置的所述閘極端子及所述第一裝置端子的閘極引線及第一端子引線。所述閘流體裝置組合可更包括負溫度係數(NTC)裝置,所述NTC裝置在第一端上電性耦合至閘極且在第二端上電性耦合至陰極。
在另一實施例中,一種形成閘流體裝置的方法可包括提供閘流體,所述閘流體包括第一端子、第二端子及閘極。所述方法亦可包括:提供負溫度係數(NTC)裝置;將所述NTC裝置的第一端在第一端上電性連接至所述閘極;以及將所述NTC裝置的第二端在第二端上電性連接至所述第一主端子,其中所述NTC裝置熱耦合至所述閘流體。
現在將在下文中參照附圖更充分地闡述本實施例,在附圖中示出示範性實施例。所述實施例不應被視為僅限於本文中所述的實施例。確切而言,提供該些實施例是為了使本揭露內容將透徹及完整,且將向熟習此項技術者充分傳達本揭露的範圍。在圖式中,相同的編號自始至終指代相同的元件。
在以下說明及/或申請專利範圍中,用語「位於…上(on)」、「上覆於…上(overlying)」、「設置於…上(disposed on)」、及「位於…之上(over)」可在以下說明及申請專利範圍中使用。「位於…上」、「上覆於…上」、「設置於…上」及「位於…之上」可用來指示二或更多個元件彼此進行直接實體接觸。另外,用語「位於…上」、「上覆於…上」、「設置於…上」及「位於…之上」亦可意指二或更多個元件不直接接觸彼此。舉例而言,「位於…之上」可意指一個元件位於另一元件上方而不接觸彼此,且在所述兩個元件之間可具有另一元件或另一些元件。此外,用語「及/或(and/or)」可意指「及」,其可意指「或」,其可意指「互斥或」,其可意指「一個」,其可意指「一些,但並非全部」,其可意指「兩者皆不…」,及/或其可意指「兩者皆…」,但所主張標的的範圍在此方面並不受到限制。
在各種實施例中,提供一種混合裝置,所述混合裝置包括閘流體裝置(例如交流三極體(TRIAC))以及充當熱開關的NTC裝置。設備可被佈置成以下配置:所述配置提供改善的設計以便於更易於組裝以及更佳地整合至待保護裝置中。
本文中所使用的用語「閘流體裝置」可包括單個閘流體、矽控整流器(SCR)或TRIAC裝置。眾所習知,閘流體裝置與矽控整流器有關,其中SCR是由分層式結構構成,所述分層式結構具有由N型半導體區或層以及P型半導體層或區按照例如P-N-P-N四層順序形成的佈置形式。在閘流體中,閘極連接至四層式元件的內層。與在僅一個方向上傳導電流的單個閘流體不同,TRIAC可被視為可在兩個方向上進行電流傳導的一種閘流體。
本實施例藉由將特殊裝置(在本文中被稱為負溫度係數(NTC)裝置)耦合至閘流體裝置來解決閘流體效能的缺陷。如本文中所詳細闡述,NTC裝置可被放置成熱靠近閘流體,此意指與包括閘流體的本體(例如矽晶粒)進行良好的熱接觸。另外,NTC裝置可電性連接至閘流體的端子,以減小閘流體的觸發電流的改變隨著溫度的變化。
根據本揭露的各種實施例,NTC裝置可為NTC熱阻器,其中電阻(electrical resistance)(在本文中亦僅被稱為「電阻(resistance)」)隨著溫度升高而發生實質上減小的變化。在各種實施例中,NTC裝置是由半導電性陶瓷材料製成的組件。NTC裝置可被塑形為盤、板、圓柱體、細長本體或其他合適的形狀。用於根據本揭露實施例的NTC裝置的合適組成物可基於非導電性金屬氧化物,例如ZnO(氧化鋅)、TiO2(氧化鈦)或BaTiO3(鈦酸鋇)或更複雜的金屬氧化物混合物。可以對於產生介於100歐姆至100千歐姆之間的室溫電阻有效的莫耳分數(molar fraction)向基礎組成物添加摻雜劑氧化物,例如MnO2(氧化錳)或Fe2O3(氧化亞鐵),其中B參數(貝他(Beta)參數)值在25攝氏度至85攝氏度下或25攝氏度至50攝氏度下介於2000千至6000千之間。當以合適水準的摻雜劑氧化物進行摻雜時,此種氧化物材料可變成其中電阻展現出負溫度係數的導電性(或者更恰當而言變成半導電性)。
在各種實施例中,可使用商業上可獲得的NTC熱阻器來耦合至閘流體裝置,其中可將NTC熱阻器組成物、特性及大小選擇成適合於給定的閘流體裝置及應用。藉由將閘流體裝置組合佈置成包括與閘流體的兩個不同裝置端子電性耦合且與閘流體晶粒進行良好熱接觸的NTC熱阻器,NTC熱阻器將使閘極-陰極(或MT1)路徑的電阻發生改變且在室溫及高溫二者下提供適當的電流分配。如以下實施例中所詳細闡述,可將NTC裝置直接放置至閘流體封裝內部的閘流體晶粒上,或者將NTC裝置放置至引線框架的引線上或者放置至閘流體封裝的散熱片上,或者將NTC熱阻器放置至電路板上的陰極或MT1的連接墊上。
更一般而言,各種實施例可提供包括閘流體裝置及NTC裝置的保護裝置。閘流體裝置可包括第一裝置端子、第二裝置端子及閘極端子。在其中閘流體裝置是SCR的實施例中,第一裝置端子可為陰極端子且第二裝置端子可為陽極端子。在其中閘流體裝置是TRIAC的實施例中,如此項技術中眾所習知,第一裝置端子可為第一主端子(MT1)且第二裝置端子可為第二主端子(MT2)。由此,NTC裝置在第一端上電性耦合至閘流體裝置的閘極端子且在第二端上電性耦合至閘流體裝置的第一裝置端子,其中NTC裝置亦熱耦合至閘流體裝置。
現轉至圖1,圖1示出根據本揭露實施例的開關佈置100的電路表示。電源104耦合至根據本揭露實施例佈置的閘流體裝置組合102。在此實例中,閘流體裝置組合102包括SCR 112及NTC裝置114。NTC裝置114的第一端子電性耦合至SCR 112的陰極(K),而NTC裝置114的第二端子耦合至SCR 112的閘極G。在電源104與SCR 112的陰極之間亦設置有電性串聯的負載106。控制器110在一側上可逆地電性耦合至SCR 112的閘極G,且藉由電壓VCC 108在另一側上電性耦合至陰極。如圖所示,控制器110可供應閘極電流IG來觸發SCR 112。
當在不添加NTC裝置114的情況下而作為獨立裝置進行操作時,若SCR 112的溫度上升,則閘極觸發電流IGT可能會實質上減小,如圖5B的下部曲線中所示。簡短地轉至圖5B,圖5B示出繪示出不具有NTC裝置的示範性SCR的閘極觸發電流隨著溫度的變化的曲線圖。觸發電流的值自室溫下的4毫安的值減小至150攝氏度下的0.5毫安,0.5毫安是可能會使SCR暴露至不穩定及雜訊的隨機觸發的值。為解決此問題,如圖所示,保護佈置100將NTC裝置114放置成電性耦合至閘極及陰極,進而提供附加的電流路徑。
在保護佈置100中,且如針對以下實施例所論述,NTC裝置114可被放置成與SCR 112進行良好熱接觸。由此,當SCR 112變熱時,來自SCR 112及相鄰結構的熱量可對NTC裝置114進行加熱,進而使NTC裝置的電阻減小。簡短地轉至圖5A,圖5A示出根據本揭露實施例的適用於閘流體裝置組合中的示例性NTC材料的示範性電阻對溫度曲線。如圖所示,對於若干不同的NTC裝置,電阻在-50攝氏度至-150攝氏度的溫度範圍內在三個數量級的範圍內減小。此種電阻減小的效果是提供隨著溫度上升而增大的電流路徑。在保護佈置100中,穿過NTC裝置114的增大的電流可具有穿過SCR 112的減小的閘極觸發電流的效果,如以下更詳細地論述。因此,閘流體裝置組合102可針對高達高溫的SCR提供更佳的電性行為,其中閘極觸發電流可維持於進行穩定操作的合適水準。
圖2呈現根據本揭露其他實施例的另一開關佈置的電路表示。開關佈置120可具有與保護佈置100相似的組件、以與圖1相似的電路配置進行佈置,不同之處在於閘流體裝置組合122包括TRIAC 124而非SCR 112。因此,如圖所示,TRIAC 124的閘極耦合至NTC裝置114的第一端子,而TRIAC 124的MT1端子耦合至NTC裝置114的第二端子。
圖3呈現根據本揭露一些實施例的閘流體裝置組合102A的俯視透視圖。在閘流體裝置組合102A中,提供閘流體晶粒152,閘流體晶粒152意指包含或形成閘流體裝置的半導體晶粒。在不同的非限制性實施例中,閘流體晶粒152可為SCR晶粒或TRIAC晶粒。閘流體裝置組合102A更包括設置於閘流體晶粒152的表面上的NTC熱阻器晶粒154。NTC熱阻器晶粒154可結合至閘流體晶粒152,且經由焊料或其他媒體電性耦合至閘流體晶粒152。在此實例中,NTC晶粒154的下表面電性連接至閘流體晶粒152的端子,例如SCR晶粒的陰極或TRIAC晶粒的MT1端子。另外,NTC熱阻器晶粒154的上表面(在圖3中可見的表面)電性連接至閘流體晶粒152的閘極156,閘極156意指在閘流體晶粒152中形成的SCR裝置或TRIAC裝置的閘極。在圖3所示實例中,NTC熱阻器晶粒154可為一般小於閘流體晶粒152的一小塊NTC陶瓷(例如板或晶片)。
如圖3中所示,NTC熱阻器晶粒154的上表面可間接地電性連接至閘流體晶粒152的閘極156。在圖3中,閘流體裝置組合102A連接至引線框架160(例如已知的引線框架結構)。引線框架160包括三條引線,引線166可為陰極(MT1)引線,以用於例如經由結合配線或其他合適的方式連接至形成於閘流體晶粒152的頂表面上的端子。引線框架160亦包括引線164及引線166,引線164可為陽極(MT2)引線,以用於電性連接至形成於閘流體晶粒152的底表面上的端子,引線166可為閘極引線。在圖3所示實例中,一條結合配線(結合配線158A)將NTC熱阻器晶粒154的上表面連接至引線166,而第二結合配線(結合配線158B)將引線166連接至閘極156,因此在NTC熱阻器晶粒154的上表面與閘極156之間提供電性連接。然而,對於熟習此項技術者而言將顯而易見的是,可存在將NTC熱阻器晶粒154電性連接至閘極156的其他方式。舉例而言,連接不需要配線結合,但可為例如夾具附接等其他方法。
因此圖3所示佈置將NTC熱阻器晶粒154放置於串聯於陰極(MT1)端子與閘流體晶粒152的閘極156之間的電性路徑中,所述陰極(MT1)端子連接至NTC熱阻器晶粒154的下表面,如圖1中針對SCR實施例所表示,或者作為另外一種選擇在圖2中針對TRIAC實施例所表示。另外,藉由直接結合於閘流體晶粒152上,NTC熱阻器晶粒154與閘流體晶粒152進行良好熱接觸,使得NTC熱阻器晶粒154的溫度可緊密追隨閘流體晶粒152的溫度。因此,當閘流體晶粒152變熱時,傾向於降低閘極觸發電流,NTC熱阻器晶粒154亦將變熱,使電流源的電阻路徑減小,且傾向於增大閘極觸發電流以抵消閘流體晶粒152單獨的特性。
圖4呈現根據本揭露其他實施例的閘流體裝置組合102B的俯視透視圖。在閘流體裝置組合102B中,可提供閘流體晶粒152,閘流體晶粒152意指包含或形成閘流體裝置的半導體晶粒。在不同的非限制性實施例中,閘流體晶粒152可為SCR晶粒或TRIAC晶粒。在圖4所示視圖中,閘流體晶粒152不可見且包含於殼體170內。閘流體晶粒的三個不同端子可電性連接至引線框架160,一般如以上針對圖3所述。
閘流體裝置組合102B亦可包括分立的NTC熱阻器172,例如此項技術中已知的形成於玻璃封裝中的熱阻器。分立的NTC熱阻器172可包括第一熱阻器引線172A,第一熱阻器引線172A經由引線162電性耦合至閘流體晶粒152的第一端子,例如SCR晶粒的陰極或TRIAC晶粒的MT1端子。分立的NTC熱阻器172更包括第二熱阻器引線172B,第二熱阻器引線172B經由引線166電性耦合至閘流體晶粒的閘極引線。舉例而言,第一熱阻器引線172A及第二熱阻器引線172B可使用焊料174或其他合適的導電性媒體分別電性連接至引線162及引線166。如圖4中進一步所示,分立的NTC熱阻器172被設置成與引線164(例如SCR晶粒的情形中的陽極引線或TRIAC晶粒的情形中的MT2引線)進行熱接觸。可藉由使用設置於分立的NTC熱阻器172的本體與引線164之間的熱油脂176來促進熱接觸。引線164可由銅板形成(亦參見圖3),結合至閘流體晶粒152的下表面,在分立的NTC熱阻器172的本體與閘流體晶粒152之間形成良好的熱路徑。然而,在此種配置中,由於陽極引線的溫度可能不同於殼體170內部的閘流體晶粒152的溫度,因此可能需要修改NTC熱阻器電阻值計算。 實例
為突出本實施例的優點,提供包括經驗資料的若干實例,如以下針對表及圖5A至圖7所詳細闡述。根據本揭露的各種實施例,NTC熱阻器可被設置成與閘流體裝置進行良好熱接觸且被設置成位於如針對圖1至圖2所示的電路佈置中。
合適的NTC熱阻器的選擇可取決於若干考量因素,包括閘流體裝置將達成的目標電阻值。在一個實例中,可以以下方式執行NTC熱阻器值選擇:a)藉由選擇目標IG(閘極電流)且藉由考慮閘流體的實際IGT(閘極觸發電流)及閘極觸發電壓(VGT)來計算所選擇的升高的溫度下的目標電阻值或所需電阻值。舉例而言,IG的目標可與25攝氏度下的實際IGT值相同。
使用利特福斯公司(Littelfuse)製造的商用SCR裝置SJ6016L1TP,VGT值及IGT值在150攝氏度下分別為0.26伏特及0.51毫安。目標IG可被設定為4.12毫安,此值表示25攝氏度的值。針對閘極電流的此目標,藉由以下方程式給出NTC熱阻器在150攝氏度下的所需電阻值R150ºC: R150ºC = VGT / (IG –IGT) = 0.26V / (4.12mA – 0.51mA) = 72.0Ω。(方程式1)
給定高溫(在此種情形中為150攝氏度)下的所需電阻值或目標電阻值,可選擇合適的NTC熱阻器來產生接近來自方程式(1)的值的電阻值。表I提供與四種不同商用熱阻器對應的示例性電阻,其中對應的電阻對溫度曲線在圖5A中示出。如表I中所示,在所提供的樣本範圍內,SCR J6016L1TP的202FG1K在150攝氏度下具有最接近的R值為60歐姆,而目標為72.0歐姆。當然,表I被提供用於例示目的且根據本揭露的實施例,可選擇產生適當高溫電阻值的任何合適的NTC熱阻器。
部件編號 25 攝氏度下的電阻(歐姆) 125 攝氏度下的電阻(歐姆) 150 攝氏度下的電阻(歐姆) B 常數(0 至50 攝氏度)
501 500 39 24 2,941
102 1,000 77 48 2,941
202F 2,000 102 60 3,419
502F 5,000 255 149 3,419
表I。
選擇適當的NTC熱阻器的另一考量因素是提供高的B常數,其中較高的B常數意指電阻隨著溫度的較大變化。舉例而言,商業可獲得的NTC熱阻器可展現出3,000至5,000的B常數。如表I中所示,商用實例全部具有介於3,000至近似3,500的範圍內的值。
圖5B呈現根據本揭露實施例佈置的不同閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。在該些實例中,商用SCR SJ6016L1TP與附接於SJ6016L1TP的閘極與陰極之間的各種NTC熱阻器耦合,圖一般由閘流體裝置組合102表示。各種曲線表示佈置有表I中列出的商用NTC熱阻器的閘流體裝置組合的行為,其中最末三位數字未示出。應注意,相較於表示SJ6016L1TP SCR自身閘極觸發電流行為的下部曲線,閘極觸發電流在使用熱耦合的NTC熱阻器的所有閘流體裝置組合中保持得高得多。在一些實例中,閘極觸發電流在150攝氏度下的值高於在室溫下的值,而在其他實例中,所述值較低。基於以上考量因素,所選擇的NTC熱阻器202FG1K(被示出為202F)在示範性溫度範圍內使IGT保持幾乎平坦,介於3毫安與5毫安之間。此種行為表示高溫IGT的大的改善,即自不具有NTC熱阻器的情況下在150攝氏度下0.5毫安的值至添加202FG1K NTC熱阻器時的4.2毫安的值。應注意,閘極觸發電流在150攝氏度下實質上增大的實例亦是不可接受的,此乃因所述值可能超過給定控制器可處置的電流值。
圖5C呈現與圖5B所示資料對應的選擇閘流體裝置組合的dV/dt行為隨著溫度的變化。dV/dt是動態特性值,所述值指示SCR的關斷狀態雜訊抗擾性。具體而言,資料反映以下實驗,其中在不添加NTC熱阻器(下部曲線)的情況下以及在添加NTC熱阻器202FG1K或NTC熱阻器502FG1K的情況下對商用SCR SJ6016L1TP進行測試,如圖所示。在測試中,使用600伏特的VD值,所述值代表dV/dt的最差測試條件。
在不添加NTC熱阻器的情況下,SJ6016L1TP SCR無法單獨在150攝氏度下保持600伏特的VD,被示出為圖5C所示曲線圖中的0伏特/微秒。即使在125攝氏度下,dV/dt值亦非常低,僅為63伏特/微秒,此指示在100攝氏度左右的溫度下可靠執行的能力有限。
根據本揭露的實施例,在添加商用NTC熱阻器502FG1K的情況下,dV/dt的值在150攝氏度下改善至200伏特/微秒,此對於實際應用而言足夠高,而添加商用NTC熱阻器202FG1K使dV/dt在150攝氏度下增大至400伏特/微秒,接近在不添加NTC熱阻器的情況下的SCR裝置在75攝氏度下的值。
圖5D呈現與圖5C所示資料對應的閘流體裝置組合的Tq行為隨著溫度的變化。Tq(或關斷時間)是動態特性值,所述值指示SCR在高頻傳入AC下的關斷能力。與圖5C所示資料一樣,在相同的標準測試條件下在不添加NTC熱阻器、添加NTC熱阻器202FG1K及添加NTC熱阻器502FG1K的情況下對商用SCR SJ6016L1TP進行測試。在不添加NTC熱阻器的情況下,SCR SJ6016L1TP裝置自身在150攝氏度下產生近似85微秒的Tq。在添加NTC熱阻器502FG1K的情況下,Tq在150攝氏度下改善至68微秒,而在添加NTC熱阻器202FG1K的情況下,Tq在150攝氏度下進一步改善至60微秒,接近在不添加NTC熱阻器的情況下SCR SJ6016L1TP裝置在100攝氏度下產生的值。
圖6A呈現根據本揭露實施例佈置的另一組閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。在另一組實驗中,使用不同的商用SCR SV6016L1TP對閘流體(在此種情形中為SCR)裝置組合的電性行為進行測試。相較於SJ6016 SCR晶粒設計,SV6016L1TP具有不同的晶粒設計,以達成更佳的高溫dV/dt。然而,在添加NTC熱阻器的情況下,如下圖所示,整體高溫效能實質上得到改善。
獨立的SCR SV6016L1TP在150攝氏度下產生的VGT及IGT分別為0.38伏特及1.06毫安。使用4.99毫安的目標IG,NTC熱阻器的目標R150℃由R150ºC = VGT / (IG –IGT) = 0.38V / (4.99mA – 1.06mA) = 96.7Ω給出。基於此標準,可選擇與96.7歐姆的目標電阻最匹配的NTC熱阻器202FG1K(在150攝氏度下為60歐姆)(亦參見圖5A,各種NTC熱阻器的電阻值隨著溫度的變化)。
再次轉至圖6A,所述曲線圖示出由SCR SV6016L1TP產生的IGT-溫度曲線,其中各種NTC熱阻器附接於SV6016L1TP的閘極與陰極之間,其中SCR與NTC熱阻器之間具有良好的熱接觸。應注意,相較於表示SV6016L1TP SCR自身的閘極觸發電流行為的下部曲線,閘極觸發電流在使用熱耦合的NTC熱阻器的所有閘流體裝置組合中保持得高得多。在一些實例中,閘極觸發電流在150攝氏度下的值高於在室溫下的值,而在其他實例中,所述值較低。NTC熱阻器202FG1K工作尤其良好,進而使IGT在25攝氏度與150攝氏度之間維持於5毫安與7毫安之間。
圖6B呈現與和圖6A所示資料對應的選擇閘流體裝置組合對應的dV/dt行為隨著溫度的變化。如曲線圖中所示,相較於SCR SJ6016L1TP,使用SCR SV6016L1TP自身會在高溫下產生更佳的dV/dt值,在150攝氏度下為近似200伏特/微秒。藉由添加NTC熱阻器202FG1K,dV/dt大大改善至3,100伏特/微秒的水準。此值足夠高以處置傳入AC線路中實際可能出現的任何雜訊。
圖6C呈現與圖6B所示資料對應的閘流體裝置組合的Tq行為隨著溫度的變化。如曲線圖中所示,相較於SCR SJ6016L1TP,使用SCR SV6016L1TP自身會產生更佳的Tq值,近似將時間減少一半。藉由添加NTC熱阻器202FG1K,Tq得到進一步改善,在150攝氏度下的值與不具有NTC的情況下SCR SV6016L1TP自身在90攝氏度下的值相似。
在進一步的實驗中,使用與以上針對圖5A至圖6C闡述的方法相同的方法來對向TRIAC添加NTC熱阻器進行測試。在該些實驗中,對商用TRIAC Q6016LH1LEDTP進行測試,商用TRIAC Q6016LH1LEDT在125攝氏度下分別具有0.29伏特及0.79毫安的VGT及IGT性質。在此實例中,可使用3.0毫安的目標閘極電流IG,其中NTC熱阻器的R125℃的目標值由以下方程式給出:R125ºC = VGT / (IG –IGT) = 0.29V / (3.00mA – 0.79mA) = 131.2Ω。因此,基於圖5A,NTC熱阻器202FG1K(在125攝氏度下為102歐姆)可被選擇成添加至TRIAC Q6016LH1LEDTP。
圖7呈現根據本揭露實施例佈置的又一組閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。在此種情形中,曲線圖繪示出TRIAC Q6016LH1LEDTP的IGT-溫度曲線,其中添加各種NTC熱阻器,以良好的熱接觸佈置且附接於TRIAC Q6016LH1LEDTP的閘極與MT1之間。
應注意,相較於表示SV6016L1TP SCR自身的閘極觸發電流行為的下部曲線,在使用熱耦合的NTC熱阻器的所有閘流體裝置組合中,閘極觸發電流保持得高得多。在一些實例中,閘極觸發電流在150攝氏度下的值高於在室溫下的值,而在其他實例中,所述值較低。NTC熱阻器202FG1K(粉色線)在使IGT整個溫度範圍內維持幾乎平坦,僅在2.8毫安與3.2毫安之間變化。此結果表示,在不添加NTC熱阻器的情況下,TRIAC的高溫IGT具有大的改善,即自在125攝氏度下的0.8毫安至3毫安以上。
在量測dV/dT效能的實驗中,相較於單獨使用SV6016L1TP TRIAC,添加NTC熱阻器不會明顯改變dV/dt行為,而藉由添加NTC熱阻器所產生的高溫IGT改善的優點是顯而易見的。
圖8呈現根據本揭露實施例的示範性製程流程200。在方塊202處,提供閘流體晶粒。閘流體晶粒可包括第一裝置端子、第二裝置端子及閘極端子。在SCR晶粒的情形中,第一裝置端子可為陰極端子,而第二裝置端子是陽極端子。在TRIAC晶粒的情形中,第一裝置端子可為MT1端子,而第二裝置端子是MT2端子。
在方塊204處,提供NTC裝置,例如NTC熱阻器。NTC裝置可由此項技術中已知的半導電性陶瓷材料形成。根據不同的非限制性實施例,NTC裝置可被佈置為盤或晶粒,或者可為分立的NTC熱阻器。
在方塊206處,可使NTC裝置的第一端子電性耦合至閘流體晶粒的閘極端子。在一個實例中,NTC晶粒的頂表面可形成第一端子,其中第一端子藉由配線結合、夾具或其他結構連接至閘極引線。閘極引線轉而可例如藉由引線結合或其他結構連接至閘流體晶粒的閘極端子。在另一實例中,分立的NTC熱阻器可具有焊接至引線框架的閘極引線的第一端子,其中閘極引線電性耦合至閘流體晶粒的閘極端子。
在方塊208處,可使NTC裝置的第二端子電性耦合至閘流體晶粒的第一裝置端子。在一個實例中,NTC晶粒的底表面可形成第二端子,其中第二端子藉由焊料或其他媒體連接至閘流體晶粒的頂表面。
在方塊210處,使NTC裝置熱耦合至閘流體晶粒。可藉由使用焊料或其他導電性媒體將NTC熱阻器晶粒結合至閘流體晶粒來進行熱耦合。在其他實施例中,可藉由將分立的NTC熱阻器的本體放置於連接至閘流體晶粒的引線框架的陽極引線之上來進行熱耦合。舉例而言,分立的NTC熱阻器的本體可藉由使用熱油脂耦合至陽極引線。由此,閘流體晶粒與NTC熱阻器裝置之間的熱傳遞將更有效。
儘管已參照某些實施例揭露了本實施例,然而在不背離如隨附申請專利範圍中所界定的本揭露的領域及範圍的同時可對所述實施例作出眾多潤飾、變更及改變。因此,本實施例並非僅限於所述實施例,且可具有由以下申請專利範圍及其等效內容的語言所界定的全範圍。
100:開關佈置/保護佈置 102、102A、102B、122:閘流體裝置組合 104:電源 106:負載 108、VCC :電壓 110:控制器 112:矽控整流器(SCR) 114:負溫度係數(NTC)裝置 120:開關佈置 124:交流三極體(TRIAC) 152:閘流體晶粒 154:NTC熱阻器晶粒/NTC晶粒 156、G:閘極 158A、158B:結合配線 160:引線框架 162、164、166:引線 170:殼體 172:NTC熱阻器 172A:第一熱阻器引線 172B:第二熱阻器引線 174:焊料 176:熱油脂 200:製程流程 202、204、206、208、210:方塊 A:陽極 IG :閘極電流 K:陰極 MT1:第一主端子 MT2:第二主端子
圖1呈現根據本揭露實施例的開關佈置的電路表示(representation)。
圖2呈現根據本揭露其他實施例的另一開關佈置的電路表示。
圖3呈現根據本揭露一些實施例的閘流體裝置組合的俯視透視圖。
圖4呈現根據本揭露一些實施例的附加閘流體裝置組合的俯視透視圖。
圖5A呈現根據本揭露實施例的適用於閘流體裝置組合中的示例性NTC閘流體的示範性電阻對溫度曲線。
圖5B呈現根據本揭露實施例佈置的使用圖5A所示NTC熱阻器的若干閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。
圖5C呈現與圖5B所示資料對應的選擇閘流體裝置組合的dV/dt行為隨著溫度的變化。
圖5D呈現與圖5B所示資料對應的選擇閘流體裝置組合的Tq行為隨著溫度的變化。
圖6A呈現根據本揭露實施例佈置的另一組閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。
圖6B呈現與和圖6A所示資料對應的選擇閘流體裝置組合對應的dV/dt行為隨著溫度的變化。
圖6C呈現與圖6A所示資料對應的選擇閘流體裝置組合的Tq行為隨著溫度的變化。
圖7呈現根據本揭露實施例佈置的另一組閘流體裝置組合的閘極觸發電流行為隨著溫度的變化。
圖8呈現根據本揭露實施例的示範性製程流程。
100:開關佈置/保護佈置
102:閘流體裝置組合
104:電源
106:負載
108、VCC:電壓
110:控制器
112:矽控整流器(SCR)
114:負溫度係數(NTC)裝置
A:陽極
G:閘極
IG:閘極電流
K:陰極

Claims (20)

  1. 一種電力控制開關組合,包括: 閘流體裝置,所述閘流體裝置包括第一裝置端子、第二裝置端子及閘極端子;以及 負溫度係數(NTC)裝置,所述負溫度係數裝置在第一端上電性耦合至所述閘流體裝置的所述閘極端子,且在第二端上電性耦合至所述閘流體裝置的所述第一裝置端子,其中所述負溫度係數裝置熱耦合至所述閘流體裝置。
  2. 如請求項1所述的電力控制開關組合,其中所述閘流體裝置包括半導體晶粒,其中所述負溫度係數裝置的電阻根據所述半導體晶粒的溫度的變化而變化。
  3. 如請求項1所述的電力控制開關組合,其中所述閘流體裝置包括閘極觸發電流(IGT ),其中所述閘流體裝置的值在25攝氏度與150攝氏度之間變化近似50%或小於50%。
  4. 如請求項3所述的電力控制開關組合,其中所述閘極觸發電流在150攝氏度下的第一值處於所述閘極觸發電流在25攝氏度下的第二值的10%以內。
  5. 如請求項1所述的電力控制開關組合,其中所述閘流體裝置包括矽控整流器(SCR)晶粒,其中所述負溫度係數裝置包括設置於所述矽控整流器晶粒的表面上的負溫度係數熱阻器晶粒。
  6. 如請求項5所述的電力控制開關組合,其中所述負溫度係數晶粒的下表面電性連接至所述矽控整流器晶粒的陰極,且其中所述負溫度係數晶粒的上表面電性連接至所述矽控整流器晶粒的閘極。
  7. 如請求項1所述的電力控制開關組合,其中所述閘流體裝置包括矽控整流器晶粒,其中所述負溫度係數裝置包括分立的負溫度係數熱阻器,所述分立的負溫度係數熱阻器具有電性耦合至所述矽控整流器晶粒的陰極的第一熱阻器引線及電性耦合至所述矽控整流器晶粒的閘極引線的第二熱阻器引線。
  8. 如請求項7所述的電力控制開關組合,其中所述負溫度係數裝置被設置成與連接至所述矽控整流器晶粒的陽極的陽極引線進行熱接觸。
  9. 如請求項1所述的電力控制開關組合,其中所述負溫度係數裝置包含半導電性陶瓷材料。
  10. 如請求項9所述的電力控制開關組合,其中所述半導電性陶瓷材料包括氧化鋅、氧化鈦、鈦酸鋇或經摻雜劑氧化物摻雜的氧化物。
  11. 一種閘流體裝置組合,包括: 閘流體裝置,所述閘流體裝置包括第一裝置端子、第二裝置端子及閘極端子; 殼體,設置於所述閘流體裝置周圍; 引線框架,被設置成與所述閘流體裝置進行電性接觸,所述引線框架包括分別電性耦合至所述閘流體裝置的所述閘極端子及所述第一裝置端子的閘極引線及第一端子引線;以及 負溫度係數(NTC)裝置,所述負溫度係數裝置在第一端上電性耦合至所述閘極且在第二端上電性耦合至所述陰極。
  12. 如請求項11所述的閘流體裝置組合,其中所述閘流體裝置包括閘流體晶粒,其中所述負溫度係數裝置包括設置於所述閘流體晶粒的表面上的負溫度係數熱阻器晶粒。
  13. 如請求項12所述的閘流體裝置組合,其中所述負溫度係數熱阻器晶粒的下表面電性連接至所述第一端子引線,且其中所述負溫度係數晶粒的上表面電性連接至所述閘極引線。
  14. 如請求項11所述的閘流體裝置組合,其中所述負溫度係數裝置包括分立的負溫度係數熱阻器,所述分立的負溫度係數熱阻器設置於所述殼體外部且具有電性連接至所述第一端子引線的第一熱阻器引線及電性連接至所述閘極引線的第二熱阻器引線。
  15. 如請求項14所述的閘流體裝置組合,其中所述負溫度係數裝置被設置成與引線框架的連接至所述第二裝置端子的第二端子引線進行熱接觸。
  16. 如請求項11所述的閘流體裝置組合,其中所述負溫度係數裝置包含氧化鋅、氧化鈦、鈦酸鋇或經摻雜劑氧化物摻雜的氧化物。
  17. 一種形成閘流體裝置的方法,包括: 提供閘流體,所述閘流體包括第一端子、第二端子及閘極; 提供負溫度係數(NTC)裝置; 將所述負溫度係數裝置的第一端在第一端上電性連接至所述閘極;以及 將所述負溫度係數裝置的第二端在第二端上電性連接至所述第一主端子,其中所述負溫度係數裝置熱耦合至所述閘流體。
  18. 如請求項17所述的方法,其中所述負溫度係數裝置包括負溫度係數熱阻器晶粒,其中所述閘流體包括閘流體晶粒,且其中藉由將所述負溫度係數熱阻器晶粒佈置於所述閘流體晶粒上而使所述負溫度係數熱阻器晶粒熱耦合至所述閘流體晶粒。
  19. 如請求項17所述的方法,其中所述負溫度係數裝置包括分立的負溫度係數熱阻器,其中所述閘流體包括閘流體晶粒,且其中藉由將所述分立的負溫度係數熱阻器熱耦合至連接至所述第二端子的第二端子引線而使所述分立的負溫度係數熱阻器熱耦合至所述閘流體晶粒。
  20. 如請求項17所述的方法,其中所述閘流體包括矽控整流器(SCR),其中所述第一端子包括陰極,且其中所述第二端子包括陽極。
TW110110370A 2020-03-24 2021-03-23 電力控制開關組合、閘流體裝置組合以及形成閘流體裝置的方法 TW202147616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/827,925 2020-03-24
US16/827,925 US11349021B2 (en) 2020-03-24 2020-03-24 Thyristor assembly

Publications (1)

Publication Number Publication Date
TW202147616A true TW202147616A (zh) 2021-12-16

Family

ID=77856481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110370A TW202147616A (zh) 2020-03-24 2021-03-23 電力控制開關組合、閘流體裝置組合以及形成閘流體裝置的方法

Country Status (6)

Country Link
US (2) US11349021B2 (zh)
EP (1) EP4128361A4 (zh)
KR (1) KR20220158042A (zh)
CN (1) CN115398646A (zh)
TW (1) TW202147616A (zh)
WO (1) WO2021194932A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761800A (en) 1972-02-02 1973-09-25 Rca Corp Integral cycle thyristor power controller
DE2655574A1 (de) * 1976-12-08 1978-06-15 Bosch Siemens Hausgeraete Drehzahlveraenderbarer elektromotorischer antrieb, insbesondere fuer hausgeraete, wie teigruehrer o.dgl.
US4535251A (en) * 1982-12-21 1985-08-13 International Rectifier Corporation A.C. Solid state relay circuit and structure
DE3716814A1 (de) * 1987-05-20 1988-12-01 Bsg Schalttechnik Vorrichtung zur temperaturkompensation von halbleiterschaltern zur drehzahlstabilisierung
US6072681A (en) * 1998-08-03 2000-06-06 Cogan; Adrian I. Power line protection devices and methods
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
EP2398049A3 (en) 2003-08-22 2012-12-19 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
DE10361714B4 (de) * 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
KR100609699B1 (ko) 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
JP4646796B2 (ja) 2004-12-22 2011-03-09 シャープ株式会社 電圧発生回路及びイオン発生器
KR100786937B1 (ko) 2005-07-20 2007-12-17 주식회사 엘지화학 이차전지 보호장치
KR101213471B1 (ko) * 2008-02-25 2012-12-18 한국전자통신연구원 금속-절연체 전이(mit) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
CN101814496A (zh) * 2010-03-15 2010-08-25 厦门泰格微电子科技有限公司 耐候型微触发可控硅及其制造方法
US9171977B2 (en) 2011-06-17 2015-10-27 Cree, Inc. Optically assist-triggered wide bandgap thyristors having positive temperature coefficients
CN107112308B (zh) * 2014-11-27 2019-06-14 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
US10177081B2 (en) 2017-01-13 2019-01-08 Littlefuse, Inc. Thyristor and thermal switch device and assembly techniques therefor

Also Published As

Publication number Publication date
US11349021B2 (en) 2022-05-31
KR20220158042A (ko) 2022-11-29
US12021138B2 (en) 2024-06-25
US20210305415A1 (en) 2021-09-30
US20220173232A1 (en) 2022-06-02
WO2021194932A1 (en) 2021-09-30
CN115398646A (zh) 2022-11-25
EP4128361A1 (en) 2023-02-08
EP4128361A4 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
KR101293400B1 (ko) 열적 커플링된 금속 산화물 바리스터 과전압 요소 및중합체성 정온도 계수 과전류 요소를 갖는 회로 보호 소자
RU2009127361A (ru) Саморегулируемый нагревательный элемент с электросопротивлением
KR20150053233A (ko) 전력 반도체 회로
US4009482A (en) Semiconductor thermally sensitive switch structure
KR20210056224A (ko) 열전소자
TW202147616A (zh) 電力控制開關組合、閘流體裝置組合以及形成閘流體裝置的方法
CN110392925B (zh) 晶闸管和热开关器件及其组装技术
JPS587042B2 (ja) コウタイデンアツガタセイトクセイサ−ミスタ
JP2021526737A (ja) フィールド最適化された微細構造を備える多層バリスタ
JP2012084621A (ja) 電極端子及び半導体モジュール
CN110504255A (zh) 反向导通型半导体装置
US10943847B2 (en) Semiconductor chip and semiconductor device
CN111261625B (zh) 半导体装置
CN108885940A (zh) 模块
KR102682801B1 (ko) 펠티어 소자
WO2024018749A1 (ja) デバイス
CN117730407A (zh) 具有用于平衡接通/关断行为的不对称集成集总栅极电阻器和/或用于改善功率处置的多个间隔开的集总栅极电阻器的半导体器件
JP3257746B2 (ja) 突入電流抑制型ptc発熱装置
JPH03145920A (ja) 半導体感温素子
Macklen PTC Sensor Materials
JPS584442B2 (ja) 磁器半導体素子及びその製造方法
JPS62287603A (ja) 限流抵抗素子
JPS61274363A (ja) ゲ−トタ−ンオフサイリスタ
JPS5859582A (ja) 発熱体装置