TW202016773A - 用於修改積體電路設計之方法 - Google Patents

用於修改積體電路設計之方法 Download PDF

Info

Publication number
TW202016773A
TW202016773A TW108137768A TW108137768A TW202016773A TW 202016773 A TW202016773 A TW 202016773A TW 108137768 A TW108137768 A TW 108137768A TW 108137768 A TW108137768 A TW 108137768A TW 202016773 A TW202016773 A TW 202016773A
Authority
TW
Taiwan
Prior art keywords
voltage
voltage value
net
design
schematic
Prior art date
Application number
TW108137768A
Other languages
English (en)
Other versions
TWI835895B (zh
Inventor
張啟文
管瑞豐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202016773A publication Critical patent/TW202016773A/zh
Application granted granted Critical
Publication of TWI835895B publication Critical patent/TWI835895B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/12—Symbolic schematics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種用於修改積體電路設計之方法包括：將積體電路(IC)示意圖中的電壓域的預設電壓值指派給電壓域中的網，藉由對網執行電路模擬來產生網的模擬電壓值，以及基於網的模擬電壓值修改IC示意圖以包括與網相關聯的電壓值。

Description

用於修改積體電路設計之方法
本揭示文件是關於一種設計方法，特別是關於修改積體電路設計之方法。
積體電路(IC)通常包括在IC佈局圖中表示的多個半導體元件。IC佈局圖由IC示意圖(諸如IC的電氣圖)產生。在IC設計製程期間的各個步驟處，從IC示意圖到用於實際製造IC的IC佈局圖，執行各種檢查及測試以確保IC可以製成並且將如設計般起作用。
本揭示案之實施例是關於一種用於修改積體電路設計之方法，包含以下步驟。將積體電路示意圖中的電壓域的預設電壓值指派給電壓域中的網。藉由對網執行電路模擬來產生網的模擬電壓值。基於網的模擬電壓值修改積體電路示意圖，以包括與網相關聯的電壓值。
100‧‧‧IC設計流程
110‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
150‧‧‧操作
160‧‧‧操作
170‧‧‧操作
200‧‧‧IC示意圖
210‧‧‧電壓域
220‧‧‧電壓域
230‧‧‧電壓域
240‧‧‧使用者介面
250‧‧‧列
260‧‧‧列
270‧‧‧列
280‧‧‧列
300‧‧‧IC示意圖
310‧‧‧電阻器
311‧‧‧端部
312‧‧‧端部
313‧‧‧節點
320‧‧‧低壓降穩壓器
321‧‧‧節點
322‧‧‧節點
323‧‧‧節點
330‧‧‧帶隙參考電路
331‧‧‧節點
332‧‧‧節點
333‧‧‧節點
334‧‧‧節點
340‧‧‧使用者介面
350‧‧‧列
370‧‧‧列
372‧‧‧列
374‧‧‧列
400‧‧‧方法
405‧‧‧操作
415‧‧‧操作
425‧‧‧操作
435‧‧‧操作
445‧‧‧操作
500‧‧‧EDA系統
502‧‧‧硬體處理器
504‧‧‧非暫時性電腦可讀取儲存媒體
506‧‧‧電腦程式碼
507‧‧‧程式庫
508‧‧‧匯流排
510‧‧‧I/O介面
512‧‧‧網路介面
514‧‧‧網路
542‧‧‧UI資訊
600‧‧‧積體電路(IC)製造系統
620‧‧‧設計室
622‧‧‧IC設計佈局圖
630‧‧‧遮罩室
632‧‧‧資料準備
644‧‧‧遮罩製造
645‧‧‧遮罩
650‧‧‧IC製造商/生產商
652‧‧‧晶圓製造
653‧‧‧半導體晶圓
660‧‧‧IC元件
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭示的實施例的態樣。應注意，根據工業中的標準實務，各個特徵並非按比例繪製。事實上，出於論述清晰的目的，可任意增加或減小各個特徵的尺寸。
第1圖係根據一些實施例的IC設計流程的至少一部分的功能流程圖。
第2A圖係根據一些實施例的IC示意圖的示意性視圖。
第2B圖係根據一些實施例圖示第2A圖的IC示意圖中的各個電壓的使用者介面的示意性視圖。
第3A圖係根據一些實施例的IC示意圖的示意性視圖。
第3B圖係根據一些實施例圖示第3A圖的IC示意圖中的各個電壓的使用者介面的示意性視圖。
第3C圖及第3D圖係根據一些實施例的在第3A圖的IC示意圖中的各個電路的電路圖。
第4圖係根據一些實施例的各種方法的流程圖。
第5圖係根據一些實施例的EDA系統的方塊圖。
第6圖係根據一些實施例的IC製造系統以及與其相關聯的IC製造流程的方塊圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述部件、材料、值、步驟、操作、材料、佈置或類似者的特定實例以簡化本揭示的實施例。當然，此等僅為實例且並不意欲為限制性。可以預期其他部件、值、操作、材料、佈置或類似者。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。此外，本揭示的 實施例可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述的各個實施例及/或構造之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所示出的一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)的關係。除了諸圖所描繪的定向外，空間相對性術語意欲包含使用或操作中裝置的不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且由此可同樣地解讀本文所使用的空間相對性描述詞。
在IC設計製程中，一或多個預製造驗證使用與IC的IC示意圖中的各個電路元件及/或網(net)相關聯的電壓資訊。IC的可製造性及/或所製造的IC的功能性在某種程度上取決於一或多個預製造驗證的準確性，此準確性繼而取決於與IC的IC示意圖中的電路元件及/或網相關聯的電壓資訊的準確性及/或完整性。在一些實施例中，將對應於電壓域的預設電壓值自動地指派給在IC示意圖的電壓域中的網。執行電路模擬以獲得用於網的模擬電壓值。針對網而言，其中指派的預設電壓值及對應的模擬電壓值相差大於預定容差(tolerance)，例如，由使用者或IC設計者更改指派給網的電壓值，並且修改IC示意圖以包括更改的電壓值。因此，在至少一個實施例中，針對IC示意圖中的網的完全 及準確電壓指派係可實現的，繼而改進後續預製造驗證的準確性及/或IC的可製造性及/或所製造的IC的功能性。
第1圖係根據一些實施例的IC設計流程100的至少一部分的功能流程圖。設計流程100利用一或多個電子設計自動化(EDA)工具，用於測試在製造IC之前的IC的設計。在一些實施例中，EDA工具係一或多個可執行指令集合，用於由處理器或控制器或程式設計的電腦執行以執行所指出的功能性。在至少一個實施例中，IC設計流程100藉由本文關於第6圖論述的IC製造系統的設計室執行。
於操作110，由電路設計者提供IC的設計。在一些實施例中，IC設計包括IC的IC示意圖，亦即，電氣圖(electrical diagram)。在一些實施例中，產生或提供呈示意性網路連線表(netlist)形式的示意圖，諸如具有積體電路仿真(SPICE)網路連線表的模擬程式。用於描述設計的其他資料格式在一些實施例中可用。
於操作120，例如藉由EDA工具，對設計執行預佈局(pre-layout)模擬以確定設計是否滿足預定規範。若設計不滿足預定規範，則再次設計IC。在一些實施例中，對SPICE網路連線表執行SPICE模擬。在其他實施例中，作為SPICE模擬的替代或補充的其他模擬工具係可用的。
於操作130，基於設計產生IC的佈局(或佈局圖)。在一些實施例中，藉由EDA工具產生呈圖形設計系統(GDS)檔案形式的佈局。用於描述佈局的其他工具及/或資料格式在其他實施例中可用。
於操作140，執行佈局對示意圖(layout-verus-schematic；LVS)檢查。執行LVS檢查，以確保產生的佈局對應於設計。具體地來說，LVS檢查工具(亦即，EDA工具)從所產生佈局的圖案識別電氣部件以及其間的連接。LVS檢查工具隨後產生佈局網路連線表，此佈局網路連線表表示識別的電氣部件及連接。從佈局產生的佈局網路連線表藉由LVS檢查工具與設計的示意性網路連線表進行比較。若兩個網路連線表在匹配容差內匹配，則通過LVS檢查。否則，藉由將製程返回到操作110及/或操作130，對佈局或設計的至少一個進行修正。
於操作150，例如藉由EDA工具，對表示佈局的GDS檔案執行設計規則檢查(design rule check；DRC)，以確保佈局滿足某些製造設計規則，亦即，以確保IC的可製造性。若違反一或多個設計規則，藉由將製程返回到操作110及/或操作130對佈局或設計的至少一個進行修正。設計規則的實例包括但不限於規定佈局中的圖案的最小寬度的寬度規則、規則佈局中的相鄰圖案之間的最小間隔的間隔規則、規定佈局中的圖案的最小面積的面積規則或類似者。
在一或多個實施例中，至少一個設計規則係電壓依賴(voltage-dependent)的。例如，金屬與通孔間隔規則規定了在IC佈局中的金屬圖案與相鄰通孔之間的最小間隔。在一些實施例中，此種最小間隔係取決於在操作IC期間在金屬圖案或通孔處出現的期望或預測電壓。進一步的電 壓依賴設計規則的實例包括但不限於金屬與金屬間隔規則、聚矽(polysilicon；PO)與氧化物(oxide；OD)定義(PO與OD)間隔規則、PO與PO間隔規則等。執行以檢查佈局與一或多個電壓依賴設計規則的一致性的DRC被稱為VDRC。
於操作160，例如藉由EDA工具，執行電阻及電容(RC)擷取(extraction)，以確定在IC佈局中的互連的寄生參數，例如，寄生電阻及寄生電容，用於後續操作中的時序模擬。其他驗證製程在其他實施例中可用。
於操作170，佈局後(post-layout)模擬藉由模擬工具(亦即，EDA工具)執行來在考慮到擷取的寄生參數的情況下，確定佈局是否滿足預定規範。若模擬指出佈局不滿足預定規範，例如，若寄生參數致使不期望的延遲，則藉由將製程返回到操作110及/或操作130對佈局或設計中的至少一者進行修正。反之，將佈局傳遞到製造或額外驗證製程。在一些實施例中，省略一或多個上文描述的操作。例如，在一或多個實施例中省略操作160中的RC擷取及操作170中的佈局後模擬。在一或多個實施例中省略操作120中的預佈局模擬或操作170中的佈局後模擬。
在一些實施例中，如關於操作150描述，用於IC佈局中的一或多個圖案的電壓資料在VDRC中使用。在至少一個實施例中，從IC示意圖獲得此種電壓資料。如本文描述，包括與IC示意圖中的電路元件及/或網相關聯的電 壓資料(亦被稱為「電壓標籤」或「電壓指派」)在一些實施例中實現。
第2A圖係根據一些實施例的IC示意圖200的示意性視圖。在至少一個實施例中，IC示意圖200藉由關於第1圖描述的操作110輸出。
IC示意圖200包括複數個電路元件及複數個網。電路元件係主動元件或被動元件。主動元件的實例包括但不限於電晶體及二極體。電晶體的實例包括但不限於金屬氧化物半導體場效電晶體(MOSFET)、互補金屬氧化物半導體(CMOS)電晶體、雙極接面電晶體(BJT)、高壓電晶體、高頻電晶體、p通道及/或n通道場效電晶體(PFET/NFET)、FinFET、具有升高的源極/汲極的平面MOS電晶體等等。被動元件的實例包括但不限於電容器、電感器、熔絲及電阻器。網的實例包括但不限於通孔、導電墊、導電跡線、及導電再分佈層。關於第3A圖、第3C圖及第3D圖描述電路元件及網的特定實例。
IC示意圖200進一步包括具有不同電源電壓的複數個電壓域210、220、230。IC示意圖200的電路元件及網在電壓域210、220、230之中分佈，使得在電壓域中的電路元件及網耦合到對應於電壓域的電源電壓。在第2A圖中的示例配置中，在電壓域210中的電路元件耦合到電壓域210的電源電壓VDD15，在電壓域220中的電路元件耦合到電壓域220的電源電壓VDD25，以及在電壓域230中的電路元件耦合到電壓域230的電源電壓VDD33。電源電壓 VDD15係約1.5V或1.8V，電源電壓VDD25係約2.5V，並且電源電壓VDD3係約3.3V。所有電壓域210、220、230共用0V的相同接地電壓VSS。本揭示文件實施例中所描述的電壓域的數量及/或電壓域的特定電源電壓及/或特定接地電壓係實例。其他配置係在各個實施例的範疇內。
將至少一個輸入訊號VIN輸入到IC示意圖200。將至少一個參考訊號VREF輸入到IC示意圖200及/或藉由IC示意圖200產生。在一些情況下，參考訊號VREF亦被認為係輸入訊號類型。IC示意圖200的電路元件及網經設計及耦合到一或多個電路中，以藉由電壓域210、220、230及參考訊號VREF使用電源供應器處理輸入訊號VIN，進而輸出至少一個輸出訊號VOUT。在設計階段期間，由使用者(例如，IC設計者)指定及/或確認各種電源電壓的電壓值及輸入訊號。
第2B圖係根據一些實施例圖示第2A圖的IC示意圖200中的各個電壓的使用者介面240的示意性視圖。在一或多個實施例中，使用者介面240在顯示器螢幕上呈現。將使用者介面240呈現給使用者的其他輸出裝置係在各個實施例的範疇內。在至少一個實施例中，使用者介面240進一步包括輸入裝置(例如，鍵盤或觸控式螢幕)以接收使用者輸入。其他輸入裝置係在各個實施例的範疇內。
在第2B圖中的示例配置中，使用者介面240係呈表(table)形式，此表具有多個列(column)250、260、270、280。列250包括待由使用者指定或確認的功率或訊 號電壓的名稱(或識別符)，列260包括電壓的訊號類型，列270包括電壓的最大電壓值(Vmax)，並且列280包括電壓的最小電壓值(Vmin)。具體地來說，電壓域230、220、210分別由其在列250中的識別符VDD33、VDD25、VDD15列出，並且均具有列260中的功率的訊號類型。接地電壓由其在列250中的識別符VSS列出，並且具有列260中的接地的訊號類型。輸入訊號及參考訊號分別由其在列250中的識別符VIN、VREF列出，並且均具有列260中的輸入的訊號類型。本揭示文件實施例中所描述的使用者介面240的表格格式、各個電壓的數量、識別符及訊號類型係實例。其他配置係在各個實施例的範疇內。
使用者指定及/或確認列270、280中的電壓值。在至少一個實施例中，例如，由如本文描述的處理器從檔案(諸如共用功率格式(CPF)檔案)自動讀取在列270、280中的一或多個電壓值。從CPF檔案讀取的電壓值在使用者介面240的列270、280中呈現用於由使用者確認。在至少一個實施例中，由使用者輸入在列270、280中的一或多個電壓值。在第2B圖中的示例配置中，電源電壓VDD33、VDD25、VDD15及接地電壓VSS的每一者在3.3V、2.5V、1.5V及0V處分別具有相同的Vmax及Vmin。其中電源電壓及接地電壓的至少一者具有不同的Vmax及Vmin的其他配置係在各個實施例的範疇內。輸入訊號VIN及參考訊號VREF在1.5V及1.2V處分別具有Vmax，並且均在0V處具有Vmin。其他配置係在各個實施例的範疇內。在至少 一個實施例中，在沒有使用者干預的情況下自動地指派針對電源電壓、接地電壓及輸入訊號的電壓值。
第3A圖係根據一些實施例的IC示意圖300的示意性視圖。在至少一個實施例中，IC示意圖300對應於IC示意圖200的至少一部分。
IC示意圖300包含電阻器310、低壓降穩壓器320及帶隙參考電路330。IC示意圖300包括分別具有對應的不同電源電壓VDD15、VDD25、VDD33的三個電壓域。為了簡便，各個電壓域及對應電源電壓在本文之實施例中通常被稱為相同識別符，亦即識別符VDD15、VDD25或VDD33。在至少一個實施例中，IC示意圖300的電源電壓VDD15、VDD25、VDD33分別對應於IC示意圖200的電源電壓VDD15、VDD25、VDD33，並且IC示意圖300的電壓域VDD15、VDD25、VDD33分別對應於IC示意圖200的電壓域210、220、230。
電阻器310具有端部311，此端部311耦合到電壓域VDD15的電源電壓VDD15。電阻器310的另一端部312經由網IB耦合到節點313，此節點313定義低壓降穩壓器320的輸入IB。電阻器310係電壓域VDD15中的電路元件的實例。
帶隙參考電路330具有分別由節點331、332及333定義的電源供應終端VDD、接地終端VSS、及輸出VREF。節點331耦合到電壓域VDD33的電源電壓VDD33。節點332耦合到接地電壓VSS。節點333經由網 BG_OUT_1P2V耦合到節點334，此節點334定義低壓降穩壓器320的輸入REF。網BG_OUT_1P2V亦耦合到節點BG_OUT_1P2V。帶隙參考電路330係電壓域VDD33中的電路實例。帶隙參考電路330用以在輸出VREF處產生帶隙參考電壓，此帶隙參考電壓在預定溫度範圍上大致上保持恆定及/或不管電源電壓VDD33的變化。
帶隙參考電路330的示例配置在第3C圖中圖示。在此示例配置中，帶隙參考電路330包括複數個MOS電晶體M1-M11、電阻器R1及BJT電晶體BJT1、BJT2。電晶體M1-M11、BJT1、BJT2及電阻器R1係電壓域VDD33中的電路元件的實例。複數個網(未編號)耦合帶隙參考電路330中的電晶體及電阻器。在帶隙參考電路330中的此種網及網BG_OUT_1P2V係電壓域VDD33中的網的實例。帶隙參考電路330的其他配置係在各個實施例的範疇內。
低壓降穩壓器320具有分別由節點321、322、313、334及323定義的電源供應終端VDD、接地終端VSS、輸入IB及輸入REF以及輸出LDO_OUT。節點321耦合到電壓域VDD25的電源電壓VDD25。節點322耦合到接地電壓VSS。節點323耦合到節點LDO_OUT_1P5V，此節點323亦被稱為網LDO_OUT_1P5V。低壓降穩壓器320係電壓域VDD25中的電路實例。低壓降穩壓器320係DC線性電壓調節器，用以調節節點LDO_OUT_1P5V處的輸出電壓，甚至當電源電壓VDD25接近輸出電壓時。
低壓降穩壓器320的示例配置係在第3D圖中圖示。在此示例配置中，低壓降穩壓器320包括操作放大器U21、MOS電晶體M22、二極體D23、電阻器R24、R25及電容器C26，其中個元件係電壓域VDD25中的電路元件的實例。複數個網(未標號)耦合低壓降穩壓器320中的電路元件。在低壓降穩壓器320中的此種網及網LDO_OUT_1P5V係電壓域VDD25中的網的實例。低壓降穩壓器320的其他配置係在各個實施例的範疇內。在IC示意圖300中，耦合到電源供應終端(諸如電源電壓VDD33、VDD25、VDD15及VSS)的網被稱為電源供應網，並且其他網被稱為訊號網。訊號網的實例包括網BG_OUT_1P2V及網LDO_OUT_1P5V。
第3B圖係根據一些實施例圖示第3A圖的IC示意圖300中的各個電壓的使用者介面340的示意性視圖。在一或多個實施例中，使用者介面340對應於關於第2B圖描述的使用者介面240。
在第3B圖中的示例配置中，使用者介面340係呈表形式，此表具有多個列350、370、372、374。列350包括各個電壓或網的名稱(或識別符)，並且列370包括電壓或網的最大電壓值(Vmax)。由使用者指定及/或確認與關於第2B圖描述的使用者介面240類似，電源電壓VDD33、VDD25、VDD15、接地電壓VSS及輸入電壓VIN、VREF的Vmax。
然而，除了電源電壓、接地電壓及輸入電壓之外，如本文之實施例描述，出於設計及/或驗證目的，亦標記在IC示意圖300中的各個網的電壓值。針對複雜電路，存在大量網，此等網的電壓值將被標記。由人類設計者針對此大量網手動輸入電壓值涉及以下風險：電壓不準確性及/或不完整電壓標籤，其中歸因於人類誤差而丟失並且未電壓標記的一或多個網。所描述的風險在本文描述的一些實施例中係可避免的或至少減少。
在一些實施例中，將對應於網的電壓域的預設電壓值自動地指派給待用電壓標記的每個網。例如，在IC示意圖300中，將對應於網BG_OUT_1P2V的電壓域VDD33的預設電壓值指派給待電壓標記的網BG_OUT_1P2V。在第3B圖中的示例配置中，指派給網BG_OUT_1P2V的預設電壓值包括對應於網BG_OUT_1P2V的電壓域的電源電壓VDD33的3.3V的Vmax。指派給網BG_OUT_1P2V的預設電壓值進一步包括對應於接地電壓VSS的0V的Vmin(在第3B圖中未圖示)。類似地，將對應於網LDO_OUT_1P5V的電壓域VDD25的預設電壓值指派給待電壓標記的網LDO_OUT_1P5V。指派給網LDO_OUT_1P5V的預設電壓值包括對應於網LDO_OUT_1P5V的電壓域的電源電壓VDD25的2.5V的Vmax以及對應於接地電壓VSS的0V的Vmin(未在第3B圖中圖示)。
所描述的指派對應電壓域的電源電壓及接地電壓作為針對每個網的預設電壓值的Vmax及Vmin係實例。指派給每個網的預設電壓值的Vmax或Vmin與對應電壓域的電源電壓或接地電壓不同的其他配置係在各個實施例的範疇內。例如，在至少一個實施例中，指派給每個網的預設電壓值的Vmax由對應電壓域的電源電壓及預定百分比(例如，VDD33的95%)來確定，以考慮到電壓降及/或電壓起伏。在至少一個實施例中，指派給網的預設電壓值表示在操作基於IC示意圖300製造的IC期間在網處的最差情況場景。
一旦已經將對應於網的電壓域的預設電壓值指派給待電壓標記的所有網，例如，使用如在使用者介面340的列370中顯示的電源電壓、接地電壓及輸入訊號的指派的預設電壓值及指定的電壓值，執行電路模擬。在至少一個實施例中，針對整個IC示意圖200全域地執行電路模擬，其中IC示意圖300係其一部分。在至少一個實施例中，對待電壓標記的網局部地執行電路模擬。例如，對IC示意圖300局部地執行電路模擬，此IC示意圖具有待電壓標記的網BG_OUT_1P2V及網LDO_OUT_1P5V。在至少一個實施例中，於關於第1圖描述的操作120處執行電路模擬。
由於電路模擬，獲得針對待電壓標記的每個網的模擬電壓值。例如，在第3B圖中的使用者介面340在列372處指出針對網BG_OUT_1P2V的1.2V的模擬電壓值及針對網LDO_OUT_1P5V的1.5V的模擬電壓值，皆係藉由電路模擬產生。
比較每個網的模擬電壓值及預設電壓值，以確定其間的差值。當在網(亦稱為「消除網(overkill net)」)的模擬電壓值與預設電壓值之間的差值大於預定容差(例如，5%)時，更改指派給網的電壓值。例如，在第3B圖中，在針對網BG_OUT_1P2V的1.2V的模擬電壓值與3.3V的指派的預設電壓值之間的差值大於預定容差，並且使用者規定針對列374中的網BG_OUT_1P2V的1.2V的更改電壓值。在針對網LDO_OUT_1P5V的1.5V的模擬電壓值與2.5V的指派的預設電壓值之間的差值大於預定容差，並且使用者規定針對列374中的網LDO_OUT_1P5V的更改電壓值。針對其中在模擬電壓值與預設電壓值之間的差值不大於預定容差的網，不執行電壓值更改，並且初始指派的預設電壓值保持不變。
在一些實施例中，當在網的模擬電壓值與預設電壓值之間的差值大於預定容差時，例如經由使用者介面340，提醒使用者更改指派給消除網的電壓值。在一實例中，將消除網的網識別符、預設電壓值及模擬電壓值輸出到使用者介面340。在使用者介面340上例如藉由顏色、邊框等強調待更改的消除網，以在視覺上與未更改的其他網不同。在進一步實例中，僅將待更改的消除網輸出到使用者介面340並且由使用者介面340呈現，而不將未更改的其他網輸出到使用者介面340且不由使用者介面340呈現。因此，可能將使用者的注意引導至待更改的消除網，由此減少時間 及誤差，特別是在具有數百或數千個待電壓標記的網的複雜IC示意圖中。
儘管在上文描述的實例中，使用者僅選擇模擬電壓值(例如，針對網BG_OUT_1P2V為1.2V)作為待標記到網的更改的電壓值，其他設置係在各個實施例的範疇內。例如，在至少一個實施例中，使用者基於其專業技能輸入電壓值，以及模擬電壓值(例如，針對網BG_OUT_1P2V為1.2V)及預設電壓值(例如，針對網BG_OUT_1P2V為3.3V)中的至少一個。
儘管在上文描述的實例中，由使用者更改指派給消除網的電壓值，其他設置係在各個實施例的範疇內。例如，在至少一個實施例中，例如，由如本文之實施例描述的處理器自動地更改指派給消除網的電壓值。在一實例中，自動地更改的電壓值與模擬電壓值相同。在進一步實例中，自動地更改的電壓值係由模擬電壓值及預設電壓值的至少一個確定的電壓值，並且係基於預定演算法或計算。
在至少一個實施例中，更改的電壓值(例如，在使用者介面340的列374中針對網BG_OUT_1P2V為1.2V)替代預設電壓值(例如，在使用者介面340的列370中針對網BG_OUT_1P2V為3.3V)，並且使用更改的電壓值再次執行電路模擬，以確認新的模擬電壓值係在更改的電壓值的預定容差內。若需要，執行進一步的電壓更改，並且重複所描述的製程(操作)直到沒有消除網呈現。當在預定數量 的電路模擬之後仍觀察到呈現消除網時，例如，於關於第1圖描述的操作110，再次設計IC示意圖。
在至少一個實施例中，發現為消除網並且隨後更改的網的更改電壓值以及發現不為消除網的網的預設電壓值包括在IC示意圖中，以獲得修改的IC示意圖。電壓標記形式包括在表中或與IC示意圖一起包括在表中，類似於使用者介面340中的列350及372，此表包括網識別符及對應的電壓值。其他電壓標記配置係在各個實施例的範疇內。
在至少一個實施例中，將修改的IC示意圖儲存在非暫時性電腦可讀取儲存媒體中，用於由EAD工具存取。在至少一個實施例中，將修改的IC示意圖儲存在針對電壓標記讀出初始IC示意圖者相同的非暫時性電腦可讀取儲存媒體中。
在至少一個實施例中，具有標記電壓的修改的IC示意圖用於產生具有對應標記電壓的對應IC佈局圖，例如，如關於第1圖中的操作130描述。標記電壓用於IC佈局圖的電壓依賴驗證(諸如VDRC)中，例如，如關於第1圖中的操作150描述。
在一些實施例中，將對應的預設電壓值指派給IC示意圖中的所有網，並且隨後基於從電路模擬獲得的對應模擬電壓值更改此種預設電壓值中的一者或多者。因此，在IC示意圖中的所有網具有相關聯的電壓值，其係預設電壓值或基於電路模擬更改的電壓值。獲得具有完全電壓指派給所有網的修改的IC示意圖以及由電路模擬更新的準確電 壓資料。由於使用在修改的IC示意圖中包括的完全及準確的電壓指派執行修改的IC示意圖及/或對應於修改的IC示意圖的IC佈局圖的電壓依賴驗證，與其中歸因於人工標記及/或人類誤差電壓指派不完整及/或不準確的其他方法相比，改進此種電壓依賴驗證的準確性。
在一些實施例中，指派給IC示意圖中的網的預設電壓值表示在操作製造的IC期間在網處的最差情況場景。若需要，後續電路模擬允許基於對應的模擬電壓值更改預設電壓值，以使與更改的電壓值相關聯的網更接近其真實操作條件。因此，可能確保製造的IC將如設計般在真實操作條件下操作。
一些其他方法不提供用於將電壓值指派給IC示意圖的實體單元內部的網的與人工電壓標記不同的解決方案。實體單元係用以向整合此實體單元的IC提供與邏輯功能不同的功能的單元。在第3A圖中的IC示意圖300的電路係實體單元的實例。在一些實施例中，藉由將預設電壓值自動地指派給實體單元內部的網並且基於對應模擬電壓值更改(若需要)預設電壓值，避免所描述的其他方法的缺點。
由此，一些實施例提供IC設計方法及系統，其中為IC示意圖的網標記完全電壓指派，以使對應IC佈局圖上的後續VDRC能夠具有與人工及/或不完整地輸入電壓資料的情況相比較高的準確性及效率。在一或多個實施例中，電壓指派係完全自動的。在一或多個實施例中，電壓指派係 部分自動的並且部分基於使用者輸入；然而，確保完全電壓指派給所有網。
第4圖係根據一些實施例的方法400的流程圖。在至少一個實施例中，完全或部分地藉由如本文描述的實施例的處理器執行方法400。
於操作405，讀取或接收IC示意圖。在至少一個實施例中，從非暫時性電腦可讀取儲存媒體接收或讀取IC示意圖。如分別關於第2A圖及第3A圖描述，IC示意圖的實例係IC示意圖200及IC示意圖300。在至少一個實施例中，省略操作405。
於操作415，將IC示意圖中的電壓域的預設電壓值指派給電壓域中的網。例如，如關於第3A圖及第3B圖描述，將IC示意圖300中的電壓域VDD33的3.3V的預設電壓值指派給電壓域VDD33中的網BG_OUT_1P2V。
於操作425，藉由執行電路模擬產生網的模擬電壓值。例如，如關於第3B圖描述，藉由執行電路模擬產生網BG_OUT_1P2V的1.2V的模擬電壓值。
於操作435，輸出網的網識別符、電壓域的預設電壓值及網的模擬電壓值。例如，如關於第3B圖描述，在使用者介面340的對應行及列350、370、372中輸出網BG_OUT_1P2V的網識別符BG_OUT_1P2V、對應電壓域VDD33的3.3V的預設電壓值Vmax及1.2V的模擬電壓值。
在至少一個實施例中，回應於在網的預設電壓值與模擬電壓值之間的差值大於預定容差而輸出網的網識別符、預設電壓值及模擬電壓值。例如，如關於第3B圖描述，回應於在網BG_OUT_1P2V的3.3V的預設電壓值Vmax與1.2V的模擬電壓值之間的差值大於預定容差，輸出網BG_OUT_1P2V的網識別符BG_OUT_1P2V、3.3V的預設電壓值Vmax及1.2V的模擬電壓值，以引起使用者對以下事實的注意：網BG_OUT_1P2V係需要電壓更改的消除網。在至少一個實施例中，省略操作435。
於操作445，如關於第3B圖描述，基於網的模擬電壓值修改IC示意圖，以包括與網相關聯的電壓值。例如，基於網BG_OUT_1P2V的1.2V的模擬電壓值，修改IC示意圖300，以包括與網BG_OUT_1P2V相關聯的在使用者介面340的列374中輸入的1.2V的更改電壓值。在至少一個實施例中，如關於第3B圖中的使用者介面340描述，更改的電壓值(在列374中)與模擬電壓值(在列372中)相同。在至少一個實施例中，更改的電壓值與如本文的實施例描述的模擬電壓值不同。
在至少一個實施例中，在沒有使用者輸入或干預的情況下自動地執行所有操作405、415、425、435、445。
所描述的方法包括示例操作，但這些操作並非必須以所示次序執行。根據本揭示的實施例的精神及範疇，可適當地添加、替代、交換次序、及/或消除操作。結合不 同特徵的實施例及/或不同實施例係在本揭示的實施例的範疇內並且在回顧本揭示的實施例之後對於熟習此項技術者將顯而易見。
在一些實施例中，上文論述的至少一種方法藉由至少一個EDA系統的整體或部分執行。在一些實施例中，EAD系統可用作下文論述的IC製造系統的設計室的部分。
第5圖係根據一些實施例的EDA系統500的方塊圖。在一些實施例中，EDA系統500包括自動佈局與佈線(placement and routing；APR)系統。
在一些實施例中，EDA系統500係包括硬體處理器502及非暫時性電腦可讀取儲存媒體(或稱為記憶體)504的通用計算裝置。儲存媒體504尤其是用電腦程式碼(亦即，可執行指令506集)編碼(亦即，儲存)。藉由硬體處理器502執行指令506表示(至少部分)EDA工具，此EDA工具實施例如本文根據一或多個實施例描述的方法的一部分或全部(後文為所提及的製程及/或方法)。
處理器502經由匯流排508電氣耦合到電腦可讀取儲存媒體504。處理器502亦由匯流排508電氣耦合到I/O介面510。網路介面512亦經由匯流排508電氣連接到處理器502。網路介面512連接到網路514，使得處理器502及電腦可讀取儲存媒體504能夠經由網路514連接到外部元件。處理器502用以執行在電腦可讀取儲存媒體504中編碼的電腦程式碼506，以便致使EDA系統500執行所提及的製 程及/或方法的一部分或全部。在一或多個實施例中，處理器502係中央處理單元(CPU)、多處理器、分散式處理系統、特殊應用積體電路(ASIC)及/或適宜的處理單元。
在一或多個實施例中，電腦可讀取儲存媒體504係電子、磁性、光學、電磁、紅外、及/或半導體系統(或者設備或裝置)。例如，電腦可讀取儲存媒體504包括半導體或固態記憶體、磁帶、可移除電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁碟、及/或光碟。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體504包括壓縮磁碟-唯讀記憶體(CD-ROM)、壓縮磁碟-讀/寫(CD-R/W)及/或數位視訊光碟(DVD)。
在一或多個實施例中，儲存媒體504儲存電腦程式碼506，此電腦程式碼506用以致使EDA系統500(其中此執行表示(至少部分)EDA工具)執行所提及的製程及/或方法的一部分或全部。在一或多個實施例中，儲存媒體504亦儲存促進執行所提及的製程及/或方法的一部分或全部的資訊。在一或多個實施例中，儲存媒體504儲存標準單元的程式庫507(或稱為標準單元程式庫，包括標準單元)。
EDA系統500包括I/O介面510。在一或多個實施例中，I/O介面510包括輸入裝置、輸出裝置及/或組合的輸入/輸出裝置，用於致使使用者及/或外部電路/設備能夠與EDA系統500相互作用。例如，輸入裝置包含鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控式螢幕及/或游標方向鍵， 用於將資訊及命令傳送到處理器502。例如，輸出裝置包含顯示器、列印機、音訊合成器等，用於將資訊傳送到使用者。
EDA系統500亦包括耦合到處理器502的網路介面512。網路介面512允許EDA系統500與網路514通訊，其中一或多個其他電腦系統連接到此網路514。網路介面512包括：無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1364。在一或多個實施例中，在兩個或更多個EDA系統500中實施所提及的製程及/或方法的一部分或全部。
EDA系統500用以經由I/O介面510接收資訊。經由I/O介面510接收的資訊包括下列的一或多個：指令、資料、設計規則、標準單元程式庫及/或用於由處理器502處理的其他參數。將資訊經由匯流排508傳遞到處理器502。EDA系統500用以經由使用者介面(UI)向使用者輸出資訊及/或從使用者資訊接收。UI包含I/O介面510及儲存在電腦可讀取媒體504中作為UI資訊542的關於UI的資訊。
在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為由處理器執行的獨立式軟體應用。在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為軟體應用，此軟體應用係額外軟體應用的一部分。在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為到軟體應用的插件。在一些實施例中，將所提及的製程及/或方法中的至少一個實施為軟體應用，此軟體應用為 EDA工具的一部分。在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為軟體應用，此軟體應用由EDA系統500使用。在一些實施例中，包括標準單元的佈局圖使用諸如獲自CADENCE DESIGN SYSTEMS,Inc.的VIRTUOSO®的工具或另一適宜佈局產生工具來產生。
在一些實施例中，製程被認為隨著在非暫時性電腦可讀取記錄媒體中儲存的程式變化。非暫時性電腦可讀取記錄媒體的實例包括但不限於外部/可移除及/或內部/內置儲存或記憶體單元，例如，下列中的一或多個：光碟(諸如DVD)、磁碟(諸如硬碟)、半導體記憶體(諸如ROM、RAM、記憶卡)及類似者。
第6圖係根據一些實施例的積體電路(IC)製造系統600以及與其相關聯的IC製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統600製造下列中的至少一個：(A)一或多個半導體遮罩或(B)在半導體積體電路層中的至少一個部件。
在第6圖中，IC製造系統600包括實體，諸如設計室620、遮罩室630及IC製造商/生產商(「fab」)650，此等實體在關於製造IC元件660的設計、開發及製造週期及/或服務中彼此相互作用。系統600中的實體藉由通訊網路連接。在一些實施例中，通訊網路係單個網路。在一些實施例中，通訊網路係各種不同的網路，諸如內部網路及網際網路。通訊網路包括有線及/或無線通訊通道。每個實體與其他實體中的一或多個相互作用，並且將服務提供到其他實體 中的一或多個及/或從其他實體中的一或多個接收服務。在一些實施例中，設計室620、遮罩室630及IC fab 650中的兩個或更多個由單個較大的公司擁有。在一些實施例中，設計室620、遮罩室630及IC fab 650中的兩個或更多個在共用設施中共存並且使用共用資源。
設計室(或設計團隊)620產生IC設計佈局圖622。IC設計佈局圖622包括針對IC元件660設計的各個幾何圖案。幾何圖案對應於構成待製造的IC元件660的各個部件的金屬、氧化物或半導體層的圖案。各個層組合以形成各種IC特徵。例如，IC設計佈局圖822的一部分包括待在半導體基板(諸如矽晶圓)中形成的各種IC特徵(諸如主動區域、閘電極、源極及汲極、層間互連的金屬線或通孔、以及用於接合墊的開口)以及在半導體基板上設置的各種材料層。設計室620實施適當設計程序以形成IC設計佈局圖622。設計程序包括下列中的一或多個：邏輯設計、實體設計或放置及投送。IC設計佈局圖622存在於具有幾何圖案的資訊的一或多個資料檔案中。例如，IC設計佈局圖622以GDSII檔案格式或DFII檔案格式表示。
遮罩室630包括資料準備632及遮罩製造644。遮罩室630使用IC設計佈局圖622，以製造一或多個遮罩645，此等遮罩將用於根據IC設計佈局圖622製造IC元件660的各個層。遮罩室630執行遮罩資料準備632，其中IC設計佈局圖622轉換為代表性資料檔案(「RDF」)。遮罩資料準備632向遮罩製造644提供RDF。遮罩製造644包 括遮罩寫入器。遮罩寫入器將RDF轉換為基板(諸如遮罩(主光罩)645或半導體晶圓653)上的影像。設計佈局圖622由遮罩資料準備632操控，以符合遮罩寫入器的特定特性及/或IC fab 650的需求。在第6圖中，將遮罩資料準備632及遮罩製造644示出為單獨的元件。在一些實施例中，遮罩資料準備632及遮罩製造644可以共同稱為遮罩資料準備。
在一些實施例中，遮罩資料準備632包括光學鄰近更改(optical proximity correction；OPC)，其使用微影增強技術來補償影像誤差，諸如可以由繞射、干涉、其他製程影響及類似者產生的彼等誤差。OPC調節IC設計佈局圖622。在一些實施例中，遮罩資料準備632包括進一步的解析度增強技術(resolution enhancement technique；RET)，諸如偏軸照明、次解析度輔助特徵、相移遮罩、其他適宜技術、及類似者或其組合。在一些實施例中，亦使用反向微影技術(inverse lithography technology；ILT)，其將OPC視作反向成像問題。
在一些實施例中，遮罩資料準備632包括遮罩規則檢查器(mask rule checker；MRC)，此遮罩規則檢查器檢查的IC設計佈局圖622已經歷具有一組遮罩產生規則的OPC中的製程，此等遮罩產生規則含有某些幾何及/或連接性限制以確保足夠裕度，用於考慮在半導體製造製程中的變化性及類似者。在一些實施例中，MRC修改IC設計佈局 圖622以在遮罩製造644期間補償限制，此可撤銷由OPC執行的部分修改，以便滿足遮罩產生規則。
在一些實施例中，遮罩資料準備632包括模擬處理的微影製程檢查(lithography process checking；LPC)，此處理將由IC fab 650實施以製造IC元件660。LPC基於IC設計佈局圖622模擬此處理以產生模擬的製造元件，諸如IC元件660。在LPC模擬中的處理參數可以包括與IC製造週期的各個製程相關聯的參數、與用於製造IC的工具相關聯的參數、及/或製造製程的其他態樣。LPC考慮到各種因素，諸如天線影像對比、焦點深度(「depth of focus；DOF」)、遮罩誤差增強因素(「mask error enhancement factor；MEEF」)、其他適宜因素、及類似者或其組合。在一些實施例中，在模擬的製造元件已經由LPC產生之後，若模擬的元件形狀不足夠緊密以滿足設計規則，則OPC及/或MRC將重複以進一步細化IC設計佈局圖622。
應當理解，出於清晰目的已簡化遮罩資料準備632的以上描述。在一些實施例中，資料準備632包括額外特徵，諸如邏輯操作(logic operation；LOP)以根據製造規則修改IC設計佈局圖622。另外，在資料準備632期間應用到IC設計佈局圖622的製程可以各種不同次序執行。
在遮罩資料準備632之後並且在遮罩製造644期間，基於經修改的IC設計佈局圖622製造遮罩645或一組遮罩645。在一些實施例中，遮罩製造644包括基於IC設計佈局圖622執行一或多次微影曝光。在一些實施例中，電子 束(e束)或多個電子束的機制用於基於經修改的IC設計佈局圖622在遮罩(光罩或主光罩)645上形成圖案。遮罩645可以在各種技術中形成。在一些實施例中，遮罩645使用二進制技術形成。在一些實施例中，遮罩圖案包括不透明區域及透明區域。用於暴露已經在晶圓上塗佈的影像敏感材料層(例如，光阻劑)的輻射光束(諸如紫外(UV)光束)由不透明區域阻擋並且穿過透明區域發射。在一個實例中，遮罩645的二進制遮罩版本包括透明基板(例如，熔凝石英)及在二進制遮罩的不透明區域中塗佈的不透明材料(例如，鉻)。在另一實例中，遮罩645使用相移技術形成。在遮罩645的相移遮罩(PSM)版本中，在相移遮罩上形成的圖案中的各種特徵用以具有適當相位差，以增強解析度及成像品質。在各個實例中，相移遮罩可以係衰減PSM或交替PSM。由遮罩製造644產生的遮罩在各種製程中使用。例如，此種遮罩在離子佈植製程中使用以在半導體晶圓653中形成各種摻雜區域、在蝕刻製程中使用以在半導體晶圓653中形成各種蝕刻區域、及/或在其他適宜製程中使用。
IC fab 650包括晶圓製造652。IC fab 650係包括用於製造各種不同的IC產品的一或多個製造設施的IC製造公司。在一些實施例中，IC Fab 650係半導體代工廠。例如，可存在用於複數個IC產品的前端製造(線程前端(FEOL)製造)的製造設施，而第二製造設施可為互連及封裝IC產品提供後端製造(線程後端(BEOL)製造)，並且第三製造設施可為代工廠公司提供其他服務。
IC fab 650使用由遮罩室630製造的遮罩645以製造IC元件660。因此，IC fab 650至少間接地使用IC設計佈局圖622來製造IC元件660。在一些實施例中，半導體晶圓653藉由IC fab 1050使用遮罩645製造以形成IC元件660。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖622執行一或多次微影曝光。半導體晶圓653包括矽基板或其上形成有材料層的其他適當基板。半導體晶圓653進一步包括下列中的一或多個：各種摻雜區域、介電特徵、多級互連、及類似者(在後續的製造步驟處形成)。
關於積體電路(IC)製造系統(例如，第6圖的系統600)以及與其相關聯的IC製造流程的細節在例如下列中發現：於2016年2月9日授權的美國專利第9,256,709號、於2015年10月1日公開的美國授權前公開案第20150278429號、於2014年2月6日公開的美國授權前公開案第20140040838號、以及於2007年8月21日授權的美國專利第6,260,442號，其各者的全部內容藉此以引用方式併入本文之實施例中。
在一些實施例中，一種用於修改積體電路設計之方法包含：將積體電路(IC)示意圖中的電壓域的預設電壓值指派給電壓域中的網；藉由對網執行電路模擬來產生網的模擬電壓值；以及基於網的模擬電壓值修改IC示意圖以包括與網相關聯的電壓值。
在一些實施例中，用於修改積體電路設計之方法進一步包含從檔案讀取預設電壓值。
在一些實施例中，用於修改積體電路設計之方法進一步包含從使用者介面獲得預設電壓值。
在一些實施例中，用於修改積體電路設計之方法進一步包含輸出網的網識別符、電壓域的預設電壓值及網的模擬電壓值。基於在電壓域的輸出的預設電壓值與網的輸出的模擬電壓之間的差值，回應於電壓值的使用者輸入包括在IC示意圖中而執行修改IC示意圖。
在一些實施例中，用於修改積體電路設計之方法進一步包含回應於在電壓域的預設電壓值與網的模擬電壓值之間的差值大於預定容差。輸出網的網識別符、電壓域的預設電壓值及網的模擬電壓值。基於在電壓域的輸出的預設電壓值與網的輸出的模擬電壓值之間的差值，回應於電壓值的使用者輸入包括在IC示意圖中而執行修改IC示意圖。
在一些實施例中，修改該積體電路示意圖包含包括模擬電壓值作為與積體電路示意圖中的網相關聯的電壓值。
在一些實施例中，修改積體電路示意圖包含回應於在電壓域的預設電壓值與網的該模擬電壓值之間的差值大於預定容差，包括模擬電壓值作為與積體電路示意圖中的網相關聯的電壓值。
在一些實施例中，將修改的積體電路示意圖儲存在非暫時性電腦可讀取儲存媒體中。
在一些實施例中，用於修改積體電路設計之方法進一步包含產生對應於修改的積體電路示意圖的佈局 圖；對產生的佈局圖執行電壓設計規則檢查(VDRC)，VDRC使用與網相關聯並且包括在修改的IC示意圖中的電壓值。
在一些實施例中，用於修改積體電路設計之方法進一步包含產生對應於該修改的IC示意圖的佈局圖；基於產生的佈局圖，製造下列中的至少一個：一或多個半導體遮罩；或在半導體IC的層中的至少一個部件。
在一些實施例中，一種用於修改積體電路設計之系統包含使用者介面及處理器。處理器用以將積體電路(IC)示意圖中的電壓域的預設電壓值指派給電壓域中的網。處理器進一步用以藉由對網執行電路模擬來產生網的模擬電壓值。處理器進一步用以回應於在電壓域的預設電壓值與網的模擬電壓值之間的差值大於預定容差，致使使用者介面輸出網的網識別符、電壓域的預設電壓值及網的模擬電壓值。處理器進一步用以回應於電壓域的輸出的預設電壓值及網的輸出的模擬電壓值修改IC示意圖，以包括與網相關聯的經由使用者介面接收的電壓值。
在一些實施例中，網係電壓域中的複數個網的一個網。處理器用以將電壓域的預設電壓值指派給電壓域中的所有網。處理器進一步用以藉由對多個網執行電路模擬來產生多個網的每一者的模擬電壓值。處理器進一步用以致使使用者介面在多個網之中強調彼等網，針對每個多個網在電壓域的預設電壓值與模擬電壓值之間的差值大於預定容差。
在一些實施例中，電壓域係IC示意圖中的複數個電壓域的一個電壓域，多個電壓域具有不同的對應預設電壓值及對應電壓域識別符。網係複數個網的一個網，多個網的每個網係多個電壓域的對應電壓域的部分。處理器用以致使使用者介面輸出與多個對應預設電壓值相關聯的多個電壓域識別符號。處理器進一步用以回應於多個輸出的預設電壓值的使用者確認，將複數個電壓域的每個電壓域的預設電壓值指派給電壓域中的多個網。處理器進一步用以對IC示意圖中的所有多個網執行電路模擬。處理器進一步用以致使使用者介面在多個網之中強調彼等網，針對每個多個網在電壓域的預設電壓值與模擬電壓值之間的差值大於預定容差。
在一些實施例中，處理器用以從共用功率格式檔案讀取預設電壓值。
在一些實施例中，處理器用以獲得經由使用者介面輸出的預設電壓值。
在一些實施例中，處理器用以將修改的IC示意圖儲存在非暫時性電腦可讀取儲存媒體中。
在一些實施例中，處理器用以產生對應於修改的IC示意圖的佈局圖。處理器進一步用以對產生的佈局圖執行電壓設計規則檢查(VDRC)，VDRC使用與網相關聯並且包括在修改的IC示意圖中的電壓值。
在一些實施例中，一種用於修改積體電路設計之電腦程式產品包含其中包含指令的非暫時性電腦可讀取媒體。當由處理器執行時，指令致使處理器讀取積體電路 (IC)示意圖。IC示意圖包含具有不同的對應電源電壓的複數個電壓域中的複數個電路。在複數個電路之中的每個電路包含電源供應網以及訊號網。電源供應網耦合到複數個電壓域之中的對應電壓域的電源供應終端，以接收對應電壓域的電源電壓。訊號網耦合到複數個電路之中的另一電路。當由處理器執行時，指令進一步致使處理器將對應電壓域的電源電壓指派給複數個電路之中的每個電路的訊號網。當由處理器執行時，指令進一步致使處理器對IC示意圖執行電路模擬，以在複數個電路之中的每個電路的訊號網處獲得模擬電壓。當由處理器執行時，指令進一步致使處理器回應於在複數個電路之中的一個電路的訊號網處的指派的電源電壓與模擬電壓之間的差值大於預定容差，修改IC示意圖，以包括與訊號網相關聯的模擬電壓。
在一些實施例中，當由處理器執行時，指令進一步致使處理器接收下列的至少一者的一使用者輸入多個電壓域的多個電源電壓或一確定，其中確定用於修改IC示意圖，以包括與訊號網相關聯的模擬電壓，其中在訊號網處在指派的電源電壓與模擬電壓之間的差值大於預定容差。
在一些實施例中，當由處理器執行時，指令進一步致使處理器產生對應於修改的IC示意圖的佈局圖。當由處理器執行時，指令進一步致使處理器對產生的佈局圖執行電壓設計規則檢查(VDRC)，VDRC使用在修改的IC示意圖中包括的模擬電壓。
上文概述若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示的實施例的態樣。熟習此項技術者應瞭解，可輕易使用本揭示的實施例作為設計或修改其他製程及結構的基礎，以便實施本文所介紹的實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效配置並未脫離本揭示的實施例的精神及範疇，且可在不脫離本揭示的實施例的精神及範疇的情況下產生本文的各種變化、取代及更改。
400‧‧‧方法
405‧‧‧操作
415‧‧‧操作
425‧‧‧操作
435‧‧‧操作
445‧‧‧操作

Claims (1)

  1. 一種用於修改積體電路設計之方法，包含：
    將一積體電路示意圖中的一電壓域的一預設電壓值指派給該電壓域中的一網；
    藉由對該網執行一電路模擬來產生該網的一模擬電壓值；以及
    基於該網的該模擬電壓值修改該積體電路示意圖，以包括與該網相關聯的一電壓值。
TW108137768A 2018-10-23 2019-10-18 用於修改積體電路設計之方法、系統及電腦程式產品 TWI835895B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749445P 2018-10-23 2018-10-23
US62/749,445 2018-10-23
US16/566,570 2019-09-10
US16/566,570 US10943052B2 (en) 2018-10-23 2019-09-10 Integrated circuit design method, system and computer program product

Publications (2)

Publication Number Publication Date
TW202016773A true TW202016773A (zh) 2020-05-01
TWI835895B TWI835895B (zh) 2024-03-21

Family

ID=70279673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137768A TWI835895B (zh) 2018-10-23 2019-10-18 用於修改積體電路設計之方法、系統及電腦程式產品

Country Status (3)

Country Link
US (2) US10943052B2 (zh)
CN (1) CN111177998B (zh)
TW (1) TWI835895B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880643B2 (en) 2021-05-21 2024-01-23 Digwise Technology Corporation, Ltd Device and method for integrated circuit assistance design, and method for constructing electrical performance gradient model

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943052B2 (en) * 2018-10-23 2021-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method, system and computer program product
US11106850B2 (en) * 2019-09-04 2021-08-31 International Business Machines Corporation Flexible constraint-based logic cell placement
CN114169279A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 集成电路设计方法、系统和计算机程序产品
CN117436379B (zh) * 2023-12-21 2024-04-09 成都行芯科技有限公司 一种通孔压缩方法、装置、电子设备及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7283942B1 (en) * 2002-11-26 2007-10-16 Altera Corporation High speed techniques for simulating circuits
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US7305639B2 (en) * 2005-02-11 2007-12-04 International Business Machines Corporation Method and apparatus for specifying multiple voltage domains and validating physical implementation and interconnections in a processor chip
US8554530B1 (en) * 2009-01-20 2013-10-08 Cadence Design Systems, Inc. Methods and systems for property assertion in circuit simulation
US8904326B2 (en) * 2012-06-29 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
CN103838892B (zh) * 2012-11-26 2018-06-15 恩智浦美国有限公司 多电压域电路设计验证方法
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US10796062B2 (en) * 2017-05-25 2020-10-06 Synopsys, Inc. Full-custom voltage-dependent design rules (VDRC) flow
US10943052B2 (en) * 2018-10-23 2021-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method, system and computer program product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880643B2 (en) 2021-05-21 2024-01-23 Digwise Technology Corporation, Ltd Device and method for integrated circuit assistance design, and method for constructing electrical performance gradient model

Also Published As

Publication number Publication date
US10943052B2 (en) 2021-03-09
US20210182467A1 (en) 2021-06-17
CN111177998A (zh) 2020-05-19
US20200125696A1 (en) 2020-04-23
TWI835895B (zh) 2024-03-21
CN111177998B (zh) 2024-07-16
US11455453B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
CN111177998B (zh) 用于修改集成电路设计的方法、系统与计算机程序产品
US10977418B2 (en) Semiconductor device with cell region, method of generating layout diagram and system for same
US12048147B2 (en) Layout structure including anti-fuse cell
US20230112357A1 (en) Isolation circuit between power domains
US11392749B2 (en) Integrated circuit layout generation method and system
US11699009B2 (en) Integrated circuit design method and system
TWI765371B (zh) 積體電路裝置設計方法、系統及非暫態電腦可讀媒體
TW202018869A (zh) 積體電路佈局方法
CN111125984A (zh) 集成电路设计方法
US11955392B2 (en) System and method for measuring device inside through-silicon via surroundings
TWI777682B (zh) 積體電路設計方法、積體電路設計系統、以及電腦程式產品
TWI870931B (zh) 半導體裝置及積體電路之製造方法
US20240296268A1 (en) Methods of selecting devices in circuit design
US20250036844A1 (en) Integrated circuit design method and system
CN118228643A (zh) 在电路设计中选择装置的方法及系统及计算机可读取媒体
CN117592412A (zh) 集成电路设计方法及系统