TW201933168A - 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置 - Google Patents

記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置 Download PDF

Info

Publication number
TW201933168A
TW201933168A TW107101382A TW107101382A TW201933168A TW 201933168 A TW201933168 A TW 201933168A TW 107101382 A TW107101382 A TW 107101382A TW 107101382 A TW107101382 A TW 107101382A TW 201933168 A TW201933168 A TW 201933168A
Authority
TW
Taiwan
Prior art keywords
information
host system
memory storage
storage device
verification
Prior art date
Application number
TW107101382A
Other languages
English (en)
Other versions
TWI641966B (zh
Inventor
陳亮維
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107101382A priority Critical patent/TWI641966B/zh
Priority to US15/924,281 priority patent/US11088856B2/en
Application granted granted Critical
Publication of TWI641966B publication Critical patent/TWI641966B/zh
Publication of TW201933168A publication Critical patent/TW201933168A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G06F21/445—Program or device authentication by mutual authentication, e.g. between devices or programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3273—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response for mutual authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0442—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply asymmetric encryption, i.e. different keys for encryption and decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0869—Network architectures or network communication protocols for network security for authentication of entities for achieving mutual authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0825—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using asymmetric-key encryption or public key infrastructure [PKI], e.g. key signature or public key certificates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/16—Obfuscation or hiding, e.g. involving white box
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Technology Law (AREA)
  • Multimedia (AREA)
  • Storage Device Security (AREA)

Abstract

本發明的一範例實施例提供一種記憶體儲存系統，其包括主機系統與記憶體儲存裝置。在第一交握操作中，記憶體儲存裝置將對應於第一驗證資訊的第一加密資訊傳送至主機系統，且主機系統將對應於第一驗證資訊的第二加密資訊傳送至記憶體儲存裝置。在第二交握操作中，記憶體儲存裝置將對應於第二驗證資訊的第三加密資訊傳送至主機系統，且主機系統基於第三加密資訊將對應於第三驗證資訊的第四加密資訊傳送至記憶體儲存裝置。第三驗證資訊用以在開發者指令傳輸階段中加密在主機系統與記憶體儲存裝置之間傳輸的資料。

Description

記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置
本發明是有關於一種加密通訊技術，且特別是有關於一種記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
在記憶體儲存裝置出廠前或者記憶體儲存裝置送回原廠維修時，開發人員可使用原廠提供的開發者工具來對記憶體儲存裝置下達開發者指令，以藉由開發者指令對記憶體儲存裝置執行參數更新或韌體更新等系統更新操作。然而，大多數記憶體儲存裝置只透過簡單的密碼驗證主機系統的開發者工具。因此，一旦攻擊者獲得此密碼，則攻擊者可以輕易假冒開發人員竄改記憶體儲存裝置的系統參數或偷取資料。
本發明提供一種記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置，可增強記憶體儲存裝置對主機系統的驗證能力。
本發明的一範例實施例提供一種記憶體儲存系統，其包括主機系統與記憶體儲存裝置。所述記憶體儲存裝置耦接至所述主機系統。在第一交握操作中，所述記憶體儲存裝置用以將對應於第一驗證資訊的第一加密資訊傳送至所述主機系統，所述主機系統用以將對應於所述第一驗證資訊的第二加密資訊傳送至所述記憶體儲存裝置，且所述記憶體儲存裝置利用所述第二加密資訊驗證所述主機系統是否可執行第二交握操作。在所述第二交握操作中，所述記憶體儲存裝置用以將對應於第二驗證資訊的第三加密資訊傳送至所述主機系統，所述主機系統用以基於所述第三加密資訊將對應於第三驗證資訊的第四加密資訊傳送至所述記憶體儲存裝置，且所述記憶體儲存裝置利用所述第四加密資訊驗證所述主機系統是否可執行開發者指令傳輸階段。所述第三驗證資訊用以在所述開發者指令傳輸階段中加密在所述主機系統與所述記憶體儲存裝置之間傳輸的資料。
在本發明的一範例實施例中，在進入所述第一交握操作之前，所述主機系統更用以動態產生第一金鑰資訊與對應於所述第一金鑰資訊的第二金鑰資訊，且所述主機系統更用以將所述第一金鑰資訊提供至所述記憶體儲存裝置。
在本發明的一範例實施例中，在所述第一交握操作中，所述記憶體儲存裝置更用以基於所述第一金鑰資訊與所述第一驗證資訊產生所述第一加密資訊，且所述主機系統更用以基於所述第二金鑰資訊與所述第一加密資訊產生所述第二加密資訊。
在本發明的一範例實施例中，在所述第一交握操作中，所述記憶體儲存裝置更用以基於所述第一金鑰資訊與所述第二加密資訊產生第一比對資訊，且所述記憶體儲存裝置更用以根據所述第一驗證資訊與所述第一比對資訊驗證所述主機系統。
在本發明的一範例實施例中，在所述第二交握操作中，所述記憶體儲存裝置更用以基於所述第一金鑰資訊與所述第二驗證資訊產生所述第三加密資訊，且所述主機系統更用以基於所述第二金鑰資訊與所述第三加密資訊獲得所述第二驗證資訊。
在本發明的一範例實施例中，在所述第二交握操作中，所述主機系統更用以基於所述第二驗證資訊產生所述第三驗證資訊，且所述主機系統更用以基於所述第二驗證資訊與所述第三驗證資訊產生所述第四加密資訊。
在本發明的一範例實施例中，在所述第二交握操作中，所述記憶體儲存裝置更用以基於所述第二驗證資訊產生所述第三驗證資訊，且所述記憶體儲存裝置更用以基於所述第三驗證資訊與所述第四加密資訊產生第二比對資訊。所述記憶體儲存裝置更用以根據所述第二驗證資訊與所述第二比對資訊驗證所述主機系統。
在本發明的一範例實施例中，所述第二交握操作是在所述主機系統通過所述第一交握操作的驗證後執行。
在本發明的一範例實施例中，所述開發者指令傳輸階段是在所述主機系統通過所述第一交握操作與所述第二交握操作的驗證後進入。
在本發明的一範例實施例中，所述主機系統包括開發者工具程式，所述開發者工具程式用以執行所述第一交握操作與所述第二交握操作並在所述開發者指令傳輸階段中產生開發者指令，其中所述開發者指令用以指示所述記憶體儲存裝置執行系統操作。
在本發明的一範例實施例中，所述開發者工具程式是經由開發者工具載入器啟動，所述開發者者工具程式是儲存於所述主機系統的隱藏儲存區，且所述開發者工具載入器是儲存於所述主機系統的開放儲存區。
在本發明的一範例實施例中，所述隱藏儲存區與所述開放儲存區皆位於外接式儲存裝置中，且所述外接式儲存裝置可插拔地耦接至所述主機系統。
本發明的另一範例實施例提供一種主機系統驗證方法，其用於記憶體儲存裝置，所述主機系統驗證方法包括：在與主機系統的第一交握操作中，將對應於第一驗證資訊的第一加密資訊傳送至所述主機系統，從所述主機系統接收對應於所述第一驗證資訊的第二加密資訊，並利用所述第二加密資訊驗證所述主機系統是否可執行第二交握操作；在與所述主機系統的所述第二交握操作中，將對應於第二驗證資訊的第三加密資訊傳送至所述主機系統，從所述主機系統接收對應於第三驗證資訊的第四加密資訊，並利用所述第四加密資訊驗證所述主機系統是否可執行開發者指令傳輸階段；以及在所述開發者指令傳輸階段中，根據所述第三驗證資訊解析從至所述主機系統接收的開發者指令。
在本發明的一範例實施例中，所述的主機系統驗證方法更包括：在進入所述第一交握操作之前，儲存第一金鑰資訊，其中對應於所述第一金鑰資訊的第二金鑰資訊儲存於所述主機系統。
在本發明的一範例實施例中，所述的主機系統驗證方法更包括：在所述第一交握操作中，基於所述第一金鑰資訊與所述第一驗證資訊產生所述第一加密資訊。
在本發明的一範例實施例中，所述的主機系統驗證方法更包括：在所述第一交握操作中，基於所述第一金鑰資訊與所述第二加密資訊產生第一比對資訊；以及根據所述第一驗證資訊與所述第一比對資訊驗證所述主機系統。
在本發明的一範例實施例中，所述的主機系統驗證方法更包括：在所述第二交握操作中，基於所述第一金鑰資訊與所述第二驗證資訊產生所述第三加密資訊。
在本發明的一範例實施例中，所述的主機系統驗證方法更包括：在所述第二交握操作中，基於所述第二驗證資訊產生所述第三驗證資訊；基於所述第三驗證資訊與所述第四加密資訊產生第二比對資訊；以及根據所述第二驗證資訊與所述第二比對資訊驗證所述主機系統。
在本發明的一範例實施例中，所述第一金鑰資訊與所述第二金鑰資訊屬於非對稱式金鑰對。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以在與所述主機系統的第一交握操作中，將對應於第一驗證資訊的第一加密資訊傳送至所述主機系統，從所述主機系統接收對應於所述第一驗證資訊的第二加密資訊，並利用所述第二加密資訊驗證所述主機系統是否可執行第二交握操作。所述記憶體控制電路單元更用以在與所述主機系統的所述第二交握操作中，將對應於第二驗證資訊的第三加密資訊傳送至所述主機系統，從所述主機系統接收對應於第三驗證資訊的第四加密資訊，並利用所述第四加密資訊驗證所述主機系統是否可執行開發者指令傳輸階段。在所述開發者指令傳輸階段中，所述記憶體控制電路單元更用以根據所述第三驗證資訊解析從至所述主機系統接收的開發者指令。
在本發明的一範例實施例中，在進入所述第一交握操作之前，所述記憶體控制電路單元更用以儲存第一金鑰資訊，且對應於所述第一金鑰資訊的第二金鑰資訊儲存於所述主機系統。
在本發明的一範例實施例中，在所述第一交握操作中，所述記憶體控制電路單元更用以基於所述第一金鑰資訊與所述第一驗證資訊產生所述第一加密資訊。
在本發明的一範例實施例中，在所述第一交握操作中，所述記憶體控制電路單元更用以基於所述第一金鑰資訊與所述第二加密資訊產生第一比對資訊並根據所述第一驗證資訊與所述第一比對資訊驗證所述主機系統。
在本發明的一範例實施例中，在所述第二交握操作中，所述記憶體控制電路單元更用以基於所述第一金鑰資訊與所述第二驗證資訊產生所述第三加密資訊。
在本發明的一範例實施例中，在所述第二交握操作中，所述記憶體控制電路單元更用以基於所述第二驗證資訊產生所述第三驗證資訊。所述記憶體控制電路單元更用以基於所述第三驗證資訊與所述第四加密資訊產生第二比對資訊並根據所述第二驗證資訊與所述第二比對資訊驗證所述主機系統。
在本發明的一範例實施例中，所述第一金鑰資訊與所述第二金鑰資訊屬於非對稱式金鑰對。
在本發明的一範例實施例中，所述主機系統於所述開發者指令傳輸階段中使用以與所述記憶體儲存裝置溝通之指令集不同於所述主機系統於通用指令傳輸階段中使用以與所述記憶體儲存裝置溝通之指令集。
在本發明的一範例實施例中，所述第三加密資訊使用之加密演算法對資料的保護強度高於與第四加密資訊使用之加密演算法對所述資料的保護強度。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以在與所述主機系統的第一交握操作中根據第一驗證資訊驗證所述主機系統。所述記憶體控制電路單元更用以在與所述主機系統的第二交握操作中，根據第二驗證資訊驗證所述主機系統。在開發者指令傳輸階段中，所述記憶體控制電路單元用以根據第三驗證資訊解析從至所述主機系統接收的開發者指令。所述第一驗證資訊、所述第二驗證資訊及所述第三驗證資訊各不相同。
基於上述，記憶體儲存裝置可藉由不同的驗證資訊在至少兩個交握操作中驗證主機系統，且在交握操作中傳輸的資訊皆經過加密。此外，記憶體儲存裝置與主機系統可藉由所述交握操作交換在開發者指令傳輸階段中用於加密及/或解析開發者指令的驗證資訊，從而增強記憶體儲存裝置對主機系統的驗證能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，記憶體控制電路單元404還包括驗證電路513與514。驗證電路513與514皆耦接至記憶體管理電路502且皆支援資料的加密與解密。在本範例實施例中，驗證電路513使用RSA等非對稱式(asymmetric)加密演算法，而驗證電路514則使用進階加密標準(Advanced Encryption Standard, AES)等對稱式加密演算法。然而，在另一範例實施例中，驗證電路513與514皆可以支援其他類型的加密演算法，只要驗證電路513與514採用不同的加密演算法即可。此外，在另一範例實施例中，驗證電路513與514亦可以設置於記憶體管理電路502內部或以軟體/韌體的方式實施。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。
在本範例實施例中，每一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址、一個實體程式化單元或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
在本範例實施例中，記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體位址映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體位址映射表來執行對於記憶體儲存裝置10的資料存取操作。
在本範例實施例中，主機系統11安裝有開發者工具程式，且主機系統11可藉由此開發者工具程式下達開發者指令給記憶體儲存裝置10，以指示記憶體儲存裝置10執行特定的系統操作。須注意的是，在記憶體儲存裝置10接收開發者指令之前，記憶體儲存裝置10會透過至少兩個交握操作來驗證主機系統11，以確認主機系統11是否為開發者工具程式的合法擁有者，及/或確認主機系統11是否使用合法的開發者工具程式。
在本範例實施例中，用來驗證主機系統11的交握操作包括第一交握操作與第二交握操作。第二交握操作是在主機系統11通過第一交握操作的驗證後執行。在主機系統11通過第一交握操作與第二交握操作的驗證後，在開發者指令傳輸階段中，主機系統11可傳送開發者指令給記憶體儲存裝置10，且記憶體儲存裝置10可傳送對應於此開發者指令的資料給主機系統11。然而，在另一範例實施例中，用來驗證主機系統11的交握操作還可以包括更多的交握操作，只要記憶體儲存裝置10可經由此些交握操作來驗證主機系統11即可。此外，在一範例實施例中，開發者工具程式及至少部分用於前述交握操作的資料是隱藏式地儲存在主機系統11的儲存媒體中，以避免被攻擊者直接存取(例如複製到其他裝置)。
圖7是根據本發明的一範例實施例所繪示的主機系統的儲存媒體的示意圖。請參照圖7，在本範例實施例中，主機系統11包括儲存媒體710。儲存媒體710可以是可插拔地耦接至主機系統11的外接式儲存裝置(例如隨身碟或外接式硬碟)，或者是屬於主機系統11內部的儲存電路。儲存媒體710具有隱藏儲存區711與公開儲存區712。隱藏儲存區711儲存有硬體加密模組721、身分驗證模組722及開發者工具程式723。公開儲存區712儲存有開發者工具載入器731。
在本範例實施例中，隱藏儲存區711與公開儲存區712預設都是隱藏的。在隱藏狀態下，使用者無法經由主機系統11的檔案系統存取隱藏儲存區711與公開儲存區712。身分驗證模組722儲存有身分驗證資訊。例如，此身分驗證資訊包括預設帳號與預設密碼。在本範例實施例中，身分驗證模組722可接收使用者透過主機系統11的訊號輸入裝置輸入的身分資訊並基於身分驗證資訊對輸入的身分資訊進行驗證。例如，身分驗證模組722可比對使用者輸入的帳號與預設帳號並比對使用者輸入的密碼與預設密碼。若使用者輸入的帳號與預設帳號相同且使用者輸入的密碼與預設密碼相同，則身分驗證模組722可將公開儲存區712解除隱藏。反之，若使用者輸入的帳號與預設帳號不相同及/或使用者輸入的密碼與預設密碼不相同，則身分驗證模組722將公開儲存區712維持在隱藏狀態。
在將公開儲存區712解除隱藏後，使用者可以經由主機系統11的檔案系統中對應至公開儲存區712的邏輯位址存取公開儲存區712。此外，在將公開儲存區712解除隱藏後，開發者工具載入器731可被啟動。須注意的是，無論使用者是否輸入正確的身分資訊，隱藏儲存區711始終維持在隱藏狀態而無法被使用者存取。然而，在另一範例實施例中，儲存媒體710亦可以不採用隱藏機制、不預設將公開儲存區712隱藏、或採用其他的驗證機制來將公開儲存區712解除隱藏，本發明不加以限制。以下將以圖5與圖7搭配圖8至圖11對本發明的主機系統驗證方法進行說明。
圖8是根據本發明的一範例實施例所繪示的主機系統驗證方法之準備階段的操作時序示意圖。請參照圖7與圖8，主機系統驗證方法的準備階段包括步驟S801至S803。在步驟S801中，硬體加密模組721可根據一基本資訊動態的產生金鑰資訊PbKey(亦稱為第一金鑰資訊)與PvKey(亦稱為第二金鑰資訊)。在一範例實施例中，此基本資訊可為身分驗證模組722所儲存的身分驗證資訊。然而，在另一範例實施例中，此基本資訊亦可以是動態產生的隨機數或其他資料，本發明不加以限制。
在本範例實施例中，硬體加密模組721是基於基本資訊使用公開金鑰加密(public-key cryptography)演算法產生金鑰資訊PbKey與PvKey，故金鑰資訊PbKey與PvKey屬於非對稱式金鑰對。例如，金鑰資訊PbKey為此非對稱式金鑰對的公鑰，而金鑰資訊PvKey為此非對稱式金鑰對的私鑰。然而，在另一範例實施例中，硬體加密模組721亦可以是使用其他類型的加密演算法來產生金鑰資訊PbKey與PvKey或使用對稱式金鑰加密演算法產生一金鑰資訊來供驗證使用，本發明不加以限制。
在步驟S802中，主機系統11會將所產生的金鑰資訊PbKey提供給記憶體儲存裝置10。金鑰資訊PvKey則儲存於隱藏儲存區711中。在步驟S803中，記憶體儲存裝置10會儲存金鑰資訊PbKey。例如，金鑰資訊PbKey可被儲存於圖4的可複寫式非揮發性記憶體模組406。至此，完成主機系統驗證方法的準備階段。爾後，一旦開發者工具載入器731被啟動，則可進入主機系統驗證方法的第一交握操作。
圖9是根據本發明的一範例實施例所繪示的主機系統驗證方法之第一交握操作的操作時序示意圖。請參照圖5、圖7及圖9，主機系統驗證方法的第一交握操作可包括步驟S901~S909。在步驟S901中，主機系統11的開發者工具載入器731啟動隱藏儲存區711中的開發者工具程式723。在步驟S902中，主機系統11(例如被啟動的開發者工具程式723)可發送通知訊息給記憶體儲存裝置10，以通知記憶體儲存裝置10開始執行第一交握操作。
在步驟S903中，記憶體儲存裝置10動態產生驗證資訊Cert(亦稱為第一驗證資訊)。例如，驗證資訊Cert可為記憶體管理電路502產生的一次性驗證資訊。在步驟S904中，記憶體儲存裝置10基於金鑰資訊PbKey與驗證資訊Cert產生加密資訊CI1(亦稱為第一加密資訊)。例如，驗證電路513可基於金鑰資訊PbKey使用RSA加密演算法來加密驗證資訊Cert以產生加密資訊CI1。在步驟S905中，記憶體儲存裝置10將加密資訊CI1傳送給主機系統11。
在步驟S906中，主機系統11接收加密資訊CI1並基於金鑰資訊PvKey與加密資訊CI1產生加密資訊CI2(亦稱為第二加密資訊)。例如，開發者工具程式723可基於金鑰資訊PvKey使用RSA加密演算法來解密加密資訊CI1以獲得驗證資訊Cert。然後，開發者工具程式723可基於金鑰資訊PvKey使用RSA加密演算法來加密所獲得的驗證資訊Cert以產生加密資訊CI2。在步驟S907中，主機系統11將加密資訊CI2傳送給記憶體儲存裝置10。
在步驟S908中，記憶體儲存裝置10基於金鑰資訊PbKey與加密資訊CI2產生比對資訊Cert’(亦稱為第一比對資訊)。例如，驗證電路513可基於金鑰資訊PbKey使用RSA加密演算法來解密加密資訊CI2以產生比對資訊Cert’。然後，記憶體儲存裝置10會根據驗證資訊Cert與比對資訊Cert’來驗證主機系統11。例如，在步驟S909中，記憶體管理電路502會比對驗證資訊Cert與比對資訊Cert’。若驗證資訊Cert與比對資訊Cert’相同，表示主機系統11所使用的金鑰資訊PvKey與記憶體儲存裝置10所使用的金鑰資訊PbKey是相互匹配的，故記憶體管理電路502可判定主機系統11通過第一交握操作的驗證。反之，若驗證資訊Cert與比對資訊Cert’不相同，表示主機系統11所使用的金鑰資訊PvKey與記憶體儲存裝置10所使用的金鑰資訊PbKey不是相互匹配的，故記憶體管理電路502可判定主機系統11未通過第一交握操作的驗證。若主機系統11通過第一交握操作的驗證，則記憶體管理電路502允許進入主機系統驗證方法的第二交握操作。反之，若主機系統11未通過第一交握操作的驗證，則記憶體管理電路502不允許進入主機系統驗證方法的第二交握操作。換言之，在第一交握操作中，記憶體管理電路502是利用加密資訊CI2來驗證主機系統11是否可執行第二交握操作。
圖10是根據本發明的一範例實施例所繪示的主機系統驗證方法之第二交握操作的操作時序示意圖。請參照圖5、圖7及圖10，主機系統驗證方法的第二交握操作可包括步驟S1001~S1011。在步驟S1001中，主機系統11通知記憶體儲存裝置10執行第二交握操作。例如，開發者工具程式723可向記憶體儲存裝置10傳送一個驗證請求。
在接收到此驗證請求後，在步驟S1002中，記憶體儲存裝置10動態產生驗證資訊RN(亦稱為第二驗證資訊)。例如，驗證資訊RN可為記憶體管理電路502產生的一次性驗證資訊。在步驟S1003中，記憶體儲存裝置10基於金鑰資訊PbKey與驗證資訊RN產生加密資訊CI3(亦稱為第三加密資訊)。例如，驗證電路513可基於金鑰資訊PbKey使用RSA加密演算法來加密驗證資訊RN以產生加密資訊CI3。在步驟S1004中，記憶體儲存裝置10將加密資訊CI3傳送給主機系統11。
在步驟S1005中，主機系統11接收加密資訊CI3並基於金鑰資訊PvKey與加密資訊CI3獲得驗證資訊RN。例如，開發者工具程式723可基於金鑰資訊PvKey使用RSA加密演算法來解密加密資訊CI3以獲得驗證資訊RN。在步驟S1006中，主機系統11基於驗證資訊RN產生驗證資訊SKey(亦稱為第三驗證資訊)。例如，開發者工具程式723可基於驗證資訊RN與一個金鑰參數動態產生一次性的驗證資訊SKey。
另一範例實施例，在產生驗證資訊RN後，在步驟S1007中，記憶體儲存裝置10會基於驗證資訊RN產生驗證資訊SKey。例如，記憶體管理電路502可基於驗證資訊RN與一個金鑰參數動態產生一次性的驗證資訊SKey。須注意的是，在本範例實施例中，主機系統11與記憶體儲存裝置10是使用相同的驗證資訊RN以及相同的金鑰參數來產生驗證資訊SKey，故所產生的驗證資訊SKey也會相同。此驗證資訊SKey可用於在後續的開發者指令傳輸階段中加密在主機系統11與記憶體儲存裝置11之間傳輸的資料。
在步驟S1008中，主機系統11基於驗證資訊RN與驗證資訊SKey產生加密資訊CI4(亦稱為第四加密資訊)。例如，開發者工具程式723可基於驗證資訊SKey使用AES加密演算法來加密驗證資訊RN以產生加密資訊CI4。在步驟S1009中，主機系統11將加密資訊CI4傳送給記憶體儲存裝置10。
在接收到加密資訊CI4後，在步驟S1010中，記憶體儲存裝置10基於驗證資訊SKey與加密資訊CI4產生比對資訊RN’(亦稱為第二比對資訊)。例如，驗證電路514可基於驗證資訊SKey使用AES加密演算法來解密加密資訊CI4以產生比對資訊RN’。然後，記憶體儲存裝置10會根據驗證資訊RN與比對資訊RN’來驗證主機系統11。例如，在步驟S1011中，記憶體管理電路502會比對驗證資訊RN與比對資訊RN’。若驗證資訊RN與比對資訊RN’相同，表示主機系統11所使用的金鑰資訊PvKey與記憶體儲存裝置10所使用的金鑰資訊PbKey是相互匹配的，且主機系統11與記憶體儲存裝置10是使用相同的驗證資訊SKey，故記憶體管理電路502可判定主機系統11通過第二交握操作的驗證。反之，若驗證資訊RN與比對資訊RN’不相同，表示主機系統11所使用的金鑰資訊PvKey與記憶體儲存裝置10所使用的金鑰資訊PbKey不是相互匹配的，及/或主機系統11與記憶體儲存裝置10不是使用相同的驗證資訊SKey，故記憶體管理電路502可判定主機系統11未通過第二交握操作的驗證。若主機系統11通過第二交握操作的驗證，則記憶體管理電路502允許進入主機系統驗證方法的開發者指令傳輸階段。反之，若主機系統11未通過第二交握操作的驗證，則記憶體管理電路502不允許進入主機系統驗證方法的開發者指令傳輸階段。換言之，在第二交握操作中，記憶體管理電路502是利用加密資訊CI4來驗證主機系統11是否可執行(或進入)開發者指令傳輸階段。
圖11是根據本發明的一範例實施例所繪示的主機系統驗證方法之開發者指令傳輸階段的操作時序示意圖。請參照圖5、圖7及圖11，主機系統驗證方法的開發者指令傳輸階段可包括步驟S1101~S1103。在步驟S1101中，主機系統11根據驗證資訊SKey加密開發者指令。例如，開發者工具程式723可動態產生一或多個開發者指令，且所產生的開發者指令可用以指示記憶體儲存裝置10執行特定系統操作。開發者工具程式723可基於驗證資訊SKey使用AES加密演算法來加密開發者指令。在步驟S1102中，主機系統11將已加密的開發者指令傳送給記憶體儲存裝置10。
在步驟S1103中，記憶體儲存裝置10接收已加密的開發者指令並根據驗證資訊SKey解析已加密的開發者指令。例如，驗證電路514可基於驗證資訊SKey使用AES加密演算法來解密已加密的開發者指令。根據已解密的開發者指令，記憶體管理電路502可執行系統參數更新、韌體更新或回傳特定訊息給主機系統11等系統操作。此外，在圖11的另一範例實施例中，記憶體儲存裝置10的驗證電路514亦可使用驗證資訊SKey加密欲傳送至主機系統11的資料，且主機系統11的開發者工具程式723亦可以使用相同的驗證資訊SKey來解密來自記憶體儲存裝置10的資料，在此便不贅述。
從另一角度來看，在如圖9的第一交握操作中，記憶體儲存裝置10是根據驗證資訊Cert來驗證主機系統11的合法性；而在如圖10的第二交握操作中，記憶體儲存裝置10是根據驗證資訊RN來驗證主機系統11的合法性。此外，在如圖11的開發者指令傳輸階段中，記憶體儲存裝置10是根據驗證資訊SKey來解析從主機系統11接收的開發者指令。特別是，驗證資訊Cert、驗證資訊RN及驗證資訊SKey各不相同。例如，驗證資訊Cert、驗證資訊RN及驗證資訊SKey分別為在相應操作/階段中產生的一次性隨機數。
須注意的是，雖然在前述範例實施例中主要是以RSA加密演算法搭配AES加密演算法作為加/解密的範例進行說明，然而，在另一範例實施例中，第一交握操作、第二交握操作及開發者指令傳輸階段中所採用的加密演算法可使用相同或不同的各種演算法，皆可根據實務需求加以調整，本發明不加以限制。在一範例實施例中，加密資訊CI3(即第三加密資訊)使用之加密演算法(例如RSA)對資料的保護強度高於加密資訊CI4(即第四加密資訊)使用之加密演算法(例如AES)對資料的保護強度，但本發明不限於此。在一範例實施例中，不同加密資訊所使用的加密演算法及資料保護強度皆可以視實務上的需求加以調整。
在一範例實施例中，主機系統11於開發者指令傳輸階段中使用以與記憶體儲存裝置10溝通之指令集不同於主機系統11於通用指令傳輸階段中使用以與記憶體儲存裝置10溝通之指令集。例如，在開發者指令傳輸階段中，主機系統11是使用特定的指令集(亦稱為開發者指令集)來下達指示系統參數更新、韌體更新或回傳特定訊息等系統操作之開發者指令給主機系統11；而在通用指令傳輸階段中，主機系統11是使用通用指令集來下達資料讀取、寫入及抹除等通用資料存取指令以指示記憶體儲存裝置10執行相應的資料存取操作。在一範例實施例中，通用指令傳輸階段不須經由第一交握操作及/或第二交握操作的驗證即可進入。例如，在一範例實施例中，當建立主機系統11與記憶體儲存裝置10之間的連線後，通用指令傳輸階段可自動啟用，且主機系統11可在此通用指令傳輸階段中傳輸通用資料存取指令。
圖12是根據本發明的一範例實施例所繪示的記憶體儲存系統的示意圖。請參照圖12，在本範例實施例中，外接式儲存裝置1200相同或相似於圖7的儲存媒體710。在將外接式儲存裝置1200電連接至主機系統1211後，主機系統1211可經由外接式儲存裝置1200與記憶體儲存裝置1210執行前述範例實施例所提及的第一交握操作。若主機系統1211通過第一交握操作的驗證，則主機系統1211可進一步經由外接式儲存裝置1200與記憶體儲存裝置1210執行前述範例實施例所提及的第二交握操作。若主機系統1211也通過第二交握操作的驗證，則主機系統1211可更進一步經由外接式儲存裝置1200在開發者指令傳輸階段中與記憶體儲存裝置1210進行加密通訊以傳輸開發者指令。
圖13是根據本發明的另一範例實施例所繪示的記憶體儲存系統的示意圖。請參照圖13，在本範例實施例中，外接式儲存裝置1300相同或相似於圖7的儲存媒體710。在將外接式儲存裝置1300電連接至主機系統1301後，主機系統1301可將外接式儲存裝置1300所儲存的開發者工具程式下載至主機系統1311(1)~1311(N)。同時，主機系統1301可將外接式儲存裝置1300中至少部分用於前述第一交握操作與第二交握操作之資訊(例如，金鑰資訊PvKey等)提供至主機系統1311(1)~1311(N)。來自主機系統1301(或外接式儲存裝置1300)的資訊可以暫存於主機系統1311(1)~1311(N)的緩衝記憶體中。藉此，主機系統1311(1)~1311(N)可根據各自的緩衝記憶體中的開發者工具程式來分別與記憶體儲存裝置1310(1)~1310(N)執行如圖9至圖11的操作，在此便不贅述。例如，圖13的範例實施例可以是描述記憶體儲存裝置1310(1)~1310(N)在生產端生產或維修的場景。
綜上所述，記憶體儲存裝置可藉由不同的驗證資訊在至少兩個交握操作中驗證主機系統，且在交握操作中傳輸的資訊皆經過加密。此外，記憶體儲存裝置與主機系統可藉由所述交握操作交換在開發者指令傳輸階段中用於加密及/或解析開發者指令的驗證資訊，從而增強記憶體儲存裝置對主機系統的驗證能力，並降低攻擊者成功使用未經授權的開發者程式來修改記憶體儲存裝置之參數或偷取記憶體儲存裝置中的資料的機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30、1210、1310(1)~1310(N)‧‧‧記憶體儲存裝置
11、31、1211、1301、1311(1)~1311(N)‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧錯誤檢查與校正電路
510‧‧‧緩衝記憶體
512‧‧‧電源管理電路
513、514‧‧‧驗證電路
601‧‧‧儲存區
602‧‧‧替換區
610(0)~610(B)‧‧‧實體單元
612(0)~612(C)‧‧‧邏輯單元
710‧‧‧儲存媒體
711‧‧‧隱藏儲存區
712‧‧‧公開儲存區
721‧‧‧硬體加密模組
722‧‧‧身分驗證模組
723‧‧‧開發者工具程式
731‧‧‧開發者工具載入器
S801‧‧‧步驟(動態產生PbKey與PvKey)
S802‧‧‧步驟(提供PbKey)
S803‧‧‧步驟(儲存PbKey)
S901‧‧‧步驟(啟動開發者工具程式)
S902‧‧‧步驟(通知執行第一交握操作)
S903‧‧‧步驟(動態產生Cert)
S904‧‧‧步驟(基於PbKey與Cert產生CI1)
S905‧‧‧步驟(傳送CI1)
S906‧‧‧步驟(基於PvKey與CI1產生CI2)
S907‧‧‧步驟(傳送CI2)
S908‧‧‧步驟(基於PbKey與CI2產生Cert’)
S909‧‧‧步驟(比對Cert與Cert’)
S1001‧‧‧步驟(通知執行第二交握操作)
S1002‧‧‧步驟(動態產生RN)
S1003‧‧‧步驟(基於PbKey與RN產生CI3)
S1004‧‧‧步驟(傳送CI3)
S1005‧‧‧步驟(基於Pvkey與CI3獲得RN)
S1006‧‧‧步驟(基於RN產生SKey)
S1007‧‧‧步驟(基於RN產生SKey)
S1008‧‧‧步驟(基於RN與SKey產生CI4)
S1009‧‧‧步驟(傳送CI4)
S1010‧‧‧步驟(基於SKey與CI4產生RN’)
S1011‧‧‧步驟(比對RN與RN’)
S1101‧‧‧步驟(根據SKey加密開發者指令)
S1102‧‧‧步驟(傳送已加密的開發者指令)
S1103‧‧‧步驟(根據SKey解析已加密的開發者指令)
1200、1300‧‧‧外接式儲存裝置
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的主機系統的儲存媒體的示意圖。 圖8是根據本發明的一範例實施例所繪示的主機系統驗證方法之準備階段的操作時序示意圖。 圖9是根據本發明的一範例實施例所繪示的主機系統驗證方法之第一交握操作的操作時序示意圖。 圖10是根據本發明的一範例實施例所繪示的主機系統驗證方法之第二交握操作的操作時序示意圖。 圖11是根據本發明的一範例實施例所繪示的主機系統驗證方法之開發者指令傳輸階段的操作時序示意圖。 圖12是根據本發明的一範例實施例所繪示的記憶體儲存系統的示意圖。 圖13是根據本發明的另一範例實施例所繪示的記憶體儲存系統的示意圖。

Claims (34)

  1. 一種記憶體儲存系統，包括： 一主機系統；以及 一記憶體儲存裝置，耦接至該主機系統， 其中在一第一交握操作中，該記憶體儲存裝置用以將對應於一第一驗證資訊的一第一加密資訊傳送至該主機系統，該主機系統用以將對應於該第一驗證資訊的一第二加密資訊傳送至該記憶體儲存裝置，且該記憶體儲存裝置利用該第二加密資訊驗證該主機系統是否可執行一第二交握操作， 其中在該第二交握操作中，該記憶體儲存裝置用以將對應於一第二驗證資訊的一第三加密資訊傳送至該主機系統，該主機系統用以基於該第三加密資訊將對應於一第三驗證資訊的一第四加密資訊傳送至該記憶體儲存裝置，且該記憶體儲存裝置利用該第四加密資訊驗證該主機系統是否可執行一開發者指令傳輸階段， 其中該第三驗證資訊用以在該開發者指令傳輸階段中加密在該主機系統與該記憶體儲存裝置之間傳輸的資料。
  2. 如申請專利範圍第1項所述的記憶體儲存系統，其中在進入該第一交握操作之前，該主機系統更用以動態產生一第一金鑰資訊與對應於該第一金鑰資訊的一第二金鑰資訊，且該主機系統更用以將該第一金鑰資訊提供至該記憶體儲存裝置。
  3. 如申請專利範圍第2項所述的記憶體儲存系統，其中在該第一交握操作中，該記憶體儲存裝置更用以基於該第一金鑰資訊與該第一驗證資訊產生該第一加密資訊，且該主機系統更用以基於該第二金鑰資訊與該第一加密資訊產生該第二加密資訊。
  4. 如申請專利範圍第3項所述的記憶體儲存系統，其中在該第一交握操作中，該記憶體儲存裝置更用以基於該第一金鑰資訊與該第二加密資訊產生一第一比對資訊，且該記憶體儲存裝置更用以根據該第一驗證資訊與該第一比對資訊驗證該主機系統。
  5. 如申請專利範圍第2項所述的記憶體儲存系統，其中在該第二交握操作中，該記憶體儲存裝置更用以基於該第一金鑰資訊與該第二驗證資訊產生該第三加密資訊，且該主機系統更用以基於該第二金鑰資訊與該第三加密資訊獲得該第二驗證資訊。
  6. 如申請專利範圍第5項所述的記憶體儲存系統，其中在該第二交握操作中，該主機系統更用以基於該第二驗證資訊產生該第三驗證資訊，且該主機系統更用以基於該第二驗證資訊與該第三驗證資訊產生該第四加密資訊。
  7. 如申請專利範圍第6項所述的記憶體儲存系統，其中在該第二交握操作中，該記憶體儲存裝置更用以基於該第二驗證資訊產生該第三驗證資訊，且該記憶體儲存裝置更用以基於該第三驗證資訊與該第四加密資訊產生一第二比對資訊， 其中該記憶體儲存裝置更用以根據該第二驗證資訊與該第二比對資訊驗證該主機系統。
  8. 如申請專利範圍第1項所述的記憶體儲存系統，其中該第二交握操作是在該主機系統通過該第一交握操作的驗證後執行。
  9. 如申請專利範圍第1項所述的記憶體儲存系統，其中該開發者指令傳輸階段是在該主機系統通過該第一交握操作與該第二交握操作的驗證後進入。
  10. 如申請專利範圍第2項所述的記憶體儲存系統，其中該第一金鑰資訊與該第二金鑰資訊屬於一非對稱式金鑰對。
  11. 如申請專利範圍第1項所述的記憶體儲存系統，其中該主機系統包括一開發者工具程式，該開發者工具程式用以執行該第一交握操作與該第二交握操作並在該開發者指令傳輸階段中產生一開發者指令，其中該開發者指令用以指示該記憶體儲存裝置執行一系統操作。
  12. 如申請專利範圍第11項所述的記憶體儲存系統，其中該開發者工具程式是經由一開發者工具載入器啟動，該開發者者工具程式是儲存於該主機系統的一隱藏儲存區，且該開發者工具載入器是儲存於該主機系統的一開放儲存區。
  13. 如申請專利範圍第12項所述的記憶體儲存系統，其中該隱藏儲存區與該開放儲存區皆位於一外接式儲存裝置中，且該外接式儲存裝置可插拔地耦接至該主機系統。
  14. 如申請專利範圍第1項所述的記憶體儲存系統，其中該主機系統於該開發者指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集不同於該主機系統於一通用指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集。
  15. 如申請專利範圍第1項所述的記憶體儲存系統，其中該第三加密資訊使用之加密演算法對資料的保護強度高於與第四加密資訊使用之加密演算法對該資料的保護強度。
  16. 一種主機系統驗證方法，用於一記憶體儲存裝置，該主機系統驗證方法包括： 在與一主機系統的一第一交握操作中，將對應於一第一驗證資訊的一第一加密資訊傳送至該主機系統，從該主機系統接收對應於該第一驗證資訊的一第二加密資訊，並利用該第二加密資訊驗證該主機系統是否可執行一第二交握操作； 在與該主機系統的該第二交握操作中，將對應於一第二驗證資訊的一第三加密資訊傳送至該主機系統，從該主機系統接收對應於一第三驗證資訊的一第四加密資訊，並利用該第四加密資訊驗證該主機系統是否可執行一開發者指令傳輸階段；以及 在該開發者指令傳輸階段中，根據該第三驗證資訊解析從至該主機系統接收的一開發者指令。
  17. 如申請專利範圍第16項所述的主機系統驗證方法，更包括： 在進入該第一交握操作之前，儲存一第一金鑰資訊，其中對應於該第一金鑰資訊的一第二金鑰資訊儲存於該主機系統。
  18. 如申請專利範圍第17項所述的主機系統驗證方法，更包括： 在該第一交握操作中，基於該第一金鑰資訊與該第一驗證資訊產生該第一加密資訊。
  19. 如申請專利範圍第18項所述的主機系統驗證方法，更包括： 在該第一交握操作中，基於該第一金鑰資訊與該第二加密資訊產生一第一比對資訊；以及 根據該第一驗證資訊與該第一比對資訊驗證該主機系統。
  20. 如申請專利範圍第17項所述的主機系統驗證方法，更包括： 在該第二交握操作中，基於該第一金鑰資訊與該第二驗證資訊產生該第三加密資訊。
  21. 如申請專利範圍第16項所述的主機系統驗證方法，更包括： 在該第二交握操作中，基於該第二驗證資訊產生該第三驗證資訊； 基於該第三驗證資訊與該第四加密資訊產生一第二比對資訊；以及 根據該第二驗證資訊與該第二比對資訊驗證該主機系統。
  22. 如申請專利範圍第17項所述的主機系統驗證方法，其中該第一金鑰資訊與該第二金鑰資訊屬於一非對稱式金鑰對。
  23. 如申請專利範圍第16項所述的主機系統驗證方法，其中該主機系統於該開發者指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集不同於該主機系統於一通用指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集。
  24. 如申請專利範圍第16項所述的主機系統驗證方法，其中該第三加密資訊使用之加密演算法對資料的保護強度高於與第四加密資訊使用之加密演算法對該資料的保護強度。
  25. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以在與該主機系統的一第一交握操作中，將對應於一第一驗證資訊的一第一加密資訊傳送至該主機系統，從該主機系統接收對應於該第一驗證資訊的一第二加密資訊，並利用該第二加密資訊驗證該主機系統是否可執行一第二交握操作， 其中該記憶體控制電路單元更用以在與該主機系統的該第二交握操作中，將對應於一第二驗證資訊的一第三加密資訊傳送至該主機系統，從該主機系統接收對應於一第三驗證資訊的一第四加密資訊，並利用該第四加密資訊驗證該主機系統是否可執行一開發者指令傳輸階段， 其中在該開發者指令傳輸階段中，該記憶體控制電路單元更用以根據該第三驗證資訊解析從至該主機系統接收的一開發者指令。
  26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中在進入該第一交握操作之前，該記憶體控制電路單元更用以儲存一第一金鑰資訊，且對應於該第一金鑰資訊的一第二金鑰資訊儲存於該主機系統。
  27. 如申請專利範圍第26項所述的記憶體儲存裝置，其中在該第一交握操作中，該記憶體控制電路單元更用以基於該第一金鑰資訊與該第一驗證資訊產生該第一加密資訊。
  28. 如申請專利範圍第27項所述的記憶體儲存裝置，其中在該第一交握操作中，該記憶體控制電路單元更用以基於該第一金鑰資訊與該第二加密資訊產生一第一比對資訊並根據該第一驗證資訊與該第一比對資訊驗證該主機系統。
  29. 如申請專利範圍第26項所述的記憶體儲存裝置，其中在該第二交握操作中，該記憶體控制電路單元更用以基於該第一金鑰資訊與該第二驗證資訊產生該第三加密資訊。
  30. 如申請專利範圍第25項所述的記憶體儲存裝置，其中在該第二交握操作中，該記憶體控制電路單元更用以基於該第二驗證資訊產生該第三驗證資訊， 其中該記憶體控制電路單元更用以基於該第三驗證資訊與該第四加密資訊產生一第二比對資訊並根據該第二驗證資訊與該第二比對資訊驗證該主機系統。
  31. 如申請專利範圍第26項所述的記憶體儲存裝置，其中該第一金鑰資訊與該第二金鑰資訊屬於一非對稱式金鑰對。
  32. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該主機系統於該開發者指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集不同於該主機系統於一通用指令傳輸階段中使用以與該記憶體儲存裝置溝通之指令集。
  33. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該第三加密資訊使用之加密演算法對資料的保護強度高於與第四加密資訊使用之加密演算法對該資料的保護強度。
  34. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以在與該主機系統的一第一交握操作中根據第一驗證資訊驗證該主機系統， 其中該記憶體控制電路單元更用以在與該主機系統的一第二交握操作中，根據一第二驗證資訊驗證該主機系統， 其中在一開發者指令傳輸階段中，該記憶體控制電路單元用以根據一第三驗證資訊解析從至該主機系統接收的一開發者指令， 其中該第一驗證資訊、該第二驗證資訊及該第三驗證資訊各不相同。
TW107101382A 2018-01-15 2018-01-15 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置 TWI641966B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107101382A TWI641966B (zh) 2018-01-15 2018-01-15 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置
US15/924,281 US11088856B2 (en) 2018-01-15 2018-03-19 Memory storage system, host system authentication method and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107101382A TWI641966B (zh) 2018-01-15 2018-01-15 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI641966B TWI641966B (zh) 2018-11-21
TW201933168A true TW201933168A (zh) 2019-08-16

Family

ID=65034623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101382A TWI641966B (zh) 2018-01-15 2018-01-15 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US11088856B2 (zh)
TW (1) TWI641966B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972113B2 (en) 2022-07-26 2024-04-30 Silicon Motion, Inc. Method and apparatus for performing link management of memory device in predetermined communications architecture with aid of handshaking phase transition control

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11263124B2 (en) 2018-08-03 2022-03-01 Micron Technology, Inc. Host-resident translation layer validity check
US11226907B2 (en) 2018-12-19 2022-01-18 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226894B2 (en) 2018-12-21 2022-01-18 Micron Technology, Inc. Host-based flash memory maintenance techniques
CN114079568B (zh) * 2020-07-30 2023-12-12 庄连豪 资讯传输加密防护方法及其实施系统
US11789748B2 (en) * 2020-10-05 2023-10-17 SK Hynix Inc. Firmware parameters optimizing systems and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296787B (en) * 2005-01-19 2008-05-11 Lightuning Tech Inc Storage device and method for protecting data stored therein
US9092635B2 (en) * 2006-03-31 2015-07-28 Gemalto Sa Method and system of providing security services using a secure device
DE102007000589B9 (de) * 2007-10-29 2010-01-28 Bundesdruckerei Gmbh Verfahren zum Schutz einer Chipkarte gegen unberechtigte Benutzung, Chipkarte und Chipkarten-Terminal
US8806572B2 (en) * 2009-05-30 2014-08-12 Cisco Technology, Inc. Authentication via monitoring
GB201119747D0 (en) * 2011-11-15 2011-12-28 Fxi Technologies As Portable storage devices for electronic devices
TWI447583B (zh) * 2012-02-10 2014-08-01 Phison Electronics Corp 資料保護方法、記憶體控制器與記憶體儲存裝置
TWI447580B (zh) * 2012-04-03 2014-08-01 Phison Electronics Corp 管理記憶體空間的方法、記憶體控制器與記憶體儲存裝置
KR101959738B1 (ko) * 2012-05-24 2019-03-19 삼성전자 주식회사 장치 식별자와 사용자 인증 정보에 기반한 보안 키 생성 장치
EP3742324A1 (en) * 2015-09-15 2020-11-25 Gatekeeper Ltd. System and method for securely connecting to a peripheral device
US10127055B2 (en) * 2015-10-16 2018-11-13 Quanta Computer Inc. iSCSI based bare metal OS image deployment and diskless boot
US10430361B1 (en) * 2015-12-17 2019-10-01 Cru Acquisition Group, Llc Combination write blocker
US11005842B2 (en) * 2016-12-27 2021-05-11 Seagate Technology Llc External storage device that expands a data storage capability of a host device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972113B2 (en) 2022-07-26 2024-04-30 Silicon Motion, Inc. Method and apparatus for performing link management of memory device in predetermined communications architecture with aid of handshaking phase transition control

Also Published As

Publication number Publication date
US20190222427A1 (en) 2019-07-18
TWI641966B (zh) 2018-11-21
US11088856B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
TWI641966B (zh) 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置
US8589669B2 (en) Data protecting method, memory controller and memory storage device
TWI688965B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
TWI496161B (zh) 記憶體識別碼產生方法、管理方法、控制器與儲存系統
US11736276B2 (en) Delegation of cryptographic key to a memory sub-system
TWI443517B (zh) 記憶體儲存裝置及其記憶體控制器與密碼驗證方法
TWI738097B (zh) 具有密碼學組件的記憶體裝置
JP7101318B2 (ja) メモリ内のデータアテステーション
US11683155B2 (en) Validating data stored in memory using cryptographic hashes
KR20220128394A (ko) 다인자 인증 가능 메모리 서브시스템
JP2022526934A (ja) ブロックチェーンを基にしたメモリコマンドの正当性確認
JP2022526936A (ja) ブロックチェーンにおけるブロックとしてのメモリの使用
CN110069934B (zh) 存储器存储系统、主机系统验证方法及存储器存储装置
CN113826071A (zh) 空中更新确认
CN112416240B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
TWI829250B (zh) 簽章驗證方法、記憶體儲存裝置及記憶體控制電路單元
CN115599407B (zh) 固件烧录方法、固件烧录系统及存储器存储装置
CN113448488B (zh) 数据转移方法与存储器存储装置
CN115238321A (zh) 签名验证方法、存储器存储装置及存储器控制电路单元