TW201824380A - 元件晶圓的加工方法 - Google Patents

元件晶圓的加工方法 Download PDF

Info

Publication number
TW201824380A
TW201824380A TW106127540A TW106127540A TW201824380A TW 201824380 A TW201824380 A TW 201824380A TW 106127540 A TW106127540 A TW 106127540A TW 106127540 A TW106127540 A TW 106127540A TW 201824380 A TW201824380 A TW 201824380A
Authority
TW
Taiwan
Prior art keywords
element wafer
polishing
grinding
wafer
back surface
Prior art date
Application number
TW106127540A
Other languages
English (en)
Inventor
有福法久
金子智洋
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201824380A publication Critical patent/TW201824380A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

提供一種能夠擔保被分割後的元件晶片的吸雜(gettering)性及抗撓強度之元件晶圓的加工方法。 　　元件晶圓的加工方法，係加工在表面形成有複數個元件之元件晶圓。元件晶圓的加工方法，保持步驟，在夾盤平台保持元件晶圓的表面側而令背面露出；及吸雜層生成步驟，令夾盤平台及含有20～50重量%之粒徑0.35～1.7(μm)[中央值]的研磨粒之研磨墊旋轉，並且一面對該元件晶圓供給不含有研磨粒之液，一面將研磨墊抵接至元件晶圓的背面來生成吸雜層；包含：實施了吸雜層生成步驟之後的元件晶圓背面的粗糙度(Ra)，為0.8～4.5nm。

Description

元件晶圓的加工方法
[0001] 本發明有關元件晶圓(device wafer)的加工方法。
[0002] 近年來，因元件的小型化等，會將元件形成後的晶圓(以下稱「元件晶圓」)予以減薄加工。然而，例如若將元件晶圓予以研磨而將厚度減薄至100μm以下，則捕捉對於元件而言有害的Cu等金屬元素之吸雜(gettering)效果會降低(因吸雜層會被除去)，而有發生元件的動作不良之虞。 　　[0003] 為解決此問題，於元件製造的後工程，會將捕捉Cu等金屬元素之吸雜層，形成於形成有元件的晶圓之背面。專利文獻1中，記載了對磨削後的晶圓使用研磨液而使用研磨墊施以化學機械研磨(CMP)，其後替換掉研磨液而供給沖洗(rinse)液，而藉由同研磨墊來形成吸雜層。 　　[0004] 此外，作為吸雜性的評估方法，有一種將元件晶圓的背面側強制地以金屬元素污染之後，於表面側測定金屬元素的原子量，當測定出的金屬原子的原子數未滿規定的檢測數的情形下便判斷吸雜性為足夠之方法(例如參照專利文獻2)。 [先前技術文獻] [專利文獻] 　　[0005] 　　[專利文獻1] 日本特開2009-94326號公報 　　[專利文獻2] 日本特開2012-238732號公報
[發明所欲解決之問題] 　　[0006] 然而，元件晶圓，若更加被薄型化，若要擔保吸雜性則會有元件晶片的抗撓強度降低之傾向。因此，若將元件晶圓形成得薄，則難以謀求兼顧吸雜性的擔保與抗撓強度的擔保。 　　[0007] 故，本發明目的在於提供一種能夠擔保被分割後的元件晶片的吸雜性及抗撓強度之元件晶圓的加工方法。 [解決問題之技術手段] 　　[0008] 為解決上述問題而達成目的，本發明之元件晶圓的加工方法，係在表面形成有複數個元件之元件晶圓的加工方法，其特徵為，包含：保持步驟，在夾盤平台保持該元件晶圓的該表面側而令背面露出；及吸雜層生成步驟，令該夾盤平台及含有20～50重量%之粒徑0.35～1.7(μm)[中央值]的研磨粒之研磨墊旋轉，並且一面對該元件晶圓供給不含有研磨粒之液，一面將該研磨墊抵接至該元件晶圓的背面來生成吸雜層；實施了該吸雜層生成步驟之後的該元件晶圓背面的粗糙度(Ra)，為0.8～4.5nm。 [發明之功效] 　　[0009] 按照本發明，能夠擔保被分割後的元件晶片的吸雜性及抗撓強度。
[0011] 一面參照圖面，一面詳細說明本實施方式(實施形態)。本發明並非限定於以下實施形態記載之內容。此外，以下記載之構成要素中，包含所屬技術領域者能夠容易設想之物、實質上同一之物。又，以下記載之構成可適當組合。此外，在不脫離本發明要旨之範圍內能夠進行構成的種種省略、置換或變更。 　　[0012] [實施形態1] 　　基於圖面說明本發明實施形態1之元件晶圓的加工方法。圖1為實施形態1之元件晶圓的加工方法的加工對象之元件晶圓示意立體圖。圖2為實施形態1之元件晶圓的加工方法中使用的磨削研磨裝置的構成例立體圖。圖3為圖2所示之磨削研磨裝置的研磨手段的構成例示意立體圖。 　　[0013] 實施形態1之元件晶圓的加工方法，為在圖1所示元件晶圓W的背面WR形成吸雜層G，並且將元件晶圓W分割成元件晶片DT(圖1中以虛線表示)之方法。元件晶圓W，如圖1所示，是以矽為母材之圓板狀的半導體晶圓或光學元件晶圓。元件晶圓W，於表面WS在藉由形成為格子狀的複數個分割預定線S而被區隔出的區域形成有元件DV。亦即，元件晶圓W，在表面WS形成有複數個元件DV。元件晶圓W，在表面WS的背側的背面WR被施以磨削加工等，而被薄化至規定的厚度後，在背面WR側形成吸雜層G。吸雜層G，是在元件晶圓W的背面WR亦即各元件DV的背面WR形成有晶格缺陷、應變等(稱為吸雜位置；gettering site)之層，是將引發金屬污染之雜質予以捕獲、固著於此吸雜位置之層。實施形態1中，元件晶圓W，在背面WR側形成了吸雜層G後，被分割成含有元件DV之元件晶片DT。實施形態1中，形成於元件晶圓W的表面WS之元件DV，為邏輯系的元件。 　　[0014] 實施形態1之元件晶圓的加工方法，至少使用圖2所示作為加工裝置之磨削研磨裝置1。磨削研磨裝置1，係一為了將元件晶圓W的背面WR薄型化而做磨削加工，並且為了將已被磨削加工的元件晶圓W的背面WR予以高精度地平坦化且在元件晶圓W的背面WR側形成吸雜層G而做研磨加工之物。磨削研磨裝置1，如圖2所示，主要具備裝置本體2、第1磨削手段3、第2磨削手段4、研磨手段5、設置於轉盤6上之例如4個的夾盤平台7、匣8，9、對位手段10、搬入手段11、洗淨手段13、搬出入手段14、及未圖示之控制手段。 　　[0015] 第1磨削手段3，係一具有裝配於心軸的下端之磨削砥石的磨削輪31一面旋轉一面對被保持於粗磨削位置B的夾盤平台7之元件晶圓W的背面WR沿著和鉛直方向平行之Z軸方向抵壓，藉此用來將元件晶圓W的背面WR做粗磨削加工之物。同樣地，第2磨削手段4，係一具有裝配於心軸的下端之磨削砥石的磨削輪41一面旋轉一面對被保持於位於精磨削位置C的夾盤平台7之粗磨削完畢的元件晶圓W的背面WR沿著Z軸方向抵壓，藉此用來將元件晶圓W的背面WR做精磨削加工之物。 　　[0016] 實施形態1中，研磨手段5，如圖3所示，是令裝配於心軸的下端之研磨墊51和夾盤平台7的保持面相向而配置。研磨手段5，係研磨墊51一面旋轉，一面對被保持於位於研磨位置D的夾盤平台7的保持面之精磨削完畢的元件晶圓W的背面WR沿著Z軸方向抵壓。研磨手段5，係一藉由研磨墊51對元件晶圓W的背面WR沿著Z軸方向抵壓，而將元件晶圓W的背面WR做研磨加工之物。 　　[0017] 研磨手段5的研磨墊51，含有20～50重量%之粒徑0.35～1.7(μm)[中央值]的研磨粒。亦即，研磨墊51，含有20重量%以上且50重量%以下之平均粒徑為0.35μm以上且1.7μm以下的研磨粒。平均粒徑，意指藉由雷射繞射散射法求出的粒度分布中的累計值50%之粒徑。所謂累計值50%之粒徑，意指從粒子尺寸小者開始計數粒子數，於到達了全粒子數的50%時之粒徑。研磨墊51中含有的研磨粒，理想是使用莫氏硬度比構成元件晶圓W的矽還高，而適合生成吸雜層G之物，例如能夠使用GC(綠色碳化矽；Green silicon Carbide)、WA(白色剛玉；White Alundum)、鑽石。 　　[0018] 研磨手段5，一面透過切換閥12從研磨液供給源15將具有鹼性的研磨液從和研磨墊51不同個體的噴嘴16供給至元件晶圓W的背面WR，一面使用研磨墊51對元件晶圓W的背面WR施加了所謂CMP(Chemical Mechanical Polishing)加工後，一面透過切換閥12從液體供給源17將不含有研磨粒的液體(實施形態1中為純水)從噴嘴16供給至元件晶圓W的背面WR，一面使用研磨墊51在元件晶圓W的背面WR側形成吸雜層G。此時，元件晶圓W的抗撓強度會被維持。實施形態1中，元件晶圓W的抗撓強度，被維持在1000MPa以上，但本發明不限定於此，只要設定可獲得期望的元件強度之值即可。此外，研磨手段5，如圖3所示，具備X軸移動手段52，其令研磨墊51和心軸一起朝和Z軸方向正交且和裝置本體2的寬幅方向平行之X軸方向移動。實施形態1中，是使用含有適合生成GC等吸雜層G之研磨粒的研磨墊51，一面供給從研磨液供給源15供給之不含微粒子的鹼性研磨液一面進行了研磨步驟ST4。另，研磨步驟ST4中，亦可使用含有適合生成GC等吸雜層G之研磨粒的研磨墊51，使用含有矽石(SiO2 )等固相反應微粒子的研磨液來進行研磨步驟ST4。 　　[0019] 轉盤6，為設於裝置本體2的上面之圓盤狀的平台，設置成可在水平面內旋轉，於規定的時間點被旋轉驅動。在此轉盤6上，例如有4個夾盤平台7，例如以90度的相位角等間隔地配設。該些4個夾盤平台7，為在上面具備有真空夾盤的夾盤平台構造之物，將被載置的元件晶圓W予以真空吸附並保持。該些夾盤平台7，於磨削加工時及研磨加工時，是以和鉛直方向平行的軸作為旋轉軸，藉由旋轉驅動機構在水平面內被旋轉驅動。像這樣，夾盤平台7，具有將作為被加工物的元件晶圓W予以可旋轉地保持之保持面。這樣的夾盤平台7，會藉由轉盤6的旋轉，而被依序移動至搬入搬出位置A、粗磨削位置B、精磨削位置C、研磨位置D、搬入搬出位置A。 　　[0020] 匣8，9，為具有複數個槽的用來收容元件晶圓W之收容器。一方的匣8，收容磨削研磨加工前的在表面WS貼附有保護構件P(如圖5所示)之元件晶圓W，另一方的匣9，收容磨削研磨加工後的元件晶圓W。此外，對位手段10，為供從匣8被取出的元件晶圓W臨時置放，而用來進行其中心對位之平台。 　　[0021] 搬入手段11，具有吸附墊，將在對位手段10對位好的磨削研磨加工前的元件晶圓W予以吸附保持而搬入至位於搬入搬出位置A之夾盤平台7上。搬入手段11，將被保持於位於搬入搬出位置A的夾盤平台7上之磨削研磨加工後的元件晶圓W予以吸附保持而搬出至洗淨手段13。 　　[0022] 搬出入手段14，例如為具備U字型臂14a之拾取機器人，藉由U字型臂14a將元件晶圓W予以吸附保持而搬運。具體而言，搬出入手段14，將磨削研磨加工前的元件晶圓W從匣8往對位手段10搬出，並且將磨削研磨加工後的元件晶圓W從洗淨手段13往匣9搬入。洗淨手段13，將磨削研磨加工後的元件晶圓W洗淨，將附著於被磨削及研磨的加工面之磨削屑及研磨屑等污染除去。 　　[0023] 控制手段，為將構成磨削研磨裝置1的上述構成要素予以分別控制之物。亦即，控制手段，為令磨削研磨裝置1執行對於元件晶圓W的加工動作之物。控制手段，為可執行電腦程式之電腦。控制手段，具有具CPU(central processing unit)這樣的微處理器之演算處理裝置、及具ROM(read only memory)或RAM(random access memory)這樣的記憶體之記憶裝置、及輸出入介面裝置。控制手段的CPU，將被記憶於ROM之電腦程式在RAM上執行，而生成用來控制磨削研磨裝置1之控制訊號。控制手段的CPU，將生成的控制訊號透過輸出入介面裝置輸出至磨削研磨裝置1的各構成要素。此外，控制手段，和由顯示加工動作的狀態或圖像等之液晶顯示裝置等所構成之未圖示的顯示手段、或操作者登錄加工內容資訊等時使用的輸入手段連接。輸入手段，由設於顯示手段之觸控面板、與鍵盤等當中的至少一者所構成。 　　[0024] 接著、說明實施形態1之元件晶圓的加工方法。圖4為實施形態1之元件晶圓的加工方法的流程示意流程圖。圖5為實施形態1之元件晶圓的加工方法的研磨步驟示意圖。圖6為實施形態1之元件晶圓的加工方法的吸雜層生成步驟示意圖。圖7為實施形態1之元件晶圓的加工方法的分片化步驟示意圖。 　　[0025] 元件晶圓的加工方法(以下簡單記為加工方法)，如圖4所示，包含保持步驟ST1、粗磨削步驟ST2、精磨削步驟ST3、研磨步驟ST4、吸雜層生成步驟ST5、分片化步驟ST6。保持步驟ST1中，首先，操作者將收容著磨削研磨加工前的元件晶圓W之匣8、及未收容元件晶圓W之匣9安裝至裝置本體2，將加工資訊登錄至控制手段。操作者，對磨削研磨裝置1輸入加工動作的開始指令，開始磨削研磨裝置1的加工動作。 　　[0026] 保持步驟ST1中，磨削研磨裝置1，係搬出入手段14從匣8取出元件晶圓W，往對位手段10搬出，對位手段10進行元件晶圓W的中心對位，搬入手段11將對位好的元件晶圓W的表面WS側搬入至位於搬入搬出位置A之夾盤平台7上。保持步驟ST1中，磨削研磨裝置1，係藉由夾盤平台7將元件晶圓W的表面WS側介著保護構件P予以保持，令背面WR露出，藉由轉盤6將元件晶圓W依序搬運至粗磨削位置B、精磨削位置C、研磨位置D及搬入搬出位置A。另，磨削研磨裝置1，每當轉盤6旋轉90度，便有磨削研磨加工前的元件晶圓W被搬入至搬入搬出位置A之夾盤平台7。 　　[0027] 粗磨削步驟ST2中，磨削研磨裝置1，在粗磨削位置B對元件晶圓W的背面WR使用第1磨削手段3做粗磨削加工，精磨削步驟ST3中，在精磨削位置C對元件晶圓W的背面WR使用第2磨削手段4做精磨削加工。 　　[0028] 研磨步驟ST4中，磨削研磨裝置1，在研磨位置D令夾盤平台7及研磨墊51旋轉，並且如圖5所示，對元件晶圓W的背面WR一面透過切換閥12從研磨液供給源15供給研磨液一面將研磨墊51抵接至元件晶圓W的背面WR，將元件晶圓W的背面WR做CMP研磨加工。作為此處所說的研磨液，可為不含有用來研磨的粒子之液，亦可為含有提升對於構成元件晶圓W的矽的研磨性之矽石等固相反應微粒子之研磨液。此外，研磨墊51，亦可為除了含有適合生成前述的GC等吸雜層G之研磨粒外，還含有矽石等固相反應微粒子而固定而成之研磨墊51。在此情形下，研磨液中亦可不含有矽石等微粒子。 　　[0029] 吸雜層生成步驟ST5中，磨削研磨裝置1，在研磨位置D令夾盤平台7及研磨墊51旋轉，並且如圖6所示，對元件晶圓W的背面WR一面透過切換閥12從液體供給源17供給不含有研磨粒之液體，一面將研磨墊51抵接至元件晶圓W的背面WR，而在元件晶圓W的背面WR側生成吸雜層G。實施了吸雜層生成步驟ST5之後的元件晶圓W的背面WR的粗糙度(Ra)，為0.8～4.5nm。亦即，實施了吸雜層生成步驟ST5之後的元件晶圓W的背面WR的算術平均粗糙度(Ra)，為0.8nm以上且4.5nm以下。 　　[0030] 像這樣，實施形態1中，加工方法，在研磨步驟ST4及吸雜層生成步驟ST5中，係共用研磨墊51及夾盤平台7。實施形態1中，研磨步驟ST4及吸雜層生成步驟ST5中，是將研磨墊51定位成使得研磨墊51的外周覆蓋元件晶圓W的中心，且從元件晶圓W的外緣突出。 　　[0031] 磨削研磨裝置1，於吸雜層生成步驟ST5後，將實施了吸雜層生成步驟ST5的元件晶圓W定位至搬入搬出位置A，藉由搬入手段11搬入至洗淨手段13，在洗淨手段13洗淨，將洗淨後的元件晶圓W藉由搬出入手段14往匣9搬入。 　　[0032] 分片化步驟ST6中，從匣9內將元件晶圓W取出，從表面WS將保護構件P剝離後，在元件晶圓W的表面WS形成由含有聚乙烯醇(polyvinyl alcohol：PVA)或聚乙烯吡咯啶酮(polyvinyl pyrrolidone：PVP)等水溶性樹脂所構成之未圖示保護膜，而將元件晶圓W的背面WR側予以吸引保持於圖7所示雷射加工機20的夾盤平台21。分片化步驟ST6，如圖7所示，是一面令雷射加工機20的雷射光照射單元22沿著分割預定線S相對地移動一面從雷射光照射單元22對分割預定線S照射雷射光LR，對分割預定線S施以燒蝕加工而予以半切割(half-cut)後，施加外力，將元件晶圓W沿著分割預定線S予以分片化成各個元件晶片DT。當照射雷射光LR來做全切割(full-cut)的情形下，分片化步驟ST6中，將元件晶圓W予以分片化成各個元件晶片DT後，除去未圖示之保護膜，將元件晶圓W的表面WS洗淨，以洗淨保護膜並且和碎屑一起除去。 　　[0033] 實施形態1中，分片化步驟ST6，是藉由使用了雷射光LR之燒蝕加工來將元件晶圓W分片化成各個元件晶片DT，但本發明中，分片化步驟ST6，亦可照射雷射光而在元件晶圓W的內部形成改質層來將元件晶圓W分片化成各個元件晶片DT，亦可藉由使用了切削刀之切削加工來將元件晶圓W分片化成各個元件晶片DT。 　　[0034] 如以上般，實施形態1之加工方法，於吸雜層生成步驟ST5，是使用含有20重量%以上且50重量%以下之平均粒徑為0.35μm以上且1.7μm以下的研磨粒之研磨墊51，一面供給不含有研磨粒之液體一面進行研磨加工，來生成吸雜層G。然後，元件晶圓W的背面WR的算術平均粗糙度(Ra)，會成為0.8nm以上且4.5nm以下。其結果，實施形態1之加工方法，能夠擔保被分割後的元件晶片DT的吸雜性及抗撓強度。 　　[0035] 此外，實施形態1之加工方法，於吸雜層生成步驟ST5，是使用含有20重量%以上且50重量%以下之平均粒徑為0.35μm以上且1.7μm以下的研磨粒之研磨墊51，一面供給不含有研磨粒之液體一面進行研磨加工，故能將元件晶圓W的背面WR的算術平均粗糙度(Ra)做成0.8nm以上且4.5nm以下。因此，實施形態1之加工方法，藉由事先掌握研磨墊51含有的研磨粒的粒徑，能夠掌握吸雜層生成步驟ST5後的和吸雜性有高相關性之背面WR的算術平均粗糙度(Ra)。其結果，實施形態1之加工方法，藉由評估吸雜層生成步驟ST5後的元件晶圓W的背面WR的算術平均粗糙度(Ra)，便能以簡易的方法來進行元件晶片DT的吸雜性的良莠之判定。 　　[0036] [實施形態2] 　　基於圖面說明本發明實施形態2之元件晶圓的加工方法。圖8為實施形態2之元件晶圓的加工方法的研磨步驟示意圖。圖9為實施形態2之元件晶圓的加工方法的吸雜層生成步驟示意圖。另，圖8及圖9，對於和實施形態1同一部分係標記同一符號而省略說明。 　　[0037] 實施形態2之元件晶圓的加工方法(以下簡單記為加工方法)，除了實施研磨步驟ST4及吸雜層生成步驟ST5之研磨手段5的構成和實施形態1相異以外，餘與實施形態1相同。 　　[0038] 實施形態2之加工方法(以下簡單記為加工方法)，實施研磨步驟ST4及吸雜層生成步驟ST5之研磨手段5，如圖8及圖9所示，係在中心設置供給通路18，該供給通路18是將來自研磨液供給源15的研磨液或來自液體供給源17的液體供給至和研磨墊51的元件晶圓W的背面WR抵接之研磨面的中央。此外，實施形態2之加工方法的研磨步驟ST4及吸雜層生成步驟ST5中，是將研磨墊51定位成使得以研磨墊51的全體覆蓋元件晶圓W的背面WR全體。 　　[0039] 實施形態2之加工方法，如同實施形態1般，於吸雜層生成步驟ST5，是使用含有20重量%以上且50重量%以下之平均粒徑為0.35μm以上且1.7μm以下的研磨粒之研磨墊51，一面供給不含有研磨粒之液體一面進行研磨加工，來生成吸雜層G。然後，元件晶圓W的背面WR的算術平均粗糙度(Ra)，會成為0.8nm以上且4.5nm以下。其結果，實施形態2之加工方法，能夠擔保被分割後的元件晶片DT的吸雜性及抗撓強度。 　　[0040] 接著，本發明之發明團隊，確認了實施形態1及實施形態2之加工方法的效果。首先，本發明之發明團隊，確認了藉由研磨粒的平均粒徑相異之研磨墊51實施了吸雜層生成步驟ST5後之元件晶圓W的背面WR的吸雜性。吸雜性的確認結果，如表1所示。 　　[0041][0042] 本發明品1，是藉由含有平均粒徑為1.7μm的研磨粒之研磨墊51來進行吸雜層生成步驟ST5，使用了背面WR的算術平均粗糙度(Ra)為4.2nm的元件晶圓W。本發明品2，是藉由含有平均粒徑為0.6μm的研磨粒之研磨墊51來進行吸雜層生成步驟ST5，使用了背面WR的算術平均粗糙度(Ra)為2.2nm的元件晶圓W。本發明品3，是藉由含有平均粒徑為0.4μm的研磨粒之研磨墊51來進行吸雜層生成步驟ST5，使用了背面WR的算術平均粗糙度(Ra)為1.4nm的元件晶圓W。本發明品4，是藉由含有平均粒徑為0.36μm的研磨粒之研磨墊51來進行吸雜層生成步驟ST5，使用了背面WR的算術平均粗糙度(Ra)為0.8nm的元件晶圓W。比較例，是藉由含有平均粒徑為0.25μm的研磨粒之研磨墊51來進行吸雜層生成步驟ST5，使用了背面WR的算術平均粗糙度(Ra)為0.7nm的元件晶圓W。 　　[0043] 表1中，對本發明品1～4及元件晶圓W的背面WR，於單位面積塗布1.0×1013 [atoms／cm2 ]的Cu標準液(硫酸銅)，令Cu標準液乾燥後，將元件晶圓W以350℃的溫度加熱3小時而製造出容易擴散銅原子之狀態。將元件晶圓W冷卻，使用TXRF(全反射螢光X射線分析裝置：TECHNOS股份公司製)測定了塗布有Cu標準液的背面WR的背側之表面WS的銅原子量。詳細來說，是將元件晶圓W的表面WS分割成以15mm×15mm區隔之區域，針對各個區域各測定1處銅原子量，將銅原子量超出規定量者訂為有銅原子的移動，將規定量以下者訂為無銅原子的移動。按照表1的結果得知，比較例中有銅原子往表面WS之移動，相對於此本發明品1至本發明品4中沒有銅原子往表面WS之移動。是故，按照表1得知，藉由含有平均粒徑為0.35μm以上且1.7μm以下的研磨粒之研磨墊51來實施吸雜層生成步驟ST5，藉此便能擔保吸雜性。 　　[0044] 此外，本發明之發明團隊，測定了藉由研磨粒的平均粒徑相異之研磨墊51實施了吸雜層生成步驟ST5後之元件晶片DT的抗撓強度及元件晶圓W的背面WR的算術平均粗糙度(Ra)。結果如圖10所示。 　　[0045] 圖10為各實施形態之元件晶圓的加工方法的研磨墊中含有的研磨粒的平均粒徑、與元件晶片的抗撓強度及背面的算術平均粗糙度之關係示意圖。圖10中，橫軸表示研磨墊51中含有之研磨粒的平均粒徑，縱軸表示元件晶片DT的抗撓強度。此外，以圖10的菱形表示元件晶圓W的背面WR的算術平均粗糙度(Ra)。 　　[0046] 按照圖10得知，若將研磨墊51的研磨粒的平均粒徑從2.2μm逐漸減小，則抗撓強度會逐漸變高。此外，若將研磨墊51的研磨粒的平均粒徑從2.2μm逐漸減小，則元件晶圓W的背面WR的算術平均粗糙度(Ra)會逐漸變小，由表1的結果得知吸雜性會逐漸降低。 　　[0047] 此處，使用含有平均粒徑為2.2μm的研磨粒之研磨墊51(Poligrind系列(迪思科股份公司製))實施了吸雜層生成步驟ST5時之抗撓強度為900MPa。使用含有平均粒徑為1.5μm的研磨粒之研磨墊51實施了吸雜層生成步驟ST5時之抗撓強度為1058MPa，和使用了Poligrind系列時成為同等的抗撓強度。是故，按照圖10的平均研磨粒為1.5μm之情形及為0.6μm之情形等的結果得知，藉由含有20重量%～50重量%之平均粒徑為1.7μm以下的研磨粒之研磨墊51來實施吸雜層生成步驟ST5，藉此便能擔保元件晶圓W的抗撓強度。 　　[0048] 是故，按照表1及圖10之結果得知，藉由含有20重量%以上且50重量%以下之平均粒徑為0.35μm以上且1.7μm以下的研磨粒之研磨墊51來實施吸雜層生成步驟ST5，藉此，實施了吸雜層生成步驟ST5後之元件晶圓W的背面WR的算術平均粗糙度(Ra)會成為0.8nm以上且4.5nm以下，而能夠擔保被分割後的元件晶片DT的吸雜性及抗撓強度。此外，按照表1及圖10之結果得知，藉由含有20重量%以上且50重量%以下之平均粒徑為0.4μm以上且1.7μm以下的研磨粒之研磨墊51來實施吸雜層生成步驟ST5，藉此，實施了吸雜層生成步驟ST5後之元件晶圓W的背面WR的算術平均粗糙度(Ra)會成為1.4nm以上且2.2nm以下，而能夠更加擔保被分割後的元件晶片DT的吸雜性及抗撓強度。 　　[0049] [變形例1] 　　說明本發明各實施形態的變形例1之元件晶圓的加工方法。實施形態1及實施形態2中，元件晶圓W的元件DV為邏輯系的元件，但變形例1中為記憶體(快閃記憶體或DRAM(Dynamic Random Access Memory)等記憶體)的元件。變形例1之元件晶圓的加工方法，是在以磨削研磨裝置1做加工之前，從表面WS藉由雷射光LR所做的燒蝕加工或切削刀所做的切削加工而在分割預定線S形成不到達背面WR之溝，藉由對背面WR的粗磨削、精磨削而分割成各個元件晶片DT後，依序進行研磨步驟ST4及吸雜層生成步驟ST5而在背面WR形成吸雜層G。變形例中，粗磨削步驟ST2或精磨削步驟ST3，相當於分片化步驟ST6。變形例1之元件晶圓的加工方法，如同各實施形態般，能夠擔保被分割後的元件晶片DT的吸雜性及抗撓強度。像這樣，本發明之加工方法的元件晶圓W，揭示了實施形態1及實施形態2所示被分片化成各個元件晶片DT以前之物、及變形例1所示被分片化成各個元件晶片DT以後之物這兩者。 　　[0050] [變形例2] 　　說明本發明各實施形態的變形例2之元件晶圓的加工方法。實施形態1及實施形態2中使用的磨削研磨裝置1，具備進行粗磨削步驟ST2之第1磨削手段3、進行精磨削步驟ST3之第2磨削手段4、進行研磨步驟ST4及吸雜層生成步驟ST5之研磨手段5，但變形例2中使用的磨削研磨裝置1，是具備進行粗磨削步驟ST2之第1磨削手段3、進行精磨削步驟ST3之第2磨削手段4、不供給研磨液而使用乾式的研磨墊來進行研磨步驟ST4之研磨手段、進行吸雜層生成步驟ST5之等同於各實施形態的研磨手段5之吸雜層生成手段。變形例2之元件晶圓的加工方法，如同各實施形態般，能夠擔保被分割後的元件晶片DT的吸雜性及抗撓強度。 　　[0051] 按照各實施形態及各變形例，能夠獲得以下之元件晶片的製造方法。 　　[0052] (附記1) 　　一種元件晶片的製造方法，包含： 　　吸雜層生成步驟，對旋轉的元件晶圓的背面一面供給不含有研磨粒之液一面令含有20～50重量%之粒徑0.35～1.7(μm)[中央值]的研磨粒且旋轉之研磨墊抵接來生成吸雜層；及 　　分片化步驟，將元件晶圓沿著分割預定線予以分片化成各個元件晶片。 　　[0053] 另，本發明不限定於上述實施形態、變形例。亦即，在不脫離本發明要旨之範圍能夠做種種變形而實施。本發明中，於吸雜層生成步驟ST5，亦可如日本特開2015-46550所示般，使用將和矽誘發固相反應之固相反應微粒子、及莫氏硬度比矽高而誘發研磨之研磨微粒子混入至液狀黏結劑(binder)，而令不織布浸潤於液狀黏結劑並乾燥所構成之，含有20重量%以上且50重量%以下之粒徑0.35μm以上且1.7(μm)[中央值]以下的研磨微粒子之研磨墊51。
[0054]
7‧‧‧夾盤平台
51‧‧‧研磨墊
W‧‧‧元件晶圓
WS‧‧‧表面
WR‧‧‧背面
DV‧‧‧元件
G‧‧‧吸雜層
ST1‧‧‧保持步驟
ST5‧‧‧吸雜層生成步驟
[0010] 　　[圖1] 圖1為實施形態1之元件晶圓的加工方法的加工對象之元件晶圓示意立體圖。 　　[圖2] 圖2為實施形態1之元件晶圓的加工方法中使用的磨削研磨裝置的構成例立體圖。 　　[圖3] 圖3為圖2所示之磨削研磨裝置的研磨手段的構成例示意立體圖。 　　[圖4] 圖4為實施形態1之元件晶圓的加工方法的流程示意流程圖。 　　[圖5] 圖5為實施形態1之元件晶圓的加工方法的研磨步驟示意圖。 　　[圖6] 圖6為實施形態1之元件晶圓的加工方法的吸雜層生成步驟示意圖。 　　[圖7] 圖7為實施形態1之元件晶圓的加工方法的分片化步驟示意圖。 　　[圖8] 圖8為實施形態2之元件晶圓的加工方法的研磨步驟示意圖。 　　[圖9] 圖9為實施形態2之元件晶圓的加工方法的吸雜層生成步驟示意圖。 　　[圖10] 圖10為各實施形態之元件晶圓的加工方法的研磨墊中含有的研磨粒的平均粒徑、與元件晶片的抗撓強度及背面的算術平均粗糙度之關係示意圖。

Claims (1)

  1. 一種元件晶圓的加工方法，係在表面形成有複數個元件之元件晶圓的加工方法，包含： 　　保持步驟，在夾盤平台保持該元件晶圓的該表面側而令背面露出；及 　　吸雜層生成步驟，令該夾盤平台及含有20～50重量%之粒徑0.35～1.7(μm)[中央值]的研磨粒之研磨墊旋轉，並且一面對該元件晶圓供給不含有研磨粒之液，一面將該研磨墊抵接至該元件晶圓的背面來生成吸雜層； 　　實施了該吸雜層生成步驟之後的該元件晶圓背面的粗糙度(Ra)，為0.8～4.5nm。
TW106127540A 2016-09-29 2017-08-15 元件晶圓的加工方法 TW201824380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-191955 2016-09-29
JP2016191955A JP2018056384A (ja) 2016-09-29 2016-09-29 デバイスウエーハの加工方法

Publications (1)

Publication Number Publication Date
TW201824380A true TW201824380A (zh) 2018-07-01

Family

ID=61780618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127540A TW201824380A (zh) 2016-09-29 2017-08-15 元件晶圓的加工方法

Country Status (4)

Country Link
JP (1) JP2018056384A (zh)
KR (1) KR20180035671A (zh)
CN (1) CN107887266A (zh)
TW (1) TW201824380A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2010225987A (ja) * 2009-03-25 2010-10-07 Disco Abrasive Syst Ltd ウェーハの研磨方法及び研磨パッド
JP5916513B2 (ja) * 2012-05-23 2016-05-11 株式会社ディスコ 板状物の加工方法
JP5963537B2 (ja) * 2012-05-23 2016-08-03 株式会社ディスコ シリコンウエーハの加工方法
CN105359258B (zh) * 2013-07-02 2018-09-25 富士纺控股株式会社 研磨垫及其制造方法
JP6208498B2 (ja) * 2013-08-29 2017-10-04 株式会社ディスコ 研磨パッドおよびウエーハの加工方法

Also Published As

Publication number Publication date
KR20180035671A (ko) 2018-04-06
JP2018056384A (ja) 2018-04-05
CN107887266A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
JP5916513B2 (ja) 板状物の加工方法
KR102235432B1 (ko) 피가공물의 평가 방법
TW201626447A (zh) 晶圓之加工方法
JP5963537B2 (ja) シリコンウエーハの加工方法
KR20190056306A (ko) 웨이퍼의 생성 방법 및 웨이퍼 생성 장치
JP6723892B2 (ja) ウエーハの加工方法
JP5430975B2 (ja) ワーク加工方法およびワーク加工装置
JP6192778B2 (ja) シリコンウエーハの加工装置
JP2010194680A (ja) ワーク加工方法およびワーク加工装置
TWI727089B (zh) 晶圓的加工方法及研磨裝置
JP5410940B2 (ja) 研削装置
JP4944569B2 (ja) ウエーハの研削方法
JP5350127B2 (ja) 被加工物の研削方法
CN108081118B (zh) 晶片的加工方法
TW201824380A (zh) 元件晶圓的加工方法
JP2011031359A (ja) 研磨工具、研磨装置および研磨加工方法
JP5635892B2 (ja) 研削装置
JP2011023618A (ja) ウエーハ洗浄装置
JP2018056500A (ja) 板状物の加工方法
JP5973284B2 (ja) 研削装置
JP7450426B2 (ja) 被加工物の加工方法
TWI833902B (zh) 晶圓之加工方法
US20230173638A1 (en) Method of grinding workpiece
JP7304708B2 (ja) ウェーハの加工方法
JP2023082509A (ja) 加工方法及び加工装置