TW201816587A - 可變頁面尺寸架構 - Google Patents

可變頁面尺寸架構 Download PDF

Info

Publication number
TW201816587A
TW201816587A TW106125623A TW106125623A TW201816587A TW 201816587 A TW201816587 A TW 201816587A TW 106125623 A TW106125623 A TW 106125623A TW 106125623 A TW106125623 A TW 106125623A TW 201816587 A TW201816587 A TW 201816587A
Authority
TW
Taiwan
Prior art keywords
memory
page size
page
row
column
Prior art date
Application number
TW106125623A
Other languages
English (en)
Other versions
TWI697831B (zh
Inventor
科拉多 維拉
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201816587A publication Critical patent/TW201816587A/zh
Application granted granted Critical
Publication of TWI697831B publication Critical patent/TWI697831B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1804—Manipulation of word size
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

本發明闡述操作具有可變頁面尺寸之一記憶體陣列之方法、系統及裝置。可動態地改變該頁面尺寸，且可並行地存取該記憶體陣列之多個列以產生所要頁面尺寸。該陣列之一記憶體庫可含有多個記憶體區段，且每一記憶體區段可具有其自身的一組用以讀取或程式化記憶體單元之感測組件(例如，感測放大器)。因此，可並行地存取多個記憶體區段以自多列記憶體單元產生一記憶體頁面。可基於該頁面尺寸而修改定址方案。邏輯列位址可識別待並行存取之記憶體區段。該等記憶體區段亦可被連結，且存取一個區段中之一列可自動地存取另一記憶體區段中之一列。

Description

可變頁面尺寸架構
以下內容大體而言係關於記憶體裝置且更具體而言係關於具有一可變頁面尺寸架構之一記憶體裝置。 記憶體裝置廣泛用於在各種電子裝置(諸如，電腦、無線通信裝置、相機、數位顯示器及諸如此類)中儲存資訊。資訊係藉由將一記憶體裝置之不同狀態程式化而儲存。舉例而言，二進制裝置具有兩種狀態，該兩種狀態通常係由一邏輯「1」或一邏輯「0」來標示。在其他系統中，可儲存兩種以上狀態。為了存取所儲存資訊，電子裝置可讀取或感測記憶體裝置中所儲存之狀態。為了儲存資訊，電子裝置可撰寫或程式化記憶體裝置中之狀態。 存在各種類型之記憶體裝置，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電性RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體及其他記憶體。記憶體裝置可係揮發性的或非揮發性的。非揮發性記憶體(例如，快閃記憶體)可儲存資料達長時間週期，甚至在缺少一外部電源之情況下亦如此。揮發性記憶體裝置(例如，DRAM)可隨時間推移丟失其所儲存狀態，除非其藉由一外部電源而被週期性地再新。舉例而言，一個二進制記憶體裝置可包含一充電式或放電式電容器。然而，一充電式電容器可透過洩漏電流而隨時間推移變成放電式電容器，此導致所儲存資訊丟失。揮發性記憶體之特定特徵可提供效能優勢，諸如較快讀取或寫入速度；而諸如無需週期性再新而儲存資料之能力等非揮發性記憶體之特徵可係有利的。 某些非揮發性的記憶體裝置可使用類似於揮發性記憶體之裝置架構。與其他非揮發性及揮發性記憶體裝置相比，此等裝置可具有經改良效能。由於資訊通常係以多個二進制位元(記憶體單元)來表示，因此在一讀取或寫入操作期間一次可存取諸多記憶體單元。此基於記憶體頁面之存取亦可改良記憶體陣列之效能。然而，若記憶體頁面係大的，則可含有諸多起初並不需要之位元。存取彼等未使用記憶體單元可浪費能量且可需要不必要組件，而此等不必要組件會佔用晶粒空間。
本專利申請案主張由Villa於2016年7月29日提出申請的標題為「Variable Page Size Architecture」之美國專利申請案第15/223,753號之優先權，該專利申請案受讓於本發明之受讓人。 可藉由存取一記憶體陣列之多個列而動態地改變該記憶體陣列之頁面尺寸。記憶體陣列可由多個記憶體庫構成，其中每一庫含有數個記憶體區段。每一記憶體區段可具有一記憶體單元陣列及一組感測組件(例如，感測放大器)，該組感測組件用以讀取或程式化記憶體單元。為了打開一記憶體頁面，可存取記憶體區段內之一列且可感測並緩衝該列內之一子組記憶體單元。由於每一記憶體區段具有其自身的一組之感測組件，因此可與存取記憶體庫之多個列並行地存取多個記憶體區段，因此達成可變尺寸之頁面尺寸。 可基於頁面尺寸而修改定址方案。一記憶體控制器可將一邏輯列位址傳遞至記憶體陣列以打開一記憶體頁面。若並行地存取多個記憶體區段，則邏輯列位址可識別該等記憶體區段。在某一實例中，記憶體區段可被連結，且存取一個區段中之一列可自動地存取另一記憶體區段中之一列。一旦打開一記憶體頁面，記憶體控制器可發送一行存取命令，該行存取命令選擇記憶體頁面之一子組來發送至處理器。子組可具有固定長度，且因此行存取命令可隨頁面尺寸改變而變化。因此記憶體控制器可基於頁面尺寸而修改邏輯列位址及行位址。 本文中所闡述之動態頁面尺寸操作可提供若干個益處。舉例而言，可因使用較少感測組件而減小晶粒尺寸—亦即，一次僅讀取或程式化一列內之一子組記憶體單元。此亦可在操作期間減少電力消耗。此外，若期望提升效能(例如，用以存取記憶體陣列中之所儲存資料之總體時間)，則可藉由並行地存取多個記憶體列而增大頁面尺寸。 在某些實例中，可在將含有記憶體陣列之一裝置開啟電源之後旋即判定頁面尺寸。在其他實例中，可藉由接收一命令而改變頁面尺寸。舉例而言，一軟體應用程式可基於各種因子而判定一較佳頁面尺寸且然後指示記憶體陣列使用此一頁面尺寸。 下文在一記憶體陣列之內容脈絡中進一步闡述上文所引入的本發明之特徵。然後，針對支援一可變頁面尺寸及其操作之一記憶體陣列闡述特定實例。藉由與一可變頁面尺寸架構有關之設備圖、系統圖及流程圖圖解說明且參考與一可變頁面尺寸架構有關之設備圖、系統圖及流程圖闡述本發明之此等特徵及其他特徵。本發明可係關於任何非揮發性記憶體。儘管參考一鐵電性電容器論述某些實例，但本發明並不限於鐵電性記憶體。舉例而言，本發明可係關於交叉點記憶體、電阻式記憶體、基於硫族化物之記憶體、磁性記憶體、快閃記憶體、薄膜記憶體以及其他記憶體類型。圖 1 圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性記憶體陣列100。記憶體陣列100亦可被稱為一電子記憶體設備。記憶體陣列100包含可程式化以儲存不同邏輯狀態之記憶體單元105。每一記憶體單元105可可程式化以儲存被標示為一邏輯0及一邏輯1兩種狀態。在某些情形，記憶體單元105經組態以儲存兩種以上邏輯狀態。一記憶體單元105可係各種邏輯儲存裝置中之一者，諸如一鐵電性電容器、自旋轉矩轉移裝置、磁性穿隧接面、相變裝置、記憶體電晶體及其他裝置。 可藉由啟動或選擇適當存取線110及數位線115來對記憶體單元105執行諸如讀取及寫入等操作。存取線110可被稱為字線110，且數位線115可被稱為位元線115。啟動或選擇一字線110或一數位線115可包含將一電壓施加至各別線。字線110及數位線115係由導電材料製成。舉例而言，字線110及數位線115可由金屬(諸如銅、鋁、金、鎢等)、金屬合金、經摻雜半導體、其他導電材料或諸如此類製成。根據圖1之實例，每一列記憶體單元105連接至一單個字線110，且每一行記憶體單元105連接至一單個數位線115。藉由啟動一個字線110及一個數位線115 (例如，將一電壓施加至字線110或數位線115)，可在字線與數位線之相交點處存取一單個記憶體單元105。存取記憶體單元105可包含讀取或寫入記憶體單元105。一字線110與數位線115之相交點可被稱為一記憶體單元之一位址。 記憶體陣列100可表示一記憶體陣列、記憶體庫或記憶體區段。一記憶體陣列可被分裂成若干記憶體庫以改良一單個記憶體組件(諸如一晶片)內之並行操作。一記憶體庫可係跨越多個記憶體組件(例如，晶片)之多個列及行。一記憶體庫、記憶體區段或記憶體頁面可係一2D或一3D記憶體陣列(例如，記憶體陣列100可係2D或3D的)之一部分。在一記憶體庫內一次可執行一單個讀取或寫入操作。因此，可並行地操作多個記憶體庫以便增加總體記憶體陣列之輸送量。 每一記憶體庫可被劃分成若干記憶體區段，其中每一記憶體區段具有其自己之感測組件125組。舉例而言，一記憶體庫可被劃分成32個單獨記憶體區段。藉由將一庫劃分成若干區段，該記憶體區段內之每一位元線115之總長度與一未經分段庫相比被減小。此等較短位元線115可改良記憶體陣列之操作速度。 在某些架構中，一單元之邏輯儲存裝置(例如，一電容器)與數位線可係藉由一選擇組件電隔離。字線110可連接至且可控制選擇組件。舉例而言，選擇組件可係一電晶體且字線110可連接至該電晶體之閘極。啟動字線110造成一記憶體單元105之電容器與其對應數位線115之間的一電連接或閉合電路。然後可存取數位線以讀取或寫入記憶體單元105。對於揮發性記憶體而言，啟動字線110可破壞與字線110進行電子通信之每一記憶體單元105之所儲存邏輯狀態，因此需要感測列之每一記憶體單元105且可寫回其邏輯狀態。對於非揮發性記憶體而言，情形可並非如此—啟動字線110可使記憶體單元105與其數位線115進行電子通信，但可不破壞每一記憶體單元105之邏輯狀態。如此，可啟動一字線110，但可由感測組件125感測列之僅一子組記憶體單元105。 可透過一列解碼器120及一行解碼器130控制存取記憶體單元105。在某些實例中，一列解碼器120自記憶體控制器140接收一列位址且基於所接收列位址而啟動適當字線110，該列位址可係一串二進制位元。舉例而言，記憶體陣列100可包含標記為WL_1至WL_M之多個字線110，且列位址可啟動字線110中之一者。在某些實例中，記憶體陣列100可包含標記為DL_1至DL_N之多個數位線115，其中M及N係取決於陣列大小。因此，藉由啟動一字線110及一數位線115（例如WL_2及DL_3），在其等交叉點處之記憶體單元105可被存取。然後可由感測組件125感測列內之某些或全部記憶體單元105以判定記憶體單元105之所儲存狀態。可將所偵測邏輯狀態鎖存或儲存於可係行解碼器130之一部分之一緩衝器中。此程序可被稱為打開一記憶體頁面。然後可重複地存取(例如，發送至處理器)記憶體頁面之資料而不必每一次啟動字線110及感測組件125。此可改良記憶體陣列100之存取時間。在某些情形中，在記憶體單元105、字線110或記憶體區段之間可存在一連結關係，如下文更詳細地論述。在此等情形中，可在一第一列處引導一列位址，但列解碼器120可基於連結而存取第一列及一第二列。換言之，列解碼器120可啟動一第一字線110及一第二字線110。第二列可與另一組感測組件125在另一記憶體區段中。 然後可透過行解碼器130輸出記憶體頁面中所含有之資料以作為輸出135。舉例而言，可將一行位址發送至行解碼器130以選擇一個或一子組邏輯值以輸出至一匯流排。此行位址可係用以選擇該子組邏輯值之一串二進制位元。由於頁面尺寸可動態地改變，因此行位址中之位元之數目亦可改變。舉例而言，若頁面尺寸翻倍，則現在兩倍之多的子組係可用的，且行位址中之位元之數目可增加。 在存取之後，可由感測組件125讀取或感測一記憶體單元105以判定記憶體單元105之所儲存狀態。在記憶體單元105包含一鐵電性電容器之實例中，在存取記憶體單元105之後，其可放電至其對應數位線115上。由於一鐵電性電容器之非揮發特性，可基於加偏壓於或將一電壓施加至鐵電性電容器而使鐵電性電容器放電。針對其他非揮發性記憶體之其他方案可係可能的。放電可致使數位線115之電壓發生改變，感測組件125可比較數位線115之電壓與一參考電壓(未展示)以便判定記憶體單元105之所儲存狀態。舉例而言，若數位線115具有比參考電壓高之一電壓，則感測組件125可判定記憶體單元105中之所儲存狀態係一邏輯1且反之亦然。感測組件125可包含各種電晶體或放大器以便偵測並放大一信號差。 可藉由啟動相關字線110及數位線115設定或寫入一記憶體單元105。如上文所論述，啟動一字線110會將記憶體單元105之對應列電連接至其各別數位線115。藉由控制相關數位線115 而啟動字線110，一記憶體單元105可被寫入—亦即，可將一邏輯值儲存於記憶體單元105中。行解碼器130可接受資料(舉例而言，輸入135)以將該資料寫入至記憶體單元105。在某些實例中，可藉由將一電壓施加至邏輯儲存組件(舉例而言，跨越一鐵電性電容施加一電壓器)寫入一記憶體單元105。 在某些實例中，記憶體頁面尺寸係可組態的。記憶體陣列100可表示一記憶體庫內之多個記憶體區段中之一個記憶體區段。頁面尺寸可由多個基礎記憶體頁面組成，其中基礎頁面係一單個列內之一子組記憶體單元105。舉例而言，感測組件125之數目可小於數位線115之數目。然後並行地存取多個列以藉由緩衝多個基礎頁面而產生一較大頁面尺寸。在某些情形中，不同列可在不同記憶體區段中，其中每一區段具有其自己之感測組件125組。 在某些記憶體架構中，存取記憶體單元105可降級或破壞儲存邏輯狀態，且可執行重新寫入或再新操作以將原始邏輯狀態傳回至記憶體單元105。舉例而言，在DRAM中，在一感測操作期間電容器可部分地或完全地被放電，此損毀所儲存邏輯狀態。因此，在一感測操作之後邏輯狀態可被重新寫入。另外，啟動一單個字線110可致使列中之所有記憶體單元放電；因此，可需要重新寫入該列中之數個或所有記憶體單元105。然而，非揮發性記憶體單元105可在連接至其數位線115之後不會旋即放電。此可能夠感測一列內之一子組記憶體單元105而不會破壞未被感測之記憶體單元105之所儲存邏輯狀態。 包含DRAM在內之某些記憶體架構可隨時間推移而丟失其所儲存狀態，除非其等藉由一外部電源週期性地再新。舉例而言，一充電式電容器可隨時間推移而透過洩漏電流變成放電式電容器，此導致儲存資訊丟失。此等所謂的揮發性記憶體裝置之再新速率可係相對高的，例如，針對DRAM陣列每秒進行數十次再新操作，此可導致巨大電力消耗。隨著記憶體陣列日益增大，經增加電力消耗可阻礙記憶體陣列之部署或操作(例如，電力供應、熱量產生、材料限制等)，此對於依賴諸如一電池等一有限電源之行動裝置而言尤其如此。然而，相對於其他記憶體架構而言，非揮發性記憶體單元105可具有達成經改良效能之有益屬性。舉例而言，可存取一列內之一子組記憶體單元105，從而能夠在操作期間使用一較小頁面尺寸。藉由並行地存取多個記憶體區段，可動態地改變頁面尺寸以將使用記憶體陣列100之裝置之效能最佳化。 記憶體控制器140可透過各種組件(諸如列解碼器120、行解碼器130及感測組件125)控制記憶體陣列100之操作(例如，讀取、寫入、重新寫入、再新、頁面尺寸判定等)。記憶體控制器140可產生列位址信號及行位址信號以啟動所要字線110及數位線115。記憶體控制器140亦可產生且控制在記憶體陣列100之操作期間使用之各種電壓電位。通常，本文中所論述之一所施加電壓之振幅、形態或持續時間可經調整或變化且對於用於操作記憶體陣列100之各種操作而言可係不同的。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體單元105；舉例而言，可在一重設操作期間同時存取記憶體陣列100之多個或所有單元，在該重設操作中所有記憶體單元105或記憶體單元105之一群組被設定為一單個邏輯狀態。或者可打開各種尺寸之記憶體頁面。圖 2 圖解說明包含一記憶體單元105且支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性電路200。電路200包含一記憶體單元105-a、字線110-a、數位線115-a及感測組件125-a，上述各項可分別係如參考圖1所闡述之一記憶體單元105、字線110、數位線115及感測組件125之實例。記憶體單元105-a可包含一邏輯儲存裝置205，舉例而言，係電極透過定位於其之間的一鐵電性材料電容性耦合之一電容器。邏輯儲存裝置205可表示如上文所闡述之其他記憶體裝置。電路200亦包含選擇組件220及參考信號225。在圖2之實例中，可經由平板線210及數位線115-a存取邏輯儲存裝置205。在某些實例中，平板線210可不存在。如上文所闡述，可使用邏輯儲存裝置205儲存各種狀態。 可藉由操作電路200中所表示之各種元件讀取或感測邏輯儲存裝置205之所儲存狀態。邏輯儲存裝置205可與數位線115-a進行電子通信。舉例而言，當將選擇組件220解除啟動時，邏輯儲存裝置205可與數位線115-a隔離，且當啟動選擇組件220時邏輯儲存裝置205可電連接至數位線115-a。啟動選擇組件220可被稱為選擇記憶體單元105-a。在某些情形中，選擇組件220係一電晶體且其操作係藉由將一電壓施加至電晶體閘極來控制，其中電壓量值大於電晶體之臨限值電壓量值。字線110-a可啟動選擇組件220；舉例而言，將施加至字線110-a之一電壓施加至電晶體閘極，從而連接邏輯儲存裝置205與數位線115-a。 如先前所闡述，邏輯儲存裝置205可在連接至數位線115-a之後不會旋即放電。在某些實例中，可將一電壓施加至邏輯儲存裝置205以感測其所儲存邏輯狀態。在一個方案中，字線110-a可經加偏壓以選擇記憶體單元105-a且可將一電壓施加至平板線210。在某些情形中，使數位線115-a虛接地且然後在加偏壓於平板線210及字線110-a之前將數位線115-a與虛接地隔離。加偏壓於平板線210可致使跨越邏輯儲存裝置205之一電壓差(例如，平板線210電壓減去數位線115-a電壓)。在一電容器之實例中，電壓差可產生邏輯儲存裝置205上之所儲存電荷之一改變，其中所儲存電荷之改變量值可取決於邏輯儲存裝置205之初始狀態—例如，所儲存初始狀態是一邏輯1還是一邏輯0。此可致使數位線115-a之電壓基於邏輯儲存裝置205上所儲存之電荷而發生一改變。在其他方案中，可將平板線210保持在一恆定電位下而是可控制數位線115-a之電壓。 數位線115-a之電壓之改變可取決於其固有電容，在電荷流動通過數位線115-a時，某些有限電荷可儲存於數位線115-a中且所得電壓取決於固有電容。固有電容可取決於數位線115-a之實體特性，包含大小。數位線115-a可連接諸多記憶體單元105，因此數位線115-a可具有造成一不可忽略電容(例如，大約若干微微法拉(pF))之一長度。然後可藉由感測組件125-a比較數位線115-a之所得電壓與一參考(例如，參考信號225之一電壓)以便判定記憶體單元105-a中之所儲存邏輯狀態。 感測組件125-a可包含用以偵測及放大一信號差之各種電晶體或放大器。感測組件125-a可包含一感測放大器，該感測放大器接收數位線115-a之電壓並比較數位線115-a之電壓與可係一參考電壓之參考信號225。可基於該比較而將感測放大器輸出驅動至較高(例如，一正)或較低(例如，負或接地)供應電壓。舉例而言，若數位線115-a具有比參考信號225高之一電壓，則可將感測放大器輸出驅動至一正供應電壓。另外，在某些情形中，感測放大器可將數位線115-a驅動至供應電壓。感測組件125-a然後可鎖存感測放大器之輸出或數位線115-a之電壓，其可用於判定記憶體單元105-a中之所儲存狀態，例如，邏輯1。另一選擇係，若數位線115-a具有比參考信號225低之一電壓，則可將感測放大器輸出驅動至一負電壓或接地電壓。類似地，感測組件125-a可鎖存感測放大器輸出以判定記憶體單元105-a中之所儲存狀態，例如，邏輯0。然後可(舉例而言)透過行解碼器130輸出記憶體單元105-a之經鎖存邏輯狀態以作為輸出135 (參考圖1)。 為了寫入記憶體單元105-a，可跨越邏輯儲存裝置205施加一電壓。舉例而言，平板線210或數位線115-a或者該兩者可經供能以跨越邏輯儲存裝置205施加一電壓。另外或另一選擇係，可使用用於讀取或寫入操作之其他存取方案。舉例而言，若採用其他技術(亦即，除FeRAM之外)，則可根據記憶體類型調適存取方案。圖 3 圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性記憶體陣列100-a。記憶體陣列100-a包含記憶體庫305，記憶體庫305包含記憶體區段310、310-a及310-b。每一記憶體區段310與一組感測組件125 (舉例而言，感測組件125-b、125-c及125-d)相關聯，感測組件125-b、125-c及125-d可係參考圖1至圖2之感測組件125之實例。記憶體區段310可由記憶體單元列及記憶體單元行構成，如參考圖1所闡述。每一記憶體區段310與列解碼器120-a進行電子通信，列解碼器120-a可係參考圖1之一列解碼器120之一實例。記憶體陣列100-a亦包含：記憶體控制器140-a，其可係參考圖1之一記憶體控制器140之一實例；及暫存器320，其可儲存記憶體區段310當中之連結關係。舉例而言，連結關係315可表示記憶體區段310與310-b之間的一連結關係。 某些揮發性記憶體技術具有相對大頁面尺寸，例如，2至4千位元組(kB)，此可等於陣列或庫之一列中之記憶體單元之數目。存取含有揮發性記憶體單元之一列(例如，啟動一字線110)可破壞其所儲存邏輯狀態。因此，可感測且在某些情形中緩衝該列中之每一記憶體單元來作為一記憶體頁面。一旦(舉例而言)利用一啟動命令打開一頁面，可讀取整個頁面且其內容即可用。行位址選擇哪一資料叢發(例如，記憶體頁面之一子組)將被輸出。後續行位址可選擇記憶體頁面之其餘部分。 在非揮發性記憶體之情形中，當存取列時，無需感測該列之每一記憶體單元。舉例而言，在非揮發性記憶體(諸如，鐵電性記憶體或自旋轉矩轉移記憶體)中，對一特定字線110之選擇不會致使整個列之內容丟失，如在DRAM中。因此對於記憶體陣列100-a中之非揮發性記憶體單元而言，可存取一子組行(亦即，列內之一子組記憶體單元105)且因此可藉由為記憶體庫305之每一記憶體區段310提供比行(位元線115)之數目少之感測組件125而減少晶粒尺寸。相比而言，揮發性記憶體陣列(諸如DRAM)每行使用一個感測放大器。因此，記憶體陣列100-a可具有一高密度之記憶體單元，同時具有小於一列中之記憶體單元105之總數目之一頁面尺寸。因此記憶體陣列100-a可將電力消耗及晶粒尺寸最小化。 記憶體庫305可被劃分成多個記憶體區段(例如，8、16、32等)，每一區段具有其自己之一組感測組件125。每一記憶體區段310可具有小於一單個列內之記憶體單元105之總數目之一基礎頁面尺寸。舉例而言，記憶體庫305之尺寸可係1十億位元(Gb)且可被劃分成八個記憶體區段310。每一記憶體區段310可含有128百萬位元(Mb)且包含4096列記憶體單元105及32768行記憶體單元105 (亦即，每一列中4 kB)。然而，基礎頁面尺寸可小於4 kB。舉例而言，其可係128個位元組(1024個位元或記憶體單元)。換言之，每四個行存取線(位元線115)可存在一個感測組件。在某些實例中，基礎頁面尺寸可係固定的且取決於每一記憶體區段310中之感測組件125之數目。此等實例係諸多可能組態中之某些且其他尺寸係可能的。 用於存取記憶體庫305之頁面尺寸(亦即，有效頁面尺寸)可被動態地改變。亦即，有效頁面尺寸可由多個基礎頁面組成。可並行地操作多個記憶體區段310以產生一較大頁面尺寸。舉例而言，記憶體區段310及記憶體區段310-b可具有一基礎頁面尺寸(例如，128個位元組)，且可藉由同時存取記憶體區段310及310-b兩者而產生一較大有效頁面尺寸(例如，256個位元組)。可同時存取更多記憶體區段310以產生甚至更大頁面尺寸。因此，一個啟動命令可自記憶體庫305提取一較大資料量，此可增加速度且提升效能。舉例而言，可在與實施一實體較大頁面相同之時序考慮情況下發出讀取命令。 對記憶體庫305之操作可包含：判定記憶體庫305之一第一列中之第一複數個邏輯值，判定記憶體庫305之一第二列中之第二複數個邏輯值，及緩衝包含該第一複數個邏輯值及該第二複數個邏輯值之一記憶體頁面。然後可將記憶體頁面之一子組發送至一匯流排。舉例而言，感測組件125-b、125-c及125-d可包含用以鎖存所判定邏輯值之一列緩衝器且緩衝記憶體頁面可包含鎖存該第一複數個邏輯值及該第二複數個邏輯值。在某些情形中，判定第一列中之該第一複數個邏輯值包含判定該第一列中之一子組記憶體單元之每一記憶體單元105之一邏輯狀態。在某些實例中，記憶體庫305包含複數個記憶體區段310 (例如，記憶體區段310、310-a及310-b)，且第一記憶體區段310含有第一列且第二記憶體區段310-b含有第二列。 在某些實例中，基礎記憶體頁面尺寸包括該第一複數個邏輯值或該第二複數個邏輯值，且操作記憶體庫305可包含：判定記憶體頁面之一尺寸包括基礎記憶體頁面尺寸之兩倍；及組態一命令產生器以基於記憶體頁面之尺寸而發出啟動命令。舉例而言，記憶體控制器140-a可包含命令產生器且可產生命令以啟動與第一及第二列相關聯之字線110。 在某些實例中，可在將含有記憶體陣列100-a之一裝置開啟電源之後旋即組態有效頁面尺寸。此可提供一使用同一晶粒來解決關於頁面尺寸之不同需要之優勢。舉例而言，記憶體陣列可用於其中一個頁面尺寸可最佳之應用，且另一使用者可具有可較佳地利用一不同頁面尺寸來執行之一不同應用。此一可變頁面尺寸架構可適應具有一單個記憶體裝置之兩種情境。 在其他實例中，可動態地設定有效頁面尺寸。舉例而言，記憶體控制器140-a可自一軟體應用程式接收一命令以使用一特定頁面尺寸。或者記憶體陣列100-a可達到一預定溫度且使用一較小頁面尺寸以減少熱量產生。在一動態頁面尺寸情況下，可最佳地使用記憶體陣列100-a。舉例而言，當需要短叢發時或當執行程式碼且一頁面改變在一高速率下發生時，可將電力使用最小化。或者，可使用一較大頁面尺寸以便改良效能(例如，增加每啟動命令存取之資料量)。 可基於有效頁面尺寸而調整定址方案。舉例而言，某些位址位元既可用作行位址亦可用作列位址，且記憶體控制器140-a可知曉每一打開頁面之尺寸。記憶體控制器140-a亦可基於有效頁面尺寸而修改定址方案。舉例而言，邏輯列位址可識別一記憶體區段310、記憶體區段310內之一列(例如，一字線110)及該列內之一組行(例如，一組位元線115)。記憶體控制器140-a可修改定址方案，此乃因並行存取之記憶體區段之數目隨頁面尺寸之改變而變化。 在一啟動命令期間，可將一邏輯列位址發送至列解碼器120-a。邏輯列位址係識別記憶體庫305內之特定位置之一串位元。舉例而言，關於先前所論述之1 Gb記憶體庫實例，在使用等於1 kB之基礎頁面尺寸之一有效頁面尺寸之情況下，邏輯列位址可含有20個位元(亦即，220 可等於基礎頁面之總數目：1 Gb/1024個位元/頁面)。邏輯列位址之三個位元可識別八個記憶體區段310中之一者。此等位元可係邏輯列位址之最低有效位元。12個位元可識別所識別記憶體區段310內之4096列中之一列。此等位元可係最高有效位元。其餘五個位元可識別記憶體頁面之實體行。舉例而言，五個位元可選擇記憶體區段310之32768行內之一組1024行。該組行可被分群在一起或被間隔開(包含沿著列等距地間隔開)。通常，邏輯列位址之位元數目可針對不同尺寸之記憶體陣列而改變。 在本發明實例中，在感測記憶體單元105之後，可將資料自記憶體陣列100-a發送至一處理器(舉例而言)。資料可以叢發形式來發送，其中記憶體頁面之一子組係以每一叢發形式發送。出於說明性目的，讀取叢發長度可係256個位元(或16個字組)。因此，128個位元組頁面含有四個讀取叢發長度。因此，記憶體控制器140-a可發送兩個位元之一行位址以選擇四個可能讀取叢發長度中之一者。舉例而言，記憶體控制器140-a可與感測組件125-b、125-c及125-d進行電子通信，記憶體控制器140-a可包含列緩衝器或行解碼器(例如，參考圖1之行解碼器130)，且可將行位址發送至行解碼器。 若有效頁面尺寸改變，則定址方案可改變。舉例而言，有效頁面尺寸可係基礎頁面尺寸之兩倍且兩個記憶體區段(例如，記憶體區段310及310-b)可被同時存取。邏輯列位址可自20個位元減少至19個位元。舉例而言，記憶體區段310與310-b可透過連結關係315連結，且邏輯列位址可無需在全部八個記憶體區段310當中進行區分。然而，頁面尺寸中之位元之總數目，可已自1024增加至2048。因此，讀取叢發長度之數目可自四個增加至八個，且因此行位址可自兩個增加至三個位元以便選擇八個讀取叢發長度中之一者。因此，可將一個位元自邏輯列位址移動至行位址，使得邏輯列位址及行位址之位元之總和可始終係一常數。在其他實例中，可將兩個邏輯列位址發送至列解碼器120-a以打開兩個基礎記憶體頁面以產生一較大有效頁面尺寸。 如所提及，本文中所闡述之技術可應用至各種頁面尺寸及各種尺寸之記憶體陣列、庫或區段。有效頁面尺寸可由四個、八個、十六個等基礎頁面構成。記憶體庫305可小於或大於1 Gb，且可使用較小或較大數目個記憶體區段310。 因此，對記憶體庫305之操作可包含：識別與使得可存取記憶體陣列100-a之記憶體庫305之記憶體單元之一數目相關聯之一基礎頁面尺寸；及選擇係基礎頁面尺寸之一整數倍之一有效頁面尺寸。操作可包含：基於有效頁面尺寸而針對記憶體庫305組態定址方案；及使用定址方案且根據有效頁面尺寸而發送一存取命令。基礎頁面尺寸可係記憶體陣列100-a之該複數個記憶體區段中之每一記憶體區段310之一頁面尺寸。 在某些實例中，組態定址方案包含對邏輯列位址進行組態以識別記憶體陣列100-a之複數個記憶體區段中之一記憶體區段310、記憶體區段310內之一實體列及實體列之一實體行區段。舉例而言，實體行區段可包含等於基礎頁面尺寸之複數個記憶體單元。實體行區段可包含一群組毗鄰實體行、數個群組之毗鄰實體行、實體行係彼此分離的或者實體行係沿著實體列而等距地間隔開。 在某些實例中，組態定址方案包含對一行位址進行組態以識別有效頁面尺寸之一區段，其中該有效頁面尺寸包括複數個區段。舉例而言，有效頁面尺寸之區段可係一讀取叢發長度。 組態定址方案可進一步包含基於有效頁面尺寸而判定一邏輯列位址及一行位址之一位元數目。在某些實例中，列位址之位元數目與行位址之位元數目的總和可係獨立於有效頁面尺寸之一恆定值。恆定值可基於記憶體庫305之尺寸及一讀取叢發長度。舉例而言，記憶體庫305中之讀取叢發長度之總數目可係由讀取叢發長度(例如，256個位元)劃分之記憶體庫305 (例如，1 Gb)之尺寸。 對記憶體庫305之操作可進一步包含判定複數個記憶體區段中之一第一記憶體區段與該複數個記憶體區段中之一第二記憶體區段之間的一連結關係。舉例而言，記憶體區段310與310-b可係連結的，如藉由連結關係315所展示。在此一情形中，有效頁面尺寸可係基礎頁面尺寸之兩倍，且對記憶體陣列100-a之操作可進一步包含將一邏輯列位址發送至一列解碼器120-a以打開一記憶體頁面，其中該邏輯列位址識別第一記憶體區段310。列解碼器120-a可基於邏輯列位址而打開第一記憶體區段310之一第一基礎記憶體頁面且基於連結關係315而打開第二記憶體區段310-b之一第二基礎記憶體頁面。因此，記憶體頁面可包含第一基礎記憶體頁面及第二基礎記憶體頁面。 在某些實例中，第二基礎記憶體頁面在第二記憶體區段310-b內可具有與第一基礎記憶體頁面在第一記憶體區段310內相同之一相對位址。亦即，第一基礎記憶體頁面與第二基礎記憶體頁面可在其各別記憶體區段之同一相對列及行區段中。 在某些實例中，不同記憶體區段310當中之連結關係可儲存於暫存器320中。此等連結關係可指示可並行地存取哪些記憶體區段310以達成較大有效頁面尺寸。在某些情形中，連結關係係可組態的。舉例而言，一使用者或一軟體應用程式可對連結關係進行組態以便將對記憶體陣列100-a之操作最佳化。 選擇有效頁面尺寸可包含在將一裝置開啟電源之後旋即選擇有效頁面尺寸，其中記憶體陣列包括該裝置之一元件。或者，選擇有效頁面尺寸可包含：接收使用一特定頁面尺寸之一指示，及將該有效頁面尺寸設定為等於該特定頁面尺寸。舉例而言，記憶體控制器140-a可接收此一指示且設定有效頁面尺寸且相應地對記憶體定址方案進行組態。在某些實例中，可自一軟體應用程式接收指示。 可同時利用不同頁面尺寸來操作記憶體庫305。舉例而言，可使用一第一頁面尺寸將記憶體單元105程式化且可使用一第二頁面尺寸來讀取或感測記憶體庫305之記憶體單元105。因此，可使用有效頁面尺寸將記憶體庫305之第一複數個記憶體單元程式化，且可使用係基礎頁面尺寸之一不同整數倍之另一有效頁面尺寸讀取記憶體庫305之第二複數個記憶體單元。舉例而言，一讀取操作可使用係用於寫入操作之一頁面尺寸之一約數(可小於用於寫入操作之一頁面尺寸)之頁面尺寸。或者用於一寫入操作之一頁面尺寸可大於用於一讀取操作之一頁面尺寸。 在其他實例中，記憶體陣列100-a可包含多個記憶體庫305且每一記憶體庫305可被獨立操作。舉例而言，可使用一第一記憶體頁面尺寸來存取該複數個記憶體庫中之一第一記憶體庫305，且可使用不同於第一記憶體頁面尺寸之一第二記憶體頁面尺寸來存取該複數個記憶體庫中之一第二記憶體庫。每一記憶體庫305可使用一不同定址方案。舉例而言，存取第一記憶體庫305可包含使用基於第一記憶體頁面尺寸之一第一定址方案，且存取第二記憶體庫可包含使用基於第二記憶體頁面尺寸之一第二定址方案。 在某些實例中，記憶體庫305包含複數個記憶體區段310且每一記憶體區段310可具有複數個記憶體單元實體列。操作記憶體庫305可包含：接收對記憶體庫中之一記憶體單元105之一存取請求；識別記憶體單元105位於其中的該記憶體庫之該複數個記憶體區段中之一記憶體區段310；在記憶體區段310中識別含有記憶體單元105之該複數個記憶體單元實體列中之一實體列；在該實體列中識別含有該記憶體單元之一記憶體頁面；及產生一邏輯列位址以打開該記憶體頁面。 在某些情形中，記憶體單元可位於一第二記憶體區段310-b中，且第二記憶體區段310-b連結至第一記憶體區段310。在此情形中，產生邏輯列位址可包含：產生識別第一記憶體區段之邏輯列位址，及將該邏輯列位址發送至列解碼器120-a，其中第二記憶體區段之實體列可由列解碼器120-a基於識別第一記憶體區段之該邏輯列位址及第一記憶體區段與第二記憶體區段之間的連結而存取。圖 4 圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性電路400。電路400包含記憶體區段310-c，記憶體區段310-c可係參考圖3之一記憶體區段310之一實例。電路400亦包含感測組件125-e及125-f，其等可係參考圖1至圖3之一感測組件125之實例。感測組件125可與記憶體區段310-c之多個行(例如，數位線115)進行電子通信，且切換器405可控制在存取操作期間哪一行連接至一感測組件125。亦係電路400之一部分之緩衝器410可緩衝記憶體區段310-c內之記憶體單元105之所感測邏輯值。 記憶體區段310-c可包含記憶體單元105之多個列及行。如上文所闡述，當存取一列時，可不感測該列之每一記憶體單元105。因此，可選擇一子組行(亦即，該列內之一子組記憶體單元105)且因此可藉由僅提供比一記憶體庫305之每一記憶體區段310中之行之數目少之感測放大器而減少晶粒尺寸。切換器405可在一存取操作期間控制選擇哪一子組行。在某些實例中，切換器405可係電晶體(諸如n型或p型場效電晶體)，且可藉由將一臨限值電壓施加至切換器405來啟動切換器405。 因此，電路400可包含：複數個列存取線，其中該複數個列存取線中之每一列存取線與一列記憶體單元進行電子通信；及複數個行存取線，其中該複數個行存取線中之每一行存取線與一行記憶體單元進行電子通信。電路400亦可包含複數個感測組件125，其中感測組件之一數目小於行存取線之一數目。舉例而言，感測組件125-e與至少兩個行存取線進行電子通信。在某些實例中，一記憶體控制器可經組態以自複數個記憶體頁面尺寸選擇一記憶體頁面尺寸，其中該複數個頁面尺寸中之一最小頁面尺寸係基於感測組件125之數目。舉例而言，最小頁面尺寸可等於記憶體區段310-c中所含有之感測組件125之數目。 電路400可包含複數個切換器，且該複數個切換器中之每一切換器可將該複數個行存取線中之一行存取線與該複數個感測組件中之一感測組件電分離。舉例而言，切換器405-a將一行存取線與感測組件125-e分離，且切換器405-b將另一行存取線與感測組件125-f分離。電路400亦包含一列緩衝器，該列緩衝器可包含複數個鎖存器，且該複數個鎖存器中之每一鎖存器與該複數個感測組件中之一感測組件進行電子通信。 記憶體區段310-c可係一記憶體庫305內之多個記憶體區段310中之一者。亦即，複數個記憶體區段310可構成一記憶體庫305，且該複數個記憶體區段中之每一記憶體區段310與一組感測組件125相關聯。在某些實例中，電路400可包含可組態以基於記憶體頁面尺寸而發出一邏輯列位址之一命令產生器。舉例而言，該命令產生器可係一記憶體控制器140之一部分。 對電路400之操作可包含：自複數個頁面尺寸識別其中可存取記憶體陣列(例如，一記憶體陣列100，記憶體區段310-c係其一部分)之一頁面尺寸；及基於所識別頁面尺寸而存取記憶體陣列中之至少一列。在某些實例中，識別一頁面尺寸可包含識別記憶體陣列中之兩列或多於兩列。對電路400之操作可進一步包含存取該列，此可包含將該列之每一記憶體單元105電耦合至一存取線(例如，一數位線115)。舉例而言，可存取一字線110，其中與字線110進行電子通信之每一記憶體單元105電耦合至一數位線115。換言之，存取記憶體陣列中之該列可包含啟動複數個選擇組件220，其中該列之每一記憶體單元與該複數個選擇組件220中之一選擇組件220進行電子通信。對電路400之操作可進一步包含經由一子組存取線選擇該列之一子組記憶體單元105，且可判定該子組記憶體單元105中之每一記憶體單元105之一邏輯值。 在某些實例中，經由該子組存取線選擇該列之該子組記憶體單元105包含啟動第一複數個切換器405以將該子組存取線中之每一存取線電耦合至複數個感測組件125中之一感測組件。舉例而言，可啟動切換器405-a及405-b以將一個行存取線分別電耦合至感測組件125-e及125-f。存取線之其餘部分可經由第二複數個切換器(亦即，除了405-a及405-b之外的切換器)與該複數個感測組件電隔離。在某些實例中，可接收識別該子組記憶體單元之一邏輯列位址且可基於該邏輯列位址而啟動該第一複數個切換器。圖 5 展示支援根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列100-b之一方塊圖500。記憶體陣列100-b可被稱為一電子記憶體設備，且包含記憶體控制器140-b及記憶體區段310-d，記憶體控制器140-b及記憶體區段310-d可係如參考圖1至圖4所闡述之記憶體控制器140及一記憶體區段310之實例。記憶體控制器140-b可包含加偏壓組件510、時序組件515及命令產生器530且可如圖1至圖4中所闡述地操作記憶體陣列100-b。記憶體控制器140-b可與字線110-b、數位線115-b、感測組件125-g及平板線210-a進行電子通信，上述各項可係參考圖1或圖2所闡述之字線110、數位線115、感測組件125及平板線210之實例。記憶體陣列100-b可包含切換器405-c，切換器405-c可係參考圖4之一切換器405之一實例。記憶體陣列100-b亦包含參考組件520及鎖存器525。記憶體陣列100-b之該等組件可彼此進行電子通信且可執行參考圖1至圖4所闡述之功能。在某些情形中，參考組件520、感測組件125-g及鎖存器525可係記憶體控制器140-b之組件。 記憶體控制器140-b可經組態以藉由將電壓施加至彼等各種節點來啟動字線110-b、平板線210-a或數位線115-b。舉例而言，加偏壓組件510可經組態以施加一電壓以讀取或寫入上文所闡述之記憶體區段310-d內之一記憶體單元105。在某些情形中，記憶體控制器140-b可包含如參考圖1或圖3所闡述之一列解碼器、行解碼器或兩者。此可使記憶體控制器140-b能夠存取一或多個記憶體單元105。舉例而言，一列解碼器可基於接收一邏輯列位址而存取兩列記憶體單元。加偏壓組件510亦可將電壓電位提供至參考組件520以便產生用於感測組件125-g之一參考信號。另外，加偏壓組件510可提供電壓電位以操作感測組件125-g。記憶體控制器140-b亦可啟動切換器405-c以便將記憶體區段310-d之一行存取線連接至感測組件125-g。 在某些情形中，記憶體控制器140-b可使用時序組件515來執行其操作。舉例而言，時序組件515可控制各種字線選擇或平板加偏壓之時序(包含用於切換及電壓施加之時序)以執行記憶體功能，諸如本文中所論述之讀取及寫入。在某些情形中，時序組件515可控制加偏壓組件510之操作。命令產生器530可產生各種命令以操作記憶體陣列100-b。舉例而言，命令產生器530可產生如參考圖1及圖3所闡述之邏輯列位址。 參考組件520可包含用以產生用於感測組件125-g之一參考信號之各種組件。參考組件520可包含經組態以產生一參考信號之電路。在某些情形中，參考組件520可係其他記憶體單元105。在某些實例中，參考組件520可經組態以輸出具有介於如上文所闡述之兩個感測電壓之間的一值之一電壓。或者參考組件520可經設計以輸出一虛接地電壓(亦即，大約0 V)。 感測組件125-g可比較來自一記憶體單元105 (透過數位線115-b)之一信號與來自參考組件520之一參考信號。在判定出邏輯狀態之後，然後感測組件可旋即將輸出儲存於鎖存器525中，其中可根據記憶體陣列100-b係一部分之一電子裝置之操作而使用該輸出。舉例而言，記憶體陣列100-b可接收一行位址且可將鎖存器525中所儲存之邏輯狀態自記憶體陣列100-b發送(舉例而言)至一匯流排。 在某些實例中，記憶體陣列100-b可包含用於自複數個記憶體頁面尺寸選擇一記憶體頁面尺寸之構件。在其他實例中，記憶體陣列100-b可包含用於自複數個記憶體頁面尺寸選擇一記憶體頁面尺寸之構件，其中該複數個記憶體頁面尺寸中之一最小頁面尺寸至少部分地基於感測組件125-g之數目。圖 6 圖解說明支援具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體裝置之一系統600。系統600包含一裝置605，一裝置605可係或包含用以連接或實體支援各種組件之一印刷電路板。裝置605包含一記憶體陣列100-c，記憶體陣列100-c可係參考圖1、圖3及圖5所闡述之記憶體陣列100之一實例。記憶體陣列100-c可含有記憶體控制器140-c及記憶體庫305-a，記憶體控制器140-c可係參考圖1、圖3及圖5所闡述之記憶體控制器140之實例，且記憶體庫305-a可係參考圖3所闡述之一記憶體庫305之實例。裝置605亦可包含一處理器610、BIOS組件615、周邊組件620及輸入/輸出控制組件625。裝置605之該等組件可透過匯流排630彼此進行電子通信。 處理器610可經組態以透過記憶體控制器140-c操作記憶體陣列100-c。在某些情形中，處理器610可執行參考圖1、圖3及圖5所闡述之記憶體控制器140之功能。在其他情形中，記憶體控制器140-c可被整合至處理器610中。處理器610可係一個一般用途處理器、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件，或者其可係此等類型組件之一組合，且處理器610可執行本文中所闡述之各種功能，包含選擇一有效頁面尺寸、對一定址方案進行組態及打開記憶體頁面。來自記憶體頁面之資料可透過匯流排630被發送至處理器610。舉例而言，一讀取叢發可將記憶體頁面之一子組發送至處理器610。舉例而言，處理器610可經組態以執行記憶體陣列100-c中所儲存之電腦可讀指令以致使裝置605執行各種功能或任務。 BIOS組件615可係包含作為韌體操作之一基本輸入/輸出系統(BIOS)之一軟體組件，BIOS組件615可初始化並運行系統600之各種硬體組件。BIOS組件615亦可管理處理器610與各種組件(例如，周邊組件620、輸入/輸出控制組件625等)之間的資料流。BIOS組件615可包含一程式碼或軟體，其等儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中。 周邊組件620可係任何輸入或輸出裝置，或係用於此等裝置之一介面，周邊組件620係整合至裝置605中。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串行或並行埠或周邊插卡槽(諸如周邊組件互連(PCI)或加速圖形埠(AGP)槽)。 輸入/輸出控制組件 625可管理處理器610與周邊組件620、輸入635裝置或輸出640裝置之間的資料通信。輸入/輸出控制組件625亦可管理未整合至裝置605中之周邊裝置。在某些情形中，輸入/輸出控制組件625可表示與外部周邊裝置之一實體連接或埠。 輸入635可表示將輸入提供至裝置605或其組件的裝置605外部之一裝置或信號。此可包含一使用者介面或者與其他裝置介接或介接於其他裝置之間。在某些情形中，輸入635可係經由周邊組件620與裝置605介接之一周邊裝置或可由輸入/輸出控制組件625管理。輸入635可包含使記憶體陣列100-c使用一特定頁面尺寸之一指示。 輸出640可表示裝置605外部之一裝置或信號，輸出640經組態以自裝置605或其組件中之任一者接收輸出。輸出640之實例可包含一顯示器、音訊揚聲器、一列印裝置、另一處理器或印刷電路板等。在某些情形中，輸出640可係經由周邊組件620與裝置605介接之一周邊裝置或可由輸入/輸出控制組件625管理。 記憶體控制器140-c、裝置605及記憶體陣列100-c之組件可由經設計以實施其功能之電路構成。此可包含經組態以實施本文中所闡述之功能之各種電路元件，舉例而言，導電線、電晶體、電容器、電感器、電阻器、放大器或其他作用或非作用元件。圖 7 展示圖解說明一方法700之一流程圖，方法700用於操作具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列。對方法700之操作可由如參考圖1、圖3或圖5所闡述之一記憶體陣列100或一記憶體庫305來實施。舉例而言，對方法700之操作可由如參考圖1、圖3、圖5圖或6所闡述之一記憶體控制器140執行。在某些實例中，一記憶體控制器140可執行一組程式碼以控制記憶體陣列100之功能元件以執行下文所闡述之功能。另外或另一選擇係，記憶體控制器140可使用特殊用途硬體來執行下文所闡述之特徵、功能。 在區塊705處，該方法可包含選擇係一基礎頁面尺寸之一整數倍之一有效頁面尺寸，該基礎頁面尺寸與如參考圖1、圖3及圖4所闡述之使得可存取一記憶體陣列之一記憶體庫之記憶體單元之一數目相關聯。在某些實例中，該方法可包含識別基礎頁面尺寸。在某些實例中，該基礎頁面尺寸係記憶體陣列之複數個記憶體區段中之每一記憶體區段之一頁面尺寸。在特定實例中，區塊705之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊710處，該方法可包含基於該有效頁面尺寸而針對該記憶體庫之組態一定址方案，如參考圖1及圖3所闡述。在特定實例中，區塊710之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊715處，該方法可包含使用定址方案且根據該有效頁面尺寸而發送一存取命令，如參考圖1及圖3所闡述。在特定實例中，區塊715之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在某些方法實例中，組態定址方案包含對一邏輯列位址進行組態以識別記憶體陣列之複數個記憶體區段中之一記憶體區段、該記憶體區段內之一實體列及該實體列之一實體行區段。在某些情形中，實體行區段包括等於基礎頁面尺寸之複數個記憶體單元。該實體行區段亦可包含沿著實體列等距地間隔開之複數個實體行。組態定址方案亦可包含對一行位址進行組態以識別有效頁面尺寸之一區段，其中該有效頁面尺寸包括複數個區段。在某些實例中，該有效頁面尺寸之區段包括一讀取叢發長度。 在某些實例中，組態定址方案包含：基於該有效頁面尺寸而判定一邏輯列位址之一位元數目及基於該有效頁面尺寸而判定一行位址之一位元數目。在某些情形中，列位址之位元數目與行位址之位元數目之一總和係獨立於有效頁面尺寸之一恆定值。在某些實例中，該恆定值可基於記憶體庫之一尺寸及讀取叢發長度。 該方法亦可包含判定該複數個記憶體區段中之一第一記憶體區段與該複數個記憶體區段中之一第二記憶體區段之間的一連結關係。在某些實例中，第一記憶體區段可連結至第二記憶體區段，且有效頁面尺寸可係基礎頁面尺寸之兩倍。在此等實例中，該方法可包含將一邏輯列位址發送至一列解碼器以打開一記憶體頁面，其中該邏輯列位址識別該第一記憶體區段，從而基於該邏輯列位址而打開第一記憶體區段之一第一基礎記憶體頁面，且基於第一記憶體區段與第二記憶體區段之間的一連結而打開第二記憶體區段之一第二基礎記憶體頁面，其中該記憶體頁面包括該第一基礎記憶體頁面及該第二基礎記憶體頁面。在某些實例中，第二基礎記憶體頁面在第二記憶體區段內具有與第一基礎記憶體頁面在第一記憶體區段內相同之一相對位址。在某些方法實例中，連結關係儲存於一暫存器中且亦可係可組態的。 在某些方法實例中，選擇有效頁面尺寸可包含在將一裝置開啟電源之後旋即選擇有效頁面尺寸，其中記憶體陣列包括該裝置之一元件。或者，選擇有效頁面尺寸可包含接收使用一特定頁面尺寸之一指示及將有效頁面尺寸設定為等於該特定頁面尺寸。在某些情形中，使用該特定頁面尺寸之指示係自一軟體應用程式接收。在某些情形中，頁面尺寸可係基礎頁面尺寸之2的冪次倍。 該方法亦可包含：使用該有效頁面尺寸來將記憶體庫之第一複數個記憶體單元程式化；及使用另一有效頁面尺寸來讀取記憶體庫之第二複數個記憶體單元，該另一有效頁面尺寸係基礎頁面尺寸之一不同整數倍或約數。舉例而言，可在一寫入操作期間使用係基礎頁面尺寸之一不同約數之另一有效頁面尺寸，且在寫入操作期間使用之另一頁面尺寸可大於在讀取操作期間使用之有效頁面尺寸。圖 8 展示圖解說明用於操作具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一方法800之一流程圖。方法800之操作可由如參考圖1、圖3或圖5所闡述的一記憶體陣列100或一記憶體庫305實施。舉例而言，方法800之操作可由如參考圖1、圖3、圖5或圖6所闡述之一記憶體控制器140執行。在某些實例中，一記憶體控制器140可執行一組程式碼以控制記憶體陣列100之功能元件來執行下文所闡述之功能。另外或另一選擇係，記憶體控制器140可使用特殊用途硬體來執行特徵下文所闡述之特徵、功能。 在區塊805處，該方法可包含自複數個頁面尺寸識別其中可存取記憶體陣列之一頁面尺寸，如參考圖1及圖3所闡述。在某些實例中，識別頁面尺寸包括識別包含記憶體陣列之兩列或多於兩列之一頁面尺寸。在特定實例中，區塊805之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊810處，該方法可包含基於所識別頁面尺寸而存取記憶體陣列之至少一列，其中該存取包含將該列之每一記憶體單元電耦合至如參考圖1、圖3及圖4所闡述之一存取線。在某些實例中，存取記憶體陣列之該列包含啟動複數個選擇組件，其中該列之每一記憶體單元與該複數個選擇組件中之一選擇組件進行電子通信。在特定實例中，區塊810之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊815處，該方法可包含經由一子組存取線選擇該列之一子組記憶體單元，如參考圖1、圖3及圖4所闡述。在某些實例中，經由該子組存取線選擇該列之該子組記憶體單元可包含啟動第一複數個切換器以將該子組存取線中之每一存取線電耦合至複數個感測組件中之一感測組件。在某些情形中，存取線之一其餘部分係經由第二複數個切換器與該複數個感測組件電隔離。在特定實例中，區塊815之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊820處，該方法可包含判定該子組記憶體單元中之每一記憶體單元之一邏輯值，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊820之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 某些方法實例可包含接收識別該子組記憶體單元之一邏輯列位址及基於該邏輯列位址而啟動該第一複數個切換器。圖 9 展示圖解說明用於操作具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一方法900之一流程圖。方法900之操作可由如參考圖1、圖3或圖5所闡述之一記憶體陣列100或記憶體庫305實施。舉例而言，方法900之操作可由如參考圖1、圖3、圖5或圖6所闡述之一記憶體控制器140執行。在某些實例中，一記憶體控制器140可執行一組程式碼以控制記憶體陣列100之功能元件來執行下文所闡述之功能。另外或另一選擇係，記憶體控制器140可使用特殊用途硬體來執行下文所闡述之特徵、功能。 在區塊905處，該方法可包含判定一記憶體庫之一第一列中之第一複數個邏輯值，如參考圖1、圖3及圖4所闡述。在某些實例中，判定該第一列中之該第一複數個邏輯值包含判定該第一列中之一子組記憶體單元中之每一記憶體單元之一邏輯狀態。在特定實例中，區塊905之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140、如參考圖1至圖5所闡述之感測組件125或如參考圖4所闡述之切換器405執行或促進。 在區塊910處，該方法可包含判定記憶體庫之一第二列中之第二複數個邏輯值，如參考圖1、圖3及圖4所闡述。在某些實例中，判定第二列中之該第二複數個邏輯值包含判定該第二列中之一子組記憶體單元中之每一記憶體單元之一邏輯狀態。在特定實例中，區塊910之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140、如參考圖1至圖5所闡述之感測組件125或如參考圖4所闡述之切換器405執行或促進。 在區塊915處，該方法可包含緩衝包含該第一複數個邏輯值及該第二複數個邏輯值之一記憶體頁面，如參考圖1、圖3及圖4所闡述。在某些實例中，緩衝該記憶體頁面包含鎖存該第一複數個邏輯值及該第二複數個邏輯值。在特定實例中，區塊915之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140或如參考圖4所闡述之一緩衝器410執行或促進。 在區塊920處，該方法可包含將記憶體頁面之一子組發送至一匯流排，如參考圖1、圖3、圖4及圖6所闡述。在特定實例中，區塊920之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140或如參考圖6所闡述之匯流排630執行或促進。 在某些方法實例中，記憶體庫包含複數個記憶體區段，且一第一記憶體區段包括第一列且一第二記憶體區段包括第二列。 在其中一基礎記憶體頁面尺寸包括該第一複數個邏輯值或該第二複數個邏輯值之某些方法實例中，該方法可包含：判定一記憶體頁面尺寸包括基礎記憶體頁面尺寸之兩倍，及組態一命令產生器以基於該記憶體頁面尺寸而發出啟動命令。圖 10 展示圖解說明用於操作具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一方法1000之一流程圖。方法1000之操作可由如參考圖1、圖3或圖5所闡述一記憶體陣列100或記憶體庫305實施。舉例而言，方法1000之操作可由如參考圖1、圖3、圖5或圖6所闡述之一記憶體控制器140執行。在某些實例中，一記憶體控制器140可執行一組程式碼以控制記憶體陣列100之功能元件來執行下文所闡述之功能。另外或另一選擇係，記憶體控制器140可使用特殊用途硬體來執行下文所闡述之特徵、功能。 在區塊1005處，該方法可包含使用一第一記憶體頁面尺寸來存取該複數個記憶體庫中之一第一記憶體庫，如參考圖1及圖3所闡述。在特定實例中，區塊1005之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊1010處，該方法可包含使用不同於第一記憶體頁面尺寸之一第二記憶體頁面尺寸來存取該複數個記憶體庫中之一第二記憶體庫，如參考圖1及圖3所闡述。在特定實例中，區塊1010之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在某些實例中，該方法可包含：使用基於第一記憶體頁面尺寸之一第一定址方案來存取第一記憶體庫，及使用基於第二記憶體頁面尺寸之一第二定址方案來存取第二記憶體庫。圖 11 展示圖解說明用於操作具有根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一方法1100之一流程圖。方法1100之操作可由如參考圖1、圖3或圖5所闡述的一記憶體陣列100或一記憶體庫305實施。舉例而言，方法1100之操作可由如參考圖1、圖3、圖5或圖6所闡述之一記憶體控制器140執行。在某些實例中，一記憶體控制器140可執行一組程式碼以控制記憶體陣列100之功能元件來執行下文所闡述之功能。另外或另一選擇係，記憶體控制器140可使用特殊用途硬體來執行下文所闡述之特徵、功能。方法1100可包含操作包含複數個記憶體區段的一記憶體陣列之一記憶體庫，每一記憶體區段具有複數個記憶體單元實體列。 在區塊1105處，該方法可包含接收對記憶體庫中之一記憶體單元之一存取請求，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊1105之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊1110處，該方法可包含識別記憶體單元位於其中的記憶體庫之該複數個記憶體區段中之一記憶體區段，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊1110之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊1115處，該方法可包含在記憶體區段中識別包括該記憶體單元的該複數個記憶體單元實體列中一實體列之，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊1115之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊1120處，該方法可包含在該實體列中識別包括該記憶體單元之一記憶體頁面，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊1120之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140執行或促進。 在區塊1125處，該方法可包含產生用以打開該記憶體頁面之一邏輯列位址，如參考圖1、圖3及圖4所闡述。在特定實例中，區塊1125之操作可由如參考圖1、圖3、圖5或圖6所闡述之記憶體控制器140或如參考圖5所闡述之命令產生器執行或促進。 在某些方法實例中，該記憶體單元可位於一第二記憶體區段中且該第二記憶體區段連結至一第一記憶體區段。在此情形中，產生邏輯列位址可包含產生識別第一記憶體區段之邏輯列位址及將該邏輯列位址發送至一列解碼器，其中該第二記憶體區段之實體列可由列解碼器基於識別該第一記憶體區段之該邏輯列位址及該第一記憶體區段與該第二記憶體區段之間的連結而存取。 因此，方法700、800、900、1000及1100可用於操作具有一可變頁面架構之一記憶體陣列。應注意，方法700、800、900、1000及1100闡述可能實施方案，且操作及步驟可經重新配置或者修改使得其他實施方案係可能的。在某些實例中，可組合來自方法700、800、900、1000及1100中之兩者或多於兩者之特徵。 本文中之說明提供實例，且並不限制申請專利範圍中所陳述之範疇、適用性或實例。可在不脫離本發明之範疇之情況下對所論述元件之功能及配置做出改變。各種實例可在適當情況下省略、替代或添加各種過程或組件。此外，可在其他實例中組合關於某些實例所闡述之特徵。 本文中結合附圖所陳述之說明闡述實例性組態，並不表示可被實施或在申請專利範圍內之所有實例。如本文中所使用之術語「實例」、「例示性」及「實施例」意味著「用作一實例、例項或圖解說明」，並不意味著「佳於或優於其他實例」。出於提供對所闡述技術之一透徹理解目的，詳細說明包含具體細節。然而，可在不具有此等特定細節之情況下實踐此等技術。在某些例項中，以方塊圖形式展示眾所周知之結構及裝置以便避免模糊所闡述實例之概念。 在附圖中，類似組件或特徵可具有相同參考標籤。此外，相同類型之各種組件可由在參考標籤之後加上一破折號及一附加標籤以在類似組件當中進行區分。當在說明書中使用第一參考標籤時，說明適用於具有相同第一參考標籤之類似組件中之任一者，無論第二參考標籤如何。 可使用各種不同技術中之任一者來表示本文中所闡述之資訊及信號。舉例而言，可在此說明通篇提及之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或粒子、光場或粒子或上述各項之任何組合來表示。某些圖式可將信號圖解說明為一單個信號；然而，熟習此項技術者將理解信號可表示一匯流排之信號，其中該匯流排可具有各種位元寬度。 如本文中所使用，術語「虛接地」係指保持在大約0伏特(0 V)之一電壓處但未與接地直接連接的一電路之一節點。因此，一虛接地之電壓可暫時地波動且在穩定狀態下返回至大約0 V。可使用各種電子電路元件(諸如由操作放大器及電阻器組成之一分壓器)來實施一虛接地。其他實施方案亦係可能的。「虛接地」或「經虛接地」意指連接至大約0 V。 術語「電子通信」係指支援電子在組件之間流動之該等組件之間的一關係。此可包含組件之間的一直接連接或可包含中間組件。處於電子通信中之組件可積極地交換電子或信號(例如，在一供能電路中)，或者可不積極地交換電子或信號(例如，在一去能電路中)但可經組態且可操作以在一電路被供能之後交換電子或信號。舉例而言，經由一切換器(例如，一電晶體)實體連接之兩個組件係電子通信的，無論切換器之狀態如何(亦即，斷開或閉合)。 術語「隔離」係指其中目前電子不能在組件之間流動之該等組件之間的一關係；若在組件之間存在一斷開電路，則該等組件彼此隔離。舉例而言，藉由一切換器實體連接之兩個組件可在該切換器斷開時彼此隔離。 術語「耦合」係指經連接組件之間的一關係。耦合組件彼此連接且可在彼此之間傳達或傳遞信號。舉例而言，當一切換器產生一閉合電路時，該切換器可耦合組件使得電流可在該等組件之間流動。 本文中所論述之記憶體裝置可包含由一自發電極化(亦即，其在不存在一電場之情況下維持一非0電極化)表徵之一鐵電性材料。實例性鐵電性材料包含鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、鋯鈦酸鉛(PZT)及鉭酸鍶鉍(SBT)。一鐵電性電容器內之電極化在鐵電性材料表面處造成一淨電荷且透過電容器端子吸引相反電荷。因此，電荷儲存於鐵電性材料與電容器端子的界面處。由於可在不存在一外部施加電場之情況下維持電極化達相對長時間甚至係無限期地，因此與(舉例而言) DRAM陣列中所採用之電容器相比可顯著減少電荷洩漏。此可減小針對某些DRAM架構執行如上文所闡述之再新操作之需要。 本文中所論述之裝置(包含記憶體陣列100)可形成於一半導體基板上，諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等。在某些情形中，該基板係一半導體晶圓。在其他情形中，該基板可係一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或另一基板上之半導體材料磊晶層。基板或s基板子區之導電性可使用各種化學物種(包含但不限於磷、硼或砷)透過摻雜來控制。可在基板之初始形成或生長期間藉由離子佈植或藉由任何其他摻雜方法來執行摻雜。 本文中所論述之一或多個電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之一個三端裝置。該等端子可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可導電且可包括一重度摻雜(例如，退化)半導體區。源極與汲極可由一輕度摻雜半導體區或通道分離。若通道係n型的(亦即，大多數載流子係電子)，則FET可被稱為一n型FET。若該通道係p型的(亦即，大多數載流子係電洞)，則FET可被稱為一p型FET。該通道可由一絕緣閘氧化物限制。通道導電性可藉由將一電壓施加至閘極來控制。舉例而言，將一正電壓或負電壓分別施加至一n型FET或一p型FET可致使通道變得導電。當將大於或等於電晶體之臨限值電壓之一電壓施加至一電晶體閘極時，該電晶體可「接通」或「被啟動」。當將小於電晶體之臨限值電壓之一電壓施加至電晶體閘極時，該電晶體可係「關斷」或「被解除啟動」。 可利用經設計以執行本文中所闡述之功能之一個一般用途處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘極或電晶體邏輯、離散硬體組件或上述各項之任何組合來實施或執行結合本文中之揭示內容所闡述之各種說明性區塊、組件及模組。一個一般用途處理器可係一微處理器，但在替代方案中，該處理器可係任何習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如，一DSP與一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此等組態)。 本文中所闡述之功能可以硬體、由一處理器執行之軟體、韌體，或上述各項之任何組合來實施。若以由一處理器執行之軟件實施，則該等功能可作為一或多個指令或程式碼存儲於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案在本發明及隨附申請專利範圍內。舉例而言，由於軟體之性質，上文所闡述之功能可使用由一處理器執行之軟體、硬體、韌體、硬連線或上述各項之任一者之組合來實施。實施功能之特徵亦可實體地位於各種位置處，包含經分散使得功能之部分實施於不同實體位置處。此外，如本文中包含在申請專利範圍中所使用，如在一系列物項(舉例而言，由一片語(諸如「至少一者」或「一或多者」)開頭之一系列物項)中所使用之「或」指示一包含性列舉，舉例而言，A、B或C中之至少一者之一列舉意指A或B或C或AB或AC或BC或ABC (亦即，A及B及C)。 電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，通信媒體包含促進一電腦程式自一個位置傳送至另一位置的任何媒體。一非暫時性儲存媒體可係可由一個一般用途或特殊用途電腦存取之任何可用媒體。舉例而言但不具限制性，非暫時性電腦可讀取媒體可包括RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存裝置，磁碟儲存裝置或其他磁性儲存裝置，或可用於以指令或資料結構形式攜載或儲存所要程式碼構件且可由一個一般用途或特殊用途電腦或一個一般用途或特殊用途處理器存取之任何其他非暫時性媒體。 此外，任何連接皆可適當地稱為一電腦可讀媒體。舉例而言，若使用一同軸電纜、光纖、雙絞線、數位用戶線路(DSL)或無線技術(例如紅外線、無線電和微波)自一網站、伺服器或其他遠端源傳輸軟體，則該同軸電纜、光纖、雙絞線、數位用戶線路(DSL)或無線技術(例如紅外線、無線電和微波)包括在媒體定義中。如本文中所使用，磁碟及光碟包含：壓縮(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟碟及藍光光碟，其中磁碟通常以磁性方式重新產生資料，而光碟藉助雷射以光學方式重新產生資料。上述各項之組合亦包含於電腦可讀媒體之範疇內。 提供本文中之說明以使熟習此項技術者製作或使用本發明。熟習此項技術者將易於明瞭對本發明之各種修改，且本文中所界定之通用原理可在不背離本發明之範疇之情況下應用於其他變化形式。因此，本發明並不限於本文中所闡述之實例及設計，而是被授予與本文中所揭示之新穎特徵及遠離相一致之最寬泛範疇。
100‧‧‧實例性記憶體陣列/記憶體陣列
100-a‧‧‧實例性記憶體陣列/記憶體陣列
100-b‧‧‧記憶體陣列
100-c‧‧‧記憶體陣列
105‧‧‧記憶體單元/非揮發性記憶體單元
105-a‧‧‧記憶體單元
110‧‧‧存取線/字線/第一字線/第二字線
110-a‧‧‧字線
115‧‧‧數位線/位元線/較短位元線
115-a‧‧‧數位線
115-b‧‧‧數位線
120‧‧‧列解碼器
120-a‧‧‧列解碼器
125‧‧‧感測組件
125-a‧‧‧感測組件
125-b‧‧‧感測組件
125-c‧‧‧感測組件
125-d‧‧‧感測組件
125-e‧‧‧感測組件
125-f‧‧‧感測組件
125-g‧‧‧感測組件
130‧‧‧行解碼器
135‧‧‧輸入/輸出
140‧‧‧記憶體控制器
140-a‧‧‧記憶體控制器
140-b‧‧‧記憶體控制器
140-c‧‧‧記憶體控制器
200‧‧‧實例性電路/電路
205‧‧‧邏輯儲存裝置
210‧‧‧平板線
210-a‧‧‧平板線
220‧‧‧選擇組件
225‧‧‧參考信號
305‧‧‧記憶體庫
305-a‧‧‧記憶體庫
310‧‧‧記憶體區段
310-a‧‧‧記憶體區段
310-b‧‧‧記憶體區段/第二記憶體區段
310-c‧‧‧記憶體區段
310-d‧‧‧記憶體區段
315‧‧‧連結關係
320‧‧‧暫存器
400‧‧‧實例性電路/電路
405‧‧‧切換器
405-a‧‧‧切換器
405-b‧‧‧切換器
405-c‧‧‧切換器
410‧‧‧緩衝器
510‧‧‧加偏壓組件
515‧‧‧時序組件
520‧‧‧參考組件
525‧‧‧鎖存器
530‧‧‧命令產生器
600‧‧‧系統
605‧‧‧裝置
610‧‧‧處理器
615‧‧‧基本輸入/輸出系統組件
620‧‧‧周邊組件
625‧‧‧輸入/輸出控制組件
630‧‧‧匯流排
635‧‧‧輸入
640‧‧‧輸出
WL_1至WL_M‧‧‧字線
DL_1至DL_N‧‧‧數位線
本文中之揭示內容係指且包含以下各圖： 圖1圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性記憶體陣列； 圖2圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體單元之一實例性電路； 圖3圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性記憶體陣列； 圖4圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一實例性電路； 圖5圖解說明支援根據本發明之各種實施例之一可變頁面尺寸架構之一實例性記憶體陣列之一方塊圖； 圖6圖解說明包含支援根據本發明之各種實施例之一可變頁面尺寸架構之一記憶體陣列之一系統；且 圖7至圖11係圖解說明用於操作一記憶體陣列之一或多種方法之流程圖，該記憶體陣列具有根據本發明之各種實施例之一可變頁面尺寸架構。

Claims (39)

  1. 一種方法，其包括： 選擇係一基礎頁面尺寸之一整數倍之一有效頁面尺寸，該基礎頁面尺寸與使得可存取一記憶體陣列之一記憶體庫之記憶體單元之一數目相關聯； 至少部分地基於該有效頁面尺寸而針對該記憶體庫來組態一定址方案；及 使用該定址方案且根據該有效頁面尺寸而發送一存取命令。
  2. 如請求項1之方法，其中組態該定址方案包括： 組態一邏輯列位址以識別該記憶體陣列之複數個記憶體區段中之一記憶體區段、該記憶體區段內之一實體列及該實體列之一實體行區段。
  3. 如請求項2之方法，其中該實體行區段包括等於該基礎頁面尺寸之複數個記憶體單元。
  4. 如請求項2之方法，其中該實體行區段包括沿著該實體列等距間隔開之複數個實體行。
  5. 如請求項1之方法，其中組態該定址方案包括： 組態一行位址以識別該有效頁面尺寸之一區段，其中該有效頁面尺寸包括複數個區段。
  6. 如請求項5之方法，其中該有效頁面尺寸之該區段包括一讀取叢發長度。
  7. 如請求項1之方法，其中組態該定址方案包括： 至少部分地基於該有效頁面尺寸而判定一邏輯列位址之一位元數目；及 至少部分地基於該有效頁面尺寸而判定一行位址之一位元數目。
  8. 如請求項7之方法，其中該邏輯列位址之該位元數目與該行位址之該位元數目的一總和係獨立於該有效頁面尺寸之一恆定值。
  9. 如請求項8之方法，其中該恆定值至少部分地基於該記憶體庫之一尺寸或一讀取叢發長度或者基於上述兩者。
  10. 如請求項1之方法，其進一步包括： 判定複數個記憶體區段中之一第一記憶體區段與該複數個記憶體區段中之一第二記憶體區段之間的一連結關係。
  11. 如請求項10之方法，其中該第一記憶體區段連結至該第二記憶體區段，該有效頁面尺寸係該基礎頁面尺寸之兩倍，且該方法包括： 將一邏輯列位址發送至一列解碼器以打開一記憶體頁面，其中該邏輯列位址識別該第一記憶體區段； 至少部分地基於該邏輯列位址而打開該第一記憶體區段之一第一基礎記憶體頁面；及 至少部分地基於該第一記憶體區段與該第二記憶體區段之間的一連結而打開該第二記憶體區段之一第二基礎記憶體頁面，其中該記憶體頁面包括該第一基礎記憶體頁面及該第二基礎記憶體頁面。
  12. 如請求項11之方法，其中該第二基礎記憶體頁面在該第二記憶體區段內具有與該第一基礎記憶體頁面在該第一記憶體區段內相同之一相對位址。
  13. 如請求項10之方法，其中該連結關係儲存於一暫存器中。
  14. 如請求項10之方法，其中該連結關係係可組態的。
  15. 如請求項1之方法，其中選擇該有效頁面尺寸包括： 在將一裝置開啟電源之後旋即選擇該有效頁面尺寸， 其中該記憶體陣列包括該裝置之一元件。
  16. 如請求項1之方法，其中選擇該有效頁面尺寸包括： 接收使用一特定頁面尺寸之一指示；及 將該有效頁面尺寸設定為等於該特定頁面尺寸。
  17. 如請求項16之方法，其進一步包括： 自一軟體應用程式接收使用該特定頁面尺寸之該指示。
  18. 如請求項1之方法，其進一步包括： 使用該有效頁面尺寸來將該記憶體庫之第一複數個記憶體單元程式化；及 使用係該基礎頁面尺寸之一不同整數倍或約數之另一有效頁面尺寸來讀取該記憶體庫之第二複數個記憶體單元。
  19. 如請求項1之方法，其中該基礎頁面尺寸係該記憶體陣列之複數個記憶體區段中之每一記憶體區段之一頁面尺寸。
  20. 一種方法，其包括： 判定一記憶體庫之一第一列中之第一複數個邏輯值； 判定該記憶體庫之一第二列中之第二複數個邏輯值； 緩衝包含該第一複數個邏輯值及該第二複數個邏輯值之一記憶體頁面；及 將該記憶體頁面之一子組發送至一匯流排。
  21. 如請求項20之方法，其中該記憶體庫包括複數個記憶體區段，且其中一第一記憶體區段包括該第一列且一第二記憶體區段包括該第二列。
  22. 如請求項20之方法，其中一基礎記憶體頁面尺寸包括該第一複數個邏輯值或該第二複數個邏輯值，該方法包括： 判定該記憶體頁面之一尺寸包括該基礎記憶體頁面尺寸之兩倍；及 組態一命令產生器以至少部分地基於該記憶體頁面之該尺寸而發出啟動命令。
  23. 如請求項20之方法，其中判定該第一列中之該第一複數個邏輯值包括： 判定該第一列中之一子組記憶體單元中之每一記憶體單元之一邏輯狀態。
  24. 如請求項20之方法，其中緩衝該記憶體頁面包括： 鎖存該第一複數個邏輯值及該第二複數個邏輯值。
  25. 一種方法，其包括： 自複數個頁面尺寸識別其中可存取一記憶體陣列之一頁面尺寸； 至少部分地基於該所識別頁面尺寸而存取該記憶體陣列之至少一列，其中該存取包含將該列之每一記憶體單元電耦合至一存取線； 經由一子組存取線選擇該列之一子組記憶體單元；及 判定該子組記憶體單元中之每一記憶體單元之一邏輯值。
  26. 如請求項25之方法，其中識別該頁面尺寸包括： 識別包含該記憶體陣列之兩列或多於兩列之一頁面尺寸。
  27. 如請求項25之方法，其中經由該子組存取線選擇該列之該子組記憶體單元包括： 啟動第一複數個切換器以將該子組存取線中之每一存取線電耦合至複數個感測組件中之一感測組件。
  28. 如請求項27之方法，其中存取線之一其餘部分經由第二複數個切換器與該複數個感測組件電隔離。
  29. 如請求項27之方法，其進一步包括： 接收識別該子組記憶體單元之一邏輯列位址；及 至少部分地基於該邏輯列位址而啟動該第一複數個切換器。
  30. 如請求項25之方法，其中存取該記憶體陣列之該列包括： 啟動複數個選擇組件，其中該列之每一記憶體單元與該複數個選擇組件中之一選擇組件進行電子通信。
  31. 一種設備，其包括： 複數個列存取線，該複數個列存取線中之每一列存取線與一列記憶體單元進行電子通信； 複數個行存取線，該複數個行存取線中之每一行存取線與一行記憶體單元進行電子通信； 複數個感測組件，其中感測組件之一數目小於行存取線之一數目；及 一記憶體控制器，其可組態以自複數個記憶體頁面尺寸選擇一記憶體頁面尺寸，其中該複數個記憶體頁面尺寸中之一最小頁面尺寸係至少部分地基於感測組件之該數目。
  32. 如請求項31之設備，其中該複數個感測組件中之每一感測組件與至少兩個行存取線進行電子通信，該設備進一步包括： 複數個切換器，該複數個切換器中之每一切換器將該複數個行存取線中之一行存取線與該複數個感測組件中之一感測組件電分離。
  33. 如請求項31之設備，其進一步包括： 一列緩衝器，其包括複數個鎖存器，其中該複數個鎖存器中之每一鎖存器與該複數個感測組件中之一感測組件進行電子通信。
  34. 如請求項31之設備，其中該複數個列存取線及該複數個行存取線包括一記憶體區段，該設備進一步包括： 複數個記憶體區段，其等構成一記憶體庫，其中該複數個記憶體區段中之每一記憶體區段與一組感測組件相關聯。
  35. 如請求項31之設備，其進一步包括： 一命令產生器，其可組態以至少部分地基於該記憶體頁面尺寸而發出一邏輯列位址。
  36. 一種方法，其包括： 使用一第一記憶體頁面尺寸來存取複數個記憶體庫中之一第一記憶體庫；及 使用不同於該第一記憶體頁面尺寸之一第二記憶體頁面尺寸來存取該複數個記憶體庫中之一第二記憶體庫。
  37. 如請求項36之方法，其進一步包括： 使用至少部分地基於該第一記憶體頁面尺寸之一第一定址方案來存取該第一記憶體庫；及 使用至少部分地基於該第二記憶體頁面尺寸之一第二定址方案來存取該第二記憶體庫。
  38. 一種方法，其包括： 接收對一記憶體陣列之一記憶體庫中之一記憶體單元之一存取請求，該記憶體庫包含複數個記憶體區段，每一記憶體區段具有複數個記憶體單元實體列； 識別該記憶體單元位於其中的該記憶體庫之該複數個記憶體區段中之一記憶體區段； 在該記憶體區段中識別包括該記憶體單元的該複數個記憶體單元實體列中之一實體列； 在該實體列中識別包括該記憶體單元之一記憶體頁面；及 產生一邏輯列位址以打開該記憶體頁面。
  39. 如請求項38之方法，其中該記憶體單元位於一第二記憶體區段中且該第二記憶體區段連結至一第一記憶體區段，且其中產生該邏輯列位址包括： 產生識別該第一記憶體區段之該邏輯列位址；及 將該邏輯列位址發送至一列解碼器，其中該第二記憶體區段之該實體列可由該列解碼器至少部分地基於識別該第一記憶體區段之該邏輯列位址及該第一記憶體區段與該第二記憶體區段之間的該連結而存取。
TW106125623A 2016-07-29 2017-07-28 電子記憶體設備及其操作方法 TWI697831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/223,753 2016-07-29
US15/223,753 US10566040B2 (en) 2016-07-29 2016-07-29 Variable page size architecture

Publications (2)

Publication Number Publication Date
TW201816587A true TW201816587A (zh) 2018-05-01
TWI697831B TWI697831B (zh) 2020-07-01

Family

ID=61011699

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106125623A TWI697831B (zh) 2016-07-29 2017-07-28 電子記憶體設備及其操作方法
TW109120028A TWI788674B (zh) 2016-07-29 2017-07-28 電子記憶體設備及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109120028A TWI788674B (zh) 2016-07-29 2017-07-28 電子記憶體設備及其操作方法

Country Status (7)

Country Link
US (2) US10566040B2 (zh)
EP (1) EP3491528B1 (zh)
JP (2) JP7019668B2 (zh)
KR (2) KR102467697B1 (zh)
CN (1) CN109564544B (zh)
TW (2) TWI697831B (zh)
WO (1) WO2018022382A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741655B (zh) * 2019-07-11 2021-10-01 美商美光科技公司 用於記憶體陣列之電路借用

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941021B2 (en) 2016-06-16 2018-04-10 Micron Technology, Inc. Plate defect mitigation techniques
US10403389B2 (en) * 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
US10394456B2 (en) * 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US10446502B2 (en) * 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10930326B2 (en) * 2018-12-26 2021-02-23 Micron Technology, Inc. Sensing architecture
KR20210051364A (ko) 2019-10-30 2021-05-10 에스케이하이닉스 주식회사 반도체장치
KR20210091404A (ko) 2020-01-13 2021-07-22 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
US11249830B1 (en) * 2020-08-14 2022-02-15 Micron Technology, Inc. Detecting page fault traffic
US20210286561A1 (en) * 2021-06-02 2021-09-16 Intel Corporation Double fetch for long burst length memory data transfer

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869696A (ja) * 1994-08-31 1996-03-12 Toshiba Corp 半導体記憶装置
JPH10177797A (ja) * 1996-12-17 1998-06-30 Toshiba Corp 半導体記憶装置
KR100618242B1 (ko) 1997-10-10 2006-09-04 람버스 인코포레이티드 소자 타이밍 보정용 소자 및 방법
KR100422445B1 (ko) * 2001-06-01 2004-03-12 삼성전자주식회사 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치
US6751159B2 (en) * 2001-10-26 2004-06-15 Micron Technology, Inc. Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
JP2003331588A (ja) * 2003-04-14 2003-11-21 Toshiba Corp 不揮発性半導体記憶装置
US7082075B2 (en) 2004-03-18 2006-07-25 Micron Technology, Inc. Memory device and method having banks of different sizes
US7254075B2 (en) 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
JP4956922B2 (ja) * 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
JP4660243B2 (ja) * 2005-03-28 2011-03-30 株式会社東芝 半導体記憶装置
US7099202B1 (en) * 2005-04-08 2006-08-29 Atmel Corporation Y-mux splitting scheme
JP4874566B2 (ja) * 2005-04-11 2012-02-15 株式会社東芝 半導体記憶装置
US7793037B2 (en) * 2005-05-31 2010-09-07 Intel Corporation Partial page scheme for memory technologies
JP4309421B2 (ja) * 2006-12-25 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置とその書き込み制御方法
US7515501B2 (en) * 2007-05-24 2009-04-07 Micron Technology, Inc. Memory architecture having local column select lines
US8060705B2 (en) * 2007-12-14 2011-11-15 Qimonda Ag Method and apparatus for using a variable page length in a memory
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
KR101599795B1 (ko) * 2009-01-13 2016-03-22 삼성전자주식회사 페이지 사이즈를 조절할 수 있는 반도체 장치
US7948817B2 (en) * 2009-02-27 2011-05-24 International Business Machines Corporation Advanced memory device having reduced power and improved performance
US8375173B2 (en) * 2009-10-09 2013-02-12 Qualcomm Incorporated Accessing a multi-channel memory system having non-uniform page sizes
US8751903B2 (en) * 2010-07-26 2014-06-10 Apple Inc. Methods and systems for monitoring write operations of non-volatile memory
US8788788B2 (en) * 2011-08-11 2014-07-22 Pure Storage, Inc. Logical sector mapping in a flash storage array
JP2013205872A (ja) * 2012-03-27 2013-10-07 Sony Corp 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
CN103985407A (zh) * 2013-02-07 2014-08-13 辉达公司 采用分段式页面配置的dram
TWI533135B (zh) * 2013-03-20 2016-05-11 聯發科技股份有限公司 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器
US9281046B2 (en) * 2013-10-08 2016-03-08 Advanced Micro Devices, Inc. Data processor with memory controller for high reliability operation and method
US10141039B2 (en) * 2014-03-10 2018-11-27 Everspin Technologies, Inc. Burst length defined page size
KR20160061703A (ko) * 2014-11-24 2016-06-01 삼성전자주식회사 내부 카피 동작을 수행하는 메모리 장치
TWI587302B (zh) * 2014-12-09 2017-06-11 華邦電子股份有限公司 記憶體編程方法以及記憶體裝置
KR102446713B1 (ko) * 2016-02-15 2022-09-27 에스케이하이닉스 주식회사 전자 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741655B (zh) * 2019-07-11 2021-10-01 美商美光科技公司 用於記憶體陣列之電路借用

Also Published As

Publication number Publication date
WO2018022382A3 (en) 2018-03-01
JP2019526126A (ja) 2019-09-12
US20200160898A1 (en) 2020-05-21
WO2018022382A2 (en) 2018-02-01
KR102344951B1 (ko) 2021-12-29
KR20220153115A (ko) 2022-11-17
US20180033467A1 (en) 2018-02-01
US20220230668A1 (en) 2022-07-21
JP2021108179A (ja) 2021-07-29
TWI697831B (zh) 2020-07-01
TWI788674B (zh) 2023-01-01
KR20190022922A (ko) 2019-03-06
TW202115554A (zh) 2021-04-16
US10566040B2 (en) 2020-02-18
KR102467697B1 (ko) 2022-11-16
US11244713B2 (en) 2022-02-08
CN109564544A (zh) 2019-04-02
KR20210157918A (ko) 2021-12-29
EP3491528A2 (en) 2019-06-05
JP7019668B2 (ja) 2022-02-15
EP3491528A4 (en) 2020-03-25
EP3491528B1 (en) 2022-11-09
CN109564544B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
TWI697831B (zh) 電子記憶體設備及其操作方法
TWI650750B (zh) 用於鐵電記憶體之基於電荷鏡之感測
US10770126B2 (en) Parallel access techniques within memory sections through section independence
US20220188035A1 (en) Memory with virtual page size
KR102656534B1 (ko) 가변 페이지 크기 아키텍처
US11961588B2 (en) Variable page size architecture