TW201526237A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201526237A
TW201526237A TW103138545A TW103138545A TW201526237A TW 201526237 A TW201526237 A TW 201526237A TW 103138545 A TW103138545 A TW 103138545A TW 103138545 A TW103138545 A TW 103138545A TW 201526237 A TW201526237 A TW 201526237A
Authority
TW
Taiwan
Prior art keywords
insulating layer
trench
gate
semiconductor device
insulating
Prior art date
Application number
TW103138545A
Other languages
English (en)
Inventor
Atsushi Onogi
Shinichiro Miyahara
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201526237A publication Critical patent/TW201526237A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題是揭示可抑制在溝內的絕緣層中產生龜裂或孔隙的技術。 其解決手段是揭示於本說明書的半導體裝置(100)具有半導體基板(10)，該半導體基板(10)形成有元件領域(110)、及包圍元件領域(110)的終端領域(120)。元件領域(110)具有：閘極溝(20)、及覆蓋閘極溝(20)的內面之閘極絕緣膜(22)、及設於閘極絕緣膜(22)的內側之閘極電極(24)。終端領域(120)具有：被配置於元件領域(110)的周圍之終端溝(30)、及覆蓋終端溝(30)的內面之第1絕緣層(32b)、及被充填於第1絕緣層(32b)的內側，且被充填於終端溝(30)內之第2絕緣層(34b)。第1絕緣層(32b)的折射率是比第2絕緣層(34b)的折射率更大。

Description

半導體裝置及半導體裝置的製造方法
在本說明書所揭示的技術是有關半導體裝置及其製造方法。
在專利文獻1中揭示具有半導體基板的半導體裝置，該半導體基板是形成有元件領域、及被配置於元件領域的外側的終端領域。元件領域是具有：閘極溝、及覆蓋閘極溝的內面之閘極絕緣膜、及設於閘極絕緣膜的內側之閘極電極。終端領域是具有：終端溝、及充填終端溝的內部之終端絕緣層。藉由設置終端領域，可謀求半導體裝置的高耐壓化。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開平2006-202940號公報
像上述的終端絕緣層那樣配置於溝內的絕緣層是在預定的壓力之下使絕緣材料堆積於溝內，然後進行熱處理而形成。此時，若在高的壓力之下形成絕緣層，則絕緣材料往溝的埋入性佳，但在熱處理工程中絕緣材料容易收縮，容易在絕緣層中發生龜裂。另一方面，若在低的壓力之下形成絕緣層，則在熱處理工程中絕緣材料不易收縮，不易發生龜裂，但絕緣材料往溝的埋入性差，容易在絕緣層中產生孔隙。
在本說明書中揭示可抑制在溝內的絕緣層中發生龜裂或孔隙之半導體裝置及其製造方法。
在本說明書所揭示的半導體裝置係具有：半導體基板；溝，其係形成於半導體基板的表面；第1絕緣層，其係覆蓋溝的內面；及第2絕緣層，其係配置於溝內的第1絕緣層的表面。
又，第1絕緣層的折射率係比第2絕緣層的折射率更大。
在上述的半導體裝置中，亦可不在溝內設置被施加閘極電位的導電體(亦即，閘極電極)。
在上述的半導體裝置中，第1絕緣層的折射率是比第2絕緣層的折射率更大。第1絕緣層是在半導體裝置的製造過程中不易收縮。第2絕緣層是在半導體裝置的 製造過程中容易收縮。藉由第1絕緣層及第2絕緣層配置於溝內，防止在半導體裝置的製造過程中因絕緣材料的收縮而產生過大的應力。因此，在此半導體裝置的製造過程中，不易在溝內的絕緣層產生龜裂。並且，第1絕緣層在半導體裝置的製造過程中雖埋入性不太佳，但因為第1絕緣層是形成覆蓋溝的內面，所以在第1絕緣層的形成時絕緣材料的埋入性是不成問題。之後，在第1絕緣層的表面形成第2絕緣層時，由於絕緣材料的埋入性佳，所以可良好地形成第2絕緣層。因此，在此半導體裝置的製造過程中，不易在溝內的絕緣層產生孔隙。亦即，此半導體裝置是在製造過程中不易在溝內的絕緣層中產生孔隙或龜裂。
亦可在半導體基板中形成有元件領域、及包圍元件領域的終端領域，元件領域亦可具有：閘極溝；閘極絕緣膜，其係覆蓋閘極溝的內面；及閘極電極，其係設於閘極絕緣膜的內側。
又，終端領域亦可具有：在內部具備第1絕緣層及第2絕緣層之溝。
若根據此構成，則可取得具備元件領域及終端領域的半導體裝置。
第1絕緣層亦可覆蓋溝的內面全體及半導體基板的上面。
第2絕緣層亦可被充填於溝內，且被形成於半導體基 板的上面所形成的第1絕緣層的上面。
終端領域亦可具有被形成於第2絕緣層的上面之第3絕緣層。
第3絕緣層的折射率亦可比第2絕緣層的折射率更大。
折射率大的第3絕緣層是在半導體裝置的製造過程中不易收縮。因此，可抑制在半導體基板的表面的絕緣層(亦即，第1絕緣層、第2絕緣層及第3絕緣層)中產生龜裂。又，由於在半導體基板的表面形成厚的絕緣層，因此亦可使半導體裝置高耐壓化。
在本說明書所揭示的半導體裝置的製造方法係具有：在第1壓力之下，於具有溝的半導體基板的溝的內部堆積第1絕緣層之工程；第1絕緣層被堆積之後，在比第1壓力高的第2壓力之下，於溝的內部堆積第2絕緣層之工程；及第2絕緣層被堆積之後，熱處理半導體基板之工程。
在比第2壓力更小的第1壓力之下使絕緣材料堆積而形成的第1絕緣層是不易因之後的熱處理而收縮。另一方面，在第2壓力之下使絕緣材料堆積而形成的第2絕緣層是容易因之後的熱處理而收縮。藉由第1絕緣層及第2絕緣層形成於溝內，防止在半導體裝置的製造過程中因絕緣材料的收縮而產生過大的應力。因此，若根據此製造方法，則不易在溝內的絕緣層中產生龜裂。並且， 第1絕緣層往溝的埋入性雖不太佳，但因為第1絕緣層是形成覆蓋溝的內面，所以在第1絕緣層的形成時是絕緣材料的埋入性不成問題。之後，在第1絕緣層的表面形成第2絕緣層時，由於絕緣材料的埋入性佳，因此可良好地形成第2絕緣層。
堆積第1絕緣層的工程亦可包含：在半導體基板的上面形成第1絕緣層。
堆積第2絕緣層的工程亦可包含：在被堆積於半導體基板的上面之第1絕緣層的上面堆積第2絕緣層。
製造方法更具有：在比第2壓力低的第3壓力下，於第2絕緣層的上面堆積第3絕緣層之工程。
在第3壓力之下被堆積的第3絕緣層是不易因之後的熱處理而收縮。因此，若根據上述的方法，則可抑制在半導體基板的表面的絕緣層(亦即，第1絕緣層、第2絕緣層及第3絕緣層)產生龜裂。又，由於可在半導體基板的表面形成厚的絕緣層，因此亦可使半導體裝置高耐壓化。
製造方法亦可更具有：除去溝內的第1絕緣層及第2絕緣層的一部分之工程；除去第1絕緣層及第2絕緣層的一部分之後，形成覆蓋閘極溝的內面的閘極絕緣膜之工程；及在閘極絕緣膜的內側形成閘極電極之工程。
若根據此構成，則可在溝內形成閘極電極。
10‧‧‧半導體基板
12‧‧‧漂移領域
14‧‧‧汲極領域
18‧‧‧汲極電極
20‧‧‧閘極溝
22‧‧‧閘極絕緣膜
24‧‧‧閘極電極
26‧‧‧浮動領域
28‧‧‧隔壁
30‧‧‧終端溝
31‧‧‧隔壁
32、32a、32b‧‧‧第1絕緣層
34、34a、34b‧‧‧第2絕緣層
36‧‧‧浮動領域
40‧‧‧層間絕緣膜
42‧‧‧接觸孔
44‧‧‧閘極配線
100‧‧‧半導體裝置
110‧‧‧元件領域
120‧‧‧終端領域
200‧‧‧半導體裝置
238‧‧‧第3絕緣層
圖1是半導體裝置的平面圖。
圖2是半導體裝置的II-II剖面圖。
圖3是半導體裝置的III-III剖面圖。
圖4是模式性地顯示半導體裝置的製造方法的剖面圖(1)。
圖5是模式性地顯示半導體裝置的製造方法的剖面圖(2)。
圖6是模式性地顯示半導體裝置的製造方法的剖面圖(3)。
圖7是模式性地顯示半導體裝置的製造方法的剖面圖(4)。
圖8是模式性地顯示半導體裝置的製造方法的剖面圖(5)。
圖9是模式性地顯示半導體裝置的製造方法的剖面圖(6)。
圖10是模式性地顯示第2實施例的半導體裝置的II-II剖面圖。
(第1實施例) (半導體裝置100的構造)
如圖1所示般、本實施例的半導體裝置100是在半導體基板10中具有：電流流動的元件領域110、及包圍該元件領域110的終端領域120。本實施例的半導體裝置100是功率MOSFET。
如圖1所示般，在元件領域110中，平行地形成有複數條的閘極溝20。在終端領域120中，形成有包圍元件領域110的外側之複數條的終端溝30。各終端溝30是繞元件領域110的外側一周。另外，在圖1中，為了容易理解，而省略形成於半導體基板10的上面的各種絕緣層、電極、配線等的圖示。
參照圖2，圖3來說明元件領域110內及終端領域120內的構造。如圖2所示般，在元件領域110的半導體基板10之中形成有n型的漂移領域12。並且，如圖3所示般，在面對半導體基板10的表面的範圍形成有n+型的源極領域11。並且，在源極領域11的下方，漂移領域12的上方是形成有p型的本體領域13。在面對半導體基板10的背面的範圍形成有n+型的汲極領域14。源極領域11的上面是對於源極電極15歐姆連接。汲極領域14的下面是對於汲極電極18歐姆連接。
並且，如上述般，在元件領域110內的半導體基板10的表面形成有複數的閘極溝20。在閘極溝20的下端部形成有p型的浮動領域26。在閘極溝20的下端 部附近的內側形成有第1絕緣層32a。在第1絕緣層32a的上方形成有第2絕緣層34a。第1絕緣層32a的折射率是比第2絕緣層34a的折射率更大。在第2絕緣層34a的上面及閘極溝20的側面形成有閘極絕緣膜22。在閘極絕緣膜22的內側形成有被充填於閘極溝20內的閘極電極24。在閘極電極24的上面形成有層間絕緣膜40。閘極電極24是藉由層間絕緣膜40來與源極電極15電性絕緣。層間絕緣膜40之每單位體積的磷及硼的含有量是比第1及第2絕緣層32a、34a之每單位體積的磷及硼的含有量更多。
如圖2所示般，在終端領域120的半導體基板10之中也形成有n型的漂移領域12、及n+型的汲極領域14。終端領域120內的漂移領域12及汲極領域14是與元件領域110內的漂移領域12及汲極領域14連續。在終端領域120也是汲極領域14的下面對於汲極電極18歐姆連接。
在終端領域120內的半導體基板10的表面形成有複數的終端溝30。終端溝30是形成與元件領域110內的閘極溝20大致相同的深度。在終端溝30的下端部形成有p型的浮動領域36。在終端溝30的內側形成有第1絕緣層32b。第1絕緣層32b是在各終端溝30間的隔壁31的上面部分也被形成。在第1絕緣層32b的內側形成有第2絕緣層34b。第2絕緣層34b是被充填於終端溝30內。並且，第2絕緣層34b是在半導體基板10的上面(亦 即，隔壁31上的第1絕緣層32b上)也被層疊。終端領域120內的第1絕緣層32b及第2絕緣層34b是分別具有與元件領域110內的第1絕緣層32a及第2絕緣層34a同樣特性的絕緣層。亦即，第1絕緣層32b的折射率是比第2絕緣層34b的折射率更大。
在第2絕緣層34b的上面形成有閘極絕緣膜22。終端領域120的閘極絕緣膜22是與元件領域110的閘極絕緣膜22連續。被形成於元件領域110內的閘極電極24的一部分會被延伸至終端領域120的閘極絕緣膜22的上面的一部分。在閘極電極24的上面及未形成有閘極電極24的範圍的閘極絕緣膜22的上面是形成有層間絕緣膜40。終端領域120的層間絕緣膜40是與元件領域110的層間絕緣膜40連續。終端領域120的層間絕緣膜40之中，形成於閘極電極24的上面的部分是形成有接觸孔42。在終端領域120的層間絕緣膜40的上面形成有閘極配線44。閘極配線44是通過接觸孔42來與閘極電極24電性連接。
(製造方法)
其次，說明本實施例的半導體裝置100的製造方法。首先，如圖4所示般，準備形成有複數的閘極溝20及複數的終端溝30的半導體基板10。在本實施例中，半導體基板10是藉由SiC所形成。另外，在圖4中，閘極溝20是只圖示1條。在圖4的時間點，各閘極溝20的下端部 是形成有浮動領域26。並且，在各終端溝30的下端部形成有浮動領域36。而且，在半導體基板10中形成有漂移領域12、本體領域13、及源極領域11。
其次，如圖5所示般，在各閘極溝20的內面、各終端溝30的內面、及半導體基板10的上面(亦即，各終端溝30間的隔壁31的上面)使第1絕緣層32堆積。在此工程中，第1絕緣層32是形成覆蓋各閘極溝20的內面、各終端溝30的內面、及半導體基板10的上面的程度之厚度。第1絕緣層32是未被形成充填各溝的厚度。第1絕緣層32是藉由進行以TEOS(Tetra Ethyl Ortho Silicate)為原料的CVD(Chemical Vapor Deposition)來形成。形成第1絕緣層32時是在低的壓力之下實行CVD。在低的壓力之下實行CVD，藉此成膜速率(亦即，成膜速度)會變慢，可形成緻密的絕緣層之第1絕緣層32。另外，若在低的壓力之下實行CVD，則第1絕緣層32的埋入性不太佳。然而，第1絕緣層32是形成覆蓋各表面的程度薄，因此埋入性是不成問題。可良好地使第1絕緣層32成長。
其次，如圖6所示般，在所被形成的第1絕緣層32的上面使第2絕緣層34堆積。在此工程中，第2絕緣層34是充填各閘極溝20及各終端溝30，且在半導體基板10的上面也被層疊。第2絕緣層34是與第1絕緣層32同樣，藉由進行以TEOS作為原料的CVD來形成。但，在形成第2絕緣層34時，是在比形成第1絕緣層32 時更高的壓力之下實行CVD。藉由在高的壓力之下實行CVD，成膜速率變快，可形成稀疏的絕緣層之第2絕緣層34。稀疏的絕緣層之第2絕緣層34因為往溝的埋入性佳，所以可抑制在溝內產生孔隙。因此，不會有在溝內形成孔隙的情形，可良好地形成第2絕緣層34。
其次，如圖7所示般，藉由回蝕來除去閘極溝20內的第1絕緣層32及第2絕緣層34的一部分。連同閘極溝20與終端溝30之間的隔壁28的上面的第1絕緣層32及第2絕緣層34的一部分也除去。回蝕是在終端溝30的上方形成保護膜之後進行乾蝕刻。藉此，在閘極溝20內，一部分的第1絕緣層32a及一部分的第2絕緣層34a會殘存。並且，在終端溝30的內側及上方也殘存有第1絕緣層32b及第2絕緣層34b。如上述般，在第2絕緣層34的形成時不易形成孔隙，因此殘存於閘極溝20內的第2絕緣層34a的上面形狀是形成平坦。此結果，在殘存於閘極溝20內的第2絕緣層34a的上面不會形成凹部等，因此閘極溝20內的第2絕緣層34a可發揮良好的絕緣性能。
其次，對於半導體基板10進行熱氧化處理。藉此，藉由CVD所形成的第1絕緣層32a、32b及第2絕緣層34a、34b會緻密化、安定化。在熱處理中各絕緣層收縮。在此，緻密的絕緣層之第1絕緣層32a、32b是比稀疏的絕緣層之第2絕緣層34a、34b更難收縮。由於在各溝內配置有難收縮的第1絕緣層32a、32b，所以可抑 制在各溝內產生高的應力。因此，可抑制在第1絕緣層32a、32b及第2絕緣層34a、34b中發生龜裂。在如此藉由熱處理來緻密化之後，第1絕緣層32a、32b的折射率是比第2絕緣層34a、34b更大。並且，此熱氧化處理也兼任犧牲氧化膜往閘極溝20的內壁面之形成處理。因此，藉由此熱氧化處理，在閘極溝20的內壁面形成有犧牲氧化膜。之後，藉由濕蝕刻來除去形成於閘極溝20的內壁面之氧化膜。藉此，乾蝕刻所造成的損傷層會被除去。
其次，如圖8所示般，藉由CVD等來形成閘極絕緣膜22。
其次，如圖9所示般，使多晶矽堆積於藉由回蝕所確保的空間內，藉此在溝閘極20內形成閘極電極24。此時，閘極電極24的一部分是延伸至形成於一部分的終端溝30的上方的閘極絕緣膜22的上面。
之後，在半導體基板10的上面形成層間絕緣膜40(參照圖2)。層間絕緣膜40是以CVD來使BPSG(Boron Phosphorus Silicon Glass)堆積而形成。如上述般，藉由BPSG所形成的層間絕緣膜40之每單位體積的磷及硼的含有量是比TEOS膜的第1及第2絕緣層32a、34a之每單位體積的磷及硼的含有量更多。此結果，在閘極電極24的上面及未形成有閘極電極24的範圍的閘極絕緣膜22的上面形成有層間絕緣膜40。
之後，在層間絕緣膜40之中形成於閘極電極 24的上面的部分形成接觸孔42(參照圖2)。其次，在層間絕緣膜40的上面形成金屬製的閘極配線44。閘極配線44是通過接觸孔42來與閘極電極24電性連接。
之後，在半導體基板10的背面形成汲極領域14。汲極領域14是在半導體基板10的背面中注入雜質之後，進行雷射退火而形成。其次，在半導體基板10的背面全面形成汲極電極18。汲極電極18是例如可藉由濺射來形成。
藉由進行以上的各工程來完成圖2的半導體裝置100。
在本實施例的半導體裝置100中，第1絕緣層32a、32b的折射率是比第2絕緣層34a、34b的折射率更大。如上述般，第1絕緣層32a、32b是在半導體裝置100的製造過程不易收縮。第2絕緣層34a、34b是在半導體裝置100的製造過程中容易收縮。藉由第1絕緣層32a、32b及第2絕緣層34a、34b配置於溝(亦即，閘極溝20及終端溝30)內，防止在半導體裝置100的製造過程中因絕緣材料的收縮而產生過大的應力。因此，在此半導體裝置100的製造過程中，不易在溝內的絕緣層中產生龜裂。並且，第1絕緣層32a、32b在半導體裝置100的製造過程中雖埋入性不太佳，但因為第1絕緣層32a、32b是形成覆蓋溝的內面，所以在第1絕緣層32a、32b的形成時，絕緣材料的埋入性是不成問題。之後，在第1絕緣層32a、32b的表面形成第2絕緣層34a、34b時，由於絕 緣材料的埋入性佳，所以可良好地形成第2絕緣層34a、34b。因此，在此半導體裝置100的製造過程中，不易在溝內的絕緣層中產生孔隙。亦即，此半導體裝置100是在製造過程中不易在溝內的絕緣層中產生孔隙或龜裂。
又，本實施例的製造方法是在比較低的壓力之下實行CVD，藉此形成第1絕緣層32(參照圖5)，之後，在比形成第1絕緣層32時更高的壓力之下實行CVD，藉此形成第2絕緣層34(參照圖6)。藉由在低的壓力之下實行CVD，可形成之後的熱處理時不易收縮的第1絕緣層32(亦即，緻密的絕緣層)。藉由在高的壓力之下實行CVD，可形成往終端溝30的埋入性佳的第2絕緣層34(亦即，稀疏的絕緣層)。亦即，若根據本實施例的製造方法，則可良好地製造具有上述特性的導體裝置100。
(第2實施例)
接著，參照圖10，以和第1實施例相異的點為中心說明有關第2實施例的半導體裝置200。本實施例的半導體裝置200是其基本的構成與第1實施例的半導體裝置100(參照圖2)共通。在圖10中，有關與第1實施例的半導體裝置100共通的要素是使用同樣的符號顯示。
本實施例的半導體裝置200是在終端領域120中，於第2絕緣層34b的上面形成有第3絕緣層238的點與第1實施例的半導體裝置100不同。第3絕緣層238的折射率是比第2絕緣層34b的折射率更大。另外，第3絕 緣層238的折射率與第1絕緣層32b的折射率哪個大皆可或亦可相等。在第3絕緣層238的上面是形成有閘極絕緣膜22。
(製造方法)
半導體裝置200的製造方法也基本上與第1實施例的製造方法同樣。但，本實施例是在第1絕緣層32的上面使第2絕緣層34堆積之後(參照圖6)，實行使第3絕緣層238堆積於第2絕緣層34的上面的工程。第3絕緣層238是與第1絕緣層32及第2絕緣層34同樣，藉由進行以TEOS作為原料的CVD來形成。在形成第3絕緣層238時，是在比形成第2絕緣層34時更低的壓力之下實行CVD。藉此，可在第2絕緣層34的上面形成緻密的絕緣層之第3絕緣層238。在低的壓力之下的CVD是絕緣材料的埋入性差，但由於第3絕緣層238是被形成於平坦的表面上，因此埋入性是不成問題。
本實施例是之後藉由回蝕來除去對應於元件領域110的範圍的第3絕緣層238。此時，閘極溝20內的第1及第2絕緣層32、34的一部分、及閘極溝20與終端溝30之間的隔壁28的上面的第1及第2絕緣層32、34的一部分也一併除去。藉此，在閘極溝20內是殘存一部分的第1絕緣層32a、及一部分的第2絕緣層34a。並且，在終端溝30的內側及上方是殘存第1絕緣層32b、第2絕緣層34b、及第3絕緣層238(參照圖10)。之後， 藉由熱處理來使各絕緣層緻密化。第3絕緣層238是與第1絕緣層32同樣，熱處理時的收縮率小。因此，在第3絕緣層238的附近產生龜裂的情形會被抑制。之後的各工程是與第1實施例同樣，因此省略詳細的說明(參照圖8，圖9)。
本實施例的半導體裝置200是在第2絕緣層34b的上面形成有第3絕緣層238。第3絕緣層238的折射率是比第2絕緣層的折射率更大。折射率小的第3絕緣層238是在半導體裝置200的製造過程中不易收縮。因此，可抑制在絕緣層(亦即，第1絕緣層32a、32b，第2絕緣層34a、34b，及第3絕緣層238)中產生龜裂。又，由於在閘極配線44的下側形成厚的絕緣層，因此可使半導體裝置200高耐壓化。
以上，詳細說明本說明書中所揭示的技術的具體例，但該等只不過是舉例說明，並非是限定申請專利範圍者。申請專利範圍記載的技術是包含將以上所舉例說明的具體例予以變形、變更成各式各樣者。例如，亦可採用以下的變形例。
(變形例1)
在上述的各實施例中，半導體基板10是藉由SiC所形成。並非限於此，半導體基板10亦可藉由Si所形成。
(變形例2)
在上述的各實施例中，半導體裝置100、200是功率MOSFET，但只要半導體裝置100、200是溝閘極型的半導體裝置，即可設為任意的半導體裝置。例如，半導體裝置100、200亦可為IGBT。
並且，在本說明書或圖面中說明過的技術要素是藉由單獨或各種的組合來發揮技術的有用性者，不是限於申請時請求項記載的組合者。而且，在本說明書或圖面中所例示的技術是同時達成複數目的者，達成其中一個目的本身持有技術的有用性。
10‧‧‧半導體基板
12‧‧‧漂移領域
14‧‧‧汲極領域
15‧‧‧源極電極
18‧‧‧汲極電極
20‧‧‧閘極溝
22‧‧‧閘極絕緣膜
24‧‧‧閘極電極
26‧‧‧浮動領域
30‧‧‧終端溝
31‧‧‧隔壁
32a、32b‧‧‧第1絕緣層
34a、34b‧‧‧第2絕緣層
36‧‧‧浮動領域
40‧‧‧層間絕緣膜
42‧‧‧接觸孔
44‧‧‧閘極配線
100‧‧‧半導體裝置
110‧‧‧元件領域
120‧‧‧終端領域

Claims (6)

  1. 一種半導體裝置，其特徵係具有：半導體基板；溝，其係形成於前述半導體基板的表面；第1絕緣層，其係覆蓋前述溝的內面；及第2絕緣層，其係配置於前述溝內的前述第1絕緣層的表面，又，前述第1絕緣層的折射率係比前述第2絕緣層的折射率更大。
  2. 如申請專利範圍第1項之半導體裝置，其中，在前述半導體基板中形成有元件領域、及包圍前述元件領域的終端領域，前述元件領域係具有：閘極溝；閘極絕緣膜，其係覆蓋前述閘極溝的內面；及閘極電極，其係設於前述閘極絕緣膜的內側，前述終端領域係具有：在內部具備前述第1絕緣層及前述第2絕緣層之前述溝。
  3. 如申請專利範圍第2項之半導體裝置，其中，前述第1絕緣層係覆蓋前述溝的內面全體及前述半導體基板的上面，前述第2絕緣層係被充填於前述溝內，且被形成於前述半導體基板的上面所形成的前述第1絕緣層的上面，前述終端領域係具有被形成於前述第2絕緣層的上面 之第3絕緣層，前述第3絕緣層的折射率係比前述第2絕緣層的折射率更大。
  4. 一種半導體裝置的製造方法，其特徵係具有：在第1壓力之下，於具有溝的半導體基板的前述溝的內部堆積第1絕緣層之工程；前述第1絕緣層被堆積之後，在比前述第1壓力高的第2壓力之下，於前述溝的內部堆積第2絕緣層之工程；及前述第2絕緣層被堆積之後，熱處理前述半導體基板之工程。
  5. 如申請專利範圍第4項之製造方法，其中，堆積前述第1絕緣層的工程包含：在前述半導體基板的上面形成前述第1絕緣層，堆積前述第2絕緣層的工程包含：在被堆積於前述半導體基板的上面之前述第1絕緣層的上面堆積前述第2絕緣層，前述製造方法更具有：在比前述第2壓力低的第3壓力下，於前述第2絕緣層的上面堆積第3絕緣層之工程。
  6. 如申請專利範圍第4或5項之製造方法，其中，前述製造方法更具有：除去前述溝內的前述第1絕緣層及前述第2絕緣層的一部分之工程； 除去前述第1絕緣層及前述第2絕緣層的一部分之後，形成覆蓋閘極溝的內面的閘極絕緣膜之工程；及在前述閘極絕緣膜的內側形成閘極電極之工程。
TW103138545A 2013-12-25 2014-11-06 半導體裝置及半導體裝置的製造方法 TW201526237A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013267788A JP6231377B2 (ja) 2013-12-25 2013-12-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201526237A true TW201526237A (zh) 2015-07-01

Family

ID=53478123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138545A TW201526237A (zh) 2013-12-25 2014-11-06 半導體裝置及半導體裝置的製造方法

Country Status (6)

Country Link
US (1) US9941366B2 (zh)
JP (1) JP6231377B2 (zh)
CN (1) CN105874576B (zh)
DE (1) DE112014005992B4 (zh)
TW (1) TW201526237A (zh)
WO (1) WO2015098244A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221922B2 (ja) 2014-04-25 2017-11-01 トヨタ自動車株式会社 半導体装置の製造方法
JP6862321B2 (ja) * 2017-09-14 2021-04-21 株式会社東芝 半導体装置
JP2020047729A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置の製造方法
US20210233873A1 (en) * 2018-11-19 2021-07-29 Mitsubishi Electric Corporation Semiconductor device
CN112349737B (zh) * 2020-10-27 2024-03-22 武汉新芯集成电路制造有限公司 半导体器件及其形成方法、图像传感器
JP7437568B1 (ja) 2022-12-19 2024-02-22 新電元工業株式会社 半導体装置
WO2024134916A1 (ja) * 2022-12-19 2024-06-27 新電元工業株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878407A (ja) * 1994-09-05 1996-03-22 Toshiba Corp 薄膜の形成方法
US6180490B1 (en) 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6291331B1 (en) 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
JP4500598B2 (ja) * 2004-06-24 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法
JP4447474B2 (ja) * 2005-01-20 2010-04-07 トヨタ自動車株式会社 半導体装置およびその製造方法
JP4735235B2 (ja) * 2005-12-19 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4847360B2 (ja) 2006-02-02 2011-12-28 キヤノン株式会社 液体吐出ヘッド基体、その基体を用いた液体吐出ヘッドおよびそれらの製造方法
JP5100329B2 (ja) * 2007-11-22 2012-12-19 三菱電機株式会社 半導体装置
JP2011171500A (ja) 2010-02-18 2011-09-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2011216651A (ja) 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP5708788B2 (ja) 2011-03-16 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
US20130087852A1 (en) * 2011-10-06 2013-04-11 Suku Kim Edge termination structure for power semiconductor devices
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench

Also Published As

Publication number Publication date
CN105874576B (zh) 2019-04-02
WO2015098244A1 (ja) 2015-07-02
DE112014005992B4 (de) 2018-06-14
JP2015126027A (ja) 2015-07-06
CN105874576A (zh) 2016-08-17
US20160315157A1 (en) 2016-10-27
US9941366B2 (en) 2018-04-10
JP6231377B2 (ja) 2017-11-15
DE112014005992T5 (de) 2016-09-08

Similar Documents

Publication Publication Date Title
JP6231377B2 (ja) 半導体装置及び半導体装置の製造方法
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
CN102208367B (zh) 半导体装置的制造方法
CN101834142B (zh) 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN110301037A (zh) 三维存储器结构及其制造方法
TW201607032A (zh) 半導體裝置
US9722075B2 (en) Semiconductor device
JP2015153783A (ja) 半導体装置と半導体装置の製造方法
CN110993683B (zh) 一种功率半导体器件及其制作方法
WO2014128914A1 (ja) 半導体装置
TW201705262A (zh) 包括界定空隙之材料之電子裝置及其形成程序
JP2016111084A (ja) 半導体装置とその製造方法
JP5502468B2 (ja) 半導体装置の製造方法および半導体装置
TW202337026A (zh) 半導體結構以及埋入式場板結構的製造方法
CN210272375U (zh) 具有截止环结构的功率半导体器件
CN110544725B (zh) 具有截止环结构的功率半导体器件及其制作方法
JP2009026809A (ja) 半導体装置とその製造方法
CN102222619B (zh) 半导体装置的制造方法
CN107634008B (zh) 一种高压功率器件的终端结构的制作方法
JP5443978B2 (ja) 半導体装置の製造方法および半導体装置
US10056459B2 (en) Semiconductor arrangement
JP5986361B2 (ja) 半導体装置及びその製造方法
JP2008270365A (ja) 半導体装置とその製造方法
JP2017208368A (ja) 貫通電極付基板
JP2020047729A (ja) 半導体装置の製造方法